

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-39895

(P2010-39895A)

(43) 公開日 平成22年2月18日(2010.2.18)

(51) Int. Cl.		F I			テーマコード (参考)	
G 0 6 F	12/08	(2006.01)	G 0 6 F	12/08	5 4 1 Z	5 B 0 0 5
G 0 6 F	9/46	(2006.01)	G 0 6 F	9/46	3 5 0	5 B 0 1 8
G 0 6 F	12/10	(2006.01)	G 0 6 F	12/10	5 5 3 Z	
G 0 6 F	12/16	(2006.01)	G 0 6 F	12/08	5 0 1 D	
			G 0 6 F	12/16	3 2 0 D	
審査請求 未請求 請求項の数 7 O L (全 21 頁) 最終頁に続く						

(21) 出願番号 特願2008-203968 (P2008-203968)
 (22) 出願日 平成20年8月7日 (2008.8.7)

(71) 出願人 000005108
 株式会社日立製作所
 東京都千代田区丸の内一丁目6番6号
 (71) 出願人 000233295
 日立情報通信エンジニアリング株式会社
 神奈川県横浜市戸塚区戸塚町393番地
 (74) 代理人 100080001
 弁理士 筒井 大和
 (72) 発明者 小林 孝
 神奈川県横浜市西区みなとみらい二丁目3
 番3号 日立情報通信エンジニアリング株
 式会社内

最終頁に続く

(54) 【発明の名称】 仮想計算機システムおよび仮想計算機システムにおけるエラー回復方法ならびに仮想計算機制御プログラム


(57) 【要約】

【課題】ハードウェアの追加を必要とせず、かつ、ゲストプログラムにエラー回復手段を実装することを必要とせず、キャッシュメモリエラーを回復することを可能とする仮想計算機システムを提供する。

【解決手段】物理計算機100上で、仮想計算機制御プログラム140を実行することにより、各論理区画150上でゲストプログラムを動作させる仮想計算機システムであって、仮想計算機制御プログラム140は、周期的にキャッシュメモリ120のエラーを回復するエラー回復モジュール141と、キャッシュメモリ120で発生したエラーによる割り込み通知に対して、キャッシュメモリ120のエラーを回復するエラー割り込みハンドラモジュール142と、論理区画150のシャットダウンもしくは再起動を契機に、キャッシュメモリ120のエラーを回復するエラーデータ初期化モジュール144とを有し、キャッシュメモリ120のエラーの回復処理を行う。

【選択図】図1

図1



【特許請求の範囲】**【請求項 1】**

物理計算機上で、前記物理計算機を複数の論理区画に分割し、前記各論理区画に前記物理計算機の計算機資源を割当てて制御する仮想計算機制御プログラムを実行することにより、前記各論理区画上でそれぞれゲストOSを含むゲストプログラムを動作させる仮想計算機システムであって、

前記仮想計算機制御プログラムは、

周期的に前記物理計算機のキャッシュメモリのエラーを回復するエラー回復処理を行うエラー回復モジュールと、

前記キャッシュメモリで発生したエラーによる割込み通知に対して、前記キャッシュメモリのエラーを回復するエラー割込み処理を行うエラー割込みハンドラモジュールと、

前記論理区画のシャットダウンもしくは再起動を契機に、前記キャッシュメモリのエラーを回復するエラーデータ初期化処理を行うエラーデータ初期化モジュールとを有し、

前記各論理区画上で動作する前記ゲストプログラムの動作とは独立して、前記キャッシュメモリのエラーの回復処理を行うことを特徴とする仮想計算機システム。

【請求項 2】

物理計算機上で、前記物理計算機を複数の論理区画に分割し、前記各論理区画に前記物理計算機の計算機資源を割当てて制御する仮想計算機制御プログラムを実行することにより、前記各論理区画上でそれぞれゲストOSを含むゲストプログラムを動作させる仮想計算機システムにおけるエラー回復方法であって、

前記仮想計算機制御プログラムにより、

前記論理区画上で動作する前記ゲストプログラムを停止させるステップと、

前記物理計算機のキャッシュメモリの各エントリに対して、前記エントリが有効である場合に前記エントリを無効とするステップと、

無効とされた前記エントリに前記物理計算機の主記憶からデータをロードし直すことで前記キャッシュメモリのエラーを回復するステップと、

前記論理区画上の前記ゲストプログラムの動作を再開させるステップとを含むエラー回復処理を実行することを特徴とする仮想計算機システムにおけるエラー回復方法。

【請求項 3】

請求項 2 に記載の仮想計算機システムにおけるエラー回復方法において、

前記仮想計算機制御プログラムが、前記キャッシュメモリの対象の前記エントリに前記物理計算機の主記憶からデータをロードし直すことで前記キャッシュメモリのエラーを回復する際に、前記キャッシュメモリにおける訂正不可能なエラーに起因するエラー割込みの通知を受けた場合、

前記仮想計算機制御プログラムにより、

前記訂正不可能なエラーが発生した前記キャッシュメモリの前記エントリのアドレスであるエラーアドレスを求めるステップと、

前記エラーアドレスが、いずれかの前記論理区画に割当てられたアドレス領域に含まれるか否かを判定するステップと、

前記判定が真である場合に、該当する前記論理区画上で動作する前記ゲストOSへエラー割込みを通知するステップと、

前記判定が偽である場合に、前記エラーアドレスに対応する前記エントリに初期化データをストアすることで、前記キャッシュメモリのエラーを回復するステップ、および、

前記エラーアドレスに対応する前記エントリを無効とすることで、前記主記憶に前記キャッシュメモリのデータを反映させるステップとを含むエラー割込み処理を実行することを特徴とする仮想計算機システムにおけるエラー回復方法。

【請求項 4】

請求項 3 に記載の仮想計算機システムにおけるエラー回復方法において、

前記エラーアドレスを含む前記論理区画のシャットダウンもしくは再起動を契機として

10

20

30

40

50

前記仮想計算機制御プログラムにより、

前記エラーアドレスに対応する前記エントリに初期化データをストアすることで、前記キャッシュメモリのエラーを回復するステップと、

前記エラーアドレスに対応する前記エントリを無効とすることで、前記主記憶に前記キャッシュメモリのデータを反映させるステップとを含むエラーデータ初期化処理を実行することを特徴とする仮想計算機システムにおけるエラー回復方法。

【請求項 5】

物理計算機上で実行され、前記物理計算機を複数の論理区画に分割し、前記各論理区画に前記物理計算機の計算機資源を割当てて制御することにより、前記物理計算機を、前記各論理区画上でそれぞれゲスト OS を含むゲストプログラムを動作させる仮想計算機システムとして機能させる仮想計算機制御プログラムであって、

10

前記論理区画上で動作する前記ゲストプログラムを停止させるステップと、

前記物理計算機のキャッシュメモリの各エントリに対して、前記エントリが有効である場合に前記エントリを無効とするステップと、

無効とされた前記エントリに前記物理計算機の主記憶からデータをロードし直すことで前記キャッシュメモリのエラーを回復するステップと、

前記論理区画上の前記ゲストプログラムの動作を再開させるステップとを含むエラー回復処理を実行することを特徴とする仮想計算機制御プログラム。

【請求項 6】

請求項 5 に記載の仮想計算機制御プログラムにおいて、

20

前記キャッシュメモリの対象の前記エントリに前記物理計算機の主記憶からデータをロードし直すことで前記キャッシュメモリのエラーを回復する際に、前記キャッシュメモリにおける訂正不可能なエラーに起因するエラー割込みの通知を受けた場合、

前記訂正不可能なエラーが発生した前記キャッシュメモリの前記エントリのアドレスであるエラーアドレスを求めるステップと、

前記エラーアドレスが、いずれかの前記論理区画に割当てられたアドレス領域に含まれるか否かを判定するステップと、

前記判定が真である場合に、対象の前記論理区画上で動作する前記ゲスト OS へエラー割込みを通知するステップと、

前記判定が偽である場合に、前記エラーアドレスに対応する前記エントリに初期化データをストアすることで、前記キャッシュメモリのエラーを回復するステップ、および、

30

前記エラーアドレスに対応する前記エントリを無効とすることで、前記主記憶に前記キャッシュメモリのデータを反映させるステップとを含むエラー割込み処理を実行することを特徴とする仮想計算機制御プログラム。

【請求項 7】

請求項 6 に記載の仮想計算機制御プログラムにおいて、

前記エラーアドレスを含む前記論理区画のシャットダウンもしくは再起動を契機として、

前記エラーアドレスに対応する前記エントリに初期化データをストアすることで、前記キャッシュメモリのエラーを回復するステップと、

40

前記エラーアドレスに対応する前記エントリを無効とすることで、前記主記憶に前記キャッシュメモリのデータを反映させるステップとを含むエラーデータ初期化処理を実行することを特徴とする仮想計算機制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、仮想計算機システムにおけるエラー回復技術に関し、特に、キャッシュメモリのエラー回復技術に適用して有効な技術に関するものである。

【背景技術】

【0002】

50

従来、複数の物理計算機で別々に稼動していたOS（オペレーティングシステム）およびOS上で稼動するソフトウェアを、1台の物理計算機で稼動させることを可能にする技術として、仮想計算機技術がある。

【0003】

仮想計算機技術では、例えば、ハイバパイザと呼ばれる仮想計算機制御プログラムが、1つの物理計算機を複数の論理区画に論理的に分割する。仮想計算機制御プログラムは、分割された各論理区画に計算機資源（CPU（中央演算処理装置）、主記憶およびI/O（入出力装置））を割当てる。この論理区画上で仮想計算機制御プログラムの制御によりOS（ゲストOS）が動作する。

【0004】

この仮想計算機技術は、従来は、汎用機（メインフレーム）等の大型計算機で用いられてきた技術である。しかし、近年のマイクロプロセッサの性能向上等によって、ローエンドのPCサーバにも適用されるようになってきている。このようなローエンドのPCサーバを、企業ビジネス等で使用するミッション・クリティカルなサーバに適用することは、コスト低減を図る上で有利であり、ニーズが高いといえる。

【0005】

一方、企業ビジネスの国際化やインターネットを代表とするコンピュータネットワークのグローバル化を背景として、計算機システムの長時間連続稼動（24時間、365日稼動）の必要性が高まってきている。この必要性は、ローエンドのPCサーバを用いた仮想計算機システムを用いる場合にも当然あてはまる。

【0006】

従来、計算機システムにおいて大容量メモリといえば、主記憶が主流であり、主記憶の大容量化に比例して主記憶エラーの発生確率が高かった。しかし、近年は、CPUから主記憶のデータへのアクセス性能を向上させるために用いられるキャッシュメモリの大容量化に伴い、キャッシュメモリエラーの発生確率も高い傾向にある。

【0007】

キャッシュメモリの大容量化に伴い、データがキャッシュメモリに長く滞在する確率が増え、キャッシュメモリにのみ最新データが存在するという場合も増えてくる。このため、仮想計算機システムにおいて、長時間連続稼動を実現するためには、主記憶エラーのみならず、キャッシュメモリエラーの発生時にシステムを継続稼動させる技術が非常に重要となる。

【0008】

メモリのエラー回復に関しては、従来から様々な技術が提案されている。例えば、特開平6-52049号公報（特許文献1）には、プロセッサで実行中の処理の開始から終了までにアクセスするデータを、キャッシュメモリで中間状態として管理し、書き換え前のブロックの内容をメインメモリに書き戻し、中間状態のブロックに対する書き換えはキャッシュメモリに格納されているブロックのみを書き換え、実行中の処理が中止する場合には、キャッシュメモリ上の書き換えたブロックのみを無効化することによって、メインメモリの内容の回復を行う技術が開示されている。

【0009】

上記以外のメモリエラー回復技術として、プロセッサによるメモリへのアクセスとは別に、メモリに格納された全データを周期的にエラーチェックする装置が提案されている。すなわち、プロセッサからのメモリアクセスとは別に、RAM（Random Access Memory）チップに対して、周期的に、全てのデータに対して順番にエラーチェックを行なうメモリスクラビング方法が用いられている。メモリスクラビング方法に関連する技術としては、例えば、特開平8-194648号公報（特許文献2）に記載されている技術がある。

【0010】

このエラーチェックにてデータにエラーが発見された場合は、エラーの生じた行の全てのアドレスのデータコードをRAMチップから一つずつ取り出してECC（Error Correcting Code）チェックを行ない、エラーの訂正が可能であればデータの誤りを訂正するこ

10

20

30

40

50

とが行なわれている。なお、この種の技術に関連するものとしては、例えば、特開平 1 - 1 1 2 5 9 9 号公報（特許文献 3）、特開昭 6 3 - 2 6 9 2 3 3 号公報（特許文献 4）などに開示されている技術が挙げられる。

【特許文献 1】特開平 6 - 5 2 0 4 9 号公報

【特許文献 2】特開平 8 - 1 9 4 6 4 8 号公報

【特許文献 3】特開平 1 - 1 1 2 5 9 9 号公報

【特許文献 4】特開昭 6 3 - 2 6 9 2 3 3 号公報

【発明の開示】

【発明が解決しようとする課題】

【0011】

10

特許文献 1 に開示されている技術は、キャッシュメモリ上の書き換えたブロックのみを無効化することによって、メインメモリの内容の回復を行うという技術である。従って、キャッシュメモリエラーを回復するためにキャッシュメモリに対して適用することは容易ではないといえる。

【0012】

また、特許文献 2 などを用いているメモリスクラビング技術は、一般に、プロセッサによるメモリアクセスとの競合時におけるメモリデータの整合性を保つために、専用のハードウェアを備える必要がある。または、ソフトウェアによるメモリアクセスの排他制御等の技術が必要である。また、キャッシュメモリを対象とする場合、キャッシュメモリをスクラビングするための手段が別途必要となる。

20

【0013】

しかし、例えば、ローエンドの PC サーバにも適用可能な仮想計算機システムにおいて、キャッシュメモリエラーの回復を実現するためのハードウェアを追加することは、コスト面で望ましくない。

【0014】

また、仮想計算機システムの場合は、複数の論理区画上で複数の様々な種類のゲストプログラム（ゲスト OS、ゲストアプリケーション）が稼動するシステムである。従って、ソフトウェアによるキャッシュメモリエラーの回復についても、これら全てのゲストプログラムに、長時間連続稼動を達成するほどのキャッシュメモリエラー回復機能の実装を要求することは、非現実的であり望ましくない。

30

【0015】

そこで本発明の目的は、ハードウェアの追加を必要とせず、かつ、ゲストプログラムにエラー回復手段を実装することを必要とせず、キャッシュメモリエラーを回復することを可能とする仮想計算機システムおよびエラー回復方法、ならびにこの方法を実行する仮想計算機制御プログラムを提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0016】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

40

【0017】

本発明の代表的な実施の形態による仮想計算機システムは、物理計算機上で、前記物理計算機を複数の論理区画に分割し、前記各論理区画に前記物理計算機の計算機資源を割当てて制御する仮想計算機制御プログラムを実行することにより、前記各論理区画上でそれぞれゲスト OS を含むゲストプログラムを動作させる仮想計算機システムであって、前記仮想計算機制御プログラムは、周期的に前記物理計算機のキャッシュメモリのエラーを回復するエラー回復処理を行うエラー回復モジュールと、前記キャッシュメモリで発生したエラーによる割込み通知に対して、前記キャッシュメモリのエラーを回復するエラー割込み処理を行うエラー割込みハンドラモジュールと、前記論理区画のシャットダウンもしくは再起動を契機に、前記キャッシュメモリのエラーを回復するエラーデータ初期化処理を

50

行うエラーデータ初期化モジュールとを有し、前記各論理区画上で動作する前記ゲストプログラムの動作とは独立して、前記キャッシュメモリのエラーの回復処理を行うことを特徴とするものである。

【発明の効果】

【0018】

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0019】

本発明の代表的な実施の形態によれば、仮想計算機システムにおいて、キャッシュメモリエラーが発生した場合であっても長時間連続稼動を可能とする高信頼性システムを提供することができる。また、仮想計算機制御プログラム内にキャッシュメモリのエラー回復機能を備えることにより、ハードウェアの追加を必要とせず、かつ、ゲストプログラムにエラー回復手段を実装することを必要とせず、低コストで確実なキャッシュメモリエラー回復機能を提供することができる。

10

【発明を実施するための最良の形態】

【0020】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。

【0021】

20

<キャッシュメモリ>

キャッシュメモリは、高速なプロセッサ（CPU）においてCPUから主記憶のデータへのアクセス性能を向上させるために用いられる高速なメモリである。以下では、一般的なキャッシュメモリの動作の一例について説明する。

【0022】

図2は、一般的なキャッシュメモリの動作の一例を説明するためのブロック図である。図示しないCPUの命令制御部からデータロードの要求が発行されると、キャッシュメモリは、リクエストとロードアドレス200を受信する。ロードアドレス200は、タグアドレス、インデックスアドレス、オフセットアドレスの3つの部分に分類される。

【0023】

30

キャッシュメモリは、まず、インデックスアドレスを参照してディレクトリアレイ210の対応するエントリを読み出す。ディレクトリアレイ210のエントリには、アドレスタグ211とともに有効ビット212が格納されている。ディレクトリアレイ210から読み出したエントリの有効ビット212がON（有効）の場合、キャッシュメモリは、ディレクトリアレイ210から読み出したエントリのアドレスタグ211（以下、登録タグと呼ぶ）と、CPUの命令制御部から受信したタグアドレス（以下、受信タグと呼ぶ）とを比較する。

【0024】

受信タグがディレクトリアレイ210の該当エントリに登録されている登録タグと一致する場合、キャッシュメモリは、CPUの命令制御部から受信したインデックスアドレスとオフセットアドレスとを加算により連結して、データアレイ220のエントリアドレスを生成する。その後、データアレイ220から、エントリアドレスによって参照されるデータ（主記憶と同一のデータ）を読み出して、図示しないCPUの演算部に渡す。

40

【0025】

また、受信タグがディレクトリアレイ210に登録されている登録タグと不一致である場合、キャッシュメモリは、主記憶の対応するデータ（最新データ）のコピーを保持していないと判断し、図示しない主記憶の制御部へデータロード要求を送出する。主記憶の制御部から要求データが渡されると、キャッシュメモリは、ディレクトリアレイ210の該当エントリの有効ビット212をONにするとともに、アドレスタグ211を書き込む。また、データアレイ220の対応するエントリに主記憶から渡されたデータを書き込むと

50

ともに、データをCPUの演算部へ渡す。ディレクタレイ210から読み出したエントリの有効ビット212がOFF（無効）の場合も、主記憶の対応するデータ（最新データ）のコピーを保持していないと判断し、前記と同様の動作を行う。

【0026】

なお、キャッシュメモリは、あらかじめ定められた大きさの連続アドレス領域を、データ管理単位としている。ディレクタレイ210の各エントリには、データ管理単位ごとの情報が登録される。以下では、便宜上、キャッシュメモリでのデータ管理単位をラインと記載する場合がある。一般的に、キャッシュメモリと主記憶との間のデータ転送は、ライン単位に行われる。

【0027】

以上が、一般的なキャッシュメモリの動作の一例であるが、上記以外の動作により実現されるキャッシュメモリも一般に存在する。

【0028】

<実施の形態>

以下、本発明の一実施の形態である仮想計算機システムについて説明する。図1は、本発明の一実施の形態である仮想計算機システムの例を示すブロック図である。

【0029】

本実施の形態の仮想計算機システムでは、1つの物理計算機100において、仮想計算機制御プログラム140が複数の論理区画150（150-1～150-n）を構成する。この論理区画150では、それぞれ、ゲストOS151（151-1～151-n）およびゲストアプリケーション152（152-1～152-n）が動作することが可能である（以下、ゲストOS151、ゲストアプリケーション152を総称してゲストプログラムと記載する場合がある）。すなわち、物理計算機100内において、仮想計算機制御プログラム140の制御により、複数の論理区画150においてゲストプログラムが動作可能である仮想計算機システムが構成される。

【0030】

物理計算機100は、CPU110、主記憶130およびキャッシュメモリ120を有する。CPU110は、物理計算機100の種々の処理を実行する。また、主記憶130に格納されているプログラムを読み出して、そのプログラムに規定された処理を実行する。主記憶130は、後述する仮想計算機制御プログラム140等の各種プログラムやデータを格納する。

【0031】

キャッシュメモリ120は、主記憶130のデータの写しを記憶するメモリであり、主記憶130から読み込まれたデータが格納されている。キャッシュメモリ120は、例えば、前述した図2に示すような、ディレクタレイ210とデータレイ220とを備えて構成される。なお、キャッシュメモリ120の一般的な動作の例については、図2を用いて前述した通りである。

【0032】

また、キャッシュメモリ120内のディレクタレイ210のデータの読み出し手段、および、有効ビット212をOFFにする手段（無効化手段）がソフトウェアに対して提供されているものとする。これにより、ソフトウェアからディレクタレイ210内のデータを読み出したり、有効ビット212をOFF（無効）にしたりすることが可能である。

【0033】

次に、仮想計算機制御プログラム140について説明する。仮想計算機制御プログラム140は、物理計算機100のハードウェアリソース（計算機資源）を論理的に分割して論理区画150として管理するハイパバイザ（一般的に、ファームウェアと呼ばれる）である。すなわち、仮想計算機制御プログラム140は、物理計算機100のCPU110や主記憶130等の計算機資源を論理的に分割して、これらを論理区画150として割当てる。

10

20

30

40

50

【 0 0 3 4 】

各論理区画 1 5 0 では、論理的に分割された C P U 1 1 0 が仮想的な C P U として動作し、O S (ゲスト O S 1 5 1) やプログラム (ゲストアプリケーション 1 5 2) 等を実行する。また、仮想計算機制御プログラム 1 4 0 は、これら O S やプログラムの制御を可能とするため、ゲストプログラムの動作を停止させたり再開させたりする手段を有する。なお、論理区画 1 5 0 の数の設定方法は様々だが、例えば、管理者等によって任意の数が設定されるといった方法がある。

【 0 0 3 5 】

この仮想計算機制御プログラム 1 4 0 は、エラー回復モジュール 1 4 1 とエラー割込みハンドラモジュール 1 4 2 とエラーデータ初期化モジュール 1 4 4 とを備える。また、これらのモジュールが使用するデータ群として、エラー回復制御情報データ部 1 4 3 を備える。

10

【 0 0 3 6 】

エラー回復モジュール 1 4 1 は、周期的にキャッシュメモリ 1 2 0 のエラーを回復するエラー回復処理を行うモジュールである。エラー割込みハンドラモジュール 1 4 2 は、キャッシュメモリ 1 2 0 で発生したエラーによる割込み通知に対して、キャッシュメモリ 1 2 0 のエラーを回復するエラー割込み処理を行ってハンドリングするモジュールである。エラーデータ初期化モジュール 1 4 4 は、論理区画 1 5 0 のシャットダウンもしくは再起動時に、キャッシュメモリ 1 2 0 のデータを初期化してエラーを回復するエラーデータ初期化処理を行うモジュールである。

20

【 0 0 3 7 】

図 3 は、エラー回復制御情報データ部 1 4 3 に保持する情報の例を示した図である。インデックスアドレス情報 3 0 1 は、エラー回復モジュール 1 4 1 等がキャッシュメモリ 1 2 0 のアクセスに用いるインデックスアドレスの値を保持する。このインデックスアドレス情報 3 0 1 は、仮想計算機制御プログラム 1 4 0 の初期化処理において、ディレクトリアレイ 2 1 0 の先頭エントリに対応するインデックスアドレスの値で初期化される。

【 0 0 3 8 】

エラー回復処理フラグ 3 0 2 は、エラー回復モジュール 1 4 1 が処理中であることを示すフラグである。このエラー回復処理フラグ 3 0 2 は、仮想計算機制御プログラム 1 4 0 の初期化処理において O F F で初期化される。エラーアドレス情報 3 0 3 は、エラー割込みハンドラモジュール 1 4 2 等がキャッシュメモリ 1 2 0 上のエラーアドレスを保持するために用いる。エラーアドレス有効フラグ 3 0 4 は、エラーアドレス情報 3 0 3 が有効か否かを示すフラグである。このエラーアドレス有効フラグ 3 0 4 は、仮想計算機制御プログラム 1 4 0 の初期化処理において O F F で初期化される。

30

【 0 0 3 9 】

図 4 は、エラー回復モジュール 1 4 1 が行うエラー回復処理の例を示すフローチャートである。エラー回復処理では、最初に、全てのゲストプログラムの動作を停止させる (S 4 0 1) 。これは、ゲストプログラムからのキャッシュメモリ 1 2 0 へのアクセスを停止し、その間にエラー回復モジュール 1 4 1 がエラー回復を行うことを可能にするための処理である。

40

【 0 0 4 0 】

次に、エラー回復処理フラグ 3 0 2 を O N にする (S 4 0 2) 。このフラグは、後述するエラー割込みハンドラモジュール 1 4 2 の処理において、対象のエラー割込みが、エラー回復モジュール 1 4 1 の処理中に発生したエラー割込みか否かを判定するために用いられる。次に、カウンタを 0 に初期化する (S 4 0 3) 。次に、インデックスアドレス情報 3 0 1 に保持されたインデックスアドレスを読み出し、キャッシュメモリ 1 2 0 において、読み出したインデックスアドレスに対応するディレクトリアレイ 2 1 0 のエントリから有効ビット 2 1 2 を読み出す (S 4 0 4) 。

【 0 0 4 1 】

次に、読み出した有効ビット 2 1 2 が O N (有効) であるかどうかを判定する (S 4 0

50

5)。有効ビット212がONの場合は、当該有効ビット212をOFF（無効）にして、ディレクトリアレイ210の該当エントリを無効化しようキャッシュメモリ120に指示する（S406）。なお、このような無効化を行った際のキャッシュメモリ120の一般的な動作として、無効化しようとするディレクトリアレイ210のエントリに対応するデータレイ220のデータのみが最新のデータを保持した状態である場合は、当該最新データは次の階層のメモリ（図1の構成例の場合は主記憶130）へ転送され、最新データが失われないことが保証される。

【0042】

次に、エラー回復モジュール141は、ステップS406で無効化したディレクトリアレイ210のエントリに対応するデータレイ220のデータ部にデータをロードし直す（S407）。前述したように、キャッシュメモリ120と主記憶130との間のデータ転送はライン単位に行われるのが一般的である。従って、ここでのロードは一般的なロード命令を発行することで実現可能であり、このとき主記憶130のデータがキャッシュメモリ120に転送される。

10

【0043】

なお、上述したステップS406およびステップS407の処理は、キャッシュメモリ120のデータレイ220のデータがエラーデータを保持していた場合にエラー回復またはエラー検出を行う処理である。この具体的な内容については後述する。

【0044】

ステップS405において、読み出した有効ビット212がONではなかった場合は、ステップS406およびステップS407の処理は行わない。これは、ディレクトリアレイ210の対応するエントリが無効な状態であり、有効なデータが存在していないため、エラー回復が不要なためである。

20

【0045】

次に、エラー回復モジュール141は、インデックスアドレス情報301の内容を更新する（S408）。更新後の値は、インデックスアドレス情報301のカレントの値に対し、対応するディレクトリアレイ210の1つ後方のエントリに対応するインデックスアドレスの値とする。ただし、カレントの値がディレクトリアレイ210の最後方（すなわち、最終）のエントリに対応するインデックスアドレスの値である場合は、ディレクトリアレイ210の先頭エントリに対応するインデックスアドレスの値にラップさせて更新後の値とする。この更新処理は、エラー回復モジュール141がキャッシュメモリ120のデータレイ220のデータの先頭から最後までを周期的にエラー回復することを可能にする。

30

【0046】

次に、エラー回復モジュール141は、カウンタを+1インクリメントする（S409）。次に、カウンタの値が予め規定した回数よりも小さいか否かを判定する（S410）。カウンタが規定回数より小さい値であれば、ステップS404に戻り、ステップS404以降の処理を繰り返す。カウンタが規定回数より小さい値でない場合（すなわち、規定回数に達した場合）は、以降の処理に進む。

【0047】

なお、前記規定回数の値は、仮想計算機システムにおけるシステム性能への影響を最小限にする値とする。この具体的な値は、本実施の形態の仮想計算機システムに要求される性能指標に依存するところがあるため、固定的な値は示さない。ただし、例えば、仮想計算機制御プログラム140に規定回数を設定する手段を設け、回数の変更を容易かつ柔軟に行えるものとする。

40

【0048】

これ以降の処理はエンディング処理に相当するものである。まず、エラー回復モジュール141は、エラー回復処理フラグ302をOFFにし（S411）、次に、ゲストプログラムの動作を再開させ（S412）、キャッシュメモリ120のエラー回復処理を終了する。

50

【 0 0 4 9 】

なお、上述の図 4 に示した、エラー回復モジュール 1 4 1 によるエラー回復処理は、本実施の形態では、仮想計算機システムにおけるキャッシュメモリ 1 2 0 を処理の対象としているが、仮想計算機の構成をとらない通常の物理計算機システムにおけるキャッシュメモリに対して適用することも可能である。

【 0 0 5 0 】

以下では、上述の図 4 に示した、エラー回復モジュール 1 4 1 によるキャッシュメモリ 1 2 0 のエラー回復処理の全体的な処理イメージについて説明する。

【 0 0 5 1 】

エラー回復モジュール 1 4 1 は、仮想計算機制御プログラム 1 4 0 の制御により、定期的に起動される。図 5 は、エラー回復モジュール 1 4 1 の処理の例の概要を示す図である。なお、ディレクトリアレイ 2 1 0 の有効ビット 2 1 2 (V) に関し、図 5 においては、例として、V = 1 は有効な状態 (O N) であることを示し、V = 0 は無効な状態 (O F F) であることを示すものとする。

10

【 0 0 5 2 】

エラー回復モジュール 1 4 1 は、ディレクトリアレイ 2 1 0 の各エントリの有効ビット 2 1 2 を先頭エントリから順に読み出し、読み出した有効ビット 2 1 2 が示す状態に応じた処理を行う。図 5 において、処理 5 0 0 - 1 は、ディレクトリアレイ 2 1 0 の先頭エントリに対する処理を示し、処理 5 0 0 - 2 は、ディレクトリアレイ 2 1 0 の 2 番目のエントリに対する処理を示す。以下、処理 5 0 0 - 3 は 3 番目のエントリ、処理 5 0 0 - m は最終エントリに対する処理をそれぞれ示す。

20

【 0 0 5 3 】

なお、図 5 の各エントリの有効ビット 2 1 2 の値は、あくまで 1 つの例であり、図 5 の例では、先頭エントリ、3 番目のエントリ、最終エントリが V = 1 (有効) であり、2 番目のエントリが V = 0 (無効) である場合を示している。

【 0 0 5 4 】

エラー回復モジュール 1 4 1 は、ディレクトリアレイ 2 1 0 の 1 つのエントリの有効ビット 2 1 2 を読み出す (S 4 0 4) 。読み出した有効ビット 2 1 2 が V = 1 (有効、O N) であれば、V = 0 (無効、O F F) の指示を行い (S 4 0 6) 、続いて、当該エントリに対応するデータアレイ 2 2 0 に 1 ライン分のデータをロードする (S 4 0 7) 。図 5 の例では、処理 5 0 0 - 1、処理 5 0 0 - 3、処理 5 0 0 - m が該当する。読み出した有効ビット 2 1 2 が V = 0 (無効、O F F) であれば、当該エントリに対しては何も処理しない。図 5 の例では、処理 5 0 0 - 2 が該当する。

30

【 0 0 5 5 】

エラー回復モジュール 1 4 1 は、ディレクトリアレイ 2 1 0 の最終エントリに対する処理 (図 5 の例では処理 5 0 0 - m) を行った後、先頭エントリの有効ビット 2 1 2 を再び読み出し、読み出した有効ビット 2 1 2 が示す状態に応じた処理を行う。このように、エラー回復モジュール 1 4 1 は、ディレクトリアレイ 2 1 0 の先頭エントリから最終エントリまでの全てのエントリに対する処理を順次繰り返して行う。ただし、エラー回復モジュール 1 4 1 は、上記処理を無限に繰り返すことはなく、規定の回数を繰り返した時点で処理を終了し、仮想計算機制御プログラム 1 4 0 の起動元にリターンする。以上が、エラー回復モジュール 1 4 1 によるキャッシュメモリ 1 2 0 のエラー回復処理の概要である。

40

【 0 0 5 6 】

次に、前述した図 4 のエラー回復モジュール 1 4 1 の処理のフローチャートにおける、ステップ S 4 0 6 およびステップ S 4 0 7 の処理の詳細について図 6 ~ 図 9 を用いて説明する。図 4 におけるステップ S 4 0 6 およびステップ S 4 0 7 の処理は、キャッシュメモリ 1 2 0 のデータアレイ 2 2 0 のデータがエラーデータを保持していた場合にエラー回復またはエラー検出を行う処理である。

【 0 0 5 7 】

図 6 は、キャッシュメモリ 1 2 0 のみ最新データを保持しており、キャッシュメモリ 1

50

20のデータがハードウェア訂正可能なビット反転データを含む場合の、エラー回復モジュール141によるエラー回復処理の一例を説明する図である。

【0058】

なお、図6の例では、ハードウェア訂正可能なエラーが存在する場合の例であるため、データアレイ220にECC部602が備わっており、データ部601に1ビット反転データ610が存在することを前提とするが、ECC以外のハードウェア訂正可能エラーであってもよい。

【0059】

図6(a)は、図4のフローチャートのステップS406の実行時の状態を示した図である。ステップS406では、データアレイ220内のエラーデータ(1ビット反転データ610を含む、データ部601で示されるデータ)に対応するディレクトリアレイ210のエントリの有効ビット212をOFF(無効)にする。この無効化により、データ部601の最新データが失われないことを保証するため、キャッシュメモリ120から主記憶130へデータ転送が行われる。これにより、対応する主記憶130の古いデータ(データ部603)が最新のデータに更新される。

【0060】

この転送シーケンスにおいて、データアレイ220のデータ部601から取り出したデータをECC部602の値を用いて訂正したデータが主記憶130へ転送される。従って、主記憶130のデータ部603には、ビット反転データが存在しない、エラー訂正されたデータが格納される。

【0061】

しかし、この時点では、データアレイ220内のデータ部601には、1ビット反転データ610が残ったままである。この状態を長く放置しておく、さらに別の1ビット反転データが発生した場合、2ビットエラーとなり、ハードウェア訂正不可能エラーとなってしまう。このようなハードウェア訂正不可能エラーを回避するために、図4のフローチャートのステップS407の処理が効果的である。

【0062】

図6(b)は、図4のフローチャートのステップS407の実行時の状態を示した図である。ステップS407では、ステップS406で無効化したディレクトリアレイ210のエントリに対応するデータアレイ220内のエラーデータ(1ビット反転データ610を含む、データ部601で示されるデータ)にデータをロードする。このロードにより、主記憶130のデータ(データ部603)がデータアレイ220へ転送され、データアレイ220のデータ部601の1ビット反転データ610が正しいデータ(回復データ611)に回復される。

【0063】

図7は、キャッシュメモリ120および主記憶130ともに最新データを保持しており、キャッシュメモリ120のデータがハードウェア訂正可能なビット反転データを含む場合の、エラー回復モジュール141によるエラー回復処理の一例を説明する図である。

【0064】

なお、図6の例と同様に、図7の例では、ハードウェア訂正可能なエラーが存在する場合の例であるため、データアレイ220にECC部602が備わっており、1ビット反転データ610が存在することを前提とするが、ECC以外のハードウェア訂正可能エラーであってもよい。

【0065】

図7(a)は、図4のフローチャートのステップS406の実行時の状態を示した図である。ステップS406では、データアレイ220内のエラーデータ(1ビット反転データ610を含む、データ部601で示されるデータ)に対応するディレクトリアレイ210のエントリの有効ビット212をOFF(無効)にする。この無効化を行っても、対応する主記憶130のデータ(データ部603)が最新データであるため、キャッシュメモリ120から主記憶130へのデータ転送は行われない。従って、データアレイ220内

10

20

30

40

50

のエラーデータ（１ビット反転データ６１０を含む、データ部６０１で示されるデータ）は残ったままである。

【００６６】

図７（ｂ）は、図４のフローチャートのステップＳ４０７の実行時の状態を示した図である。ステップＳ４０７では、ステップＳ４０６で無効化したディレクトリアレイ２１０のエントリに対応するデータアレイ２２０内のエラーデータ（１ビット反転データ６１０を含む、データ部６０１で示されるデータ）にデータをロードする。このロードにより、主記憶１３０のデータ（データ部６０３）がデータアレイ２２０へ転送され、データアレイ２２０のデータ部６０１の１ビット反転データ６１０が正しいデータ（回復データ６１１）に回復される。

10

【００６７】

図８は、キャッシュメモリ１２０および主記憶１３０ともに最新データを保持しており、キャッシュメモリ１２０のデータがハードウェア訂正不可能なビット反転データを含む場合の、エラー回復モジュール１４１によるエラー回復処理の一例を説明する図である。

【００６８】

なお、図８の例では、ハードウェア訂正不可能なエラーが存在する場合の例であるため、データアレイ２２０にＥＣＣ部６０２が備わっており、２ビット反転データ８１０が存在することを前提とするが、ＥＣＣ以外のハードウェア訂正不可能エラーであってもよい。

【００６９】

20

図８（ａ）は、図４のフローチャートのステップＳ４０６の実行時の状態を示した図である。ステップＳ４０６では、データアレイ２２０内のエラーデータ（２ビット反転データ８１０を含む、データ部６０１で示されるデータ）に対応するディレクトリアレイ２１０のエントリの有効ビット２１２をＯＦＦ（無効）にする。この無効化を行っても、対応する主記憶１３０のデータ（データ部６０３）が最新データであるため、キャッシュメモリ１２０から主記憶１３０へのデータ転送は行われない。従って、データアレイ２２０内のエラーデータ（２ビット反転データ８１０を含む、データ部６０１で示されるデータ）は残ったままである。

【００７０】

図８（ｂ）は、図４のフローチャートのステップＳ４０７の実行時の状態を示した図である。ステップＳ４０７では、ステップＳ４０６で無効化したディレクトリアレイ２１０のエントリに対応するデータアレイ２２０内のエラーデータ（２ビット反転データ８１０を含む、データ部６０１で示されるデータ）にデータをロードする。このロードにより、主記憶１３０のデータ（データ部６０３）がデータアレイ２２０へ転送され、データアレイ２２０のデータ部６０１の２ビット反転データ８１０が正しいデータ（回復データ８１１）に回復される。

30

【００７１】

図９は、キャッシュメモリ１２０のみ最新データを保持しており、キャッシュメモリ１２０のデータがハードウェア訂正不可能なビット反転データを含む場合の、エラー回復モジュール１４１によるエラー回復処理の一例を説明する図である。

40

【００７２】

なお、図８の例と同様に、図９の例では、ハードウェア訂正不可能なエラーが存在する場合の例であるため、データアレイ２２０にＥＣＣ部６０２が備わっており、２ビット反転データ８１０が存在することを前提とするが、ＥＣＣ以外のハードウェア訂正不可能エラーであってもよい。

【００７３】

図９（ａ）は、図４のフローチャートのステップＳ４０６の実行時の状態を示した図である。ステップＳ４０６では、データアレイ２２０内のエラーデータ（２ビット反転データ８１０を含む、データ部６０１で示されるデータ）に対応するディレクトリアレイ２１０のエントリの有効ビット２１２をＯＦＦ（無効）にする。この無効化により、データ部

50

601の最新データが失われないことを保証するため、キャッシュメモリ120から主記憶130へデータ転送が行われる。これにより、対応する主記憶130の古いデータ(データ部603)が最新のデータに更新される。

【0074】

この転送シーケンスにおいて、データレイ220のデータ部601から取り出したデータをECC部602の値を用いて訂正しようと試みるが、2ビット反転データ810が含まれるため訂正することは不可能である。このため、主記憶130には訂正されないままのエラーデータ(2ビット反転データ810を含む、データ部601で示されるデータ)が転送される。従って、主記憶130のデータ部603には、ビット反転データが存在する、すなわち、エラー訂正されていないデータが格納される。

10

【0075】

図9(b)は、図4のフローチャートのステップS407の実行時の状態を示した図である。ステップS407では、ステップS406で無効化したディレクトリアレイ210のエントリに対応するデータレイ220内のエラーデータ(2ビット反転データ810を含む、データ部601で示されるデータ)にデータをロードしようと試みる。しかし、主記憶130のデータ(データ部603)に2ビット反転データ910が含まれるため、データ転送エラーとなる。

【0076】

キャッシュメモリ120でのデータロードにおいて、このような訂正不可能なエラーに起因するデータ転送エラーが発生した場合は、一般的に、訂正不可能なエラーを示す割込みがソフトウェアに通知される。仮想計算機制御プログラム140は、仮想計算機システムにおける割込みハンドリング機能を備えており、訂正不可能なエラーを示す割込みに対して、エラー割込みハンドラモジュール142をコールする。

20

【0077】

以下では、訂正不可能なエラーを示すエラー割込みを受けた場合の、エラー割込みハンドラモジュール142の処理について説明する。図10は、エラー割込みハンドラモジュール142が行うエラー割込み処理の例を示すフローチャートである。

【0078】

エラー割込みハンドラモジュール142の処理は、まず、エラー回復処理フラグ302がONか否かを判定する(S1001)。エラー回復処理フラグ302がONでない場合は、エラー割込みハンドラモジュール142の処理を終了し、コール元である仮想計算機制御プログラム140の割込みハンドリング機能に戻る。エラー回復処理フラグ302がONである場合は、キャッシュメモリ120におけるエラーアドレスを求める処理を行う(S1002)。

30

【0079】

図11は、キャッシュメモリ120におけるエラーアドレスを求める方法の例を説明する図である。エラーアドレス1101のタグアドレスの値は、インデックスアドレス情報301に保持されたインデックスアドレスに対応する、ディレクトリアレイ210のエントリのアドレスタグ211の値と等しくなるはずである。従って、この値をエラーアドレス1101のタグアドレスの値とする。

40

【0080】

また、エラーアドレス1101のインデックスアドレスの値は、インデックスアドレス情報301に保持されたインデックスアドレスの値と等しくなるはずである。従って、このインデックスアドレスをエラーアドレス1101のインデックスアドレスの値とする。エラーアドレス1101のオフセットアドレスの値は、ライン境界内の先頭のオフセットを指定するため、全て0とする。このように、専用のハードウェア等を必要とせず、仮想計算機制御プログラム140が、キャッシュメモリ120におけるエラーアドレス1101を求めることが可能である。

【0081】

図10のフローチャートにおいて、ステップS1002でエラーアドレス1101を求

50

めた後は、求めたエラーアドレス1101がいずれかの論理区画150に割当てられたアドレス領域に含まれるアドレスか否かを判定する(S1003)。エラーアドレス1101が論理区画150に含まれるアドレスである場合は、エラー割込みハンドラモジュール142は、エラーアドレス1101をエラーアドレス情報303に格納し(S1004)、続いて、エラーアドレス有効フラグ304をONにする(S1005)。

【0082】

次に、エラー割込みハンドラモジュール142は、エラーアドレス1101を含むアドレス領域が割当てられた論理区画150で稼動するゲストOS151へエラー割込みを通知する(S1006)。これにより、ゲストOS151にエラー回復処理を委ねることになるが、当該ゲストOS151がエラー回復を行わないOSである場合には、後述する、仮想計算機制御プログラム140のエラーデータ初期化モジュール144にてエラー回復を行うことが可能である。

【0083】

ステップS1003にて、エラーアドレス1101が論理区画150に含まれないアドレスである場合は、エラーアドレス1101が示すデータアレイ220にデータをストアする(S1007)。このストアはエラー回復のためのストアであるため、ストアするデータの値は初期化データなどの任意の値でよい。次に、インデックスアドレス情報301に対応するディレクトリアレイ210のエントリの有効ビット212をOFF(無効)にするようキャッシュメモリ120に指示する(S1008)。

【0084】

上述したステップS1007とステップS1008の処理により、図9の例における、キャッシュメモリ120のデータアレイ220と主記憶130のハードウェア訂正不可能なエラーデータが回復される。この処理の詳細については後述する。

【0085】

その後、エラーアドレス1101が論理区画150に含まれる場合も含まれない場合も、エラー回復処理フラグ302をOFFにする(S1009)。これにより、次にエラー割込みハンドラモジュール142がコールされた場合に、エラー回復モジュール141の処理中であるのか否かの判定を正しく行うための準備が整う。次に、エラー割込みハンドラモジュール142は、エラー回復モジュール141が停止させていたゲストプログラムの動作を再開させ(S1010)、エラー割込みハンドラモジュール142としての処理を終了する。以上が、エラー割込みハンドラモジュール142の処理の説明である。

【0086】

次に、以下では、前述したエラーデータ初期化モジュール144にてエラー回復を行う処理について説明する。図10のステップS1006により、エラー割込みハンドラモジュール142が、エラーアドレス1101を含むアドレス領域が割当てられている論理区画150で稼動するゲストOS151へエラー割込みを通知する。このとき、当該割込み通知を受けたゲストOS151がエラー回復を行わないOSであった場合、エラーは残ったままとなる。多くのケースでは、このエラーが原因で、当該論理区画150で稼動するゲストプログラムは、当該論理区画150(論理計算機)のシャットダウンまたは再起動を選択することになる。

【0087】

仮想計算機制御プログラム140は、前述したように、物理計算機100のハードウェアリソース(計算機資源)を論理的に分割して論理区画150として管理するプログラムであり、物理計算機100のCPU110や主記憶130等の計算機資源を論理的に分割して、これらを論理区画150として割当てている。

【0088】

仮想計算機制御プログラム140は、論理区画150(論理計算機)のシャットダウンまたは再起動の際に、対象の論理区画150に分割して割当てていた主記憶130を開放する。この開放の後、仮想計算機制御プログラム140は、エラーデータ初期化モジュール144を実行する。なお、論理区画150(論理計算機)の再起動の場合に限り、仮想

10

20

30

40

50

計算機制御プログラム 140 は、エラーデータ初期化モジュール 144 の実行に続き、再起動処理にて主記憶 130 を分割して対象の論理区画 150 に割当て直す。

【0089】

図 12 は、エラーデータ初期化モジュール 144 が行うエラーデータ初期化処理の例を示すフローチャートである。エラーデータ初期化モジュール 144 は、まず、エラーアドレス有効フラグ 304 が ON であるか否かを判定する (S1201)。エラーアドレス有効フラグ 304 が ON でない場合は、エラーデータ初期化モジュール 144 の処理を終了する。

【0090】

エラーアドレス有効フラグ 304 が ON である場合は、対象の論理区画 150 における開放されるアドレス領域が、エラーアドレス情報 303 のアドレスを含む領域か否かを判定する (S1202)。エラーアドレス情報 303 のアドレスを含まない領域である場合は、エラーデータ初期化モジュール 144 の処理を終了する。

【0091】

エラーアドレス情報 303 のアドレスを含む領域である場合は、エラーアドレス情報 303 が示すデータアレイ 220 にデータをストアする (S1203)。このストアはエラー回復のためのストアであるため、ストアするデータの値は初期化データなどの任意の値でよい。次にエラーアドレス情報 303 のインデックスアドレスに対応するディレクトリアレイ 210 のエントリの有効ビット 212 を OFF (無効) にするようキャッシュメモリ 120 に指示する (S1204)。

【0092】

上述したステップ S1203 とステップ S1204 の処理により、図 9 の例における、キャッシュメモリ 120 のデータアレイ 220 と主記憶 130 のハードウェア訂正不可能なエラーデータが回復される。この処理の詳細については後述する。その後、エラーアドレス有効フラグ 304 を OFF にする (S1205)。これにより、次にエラーデータ初期化モジュール 144 が呼び出された場合に、エラーアドレス情報 303 の情報が有効であるか否かの判定を正しく行うための準備が整う。以上で、エラーデータ初期化モジュール 144 の処理は終了する。

【0093】

次に、前述した図 10 のフローチャートにおけるステップ S1007 とステップ S1008 の処理、もしくは前述した図 12 のステップ S1203 とステップ S1204 の処理により、図 9 の例における、キャッシュメモリ 120 のデータアレイ 220 と主記憶 130 のハードウェア訂正不可能なエラーデータが回復される処理について図 13 を用いて説明する。

【0094】

図 13 は、前述した図 9 における、キャッシュメモリ 120 および主記憶 130 の状態の例の続きであり、キャッシュメモリ 120 のみ最新データを保持しており、キャッシュメモリ 120 のデータがハードウェア訂正不可能なビット反転データを含む場合の、エラー回復モジュール 141 によるエラー回復処理の一例を説明する図である。

【0095】

なお、図 9 の例と同様に、図 13 の例では、ハードウェア訂正不可能なエラーが存在する場合の例であるため、データアレイ 220 に ECC 部 602 が備わっており、2 ビット反転データ 810 が存在することを前提とするが、ECC 以外のハードウェア訂正不可能エラーであってもよい。

【0096】

図 13 (a) は、図 9 (b) と同じ図を再度示したものであり、図 4 のフローチャートのステップ S407 の実行時の状態を示した図である。

【0097】

図 13 (b) は、図 10 のフローチャートのステップ S1007、もしくは図 12 のフローチャートのステップ S1203 の実行時の状態を示した図である。ステップ S100

10

20

30

40

50

7、もしくはステップS 1 2 0 3では、データストアが実行され、データアレイ2 2 0内のエラーデータ(2ビット反転データ8 1 0を含む、データ部6 0 1で示されるデータ)が初期化データ1 3 0 1で上書きされる。また、このデータストアにより、初期化データ1 3 0 1のE C Cが生成され、データアレイ2 2 0内のE C C部6 0 2に格納される。

【0 0 9 8】

これにより、データアレイ2 2 0内のデータ部6 0 1とE C C部6 0 2の値が、それぞれ初期化データ1 3 0 1によってエラーのない値となり、訂正不可能エラーが取り除かれる。また、このデータストアにより、データアレイ2 2 0内のデータが最新データとなる。

【0 0 9 9】

図1 3 (c)は、図1 0のフローチャートのステップS 1 0 0 8、もしくは図1 2のフローチャートのステップS 1 2 0 4の実行時の状態を示した図である。ステップS 1 0 0 8、もしくはステップS 1 2 0 4では、データアレイ2 2 0内の回復したデータ(回復初期化データ1 3 0 2を含む、データ部6 0 1で示されるデータ)に対応するディレクトリアレイ2 1 0のエントリの有効ビット2 1 2をO F F (無効)にする。この無効化により、データ部6 0 1の最新データが失われないことを保証するため、キャッシュメモリ1 2 0から主記憶1 3 0へデータ転送が行われる。これにより、対応する主記憶1 3 0のデータが最新のデータに更新される。

【0 1 0 0】

この転送シーケンスにおいて、データアレイ2 2 0のビット反転データが存在しないデータが主記憶1 3 0へ転送されるため、主記憶1 3 0のデータ部6 0 3にはビット反転データが存在しないデータ(回復初期化データ1 3 0 3を含むデータ)が格納され、主記憶1 3 0のデータ部6 0 3からも訂正不可能エラーが取り除かれる。

【0 1 0 1】

以上に説明したように、本実施の形態の仮想計算機システムでは、図6～図8に示す例の場合は、キャッシュメモリエラーの影響が全く無い状態でエラーを回復し、システムの長時間連続稼動を可能にする。図9に示す例の場合は、ゲストOS 1 5 1によるエラー回復が期待できない場合は一部の論理区画1 5 0がダウンする可能性があるが、そのような場合でもエラー回復を行うため、一時的なダウンにとどめることが可能である。また、システム全体をダウンさせることはないため、図9に示す例のようなキャッシュメモリエラーが発生してもシステムダウンを防ぐことを可能にする。

【0 1 0 2】

このように、本実施の形態の仮想計算機システムによれば、キャッシュメモリエラーが発生した場合であっても長時間連続稼動を可能とする高信頼性システムを提供することができる。また、仮想計算機制御プログラム1 4 0内にキャッシュメモリ1 2 0のエラー回復機能を備えることにより、ハードウェアの追加を必要とせず、かつ、ゲストプログラムにエラー回復手段を実装することを必要とせず、低コストで確実なキャッシュメモリエラー回復機能を提供することができる。

【0 1 0 3】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【産業上の利用可能性】

【0 1 0 4】

本発明は、1つの物理計算機において複数の論理区画を構成する仮想計算機制御プログラムを有する仮想計算機システムに利用可能である。

【図面の簡単な説明】

【0 1 0 5】

【図1】本発明の一実施の形態である仮想計算機システムの例を示すブロック図である。

【図2】一般的なキャッシュメモリの動作の一例を説明するためのブロック図である。

10

20

30

40

50

【図 3】本発明の一実施の形態における、エラー回復制御情報データ部に保持する情報の例を示した図である。

【図 4】本発明の一実施の形態における、エラー回復モジュールが行うエラー回復処理の例を示すフローチャートである。

【図 5】本発明の一実施の形態における、エラー回復モジュールの処理の例の概要を示す図である。

【図 6】本発明の一実施の形態における、エラー回復モジュールによるエラー回復処理の一例を説明する図である。

【図 7】本発明の一実施の形態における、エラー回復モジュールによるエラー回復処理の一例を説明する図である。

【図 8】本発明の一実施の形態における、エラー回復モジュールによるエラー回復処理の一例を説明する図である。

【図 9】本発明の一実施の形態における、エラー回復モジュールによるエラー回復処理の一例を説明する図である。

【図 10】本発明の一実施の形態における、エラー割込みハンドラモジュールが行うエラー割込み処理の例を示すフローチャートである。

【図 11】本発明の一実施の形態における、キャッシュメモリにおけるエラーアドレスを求める方法の例を説明する図である。

【図 12】本発明の一実施の形態における、エラーデータ初期化モジュールが行うエラーデータ初期化処理の例を示すフローチャートである。

【図 13】本発明の一実施の形態における、エラー回復モジュールによるエラー回復処理の一例を説明する図である。

【符号の説明】

【0106】

100 ... 物理計算機、110 ... CPU、120 ... キャッシュメモリ、130 ... 主記憶、140 ... 仮想計算機制御プログラム、141 ... エラー回復モジュール、142 ... エラー割込みハンドラモジュール、143 ... エラー回復制御情報データ部、144 ... エラーデータ初期化モジュール、150 ... 論理区画、151 ... ゲストOS、152 ... ゲストアプリケーション、

200 ... ロードアドレス、210 ... ディレトリアレイ、211 ... アドレスタグ、212 ... 有効ビット、220 ... データアレイ、

301 ... インデックスアドレス情報、302 ... エラー回復処理フラグ、303 ... エラーアドレス情報、304 ... エラーアドレス有効フラグ、

500 ... 処理、

601、603 ... データ部、602 ... ECC部、610 ... 1ビット反転データ、611 ... 回復データ、

810 ... 2ビット反転データ、811 ... 回復データ、

910 ... 2ビット反転データ、

1101 ... エラーアドレス、

1301 ... 初期化データ、1302、1303 ... 回復初期化データ。


10

20


30

40


【図 1】




【図 2】




【図 3】



【図 4】




【図 5】




【図 6】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9




【図 10】

図 10




【図 11】

図 11




【図 12】

図 12



【図 13】

図 13



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
G 0 6 F 12/16 3 2 0 M

(72)発明者 竹下 晃
神奈川県横浜市西区みなとみらい二丁目3番3号 日立情報通信エンジニアリング株式会社内

(72)発明者 山本 三雄
神奈川県秦野市堀山下1番地 株式会社日立製作所エンタープライズサーバ事業部内

(72)発明者 長島 広海
神奈川県横浜市西区みなとみらい二丁目3番3号 日立情報通信エンジニアリング株式会社内

Fターム(参考) 5B005 JJ01 MM01 MM36 RR01 VV13 WW02 WW17
5B018 GA02 HA14 KA22 MA03 QA20 RA11