(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国 际 局

(43) 国际公布日
2015 年 4 月 23 日 (23.04.2015)

WIPO | PCT

(10) 国际公布号
WO 2015/055005 A1

(51) 国际专利分类号:
H03K 19/0185 (2006.01) *G09G 3/36* (2006.01)

(21) 国际申请号: PCT/CN2014/077707

(22) 国际申请日: 2014 年 5 月 16 日 (16.05.2014)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201310482290.3 2013 年 10 月 15 日 (15.10.2013) CN

(71) 申请人: 京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。
北京京东方显示技术有限公司 (BEIJING BOE DISPLAY TECHNOLOGY CO., LTD.) [CN/CN]; 中国北京市经济技术开发区经海一路 118 号, Beijing 100176 (CN)。

(72) 发明人: 刘宝玉 (LIU, Baoyu); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 张亮 (ZHANG, Liang); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 许益祯 (XU, Yizhen); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。 孙志华 (SUN, Zhihua); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。

(74) 代理人: 北京市柳沈律师事务所 (LIU, SHEN & ASSOCIATES); 中国北京市海淀区彩和坊路 10 号 1 号楼 10 层, Beijing 100080 (CN)。

(81) 指定国 (除另有指明，要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM,

[见续页]

(54) **Title**: POWER LEVEL TRANSFER CIRCUIT, GATE ELECTRODE DRIVE CIRCUIT AND DISPLAY DEVICE

(54) **发明名称**: 电平转移电路、栅极驱动电路及显示装置



图 2 / Fig. 2

(57) **Abstract**: A power level transfer circuit, gate electrode drive circuit and display device, the power level transfer circuit comprising a third transistor (M3), a fourth transistor (M4), a fifth transistor (M5) and a sixth transistor (M6); source electrodes are respectively connected to a direct current power supply (VDD); gate electrodes are respectively connected to a bias voltage terminal (VBias); the drain electrodes of the third transistor (M3) and the fifth transistor (M5) are connected as a first output terminal (OUT1); the drain electrodes of the fourth transistor (M4) and the sixth transistor (M6) are connected as a second output terminal (OUT2); the gate electrodes of both a first transistor (M1) and a second transistor (M2) are connected to an input signal terminal (VIn), and the source electrodes of both the first transistor (M1) and the second transistor (M2) are connected to the drain electrode of a seventh transistor (M0); the drain electrode of the first transistor (M1) is connected to the first output terminal (OUT1), and the drain electrode of the second transistor (M2) is connected to the second output terminal (OUT2); and the source electrode of the seventh transistor (M0) is connected to the ground power (VSS) of the source electrode, and the gate electrode of the seventh transistor (M0) is connected to the bias voltage terminal (VBias). Common mode voltages between two output terminals of the power level transfer circuit and the ground power of the source electrode do not drop.

(57) **摘要**:

[见续页]

WO 2015/055005 A1

ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明，要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种电平转移电路、栅极驱动电路及显示装置。该电平转移电路包括：第三晶体管（M3）、第四晶体管（M4）、第五晶体管（M5）和第六晶体管（M6），源极分别与直流电源（V_{DD}）连接，栅极分别与偏置电压端（V_{Bias}）连接，其中，第三晶体管（M3）和第五晶体管（M5）的漏极连接作为第一输出端（OUT_1），第四晶体管（M4）和第六晶体管（M6）的漏极连接作为第二输出端（OUT_2）；第一晶体管（M1）和第二晶体管（M2），栅极均与输入信号端（V_{In}）连接，源极均与第七晶体管（M0）的漏极连接，其中，第一晶体管（M1）的漏极与第一输出端（OUT_1）连接，第二晶体管（M2）的漏极与第二输出端（OUT_2）连接；第七晶体管（M0），其源极与源极地电源（V_{SS}）连接，栅极与偏置电压端（V_{Bias}）连接。电平转移电路的两输出端与源极地电源之间的共模电压不会降低。

电平转移电路、栅极驱动电路及显示装置

技术领域

本公开涉及一种电平转移电路、栅极驱动电路及显示装置。

背景技术

在许多集成电路中，为满足集成电路中不同半导体器件的耐压要求，需要将较低的电平信号转换成较高的电平信号，或者将较高的电平信号转换成较低的电平信号，电平转移电路即用于实现这种功能。

液晶显示技术中，栅极驱动电路的功能是产生液晶显示面板所需要的扫描信号，使得每一扫描行按照次序依次导通。栅极驱动电路主要由移位寄存器、电平转移电路和缓冲器等电路组成。其中电平转移电路尤为重要，它直接提供液晶显示面板中各栅极开启所需要的电压。

在栅极驱动电路中，电平转移电路是一个典型的放大电路，一般采用差动放大电路来提高对环境噪声的抗干扰能力，如图 1 所示的电平转移电路，包括 P 型晶体管 M3 和 M4，N 型晶体管 M0、M1 和 M2；P 型晶体管 M3 和 M4 的源极分别与电源 V_{DD} 连接，P 型晶体管 M3 和 M4 的栅极分别与偏置电路的输出 V_{Bias} 连接，P 型晶体管 M3 的漏极作为第一输出端 OUT_1；P 型晶体管 M4 的漏极作为第二输出端 OUT_2；N 型晶体管 M1 的漏极与第一输出端 OUT_1 连接，N 型晶体管 M2 的漏极与第二输出端 OUT_2 连接；N 型晶体管 M1 和 M2 栅极与输入信号 V_{In} 连接；N 型晶体管 M1 和 M2 的源极与 N 型晶体管 M0 的漏极连接；N 型晶体管 M0 的源极与源极地电源 V_{SS} 连接，N 型晶体管 M0 栅极与偏置电路的输出 V_{Bias} 连接。对于差动放大电路，由于差动放大电路的增益与负载晶体管的跨导成反比，而且跨导又与该负载晶体管成正比，因此，为了获取更大的增益，通常减小该差动放大电路的负载晶体管的宽长比以减小负载晶体管的跨导，实现提高该差动放大电路的增益的目的。但是，负载晶体管的宽长比的减小会降低差动放大电路的第一输出端和第二输出端与源极地电源 V_{SS} 之间的共模电压。

发明内容

本发明的至少一个实施例提供一种电平转移电路、栅极驱动电路及显示装置，电平转移电路用于解决已知的通过减小负载晶体管的宽长比来提高提高放大增益时，会降低差动放大电路的第一输出端和第二输出端与源极地电源 V_{SS} 之间的共模电压的问题。

本发明的至少一个实施例提供一种电平转移电路，包括第一晶体管 M1、第二晶体管 M2、第三晶体管 M3、第四晶体管 M4、第五晶体管 M5、第六晶体管 M6 和第七晶体管 M0;

所述第三晶体管 M3、所述第四晶体管 M4、所述第五晶体管 M5 和所述第六晶体管 M6 的源极分别与直流电源 V_{DD} 连接，栅极分别与偏置电压端 V_{Bias} 连接；所述第三晶体管 M3 和所述第五晶体管 M5 的漏极连接作为第一输出端 OUT_1; 所述第四晶体管 M4 和所述第六晶体管 M6 的漏极连接作为第二输出端 OUT_2;

所述第一晶体管 M1 的漏极与所述第一输出端 OUT_1 连接，所述第二晶体管 M2 的漏极与所述第二输出端 OUT_2 连接；所述第一晶体管 M1 和所述第二晶体管 M2 栅极均与输入信号端 V_{In} 连接，源极均与所述第七晶体管 M0 的漏极连接，所述输入信号端 V_{In} 提供待进行电平转换的信号；所述第七晶体管 M0 的源极与源极地电源 V_{SS} 连接，栅极与所述偏置电压端 V_{Bias} 连接。

可替换地，所述第三晶体管 M3、所述第四晶体管 M4、所述第五晶体管 M5 和所述第六晶体管 M6 为 P 型晶体管，所述第一晶体管 M1、所述第二晶体管 M2 和所述第七晶体管 M0 为 N 型晶体管。

可替换地，所述第一晶体管 M1 和所述第二晶体管 M2 的宽长比相等。

可替换地，所述输入信号端 V_{In} 提供的待进行电平转换的信号为模拟信号。

本发明的至少一个实施例的有益效果如下：对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导，提高电平转移电路的增益；由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源之间的共模电压不会降低。

本发明的至少一个实施例提供一种栅极驱动电路，包括偏置电路，所述偏置电路包括偏置电压端 V_{Bias}，还包括如上述实施例所述的电平转移电路，

该电平转移电路的第三晶体管 M3、第四晶体管 M4、第五晶体管 M5 和第六晶体管 M6 的栅极分别与偏置电路提供的偏置电压端 V_{Bias} 连接；电平转移电路的第七晶体管 M0 的栅极与偏置电压端 V_{Bias} 连接。

本发明的至少一个实施例的有益效果如下：栅极驱动电路所包括的电平转移电路，对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导从而提高电平转移电路的增益，由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源之间的共模电压不会降低，确保了栅极驱动电路的驱动能力。

本发明的至少一个实施例提供一种显示装置，包括阵列基板，所述阵列基板上设置像素阵列和用于驱动所述像素阵列的栅极信号线；以及包括如上述实施例所述的栅极驱动电路，所述栅极驱动电路所包括的电平转移电路的第一输出端 OUT_1 和第二输出端 OUT_2 同时连接所述栅极信号线。

本发明的至少一个实施例的有益效果如下：栅极驱动电路所包括的电平转移电路，对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导从而提高电平转移电路的增益，由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源之间的共模电压不会降低，确保了栅极驱动电路的驱动像素阵列的能力，从而保证显示效果。

附图说明

图 1 为已知的技术方案的电平转移电路；

图 2 为本发明实施例提供的一种电平转移电路。

具体实施方式

下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，附图中相同或类似的标号表示相同或类似的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

图 2 是本发明实施例提供的一种电平转移电路。如图 2 所示，该电平转移电路 包括第一晶体管 M1、第二晶体管 M2、第三晶体管 M3、第四晶体管

M4、第五晶体管 M5、第六晶体管 M6 和第七晶体管 M0。

第三晶体管 M3、第四晶体管 M4、第五晶体管 M5 和第六晶体管 M6 的源极分别与直流电源 V_{DD} 连接，栅极分别与偏置电压端 V_{Bias} 连接；第三晶体管 M3 和第五晶体管 M5 的漏极连接作为第一输出端 OUT_1；第四晶体管 M4 和第六晶体管 M6 的漏极连接作为第二输出端 OUT_2。

第一晶体管 M1 的漏极与第一输出端 OUT_1 连接，第二晶体管 M2 的漏极与第二输出端 OUT_2 连接；第一晶体管 M1 和第二晶体管 M2 栅极均与输入信号端 V_{In} 连接，源极均与第七晶体管 M0 的漏极连接，输入信号端 V_{In} 提供待进行电平转换的信号；第七晶体管 M0 的源极与源极地电源 V_{SS} 连接，栅极与偏置电压端 V_{Bias} 连接。

可替换地，第三晶体管 M3、第四晶体管 M4、第五晶体管 M5 和第六晶体管 M6 为 P 型晶体管，第一晶体管 M1、第二晶体管 M2 和第七晶体管 M0 为 N 型晶体管。

本发明实施例中，通过在负载端增加第五晶体管 M5 和第六晶体管 M6，使流经作为负载晶体管的第三晶体管 M3 和第四晶体管 M4 的电流减小，从而减小如图 2 所示电平转移电路的跨导。

详细原理及推导过程如下：

图 1 所示的已知的技术方案的电平转移电路是一个典型的差动放大电路，差动放大电路增益计算公式如公式（1）

$$A_V = -g_{mN}\left(g_{mP}^{-1} \parallel r_{ON} \parallel r_{OP}\right) \approx -\frac{g_{mN}}{g_{mP}} \qquad \text{公式（1）}$$

其中，g_{mN} 为 N 型晶体管差分对的跨导，g_{mP} 为 P 型晶体管差分对的跨导，r_{ON} 为 N 型晶体管的内阻，r_{OP} 为 P 型晶体管的内阻。

在 N 型晶体管和 P 型晶体管同时工作时，差动放大电路的增益 A_V 取决于 N 型晶体管和 P 型晶体管的跨导的比值，在需要调整增益 A_V 时，通常采

用调整负载晶体管的跨导 g_{mP}，即调整如图 1 所示 P 型晶体管 M3 和 M4 的跨导 g_{mP}。

因此，为了使增益 A_V 增大，通常减小 P 型晶体管 M3 和 M4 的跨导 g_{mP}，而跨导 g_m 如公式（2）所示:

$$g_m = \frac{\partial I_D}{\partial V_{GS}}\left(V_{DS,const}\right) = \mu_n C_{ox}\frac{W}{L}\left(V_{GS} - V_{TH}\right) \quad \text{公式（2）}$$

其中，V_{DS} 为晶体管的源漏电压，V_{GS} 为晶体管的栅源电压，V_{TH} 为晶体管的阈值电压，C_{ox} 为氧化层电容，μ_n 为晶体管的迁移率，W 为晶体管的沟道宽度，L 为晶体管的沟道长度，I_D 为偏置电流。

其中，偏置电流 I_D 如公式（3）所示:

$$I_D = \frac{1}{2}\mu_n C_{ox}\frac{W}{L}\left(V_{GS} - V_{TH}\right)^2 \quad \text{公式（3）}$$

对于如图 1 所示的差动放大电路，根据公式（2），为了减小 P 型晶体管 M3 和 M4 的跨导 g_{mP}，通常通过减小 P 型晶体管 M3 和 M4 的宽长比 $\frac{W}{L}$ 来实现。但是对于给定的偏置电流 I_D，当减小 P 型晶体管 M3 和 M4 的宽长比 $\frac{W}{L}$ 时，造成 $V_{GS} - V_{TH}$ 增大。因此对于整个差动放大电路而言，由于电路的电源 V_{DD} 保持一定值，负载晶体管的 P 型晶体管 M3 和 M4 的 $V_{GS} - V_{TH}$ 增大，也就意味着输出信号对地的共模电压将减小，使得如图 1 所示的电平转

移电路的驱动能力受限。

为了解决上述问题，根据公式（2）和公式（3）推导出表示跨导 g_m 的另一公式（4），如下：

$$g_m = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} \qquad \text{公式（4）}$$

由公式（4）可知，在不改变给定负载晶体管的尺寸的情况下，可以改变偏置电流 I_D 以实现减小跨导 g_m。

相比如图 1 所示的电平转移电路，根据上述原理，在本发明实施例提供的如图 2 所示的电平转移电路中，在负载端增加了与第三晶体管 M3 并联的第五晶体管 M5，与第四晶体管 M4 并联的第六晶体管 M6，在不改变给定负载晶体管的宽长比 W/L 的情况下，流经作为负载的各 P 型晶体管偏置电流减小，从而减小了 P 型晶体管差分对的跨导。

可替换地，第一晶体管 M1 和第二晶体管 M2 的宽长比相等。

可替换地，输入信号端 V_{In} 提供的待进行电平转换的信号为模拟信号。

本发明的至少一个实施例的有益效果如下：对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导，提高电平转移电路的增益；由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源之间的共模电压不会降低。

本发明的至少一个实施例提供一种栅极驱动电路，包括偏置电路，所述偏置电路包括偏置电压端 V_{Bias}，该栅极驱动电路还包括如上述实施例所述的电平转移电路；电平转移电路的第三晶体管 M3、第四晶体管 M4、第五晶体管 M5 和第六晶体管 M6 的栅极分别与偏置电路提供的偏置电压端 V_{Bias} 连接；电平转移电路的第七晶体管 M0 的栅极与偏置电压端 V_{Bias} 连接。

本发明的至少一个实施例的有益效果如下：栅极驱动电路所包括的电平转移电路，对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导从而提高电平转移电路的增益，由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源

之间的共模电压不会降低，确保了栅极驱动电路的驱动能力。

本发明的至少一个实施例提供一种显示装置，包括阵列基板，阵列基板上设置像素阵列和用于驱动像素阵列的栅极信号线；以及包括如上述实施例所述的栅极驱动电路，栅极驱动电路所包括的电平转移电路的第一输出端 OUT_1 和第二输出端 OUT_2 同时连接所述栅极信号线。

本发明的至少一个实施例的有益效果如下：栅极驱动电路所包括的电平转移电路，对于给定电平转移电路中负载晶体管的宽长比，通过减小流经负载晶体管的电流来减小负载晶体管的跨导从而提高电平转移电路的增益，由于未减小负载晶体管的宽长比，因此电平转移电路的两输出端与源极地电源之间的共模电压不会降低，确保了栅极驱动电路的驱动像素阵列的能力，从而保证显示效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

本申请要求于2013年10月15日递交的中国专利申请第201310482290.3号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。

权利要求书

1.一种电平转移电路，包括第一晶体管（M1）、第二晶体管（M2）、第三晶体管（M3）、第四晶体管（M4）、第五晶体管（M5）、第六晶体管（M6）和第七晶体管（M0）；

其中，所述第三晶体管（M3）、所述第四晶体管（M4）、所述第五晶体管（M5）和所述第六晶体管（M6）的源极分别与直流电源（V_{DD}）连接，栅极分别与偏置电压端（V_{Bias}）连接；所述第三晶体管（M3）和所述第五晶体管（M5）的漏极连接作为第一输出端（OUT_1）；所述第四晶体管（M4）和所述第六晶体管（M6）的漏极连接作为第二输出端（OUT_2）；

并且其中，所述第一晶体管（M1）的漏极与所述第一输出端（OUT_1）连接，所述第二晶体管（M2）的漏极与所述第二输出端（OUT_2）连接；所述第一晶体管（M1）和所述第二晶体管（M2）栅极均与输入信号端（V_{In}）连接，源极均与所述第七晶体管（M0）的漏极连接，所述输入信号端（V_{In}）提供待进行电平转换的信号；所述第七晶体管（M0）的源极与源极地电源（V_{SS}）连接，栅极与所述偏置电压端（V_{Bias}）连接。

2.如权利要求1所述的电平转移电路，其中，所述第三晶体管（M3）、所述第四晶体管（M4）、所述第五晶体管（M5）和所述第六晶体管（M6）为P型晶体管，所述第一晶体管（M1）、所述第二晶体管（M2）和所述第七晶体管（M0）为N型晶体管。

3.如权利要求1至2中任一项所述的电平转移电路，其中，所述第一晶体管（M1）和所述第二晶体管（M2）的宽长比相等。

4.如权利要求1至3中任一项所述的电平转移电路，其中，所述输入信号端（V_{In}）提供的待进行电平转换的信号为模拟信号。

5.一种栅极驱动电路，包括偏置电路，所述偏置电路包括偏置电压端（V_{Bias}），其中，所述栅极驱动电路还包括如权利要求1至4任一项所述的电平转移电路，该电平转移电路的第三晶体管（M3）、第四晶体管（M4）、第五晶体管（M5）和第六晶体管（M6）的栅极分别与偏置电路提供的偏置电压端（V_{Bias}）连接；电平转移电路的第七晶体管（M0）的栅极与偏置电路提供的偏置电压端（V_{Bias}）连接。

6.一种显示装置，包括阵列基板，所述阵列基板上设置像素阵列和用于驱动所述像素阵列的栅极信号线；其中，所述显示装置包括如权利要求 5 所述的栅极驱动电路，所述栅极驱动电路所包括的电平转移电路的第一输出端（OUT_1）和第二输出端（OUT_2）同时连接所述栅极信号线。


VDD
VBias
M3
M4
VBias
OUT1
OUT2
VIn
M1
M2
VIn
M0
VBias
Vss

图 1


VBias
VBias
VDD
VBias
M5
M3
M4
M6
VBias
OUT1
OUT2
VIn
M1
M2
VIn
M0
VBias
Vss

图 2

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2014/077707

A. CLASSIFICATION OF SUBJECT MATTER

H03K 19/0185 (2006.01) i; G09G 3/36 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H03K, G09G, H03F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, CNTXT, WPI, EPODOC: width to length ratio, gain, transconductance, shunt, level w shifting, differentia+ w amplifier, bias, common w mode, parallel

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 103532539 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 22 January 2014 (22.01.2014), claims 1-6, description, paragraph [0044], and figure 2	1-6
X	CN 103338015 A (NANJING UNIVERSITY OF POSTS AND TELECOMMUNICATIONS), 02 October 2013(02.10.2013), description, paragraphs [0033]-[0040], and figures 1-2	1-6
A	CN 101567669 A (SUZHOU CAS SEMICONDUCTOR INTEGRATION RESEARCH AND DEVELOPMENT CENTER), 28 October 2009 (28.10.2009), the whole document	1-6
A	CN 101383131 A (HIMAX TECHNOLOGIES, INC.), 11 March 2009 (11.03.2009), the whole document	1-6
A	US 2013214865 A1 (INT. BUSINESS MACHINES CORP.), 22 August 2013 (22.08.2013), the whole document	1-6

☐ Further documents are listed in the continuation of Box C. ☒ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
14 July 2014 (14.07.2014)	**27 August 2014 (27.08.2014)**
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer **XIONG, Yue** Telephone No.: (86-10) **82245487**

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2014/077707

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 103532539 A	22 January 2014	None	
CN 103338015 A	02 October 2013	None	
CN 101567669 A	28 October 2009	None	
CN 101383131 A	11 March 2009	US 2009058773 A1	05 March 2009
		US 8159481 B2	17 April 2012
		CN 101383131 B	01 December 2010
		TW 200912840 A	16 March 2009
		TW I368887 B	21 July 2012
US 2013214865 A1	22 August 2013	CN 103259497 A	21 August 2013
		US 8704583 B2	22 April 2014

国际检索报告

国际申请号
PCT/CN2014/077707

A. 主题的分类

H03K 19/0185(2006.01)i；G09G 3/36(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H03K，G09G，H03F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称，和使用的检索词（如使用）)

CNABS,CNTXT,WPI,EPODOC: 电平转移，差动放大，偏置，共模，宽长比，增益，跨导，分流，并联，level w shifting，differentia+ w amplifier，bias，common w mode，parallel

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
PX	CN 103532539 A（京东方科技集团股份有限公司 等）2014年 1月 22日（2014－01－22） 权利要求1-6、说明书第[0044]段、图2	1-6
X	CN 103338015 A（南京邮电大学）2013年 10月 02日（2013－10－02） 说明书第[0033]-[0040]段、图1-2	1-6
A	CN 101567669 A（苏州中科半导体集成技术研发中心有限公司）2009年 10月 28日（2009－10－28） 全文	1-6
A	CN 101383131 A（奇景光电股份有限公司）2009年 3月 11日（2009－03－11） 全文	1-6
A	US 2013214865 A1（INT. BUSINESS MACHINES CORP.）2013年 8月 22日（2013－08－22） 全文	1-6

☐ 其余文件在C栏的续页中列出。

☑ 见同族专利附件。

* 引用文件的具体类型：

"A" 认为不特别相关的表示了现有技术一般状态的文件

"E" 在国际申请日的当天或之后公布的在先申请或专利

"L" 可能对优先权要求构成怀疑的文件，或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件（如具体说明的）

"O" 涉及口头公开、使用、展览或其他方式公开的文件

"P" 公布日先于国际申请日但迟于所要求的优先权日的文件

"T" 在申请日或优先权日之后公布，与申请不相抵触，但为了理解发明之理论或原理的在后文件

"X" 特别相关的文件，单独考虑该文件，认定要求保护的发明不是新颖的或不具有创造性

"Y" 特别相关的文件，当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时，要求保护的发明不具有创造性

"&" 同族专利的文件

国际检索实际完成的日期	国际检索报告邮寄日期
2014年 7月 14日	2014年 8月 27日

ISA/CN的名称和邮寄地址	受权官员
中华人民共和国国家知识产权局(ISA/CN) 北京市海淀区蓟门桥西土城路6号 100088 中国	熊跃
传真号 (86-10)62019451	电话号码 (86-10)82245487

国际检索报告
关于同族专利的信息

国际申请号
PCT/CN2014/077707

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	103532539	A	2014年 1月 22日	无			
CN	103338015	A	2013年 10月 02日	无			
CN	101567669	A	2009年 10月 28日	无			
CN	101383131	A	2009年 3月 11日	US	2009058773	A1	2009年 3月 05日
				US	8159481	B2	2012年 4月 17日
				CN	101383131	B	2010年 12月 01日
				TW	200912840	A	2009年 3月 16日
				TW	I368887	B	2012年 7月 21日
US	2013214865	A1	2013年 8月 22日	CN	103259497	A	2013年 8月 21日
				US	8704583	B2	2014年 4月 22日