

(21)申請案號：101120071

(22)申請日：中華民國 101 (2012) 年 06 月 05 日

(51)Int. Cl. : H03F1/02 (2006.01)

H03F3/24 (2006.01)

(30)優先權：2011/06/27 日本

2011-141807

(71)申請人：三菱電機股份有限公司 (日本) MITSUBISHI ELECTRIC CORPORATION (JP)
日本

(72)發明人：佐佐木善伸 SASAKI, YOSHINOBU (JP)；山本和也 YAMAMOTO, KAZUYA (JP)

(74)代理人：洪澄文

申請實體審查：有 申請專利範圍項數：9 項 圖式數：17 共 31 頁


(54)名稱

電力放大器

POWER AMPLIFIER

(57)摘要

[課題]對於元件偏離、頻率特性遲鈍，得到低損耗的電力放大器。[解決手段]放大元件 Tr1 放大從輸入端子 IN 輸入的輸入信號。放大元件 Tr2 放大放大元件 Tr1 的輸出信號。放大元件 Tr2 的輸出信號從輸出端子 OUT 輸出。放大元件 Tr2 的輸出與輸出端子 OUT 之間連接整合電路 M3a、M3b。放大元件 Tr1 的輸出與放大元件 Tr2 的輸入之間連接開關 SW1。放大元件 Tr1 的輸出連接開關 SW2 的一端。整合電路 M3a、M3b 在放大元件 Tr2 的輸出與接地點之間具有串聯連接的電感 L5 及電容 C1。連接電感 L5 及電容 C1 的連接點 X，連接開關 SW2 的另一端。



C1：電容

C2：電容

C3：電容

C4：電容

IN：輸入端子

L1：電感

L2：電感

L3：電感

L4：電感

L5：電感

L6：電感

M1：整合電路

M2：整合電路

M3a：整合電路

M3b：整合電路

OUT：輸出端子

SW1：開關

SW2：開關

SW3：開關

Tr1：放大元件(電晶體)

Tr2：放大元件(電晶體)

Vcc：電源

(21)申請案號：101120071

(22)申請日：中華民國 101 (2012) 年 06 月 05 日

(51)Int. Cl. : H03F1/02 (2006.01)

H03F3/24 (2006.01)

(30)優先權：2011/06/27 日本

2011-141807

(71)申請人：三菱電機股份有限公司 (日本) MITSUBISHI ELECTRIC CORPORATION (JP)
日本

(72)發明人：佐佐木善伸 SASAKI, YOSHINOBU (JP)；山本和也 YAMAMOTO, KAZUYA (JP)

(74)代理人：洪澄文

申請實體審查：有 申請專利範圍項數：9 項 圖式數：17 共 31 頁


(54)名稱

電力放大器

POWER AMPLIFIER

(57)摘要

[課題]對於元件偏離、頻率特性遲鈍，得到低損耗的電力放大器。[解決手段]放大元件 Tr1 放大從輸入端子 IN 輸入的輸入信號。放大元件 Tr2 放大放大元件 Tr1 的輸出信號。放大元件 Tr2 的輸出信號從輸出端子 OUT 輸出。放大元件 Tr2 的輸出與輸出端子 OUT 之間連接整合電路 M3a、M3b。放大元件 Tr1 的輸出與放大元件 Tr2 的輸入之間連接開關 SW1。放大元件 Tr1 的輸出連接開關 SW2 的一端。整合電路 M3a、M3b 在放大元件 Tr2 的輸出與接地點之間具有串聯連接的電感 L5 及電容 C1。連接電感 L5 及電容 C1 的連接點 X，連接開關 SW2 的另一端。



C1：電容

C2：電容

C3：電容

C4：電容

IN：輸入端子

L1：電感

L2：電感

L3：電感

L4：電感

L5：電感

L6：電感

M1：整合電路

M2：整合電路

M3a：整合電路

M3b：整合電路

OUT：輸出端子

SW1：開關

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：10112007/

※申請日：101.6.5

※IPC 分類：

H03F 1/02 (2006.01)
H03F 3/24 (2006.01)

一、發明名稱：(中文/英文)

電力放大器 / POWER AMPLIFIER

二、中文發明摘要：

[課題] 對於元件偏離、頻率特性遲鈍，得到低損耗的電力放大器。

[解決手段] 放大元件 Tr1 放大從輸入端子 IN 輸入的輸入信號。放大元件 Tr2 放大放大元件 Tr1 的輸出信號。放大元件 Tr2 的輸出信號從輸出端子 OUT 輸出。放大元件 Tr2 的輸出與輸出端子 OUT 之間連接整合電路 M3a、M3b。放大元件 Tr1 的輸出與放大元件 Tr2 的輸入之間連接開關關 SW1。放大元件 Tr1 的輸出連接開關關 SW2 的一端。整合電路 M3a、M3b 在放大元件 Tr2 的輸出與接地點之間具有串聯連接的電感 L5 及電容 C1。連接電感 L5 及電容 C1 的連接點 X，連接開關 SW2 的另一端。

三、英文發明摘要：

A power amplifier includes: an input terminal from which an input signal is input; a first amplifier element amplifying the input signal; a second

amplifier element amplifying an output signal of the first amplifier element; an output terminal from which an output signal of the second amplifier element is output; a matching circuit connected between an output of the second amplifier element and the output terminal; a first switch connected between an output of the first amplifier element and an input of the second amplifier element; and a second switch having a first end connected to the output of the first amplifier element, and a second end. The matching circuit includes a first inductor and a first capacitor connected in series between the output of the second amplifier element and a grounding point. The second end of the second switch is connected to a connecting point of the first inductor to the first capacitor.

四、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

C1、C2、C3、C4～電容；

IN～輸入端子；

L1、L2、L3、L4、L5、L6～電感；

M1、M2～整合電路

amplifier element amplifying an output signal of the first amplifier element; an output terminal from which an output signal of the second amplifier element is output; a matching circuit connected between an output of the second amplifier element and the output terminal; a first switch connected between an output of the first amplifier element and an input of the second amplifier element; and a second switch having a first end connected to the output of the first amplifier element, and a second end. The matching circuit includes a first inductor and a first capacitor connected in series between the output of the second amplifier element and a grounding point. The second end of the second switch is connected to a connecting point of the first inductor to the first capacitor.

四、指定代表圖：

(一)本案指定代表圖為：第(1)圖。

(二)本代表圖之元件符號簡單說明：

C1、C2、C3、C4～電容；

IN～輸入端子；

L1、L2、L3、L4、L5、L6～電感；

M1、M2～整合電路

M3a、M3b～整合電路；

OUT～輸出端子；

SW1、SW2、SW3～開關；

Tr1、Tr2～放大元件（電晶體）；

Vcc～電源。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
無。

六、發明說明：

【發明所屬之技術領域】

本發明係關於行動電話等使用的電力放大器。

【先前技術】

由於電力放大器在行動電話的消耗電力中占有重要的份量，為了降低消耗電力，提高電力放大器的效率很重要。於是，使用以開關轉換高輸出模式與低輸出模式的電力放大器（例如，參照專利文件 1）。

[先行專利文件]

[專利文件 1]日本平成 7 年第 336168 號專利公開公報

【發明內容】

[發明所欲解決的課題]

習知的電力放大器，從低輸出用的輸出整合電路的各

M3a、M3b～整合電路；

OUT～輸出端子；

SW1、SW2、SW3～開關；

Tr1、Tr2～放大元件（電晶體）；

Vcc～電源。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
無。

六、發明說明：

【發明所屬之技術領域】

本發明係關於行動電話等使用的電力放大器。

【先前技術】

由於電力放大器在行動電話的消耗電力中占有重要的份量，為了降低消耗電力，提高電力放大器的效率很重要。於是，使用以開關轉換高輸出模式與低輸出模式的電力放大器（例如，參照專利文件 1）。

[先行專利文件]

[專利文件 1]日本平成 7 年第 336168 號專利公開公報

【發明內容】

[發明所欲解決的課題]

習知的電力放大器，從低輸出用的輸出整合電路的各

點到輸出側的估計阻抗軌跡通過低阻抗區域。因此，由於多數的電流流過，電感器、電容器以及開關的寄生電阻產生大的損耗。又，對於電感、電容等的元件偏離、頻率特性敏感。

本發明，由於用以解決上述的問題，其目的為對於元件偏離、頻率特性遲鈍，得到低損耗的電力放大器。

[用以解決課題的手段]

根據本發明的電力放大器，包括輸入端子，用以輸入輸入信號；第 1 放大元件，用以放大上述輸入信號；第 2 放大元件，用以放大上述第 1 放大元件的輸出信號；輸出端子，用以輸出上述第 2 放大元件的輸出信號；整合電路，連接於上述第 2 放大元件的輸出及上述輸出端子之間；第 1 開關，連接於上述第 1 放大元件的輸出及上述第 2 放大元件的輸入之間；以及第 2 開關，一端連接至上述第 1 放大元件的輸出；其中，上述整合電路在上述第 2 放大元件的輸出與接地點之間具有串聯連接的第 1 電感及第 1 電容，且連接上述第 1 電感及上述第 1 電容的第 1 連接點連接上述第 2 開關的另一端。

[發明效果]

根據本發明，對元件偏離、頻率特性遲鈍，可以得到低損失的電力放大器。

【實施方式】

有關本發明實施例的電力放大器，參照圖面說明。相

同或對應的構成要件附以相同的符號，有時會省略重複的說明。

[第一實施例]

第 1 圖係顯示根據本發明第一實施例的電力放大器之電路圖。輸入端子 IN 經由整合電路 M1 連接放大元件 Tr1 的輸入(基極)。放大元件 Tr1 的輸出(集極)與放大元件 Tr2 的輸入之間，連接開關 SW1 與整合電路 M2。放大元件 Tr2 的輸出與輸出端子 OUT 之間，連接整合電路 M3a。

放大元件 Tr1 的輸出連接開關 SW2 的一端。放大元件 Tr1 的輸出，經由開關 SW2 與整合電路 M3b，連接至輸出端子 OUT。放大元件 Tr1、Tr2，分別經由電感 L1、L2，由電源 Vcc 供給集極電壓。

輸出整合電路，具有高輸出用的整合電路 M3a 與低輸出用的整合電路 M3b，兩者由開關 SW3 轉換。整合電路 M3a 由電感 L3、L4、L5、及電容 C1、C2、C3 構成。整合電路 M3b 由電感 L4、L5、L6 及電容 C1、C2、C3、C4 構成。高輸出用的整合電路 M3a，為了盡量降低損耗，不包含造成損耗的開關 SW3。

整合電路 M3a、M3b 中，放大元件 Tr2 的輸出與接地點之間串聯連接電感 L5 與電容 C1。在連接此電感 L5 與電容 C1 的連接點 X，經由電感 L6 及開關 SW3 連接開關 SW2 的另一端。

又，實際上，雖然有供給基極電流給放大元件 Tr1、Tr2、Tr3 基極的基極偏壓電路、控制開關 SW1~SW5、放大

元件 Tr1、Tr2、Tr3 之 ON/OFF(導通/斷開)的控制電路等，在圖中省略。

接著，有關動作的說明。高增益・高輸出模式(第 1 模式)中，以控制電路，分別設定開關 SW1 導通(ON)，開關 SW2、SW3 斷開(OFF)，電晶體 Tr1、Tr2 導通(ON)。首先，放大元件 Tr1 放大從輸入端子 IN 輸入的輸入信號。其次，第 2 放大元件 Tr2 放大放大元件 Tr1 的輸出信號。之後，放大元件 Tr2 的輸出信號經由高輸出用的整合電路 M3a 從輸出端子 OUT 輸出。

另一方面，低增益・低輸出模式(第 2 模式)中，以控制電路，分別設定開關 SW2、SW3 導通(ON)，開關 SW1 斷開(OFF)，電晶體 Tr1 導通(ON)，電晶體 Tr2 斷開(OFF)。首先，放大元件 Tr1 放大從輸入端子 IN 輸入的輸入信號。之後，放大元件 Tr1 的輸出信號，經由低輸出用的整合電路 M3b 從輸出端子 OUT 輸出。

接著，與比較例比較，說明有關本實施例的效果。第 2 圖係顯示根據比較例的電力放大器之電路圖。與第一實施例的不同點係無電感 L5，且電容 C1 變成電容 C5。在此，第一實施例的 L5 與 C1 的值，設定如下，看起來與比較例的 C5 為相同的電容。

$$\frac{1}{j\omega C5} = j\omega L5 + \frac{1}{j\omega C1}$$

第 3 圖係本發明第一實施例中從高輸出用的整合電路 M3a 的各點(A~F)到輸出側的估計阻抗顯示圖。具體而言，從各點到輸出側估計的所希望的頻率中，阻抗在特性阻抗

50 Ω 的史密斯圖 (Smith Chart) 上的略圖。此高輸出用的整合電路 M3a 的各點的阻抗，在比較例中也相同。

第 4 圖係比較例中從低輸出用的整合電路 M3b 的各點 (A~D、G、H) 到輸出側的估計阻抗顯示圖。E 點及 G 點到輸出側的估計阻抗低。於是，因為多數的電流流過，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變大。又，因為阻抗的軌跡通過低阻抗區域，對於電感、電容等的元件偏離、頻率特性，變得敏感。

另一方面，第 5 圖係本發明第一實施例中從低輸出用的整合電路 M3b 的各點 (A~D、E1、E2、G、H) 到輸出側的估計阻抗顯示圖。阻抗的軌跡沒通過低阻抗區域。因此，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變小。又，對於電感、電容等的元件偏離、頻率特性，變得遲鈍。

[第二實施例]

第 6 圖係顯示根據本發明第二實施例的電力放大器之電路圖。高輸出用的整合電路 M3a 由電感 L3、L7 及電容 C2、C3、C5、C6 所構成。低輸出用的整合電路 M3b 由電感 L6、L7 及電容 C2、C3、C4、C5、C6 所構成。在此，第二實施例的 L7 及 C6 的值，設定如下，看起來與比較例的 L4 為相同的電容。

$$j\omega L4 = j\omega L7 + \frac{1}{j\omega C6}$$

整合電路 M3a、M3b 中，放大元件 Tr2 的輸出與輸出端子 OUT 之間串聯連接電感 L7 及電容 C6。連接此電感 L7 與

電容 C6 的連接點 Y，經由電感 L6 及開關 SW3，連接開關 SW2 的另一端。其他的構成與第一實施例相同。

第 7 圖係本發明第二實施例中從高輸出用的整合電路 M3a 的各點(A~F、D1)到輸出側的估計阻抗顯示圖。此高輸出用的整合電路 M3a 的各點的阻抗與第一實施例、比較例相同。

第 8 圖係本發明第二實施例中從低輸出用的整合電路 M3b 的各點(A~C、D1、D2、G、H)到輸出側的估計阻抗顯示圖。由於阻抗的軌跡沒通過低阻抗區域，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變小。又，對於電感、電容等的元件偏離、頻率特性，變得遲鈍。
[第三實施例]

第 9 圖係顯示根據本發明第三實施例的電力放大器之電路圖。本實施例係第一實施例再追加低增益・低輸出模式(第 3 模式)的構成。

高輸出用的整合電路 M3a 由電感 L3、L4、L5 及電容 C1、C2、C3 所構成。低輸出用的整合電路 M3b 由電感 L4、L5、L6、L8、L9 及電容 C1、C2、C3、C7、C8 所構成。低輸出用的整合電路 M3c 係整合電路 M3b 的構成加上電感 L9、電容 C8 與開關 SW5 所構成。

開關 SW2 的另一端與接地點之間串聯連接電感 L7 與電容 C8。第 3 放大元件 Tr3 放大輸入信號。開關 SW4 的一端連接至放大元件 Tr3 的輸出。開關 SW4 的另一端，經由電感 L9 與開關 SW5，連接至電感 L7 與電容 C8 之間。其他的

構成與第一實施例相同。

第 1、第 2 模式的動作與第一實施例相同。第 3 模式中，以控制電路，分別設定開關 SW1、SW2 斷開(OFF)，開關 SW3、SW4、SW5 導通(ON)，放大元件 Tr1、Tr2 斷開(OFF)，以及放大元件 Tr3 導通(ON)。

整合電路 M3c 中，第 3 模式的匯流排取出口 Z，由於經由電感 L8，成為比第 2 模式的匯流排取出口 X 更高電感的一邊。因此，對於第 3 模式，變得更低損耗。

[第四實施例]

第 10 圖係顯示根據本發明第四實施例的電力放大器之電路圖。開關 SW2 的另一端與連接點 X 之間串聯連接電感 L10、電容 C9、開關 SW3。開關 SW4 的另一端，經由電感 L9 與開關 SW5，連接至電感 L10 與電容 C9 之間。其他的構成與第三實施例相同。因此，由於可以分別設定對第 2、第 3 模式的取出口之阻抗，調整整合電路變得容易。

[第五實施例]

第 11 圖係顯示根據本發明第五實施例的電力放大器之電路圖。開關 SW4 的另一端，經由電感 L9 與開關 SW5，連接至連接點 X。因此，對於第 2、3 模式的取出口的相對取出位置係相同的，以開關轉換路徑。因此，第 3 模式時由於通過的開關數變少，成為低損耗。

[第六實施例]

第 12 圖係顯示根據本發明第六實施例的電力放大器之電路圖。電感 L5 與電容 C1 之間連接電感 L11。開關 SW2

的另一端連接至電感 L11 的一端，開關 SW4 的另一端連接至電感 L11 的另一端。其他的構成與第五實施例相同。因此，由於可以分別設定對第 2、第 3 模式的取出口之阻抗，調整整合電路變得容易。

[第七實施例]

第 13 圖係顯示根據本發明第七實施例的電力放大器之電路圖。開關 SW4 的一端連接至放大元件 Tr3 的輸出。開關 SW4 的另一端，經由電感 L9 與開關 SW5，連接至電感 L7 與電容 C6 之間的連接點 Y。其他的構成與第二實施例相同。

因此，對於第 2、第 3 模式的取出口的相對取出位置係相同的，以開關轉換路徑。因此，第 3 模式時由於通過的開關數變少，成為低損耗。

[第八實施例]

第 14 圖係顯示根據本發明第八實施例的電力放大器之電路圖。電感 L4 與電容 C6 之間連接電感 L12。開關 SW2 的另一端連接至電感 L12 的一端，而開關 SW4 的另一端連接至電感 L12 的另一端。其他的構成與第七實施例相同。因此，由於可以分別設定對第 2、第 3 模式的取出口之阻抗，調整整合電路變得容易。

[第九實施例]

第 15 圖係顯示根據本發明第九實施例的電力放大器之電路圖。開關 SW4 的另一端連接至電感 L7 與電容 C6 之間。即，第 2 模式與第一實施例的構成相同，而第 3 模式

- 與第二實施例的構成相同。因此，由於第 3 模式時通過的開關數減少，成為低損耗。又，由於可以分別設定對第 2、第 3 模式的取出口之阻抗，調整整合電路變得容易。

[第十實施例]

第 16 圖係顯示根據本發明第十實施例的電力放大器之電路圖。連接點 X 連接電感 L6。開關 SW2 與電感 L6 之間連接開關 SW3。開關 SW2 的另一端與接地點之間連接電容 C4。其他的構成與第一實施例相同。即，相較於第一實施例，開關 SW3 與電感 L6 的位置相反。由於低輸出模式的開關 SW3 配置在電感 L6 之前，所以在更高阻抗點配置開關 SW3。因此，可以實現更低損耗電路。

[第十一實施例]

第 17 圖係顯示根據本發明第十一實施例的電力放大器之電路圖。開關 SW2 與開關 SW3 之間連接電感 L13。開關 SW2 的另一端與接地點之間，連接電容 C10。電容 C4 連接至電感 L13 的一端，而電容 C10 連接至電感 L13 的另一端。其他的構成與第十實施例相同。由於低輸出模式時的整合電路 M3b 成為 CLCL 的 4 段構成，可以比第一實施例在更寬的頻帶取得整合。

上述實施例中，雖然說明有關 2 段放大器，但不限於此，如果 2 段以上的多段放大器，可以得到同樣的效果。又，放大元件 Tr1、Tr2、Tr3 例如是 HBT(異質接面雙極電晶體)，也可以是其他的雙極電晶體、MOSFET(金氧半場效電晶體)等的 FET(場效電晶體)。

又，雖然整合電路 3a、3b、3c 以 L、C、L、C、C 構成，但不限於此，也可以一部分使用電容器、電感器。電感器也可以以傳輸線構成。又，雖然低輸出模式的整合電路使用 LC 電路，但電路可以實現從放大元件 Tr1 的輸出估計的電感的話，也可以是其他的構成。又，模式轉換時，雖然使用 SW2 與 SW3 兩個，但也可以不採用其中一個。

【圖式簡單說明】

[第 1 圖]係顯示根據本發明第一實施例的電力放大器之電路圖；

[第 2 圖]係顯示根據比較例的電力放大器之電路圖；

[第 3 圖]係本發明第一實施例中從高輸出用的整合電路的各點到輸出側的估計阻抗顯示圖；

[第 4 圖]係比較例中從低輸出用的整合電路的各點到輸出側的估計阻抗顯示圖；

[第 5 圖]係本發明第一實施例中從低輸出用的整合電路的各點到輸出側的估計阻抗顯示圖；

[第 6 圖]係顯示根據本發明第二實施例的電力放大器之電路圖；

[第 7 圖]係本發明第二實施例中從高輸出用的整合電路的各點到輸出側的估計阻抗顯示圖；

[第 8 圖]係本發明第二實施例中從低輸出用的整合電路的各點到輸出側的估計阻抗顯示圖；

[第 9 圖]係顯示根據本發明第三實施例的電力放大器

之電路圖；

[第 10 圖]係顯示根據本發明第四實施例的電力放大器之電路圖；

[第 11 圖]係顯示根據本發明第五實施例的電力放大器之電路圖；

[第 12 圖]係顯示根據本發明第六實施例的電力放大器之電路圖；

[第 13 圖]係顯示根據本發明第七實施例的電力放大器之電路圖；

[第 14 圖]係顯示根據本發明第八實施例的電力放大器之電路圖；

[第 15 圖]係顯示根據本發明第九實施例的電力放大器之電路圖；

[第 16 圖]係顯示根據本發明第十實施例的電力放大器之電路圖；以及

[第 17 圖]係顯示根據本發明第十一實施例的電力放大器之電路圖。

【主要元件符號說明】

C1、C2、C3、C4、C5、C6、C7、C8、C9、C10～電容；

IN～輸入端子；

L1-L13～電感；

L1、L2、L3、L4、L5、L6、L7、L8、L9、L10～電感；

M1、M2～整合電路

M3a、M3b、M3c～整合電路；

OUT～輸出端子；

SW1、SW2、SW3、SW4、SW5～開關；

Tr1、Tr2、Tr3～放大元件（電晶體）；

Vcc～電源；

X～連接點；

Y～連接點；

Z～取出口。

七、申請專利範圍：

1. 一種電力放大器，包括：

輸入端子，用以輸入輸入信號；

第 1 放大元件，用以放大上述輸入信號；

第 2 放大元件，用以放大上述第 1 放大元件的輸出信號；

輸出端子，用以輸出上述第 2 放大元件的輸出信號；

整合電路，連接於上述第 2 放大元件的輸出及上述輸出端子之間；

第 1 開關，連接於上述第 1 放大元件的輸出及上述第 2 放大元件的輸入之間；以及

第 2 開關，一端連接至上述第 1 放大元件的輸出；

其中，上述整合電路在上述第 2 放大元件的輸出與接地點之間具有串聯連接的第 1 電感及第 1 電容；以及

連接上述第 1 電感及上述第 1 電容的連接點連接上述第 2 開關的另一端。

2. 一種電力放大器，包括：

輸入端子，用以輸入輸入信號；

第 1 放大元件，用以放大上述輸入信號；

第 2 放大元件，用以放大上述第 1 放大元件的輸出信號；

輸出端子，用以輸出上述第 2 放大元件的輸出信號；

整合電路，連接於上述第 2 放大元件的輸出及上述輸出端子之間；

第 1 開關，連接於上述第 1 放大元件的輸出及上述第 2 放大元件的輸入之間；以及

第 2 開關，一端連接至上述第 1 放大元件的輸出；

其中，上述整合電路在上述第 2 放大元件的輸出與上述輸出端子之間具有串聯連接的第 1 電感及第 1 電容；以及

連接上述第 1 電感及上述第 1 電容的連接點連接上述第 2 開關的另一端。

3. 如申請專利範圍第 1 或 2 項所述的電力放大器，更包括：

第 3 放大元件，放大上述輸入信號；以及

第 3 開關，一端連接至上述第 3 放大元件的輸出，另一端連接至上述連接點。

4. 如申請專利範圍第 3 項所述的電力放大器，其中，上述整合電路，在上述第 2 開關的另一端與接地點之間，更具有串聯連接的第 2 電感與第 2 電容；以及

上述第 3 開關的另一端，連接至上述第 2 電感與上述第 2 電容之間。

5. 如申請專利範圍第 3 項所述的電力放大器，其中，上述整合電路，在上述第 2 開關的另一端與上述連接點之間，更具有串聯連接的第 2 電感與第 2 電容；以及

上述第 3 開關的另一端，連接至上述第 2 電感與上述第 2 電容之間。

6. 如申請專利範圍第 3 項所述的電力放大器，其中，

- 上述整合電路，更具有連接至上述第 1 電感與上述第 1 電容之間的第 2 電感，

上述第 2 開關的另一端，連接至上述第 2 電感的一端，
以及

上述第 3 開關的另一端，連接至上述第 2 電感的另一端。

7. 如申請專利範圍第 1 項所述的電力放大器，更包括：
第 3 放大元件，放大從上述輸入端輸入的信號；以及
第 3 開關，一端連接至上述第 3 放大元件的輸出；

其中，上述整合電路，在上述第 2 放大元件的輸出與上述輸出端子之間，更具有串聯連接的第 2 電感與第 2 電容；以及

上述第 3 開關的另一端，連接至上述第 2 電感與上述第 2 電容之間。

8. 如申請專利範圍第 1 項所述的電力放大器，更包括：
第 2 電感，連接至上述連接點；

第 3 開關，連接於上述第 2 開關與上述第 2 電感之間；
以及

第 2 電容，連接於上述第 2 開關的另一端與接地點之間。

9. 如申請專利範圍第 8 項所述的電力放大器，更包括：
第 3 電感，連接於上述上述第 2 開關與上述第 3 開關之間；以及


第 3 電容，連接於上述第 2 開關的另一端與接地點之

間；


其中，上述第 2 電容連接至上述第 3 電感的一端，而上述第 3 電容連接至上述第 3 電感的另一端。

201320584


· 八、圖式：如後所示。




第3圖




第4圖




第5圖




第6圖




第7圖




第8圖




第9圖




第10圖




第11圖




第12圖




第13圖




第14圖



第15圖



第16圖



第17圖

50 Ω 的史密斯圖 (Smith Chart) 上的略圖。此高輸出用的整合電路 M3a 的各點的阻抗，在比較例中也相同。

第 4 圖係比較例中從低輸出用的整合電路 M3b 的各點 (A~D、G、H) 到輸出側的估計阻抗顯示圖。E 點及 G 點到輸出側的估計阻抗低。於是，因為多數的電流流過，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變大。又，因為阻抗的軌跡通過低阻抗區域，對於電感、電容等的元件偏離、頻率特性，變得敏感。

另一方面，第 5 圖係本發明第一實施例中從低輸出用的整合電路 M3b 的各點 (A~D、E1、E2、G、H) 到輸出側的估計阻抗顯示圖。阻抗的軌跡沒通過低阻抗區域。因此，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變小。又，對於電感、電容等的元件偏離、頻率特性，變得遲鈍。

[第二實施例]

第 6 圖係顯示根據本發明第二實施例的電力放大器之電路圖。高輸出用的整合電路 M3a 由電感 L3、L7 及電容 C2、C3、C5、C6 所構成。低輸出用的整合電路 M3b 由電感 L6、L7 及電容 C2、C3、C4、C5、C6 所構成。在此，第二實施例的 L7 及 C6 的值，設定如下，看起來與比較例的 L4 為相同的電容。

$$j\omega L4 = j\omega L7 + \frac{1}{j\omega C6}$$

整合電路 M3a、M3b 中，放大元件 Tr2 的輸出與輸出端子 OUT 之間串聯連接電感 L7 及電容 C6。連接此電感 L7 與

電容 C6 的連接點 Y，經由電感 L6 及開關 SW3，連接開關 SW2 的另一端。其他的構成與第一實施例相同。

第 7 圖係本發明第二實施例中從高輸出用的整合電路 M3a 的各點(A~F、D1)到輸出側的估計阻抗顯示圖。此高輸出用的整合電路 M3a 的各點的阻抗與第一實施例、比較例相同。

第 8 圖係本發明第二實施例中從低輸出用的整合電路 M3b 的各點(A~C、D1、D2、G、H)到輸出側的估計阻抗顯示圖。由於阻抗的軌跡沒通過低阻抗區域，電感器及電容器的寄生電阻、開關 SW3 的寄生電阻所產生的損耗變小。又，對於電感、電容等的元件偏離、頻率特性，變得遲鈍。
[第三實施例]

第 9 圖係顯示根據本發明第三實施例的電力放大器之電路圖。本實施例係第一實施例再追加低增益、低輸出模式(第 3 模式)的構成。

高輸出用的整合電路 M3a 由電感 L3、L4、L5 及電容 C1、C2、C3 所構成。低輸出用的整合電路 M3b 由電感 L4、L5、L6、L8、L9 及電容 C1、C2、C3、C7、C8 所構成。低輸出用的整合電路 M3c 係整合電路 M3b 的構成加上電感 L9、電容 C8 與開關 SW5 所構成。

開關 SW2 的另一端與接地點之間串聯連接電感 L7 與電容 C8。第 3 放大元件 Tr3 放大輸入信號。開關 SW4 的一端連接至放大元件 Tr3 的輸出。開關 SW4 的另一端，經由電感 L9 與開關 SW5，連接至電感 L8 與電容 C7 之間。其他的