



URZĄD
PATENTOWY
PRL

Patent tymczasowy dodatkowy
do patentu nr


Int. Cl.³ G01R 15/10

Zgłoszono: 01.03.80 (P. 222383)

Pierwszeństwo:

Zgłoszenie ogłoszono: 13.03.81

Opis patentowy opublikowano: 15.08.1983



Twórca wynalazku: Zdzisław Nawrocki

Uprawniony z patentu tymczasowego: Politechnika Wrocławska,
Wrocław (Polska)

Układ linearyzacji charakterystyk wyjściowych tranzystora polowego

Przedmiotem wynalazku jest układ linearyzacji charakterystyk wyjściowych tranzystora polowego, znajdujący zastosowanie w technice pomiarów elektrycznych, zwłaszcza jako rezystor sterowany napięciem.

Z artykułu A. Bilotti, pt. „Operation of a MOS transistor as a variable resistor”, opublikowanego w czasopiśmie Proc. IEEE, 54/1966, s. 1093, znany jest układ linearyzacji charakterystyk wyjściowych tranzystora polowego, składający się z dwóch rezystorów, przy czym jeden rezystor jest włączony między dren a bramkę tranzystora, a drugi — między bramkę tranzystora a jeden z zacisków wejściowych układu. Drugi zacisk wejściowy układu jest połączony ze źródłem tranzystora, natomiast napięciem wyjściowym układu jest napięcie na kanale dren-źródło tranzystora polowego. Pętla ujemnego sprzężenia zwrotnego, utworzona przez rezystory i łącząca dren tranzystora z wejściem układu, umożliwia uzyskanie quasi-liniowych charakterystyk wyjściowych układu w ograniczonym obszarze. Ograniczenie to jest powodowane skończoną wartością rezystancji kanału dren-źródło tranzystora, co wpływa na ograniczenie zakresu zastosowań tranzystora polowego jako rezystora sterowanego napięciem.

Istota wynalazku polega na wyposażeniu znanego układu we wzmacniacz operacyjny, który jest włączony między dren tranzystora polowego a rezystory. Nieodwracające wejście wzmacniacza operacyjnego jest połączone z drenem tranzystora, a wyjście i odwracające wejście wzmacniacza są połączone z rezystorem.

Układ według wynalazku eliminuje wpływ rezystancji kanału dren-źródło tranzystora polowego na działanie pętli ujemnego sprzężenia zwrotnego, dzięki czemu następuje kilkukrotne zwiększenie obszaru liniowości charakterystyk wyjściowych.

Przedmiot wynalazku jest objaśniony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat ideowy układu linearyzacji charakterystyk wyjściowych tranzystora polowego, a fig. 2 — wykres błędów nieliniowości charakterystyk wyjściowych dla napięć wejściowych układu -2 V i $+2\text{ V}$.

Przykładowy układ według wynalazku składa się z operacyjnego wzmacniacza 1, którego wyjście i nieodwracające wejście są połączone poprzez rezystor 2 z drugim rezystorem 3 i z bramką polowego tranzystora 4. Nieodwracające wejście operacyjnego wzmacniacza 1 jest połączone z drenem polowego tranzystora 4, a źródło tranzystora 4 jest połączone z uziemionym punktem układu. Wejściowe napięcie U jest doprowadzane między drugi rezystor 3 a źródło tranzystora 4, natomiast wyjściowe napięcie układu jest napięciem U_{DS} panującym na kanale dren-źródło tranzystora 4. Operacyjny wzmacniacz 1 spełnia w układzie rolę transformatora rezystancji, przenosząc potencjał drenu tranzystora 4 na pierwszy rezystor 2. Przy pomijalnie małej rezystancji wyjściowej wzmacniacza 1, w porównaniu z rezystancją pierwszego

rezystora 2, wyjściowe napięcie U_{DS} wraz z wejściowym napięciem U jest dzielone na rezystorowym dzielniku, utworzonym przez rezystory 2, 3, dając napięcie U_{GS} na kanale bramka-źródło, sterujące polowy tranzystor 4. W przykładowym układzie rezystancja rezystorów 2, 3 wynosi 10 kiloomów, wzmacnienie wzmacniacza 1 wynosi 10^5 . Przy zastosowaniu tranzystora polowego 2N3922, uzyskano błędy nieliniowości δR_{in} charakterystyk wyjściowych układu, których wykres przedstawia linia ciągła na fig. 2. Linia przerywana na fig. 2 przedstawia wykres błędów nieliniowości charakterystyk wyjściowych znanego układu, w którym rezystancja pętli sprzężenia zwrotnego wynosi 2 megaohmy. Z wykresów tych wynika, że błędy nieliniowości charakterystyk wyjściowych układu według wynalazku są kilkakrotnie mniejsze, a błędy niesymetrii charakterystyk są kilkunastokrotnie mniejsze niż w układzie znanym.

Zastrzeżenie patentowe

Układ linearyzacji charakterystyk wyjściowych tranzystora polowego, zawierający pętlę ujemnego sprzężenia zwrotnego, łączącą dren tranzystora polowego z wejściem układu i zawierającą co najmniej dwa rezystory, ~~zawierający~~ tym, że w pętli sprzężenia zwrotnego, między drenem polowego tranzystora (4) a rezystorami, jest włączony operacyjny wzmacniacz (1), przy czym nieodwracające wejście wzmacniacza (1) jest połączone z drenem polowego tranzystora (4), a wyjście i odwracające wejście wzmacniacza (1) są połączone z rezystorem (2).




FIG 1




FIG 2