

(12)特許協力条約に基づいて公開された国際出願

(19)世界知的所有権機関  
国際事務局



(43)国際公開日  
2001年11月1日 (01.11.2001)

PCT

(10)国際公開番号  
WO 01/81936 A1

(51)国際特許分類<sup>7</sup>:

G01R 31/28

(72)発明者; および

(21)国際出願番号:

PCT/JP01/03395

(75)発明者/出願人(米国についてのみ): 古川靖夫(FU-RUKAWA, Yasuo) [JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号 株式会社 アドバンテスト内 Tokyo (JP).

(22)国際出願日: 2001年4月20日 (20.04.2001)

(25)国際出願の言語:

日本語

(74)代理人: 龍華明裕(RYUKA, Akihiro); 〒160-0022 東京都新宿区新宿1丁目24番12号 東信ビル6階 Tokyo (JP).

(26)国際公開の言語:

日本語

(81)指定国(国内): DE, GB, JP, US.

(30)優先権データ:

特願2000-120710 2000年4月21日 (21.04.2000) JP

(71)出願人(米国を除く全ての指定国について): 株式会社 アドバンテスト(ADVANTEST CORPORATION) [JP/JP]; 〒179-0071 東京都練馬区旭町1丁目32番1号 Tokyo (JP).


添付公開書類:  
— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドスノート」を参照。

(54)Title: METHOD AND APPARATUS FOR TESTING CIRCUIT

(54)発明の名称: 回路試験装置および回路試験方法

10



50...PULSE WIDTH MEASUREMENT CIRCUIT

A...RADIATION

WO 01/81936 A1

(57)Abstract: A method and apparatus for testing a circuit by detecting radiation from the circuit. A circuit tester (10) comprises a signal source (20), a photodetector (30), and a decision circuit (40). The signal source (20) supplies the circuit (12) with an input signal having a test pattern. The photodetector (30) detects radiation attributed to hot electrons produced by the input signal supplied to the circuit (12), and converts it into an electric signal. The decision circuit (40) determines whether the circuit (12) has any defect based on the pulse width of the converted electric signal. Specifically, a pulse-width measurement circuit (50) determines whether the pulse width of the electric signal exceeded a predetermined width, and a detector (60) detects a defect of the circuit (12) based on the output from the pulse width measurement circuit (50). The detector (60) judges that a circuit (12) is defective if the pulse width of the electric signal of abnormal current in the circuit (12) is long.

[続葉有]



---

(57) 要約:

回路から生じる発光を利用した回路試験装置および回路試験方法を提供する。本発明による回路試験装置 10 は、信号供給部 20、光検出器 30 および判定部 40 を備える。信号供給部 20 は、回路 12 に、試験パターンである入力信号を供給する。光検出器 30 は、回路 12 において入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換する。判定部 40 は、変換された電気信号のパルス幅に基づいて、回路 12 の故障の有無を判定する。具体的には、パルス幅測定部 50 が、電気信号のパルス幅が所定のパルス幅を越えたか否かを測定し、検出部 60 が、パルス幅測定部 50 の出力に基づいて、回路 12 の故障の有無を検出する。検出部 60 は、回路 12 に生じる異常電流により、電気信号のパルス幅が長い場合に、回路 12 が不良であることを判定する。

## 明細書

## 回路試験装置および回路試験方法

## 5 技術分野

本発明は、回路試験装置および回路試験方法に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参考により本出願に組み込み、本出願の記載の一部とする。

10 特願 2000-120710 出願日 平成 12 年 4 月 21 日

## 背景技術

現在、非常に多くの半導体デバイスが製造されている。製造された半導体デバイスは、市場に出荷される前に、回路試験装置によって故障の有無を診断される必要がある。回路試験装置は、半導体デバイスに対してファンクションテストと呼ばれる試験を行ない、その良否を判定する。ファンクションテストにおいて、テストパターンが半導体デバイスに供給され、半導体デバイスから出力される出力結果に基づいて、その良否が判定される。

近年、半導体デバイスを高集積化する研究が盛んに進められている。半導体デバイスの高集積化に伴って、ファンクションテストにおけるテストパターンが複雑化し、生成が困難となってきた。また、全ての素子を全ての故障可能性についてファンクションテストによって完璧に試験しようとすると、テストパターンの量が膨大であるため、試験時間がかかりすぎ、そのようなファンクションテストが実質的に不可能となっている。

25 ファンクションテストとは別に、試験を効率的に行なうべく開発された試験法として、半導体デバイスの静止電源電流を測定する静止電源電流試験と呼ばれる方法がある。この方法は、正常なトランジスタが静止状態で殆ど電流を流さない

ことを利用し、静止状態における異常電流を検出することによって、半導体デバイスの良否を判定することを特徴とする。しかし、設計ルールが微細になり、特に  $0.1 \mu m$  以下のオーダに到達すると、リーク電流が多くなり、正常デバイスと不良デバイスとの電流差が小さくなる。そのため、従来の静止電源電流試験方法を利用して、このような微細なパターンを有する回路を試験することは困難であると考えられる。

また、従来の静止電源電流試験においては、電流波形を観測するために、試験レートを、実動作時のクロックレートより下げる必要がある。例えば、実動作時におけるクロックレートが数百MHz の半導体デバイスを試験する場合であっても、静止電源電流試験時においては、試験レートを数kHz～数十kHz と下げなければ、十分に高精度に電流波形を観測することが困難であった。そのため、従来の静止電源電流試験には、時間がかかるという課題があった。

そこで本発明は、上記課題を解決することのできる回路試験装置および回路試験方法を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

## 発明の開示

上記課題を解決するために、本発明の第1の形態は、回路を試験する回路試験装置であって、回路に、入力信号を供給する信号供給部と、回路において入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換する光検出器と、変換された電気信号のパルス幅に基づいて、回路の故障の有無を判定する判定部とを備えることを特徴とする回路試験装置を提供する。

判定部は、電気信号のパルス幅が所定のパルス幅を越えたか否かを測定するパルス幅測定部を有することが好ましい。また、判定部は、パルス幅測定部の出力に基づいて回路の故障の有無を検出する検出部を有することが好ましい。

また、検出部が検出した前記回路の故障の有無に基づいて、前記信号供給部を制御する試験制御部を更に備えることが好ましい。この場合、試験制御部は、検出部が検出した回路の故障の有無に基づいて、信号供給部の回路への入力信号の供給を制限するのが望ましい。

5 信号供給部は、回路の実動作状態におけるレートと実質的に同一のレートで入力信号を回路に供給することが好ましい。光検出器は、回路における所定の素子において生じるホットエレクトロンの発光を遮蔽することが好ましい。

また、本発明の第2の形態は、回路を試験する回路試験方法であって、回路に、  
10 入力信号を供給するステップと、回路において入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換するステップと、変換された電気信号のパルス幅に基づいて、回路の故障の有無を判定するステップとを備えることを特徴とする回路試験方法を提供する。

さらに、本発明の第3の形態は、回路を試験する回路試験方法であって、回路に、入力信号を供給する信号供給ステップと、入力信号を供給された回路の電源  
15 電流波形を観測する観測ステップと、電源電流波形におけるパルス幅に基づいて、回路の故障の有無を判定する判定ステップとを備えることを特徴とする回路試験方法を提供する。

観測ステップは、回路に含まれる所定の素子についての電源電流波形を観測してもよい。また、観測ステップは、素子において電流が流れたことにより生じる  
20 ホットエレクトロンの発光を検出して、電気信号に変換するステップを含むことが望ましい。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

## 25 図面の簡単な説明

図1は、本発明の一実施形態である、回路12を試験する回路試験装置10を示す。

図 2 は、本発明による回路試験方法の原理を説明するための説明図である。

図 3 は、パルス幅測定部 50 の一実施例を示す。

図 4 は、図 3 に示されたパルス幅測定部 50 における信号タイミングを示す。

5 図 5 は、光検出器 30 の構成の一例を示す。

図 6 は、回路 12 からの発光位置を二次元的に検出する機能を有する光検出器 30 の構成の一実施例を示す。

図 7 は、回路試験装置 10 の他の実施例を示す。

## 10 発明を実施するための最良の形態

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図 1 は、本発明の一実施形態である、回路 12 を試験する回路試験装置 10 を示す。回路 12 は、例えば、CMOS 回路などを含んで形成された半導体チップである。本実施形態における回路試験装置 10 は、信号供給部 20、光検出器 30 および判定部 40 を備える。

信号供給部 20 は、回路 12 に、試験パターンである入力信号を供給する。信号供給部 20 は、回路 12 の実動作状態におけるレートと実質的に同一のレートで入力信号を回路 12 に供給することができる。後述するが、回路試験装置 10 は、発光を検出することにより回路 12 の良否を判定する。本実施形態における回路試験装置 10 は、発光を利用することによりリアルレートで試験を行うことができ、従来の静止電源電流試験において遅い試験レートで入力信号を供給することにより試験時間が長くなるという問題を解決することが可能となる。

25 回路 12 に含まれる CMOS 回路領域において、半導体内のキャリア（ホットエレクトロン）は、印加された電界と取得エネルギーにより加速される。例えば、電界効果型トランジスタ（FET）において、ソースとドレイン間に印加され

る電界は、ほぼ  $106 \text{ V}/\text{cm}$  と非常に大きい。このような大きな電界の下で、キャリアは、スペクトラムの可視領域と赤外領域で測定可能な光量を生成するのに十分なエネルギーを取得することができる。高いエネルギーを有するキャリアの発光は、FETが状態を切り替えたときに発生する。

5 このように、回路 12 は、入力信号を供給されると、電流が流れた部分から光を発生する。光検出器 30 は、回路 12 において入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換する。判定部 40 は、変換された電気信号のパルス幅に基づいて、回路 12 の故障の有無を判定する。

10 判定部 40 は、パルス幅測定部 50 および検出部 60 を有する。パルス幅測定部 50 は、光検出器 30 から供給される電気信号のパルス幅を測定する。本実施形態においては、パルス幅測定部 50 は、電気信号のパルス幅が所定のパルス幅を越えたか否かを測定し、その測定結果を出力する。検出部 60 は、パルス幅測定部 50 の出力に基づいて、回路 12 の故障の有無を検出する。

15 図 2 は、本発明による回路試験方法の原理を説明するための説明図である。図 2 (a) は、p チャネルトランジスタと n チャネルトランジスタとからなるインバータ回路を示す。例えば、本インバータ回路の p チャネルトランジスタが不良であったとき、図 1 に示された回路試験装置 10 が、該 p チャネルトランジスタを流れる電源電流 24 の波形を観測することにより、回路の故障の有無を判定する方法について説明する。

20 図 2 (b) は、回路が正常な場合と、回路に異常がある場合における電源電流波形と、流れる電流により生じる発光の関係を示す。回路が正常な場合、インバータ回路に入力信号 22 が入力されると、各トランジスタの状態が変化する瞬間に、過渡電流が流れ、発光が生じる。光検出器 30 は、過渡電流により生じる発光を、パルス幅  $w_1$  を有する電気信号に変換する。

25 回路に不良素子が存在する場合、過渡電流が流れるタイミング間においても、当該素子に異常電流が流れる。このとき、光検出器 30 は、過渡電流のみならず

、異常電流による発光も検出する。図2 (b)においては、インバータ回路のpチャネルトランジスタが短絡しており、光検出器30が、該不良pチャネルトランジスタからの発光を検出して、電気信号に変換した例が示されている。このとき、光検出器30は、過渡電流によるパルス幅w1よりも広いパルス幅w2を有するパルスを出力する。

本実施形態における回路試験装置10は、電流波形24そのものを観測して、電流波形24におけるパルス幅に基づいて、回路の故障の有無を判定しても良い。このとき、回路試験装置10は、電流波形24のパルス幅を測定するパルス幅測定部を有するのが好ましい。電流波形24は、実際には図示される波形とは異なり、回路中に存在する容量のために、なまった波形を有している。そのため、パルス幅測定部は、高精度に電流波形のパルス幅を測定することができる能力が要求される。

本発明の一実施形態である図1に示される光検出器30は、回路中の容量の影響を受けることなく、回路から生じた発光を、立ち上がり波形および立ち下がり波形の急峻な電気信号に変換することができる。そのため、パルス幅測定部50は、該電気信号のパルス幅を容易に測定することが可能となる。

図3は、パルス幅測定部50の一実施例を示す。本実施例において、パルス幅測定部50は、フリップフロップ54および56を有する。フリップフロップ54のD入力には、光検出器30から出力された電気信号が入力され、CK入力には、電気信号を $\Delta t$ だけ遅延した電気信号が入力される。フリップフロップ54のQ出力は、フリップフロップ56のCK入力に接続される。フリップフロップ56のD入力は、ハイ（論理値1）信号を入力される。

図4は、図3に示されたパルス幅測定部50における信号タイミングを示す。図3を参照して、パルス幅の測定を開始する前に、リセット信号が、フリップフロップ54および56のR入力に入力される。それから、光検出器30から出力される電気信号62が、フリップフロップ54のD入力に入力される。CK入力には、 $\Delta t$ 遅延した電気信号が入力される。遅延量 $\Delta t$ は、電気信号に現れる過

渡電流によるパルス波形の周期よりも短く定められるのが好ましい。

電気信号 6 2において、 $\Delta t$ よりも長いパルス幅が存在する場合、フリップフロップ 5 4のQ出力がハイとなる。フリップフロップ 5 6は、CK入力にハイの信号を受けると、D入力に供給されているハイ信号をQ出力から出力信号 6 8として出力する。このように、パルス幅測定部 5 0は、所定のパルス幅を越えたパルスを検出し、検出結果を出力信号 6 8として、検出部 6 0に出力する。検出部 6 0は、出力信号 6 8を受け取り、出力信号 6 8のハイ値を検出することによって、試験される回路が不良であることを判定する。

図 3 および 4 に示される例においては、パルス幅測定部 5 0が、所定のパルス幅以上のパルスを検出することができる。別の実施例においては、パルス幅測定部 5 0は、カウンタを用いてパルス幅を測定する時間間隔測定器であってもよい。このとき、検出部 6 0は、パルス幅測定部 5 0において測定されたパルス幅の時間長を、所定の比較用時間と比較し、測定時間が所定の比較用時間を越えていた場合に、回路 1 2が不良であることを判定しても良い。

図 5 は、光検出器 3 0の構成の一例を示す。図 5 (a) は、光検出器 3 0の機能ブロックを示す。光検出器 3 0は、光電面 3 2、マルチチャネルプレート 3 4および電流検出部 3 6を有する。マルチチャネルプレート 3 4は、光電面 3 2より放出される電子を増倍する光電子増倍装置である。

図 5 (b) は、マルチチャネルプレート 3 4の一部を切り欠いた斜視断面図である。図示されるように、マルチチャネルプレート 3 4は、光電面 3 2において得られる電子を増倍する複数のチャネルを有している。

試験される回路 1 2がCMOS回路のみを有している場合、本発明の回路試験方法は、過渡電流間に存在する異常電流を観測することによって、当該回路 1 2の不良を判定することができる。回路 1 2が、CMOS回路以外にも、例えばダイオードやアナログ素子のように、信号が入力されている期間、定常に発光する素子を有する場合がある。これらのアナログ素子においては、CMOS回路において過渡電流による発光タイミングの間の期間であっても、電流が流れ、発

光することがある。本試験方法を実現するためには、光検出器 30 が、回路 12 における所定の素子において生じるホットエレクトロンの発光を遮蔽して、検出しない機能を有することが望ましい。

図 5 (b) に示されるマルチチャネルプレート 34 は、所定の素子からの発光を検出しない機能を実現するために、例えば、回路 12 において当該素子が存在する位置に対応するチャネルの加速電圧を印加せずに、チャネルを電気的に閉じてもよい。光検出器 30 自身の位置分解能が不十分な場合には、光検出器 30 と被試験回路 12 との間にレンズを介在させることにより、回路 12 上の領域を拡大して、光検出器 30 が、十分な位置分解能を有するようにしてもよい。このとき、光検出器 30 は、アナログ素子などの所定の素子からの発光をマスクして、CMOS 回路などからの発光を検出できるのが好ましい。

図 6 は、回路 12 からの発光位置を二次元的に検出する機能を有する光検出器 30 の構成の一実施例を示す。本実施例における光検出器 30 は、回路 12 からの入射光により生じる光電流の電流比を用いて、回路 12 における発光位置を検出することができる。図示される例においては、光検出器 30 が、表面上で左右に設けられた電極から出力される電流の比に基づいて、回路 12 からの発光位置を一次元的に検出することができる。発光位置を二次元的に検出するために、光検出器 30 は、表面上の複数位置に分散した電極を有するのが好ましい。光検出器 30 は、発光位置を特定した後、その発光がアナログ素子などによる発光であることを判定すると、当該位置における発光を無視し、不良素子からの発光のみを検出して、電気信号に変換することが望ましい。

図 7 は、回路試験装置 10 の他の実施例を示す。図 7 において、図 1 と同じ符号を付した構成は、図 1 における構成と同一又は同様の機能を有する。本実施例における回路試験装置 10 は、信号供給部 20 を制御する試験制御部 70 を更に備える。

試験制御部 70 は、検出部 60 が検出した回路 12 の故障の有無に基づいて、信号供給部 20 を制御する。具体的には、所定の試験パターンを回路 12 に供給

することにより、回路 12において生じるホットエレクトロンの発光に基づいて、検出部 60が回路 12を故障有りと判断した場合に、検出部 60は試験制御部 70に、故障が検出されたこと通知する。試験制御部 70は、検出部 60からの当該通知に基づいて、信号供給部 20の回路 12への試験パターンの供給を制限する。例えば、回路 12が故障有りと判断された場合に、試験制御部 70は、信号供給部 20に、回路 12に対して試験パターンの供給を停止するよう指示する。

また、検出部 60は、所定の試験パターンを回路 12に供給することにより、回路 12において生じるホットエレクトロンの発光に基づいて、検出部 60が回路 12を故障無しと判断した場合に、検出部 60は試験制御部 70に、故障が検出されないことを通知してもよい。この場合、試験制御部 70は、信号供給部 20に対して、当該所定の試験パターンに統一して供給すべき他の試験パターンを、回路 12に対して供給するよう指示するのが好ましい。

本実施例における回路試験装置 10は、試験制御部 70を備えることにより、複数の異なる試験パターンを回路 12に対して供給することにより、回路 12の試験を行う場合に、当該試験を自動化することができる。即ち、所定の回路に対して複数の異なる試験パターンを供給することにより回路の試験を行う場合に、所定の試験パターンにおいて回路の故障が検出された場合に、当該回路に対する試験を中止して、自動的に次の回路を試験することもできるため、試験時間を大幅に短縮することができる。

上記説明から明らかなように、本発明によれば、不良素子から生じる発光を利用した回路試験装置および回路試験方法を提供することができる。以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる事が当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれることが、請求の範囲の記載から明らかである。

## 産業上の利用可能性

以上の説明から明らかなように、本発明によれば、回路からの発光に基づいて、回路の良否を判定することができる回路試験装置および回路試験方法を提供することができる。


## 請求の範囲

1. 回路を試験する回路試験装置であつて、  
前記回路に、入力信号を供給する信号供給部と、  
5 前記回路において前記入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換する光検出器と、  
変換された前記電気信号のパルス幅に基づいて、前記回路の故障の有無を判定する判定部と  
を備えることを特徴とする回路試験装置。
- 10 2. 前記判定部は、前記電気信号のパルス幅が所定のパルス幅を越えたか否かを測定するパルス幅測定部を有することを特徴とする請求項1に記載の回路試験装置。
3. 前記判定部は、前記パルス幅測定部の出力に基づいて前記回路の故障の有無を検出する検出部を有することを特徴とする請求項2に記載の回路試験装置。
- 15 4. 前記検出部が検出した前記回路の故障の有無に基づいて、前記信号供給部を制御する試験制御部を更に備えることを特徴とする請求項3に記載の回路試験装置。
5. 前記信号供給部は、前記回路の実動作状態におけるレートと実質的に同一のレートで前記入力信号を前記回路に供給することを特徴とする請求項1から  
20 4.のいずれかに記載の回路試験装置。
6. 前記光検出器は、前記回路における所定の素子において生じるホットエレクトロンの発光を遮蔽することを特徴とする請求項1から5のいずれかに記載の回路試験装置。
7. 回路を試験する回路試験方法であつて、  
25 前記回路に、入力信号を供給するステップと、  
前記回路において前記入力信号を供給されたことにより生じるホットエレクトロンの発光を検出して、電気信号に変換するステップと、

変換された前記電気信号のパルス幅に基づいて、前記回路の故障の有無を判定するステップと  
を備えることを特徴とする回路試験方法。


1/7

図 1




2 / 7

図 2




3/7

図3




4/7

図 4




5 / 7

図 5




6 / 7

図 6

30

7/7

図 7



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/03395

**A. CLASSIFICATION OF SUBJECT MATTER**

Int.Cl<sup>7</sup> G01R31/28

According to International Patent Classification (IPC) or to both national classification and IPC

**B. FIELDS SEARCHED**

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl<sup>7</sup> G01R31/28, G01R31/26, H01L21/66

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  
 Jitsuyo Shinan Koho 1940-1996 Toroku Jitsuyo Shinan Koho 1994-2001  
 Kokai Jitsuyo Shinan Koho 1971-2001 Jitsuyo Shinan Toroku Koho 1996-2001

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)  
 JICST FILE ON SCIENCE AND TECHNOLOGY

**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	EP 0937989 A2 (International Business Machines Corp.), 25 August, 1999 (25.08.99), Full text; Figs. 1 to 4 & JP 11-316265 A	1-7
A	JP 11-16974 A (NEC Corporation), 22 January, 1999 (22.01.99), Full text; Figs. 1 to 20 (Family: none)	1-7
A	JP 2-31175 A (HAMAMATSU PHOTONICS K.K.), 01 February, 1990 (01.02.90), Full text; Figs. 1 to 2 (Family: none)	1-7

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:		
"A" document defining the general state of the art which is not considered to be of particular relevance	"T"	later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier document but published on or after the international filing date	"X"	document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y"	document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&"	document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed		

Date of the actual completion of the international search  
 16 July, 2001 (16.07.01)

Date of mailing of the international search report  
 24 July, 2001 (24.07.01)

Name and mailing address of the ISA/  
 Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## 国際調査報告

国際出願番号 PCT/JP01/03395

## A. 発明の属する分野の分類(国際特許分類(IPC))

Int. C17 G01R31/28

## B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. C17 G01R31/28, G01R31/26, H01L21/66

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1940-1996年
日本国公開実用新案公報	1971-2001年
日本国登録実用新案公報	1994-2001年
日本国実用新案登録公報	1996-2001年

## 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

JICST科学技術文献ファイル

## C. 関連すると認められる文献

引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	EP 0937989 A2 (International Business Machines Corporation) 25. 8月. 1999 (25. 08. 99) 全文、図1-4 & JP 11-316265 A	1-7
A	JP 11-16974 A (日本電気株式会社) 22. 1月. 1999 (22. 01. 99) 全文、図1-20 (ファミリーなし)	1-7

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリ

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)  
 「O」口頭による開示、使用、展示等に言及する文献  
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
 「&」同一パテントファミリー文献

## 国際調査を完了した日

16. 07. 01

## 国際調査報告の発送日

24.07.01

## 国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許序審査官(権限のある職員)

中村直行

2T 9214

電話番号 03-3581-1101 内線 3226

C (続き) 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2-31175 A (浜松ホトニクス株式会社) 1. 2月. 1990 (01. 02. 90) 全文, 第1-2図 (ファミリーなし)	1-7