

**POLSKA
RZECZPOSPOLITA
LUDOWA**



**URZĄD
PATENTOWY
PRL**

O P I S P A T E N T O W Y 105802

**Patent dodatkowy
do patentu _____**


Zgłoszono: 14.01.77 (P. 195345)

Pierwszeństwo: _____

Zgłoszenie ogłoszono: 17.07.78

Opis patentowy opublikowano: 29.02.1980

Int. Cl.² G11C 5/12



Twórca wynalazku: Henryk Goch

**Uprawniony z patentu: Centrum Komputerowych Systemów Automatyki i Pomiarów „MERA-ELWRO”,
Wrocław (Polska)**

Sterowane programowo urządzenie do automatycznego określania trajektorii szycia linii słów transformatorowych pamięci stałych maszyn cyfrowych

Przedmiotem wynalazku jest sterowane programowo urządzenie do automatycznego określania trajektorii szycia linii słów transformatorowych pamięci stałych maszyn cyfrowych, zwłaszcza do równoczesnego określania trajektorii szycia na więcej niż jednym stanowisku montażowym.

Dotychczas informacje o trajektoriach szycia linii słów transformatorowych pamięci stałych podawane były w formie tabulogramu w sposób umowny według określonego algorytmu. Stosowane maszyny cyfrowe i inne urządzenia cyfrowe posiadają blok pamięci stałej, w skład którego wchodzi kilka do kilkunastu różnych pakietów pamięci stałej. Każdy rodzaj pakietu wykonany jest w oparciu o oddzielny tabulogram. W celu określenia trajektorii szycia dla wybranego pakietu pamięci na stanowisku montażowym należało kolejno odczytywać i odpowiednio interpretować informacje zapisane w tabulogramie. Informacje te otrzymywane były więc w sposób pośredni. Taki sposób określania trajektorii stwarzał możliwość błędnego odczytu informacji, był uciążliwy i pracochłonny.

Celem niniejszego wynalazku jest wyeliminowanie z procesu szycia pakietów pamięci stałej tabulogramów a tym samym uniknięcie błędów wynikających z pośredniego sposobu podawania informacji o trajektorii szycia, zmniejszenie pracochłonności operacji szycia oraz zwiększenie niezawodności pamięci stałej. Cel ten osiągnięto poprzez skonstruowanie sterowanego programowo urządzenia do automatycznego określania trajektorii szycia linii słów transformatorowych pamięci stałych. W urządzeniu tym każdemu z n stanowisk montażowych odpowiada jeden z n generatorów impulsów pojedynczych. Generatory te połączone są odpowiednio z n licznikami impulsów. Każdy licznik impulsów posiada m wyjść, które łączą się z m wejściami informacyjnymi n rejestrów adresowych. Każdy z tych rejestrów również ma m wyjść. Wyjścia te łączą się z $n \times m$ wejściami pierwszego kanału selektorowego oraz z $n \times m$ wejściami n deszyfratorów współrzędnych. Pierwszy kanał selektorowy posiada m wyjść adresowych oraz k wejść taktujących, przy czym zachodzi zależność $n = 2^k$. Wyjścia adresowe pierwszego kanału selektorowego połączone są z m wejściami adresowymi bloku pamięci

wzorcowych, natomiast wejścia taktujące tego kanału łączą się z k wyjściami taktującymi bloku sterowania. Równocześnie wyjścia taktujące bloku sterowania połączone są z k wejściami taktującymi drugiego kanału selektorowego wraz z k wejściami taktującymi dekodera. Każde z wyjść drugiego kanału selektorowego połączone jest z wejściem dynamicznym odpowiadającej pamięci wzorcowej w bloku pamięci wzorcowych. Ilość przesywanych rdzeni ferrytowych równa jest ilości wyjść informacyjnych danego wykonania pamięci wzorcowej. Wyjścia informacyjne wszystkich pamięci wzorcowych, w bloku pamięci wzorcowych połączone są z sobą równolegle. Łączą się one z połączonymi ze sobą równolegle wejściami informacyjnymi n rejestrów danych. Wejścia strobuujące poszczególnych rejestrów danych połączone są z odpowiadającymi im n wyjściami dekodera. Wyjścia rejestrów danych połączone są z n układami wyświetlania określającymi trasę przesyłania linii słów. Poszczególne deszyfratory współrzędnych połączone są z n układami wyświetlania współrzędnych początku i końca trajektorii szycia linii słów. Każdy z układów wyświetlania określających trasę przesyłania linii słów stanowi zbiór punktów świetlnych. Każdy punkt świetlny odpowiada jednemu rdzeniowi ferrytowemu i jest umieszczony bezpośrednio przy tym rdzeniu.

Przedmiot wynalazku jest uwidoczniony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy urządzenia do automatycznego określania trajektorii szycia linii słów, a fig. 2, — fragment stanowiska montażowego pokazujący pakiet z rdzeniami ferrytowymi oraz układ wyświetlania określający trasę przesyłania linii słów. W przykładowym wykonaniu urządzenie będące przedmiotem wynalazku przeznaczone jest do automatycznego określania trajektorii szycia linii słów na 4 stanowiskach montażowych. Na każdym stanowisku może być prowadzony proces montażu 16 wykonń transformatorowych pamięci statycznych, polegający na przesyłaniu szeregu rdzeni ferrytowych przewodami stanowiącymi linie słów. Trasę przesyłania określa się w oparciu o 16 wykonń pamięci wzorcowych, tworzących blok pamięci wzorcowych BPW. Wybór odpowiedniego wykonania pamięci wzorcowej dla danego stanowiska następuje poprzez ustalenie odpowiednich stanów logicznych na wejściach informacyjnych drugiego kanału selektorowego KS2. Każdej linii słów w danym wykonaniu pamięci przyporządkowany jest jeden adres, przy czym, wszystkie adresy ułożone są w sposób narastający. Zadanie adresu żądanej linii następuje poprzez ustalenie odpowiednich sygnałów logicznych na wyjściach jednego z liczników impulsów $LI1, \dots, LI_n$, przyporządkowanego danemu stanowisku. Wybór każdej kolejnej linii następuje przez zwiększenie stanu licznika o „jeden” na drodze zliczania pojedynczych impulsów pochodzących z odpowiadającego generatora impulsów $GI1, \dots, GI_n$, uruchamianego każdorazowo przez operatora. Stan wyjść poszczególnych liczników $LI1, \dots, LI_n$ wpisywany jest do odpowiadających im równoległych rejestrów adresowych $RA1, \dots, RA_n$. Adresy wpisane do rejestrów adresowych $RA1, \dots, RA_n$ podawane są na wejścia informacyjne pierwszego kanału selektorowego KS1 oraz na wejścia deszyfratorów współrzędnych $DW1, \dots, DW_n$. Z deszyfratorami współrzędnych $DW1, \dots, DW_n$ połączone są układy wyświetlania $UWW1, \dots, UWW_n$ wskazujące współrzędne początku i końca trajektorii szycia wybranej linii słowa. Współrzędne te wyświetlane zostają w sposób alfanumeryczny na monitorze umieszczonym na stanowisku montażowym. Zadaniem pierwszego kanału selektorowego KS1 jest cykliczne przesyłanie poszczególnych adresów na wejścia adresowe bloku pamięci wzorcowych BPW. Kolejność wyprowadzania adresów określana jest stanem wejść taktujących kanału selektorowego KS1, połączonych z blokiem sterowania BS. W podanym przykładzie na wejścia taktujące kanału KS1 podawane są z bloku sterowania BS sygnały taktujące w postaci czterech dwubitowych kombinacji zero-jedynkowych, odpowiadających kolejności wyprowadzania poszczególnych adresów z pierwszego kanału selektorowego KS1 na wejścia adresowe bloku pamięci wzorcowych BPW. Te same sygnały taktujące są jednocześnie podawane na wejścia taktujące drugiego kanału selektorowego KS2 i dekodera DEC. Po podaniu danego adresu na wejście adresowe bloku pamięci wzorcowych BPW, blok sterowania BS wysyła do kanału KS2 z zadaniem opóźnieniem czasowym sygnał startu pamięci wzorcowej. Każde wyjście drugiego kanału selektorowego KS2 połączone jest z odpowiadającym mu wejściem dynamicznym jednej pamięci wzorcowej w bloku pamięci wzorcowych BPW. Wygenerowany przez blok sterowania BS sygnał startu ziloczynowany z sygnałami na wejściach informacyjnych i wejściach taktujących drugiego kanału selektorowego KS2 pojawia się na wejściu dynamicznym uprzednio wybranego wykonania pamięci wzorcowej, inicjując cykl pracy tej pamięci wzorcowej. Odczytana z wybranej pamięci wzorcowej informacja zostaje przesłana na wejścia informacyjne rejestrów danych $RD1, \dots, RD_n$. Informacja ta wpisana zostaje tylko do tego z rejestrów danych $RD1, \dots, RD_n$, na wejściach którego pojawia się sygnał strobuujący. Sygnał strobuujący generowany jest na tym wyjściu dekodera DEC, które przyporządkowane jest określonej kombinacji sygnałów taktujących na wejściach taktujących dekodera. Po wpisaniu do wybranego z rejestrów danych $RD1, \dots, RD_n$ informacja ta zostaje przesłana do tego z układów wyświetlania $UWT1, \dots, UWT_n$ określających trasę przesyłania linii słów, który odpowiada danemu rejestrowi danych. Każdy z układów wyświetlania $UWT1, \dots, UWT_n$ stanowi zbiór miniaturowych żarówek $\checkmark$. Każda żarówka $\checkmark$ odpowiada jednemu rdzeniowi ferrytowemu R szycia na stanowisku montażowym pamięci stałej i umieszczona jest bezpośrednio przy tym rdzeniu. Zapalenie żarówki przy rdzeniu oznacza, że rdzeń ten należy przesyłać linią słowa LS. Natomiast brak świecenia żarówki oznacza, że rdzeń przynajmniej usytuowany nie jest przesywany tą linią słowa.

Urządzenie według wynalazku eliminuje tabulogramy z procesu szycia pamięci stałej, a tym samym likwiduje błędy wynikające z pośredniego sposobu podawania informacji o trasie szycia oraz poprawia warunki bhp. Proces szycia prowadzony przy pomocy urządzenia jest znacznie mniej pracochłonny niż procesy znane dotychczas. Pamięć stała tak wykonana wykazuje większą niezawodność.

Zastrzeżenia patentowe

1. Sterowane programowo urządzenie do automatycznego określania trajektorii szycia linii słów transformatorowych pamięci stałych maszyn cyfrowych, z n a m i e n n e t y m, że posiada generatory impulsów pojedynczych ($G11, \dots, G1n$) przyporządkowane n stanowiskom montażowym i łączące się odpowiednio z licznikami impulsów ($L11, \dots, L1n$) z których każdy posiada m wyjść połączonych z m wejściami informacyjnymi odpowiadających rejestrów adresowych ($RA1, \dots, RAn$) z których każdy również ma m wyjść, a wyjścia te łączą się z $n \times m$ wejściami pierwszego kanału selektorowego ($KS1$) oraz z $n \times m$ wejściami deszyfratorów współrzędnych ($DW1, \dots, DWn$) przy czym pierwszy kanał selektorowy ($KS1$) posiada m wyjść adresowych, które łączą się z m wejściami adresowymi bloku pamięci wzorcowych (BPW), a k wejść taktujących pierwszego kanału selektorowego ($KS1$), gdzie $n = 2^k$, łączy się z k wyjściami taktującymi bloku sterowania (BS), przy czym wyjścia taktujące bloku sterowania (BS) łączą się również z k wejściami taktującymi drugiego kanału selektorowego ($KS2$) oraz z k wejściami dekodera (DEC), a każde z wyjść drugiego kanału selektorowego ($KS2$) łączy się z wejściem dynamicznym przyporządkowanej mu pamięci wzorcowej w bloku pamięci wzorcowych (BPW), przy czym ilość przeszywanych rdzeni ferrytowych równa jest ilości wyjść informacyjnych danego wykonania pamięci wzorcowej, a wyjścia informacyjne wszystkich wykonania pamięci wzorcowych połączone są równolegle i łączą się z połączonymi ze sobą równolegle wejściami informacyjnymi rejestrów danych ($RD1, \dots, RDn$), a wejścia strobuujące poszczególnych rejestrów danych ($RD1, \dots, RDn$) połączone są z przyporządkowanymi im n wyjściami dekodera (DEC), natomiast wyjścia rejestrów danych ($RD1, \dots, RDn$) połączone są z układami wyświetlania ($UWT1, \dots, UWTn$) określającymi trasę przeszywania linii słów, natomiast współrzędne początku i końca trajektorii szycia linii słów wskazywane są przez układy wyświetlania ($UWW1, \dots, UWWn$) połączone z odpowiadającymi deszyfratorami współrzędnych ($DW1, \dots, DWn$).

2. Urządzenie według zastrz. 1, z n a m i e n n e t y m, że każdy z układów wyświetlania ($UWT1, \dots, UWTn$) określających trasę przeszywania linii słów, stanowi zbiór punktów świetlnych, przy czym każdy punkt świetlny odpowiada jednemu rdzeniowi ferrytowemu i usytuowany jest bezpośrednio przy tym rdzeniu.




Fig. 1

105 802





Fig. 2