

TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告（条約第21条(3)）

(57) 要約：フィルタ装置（105）であって、複数の誘電体層（LY1～LY13）が積層された積層体と、接地端子（GND）と、積層体に形成され、互いに磁気結合する第1LC並列共振器（RC1）、第2LC並列共振器（RC2）および第3LC並列共振器（RC3）とを備える。第1LC並列共振器（RC1）は第1導体（P1d）を含み、第2LC並列共振器（RC2）は第2導体（P2d）を含み、第3LC並列共振器（RC3）は第3導体（P3d）を含む。フィルタ装置（105）は、第2導体（P2d）と異なる層に形成された接続導体（CP）と一方端が第1導体（P1d）に接続され他方端が接続導体（CP）に接続された第1ビア（V1）と、一方端が第3導体（P3d）に接続され他方端が接続導体（CP）に接続された第2ビア（V2）とをさらに備える。接続導体（CP）は、積層体を積層方向から平面視した場合に、第2導体（P2d）の一部と重なる第1領域（R1）を含む。

明 細 書

発明の名称：

フィルタ装置およびそれを備える高周波フロントエンド回路

技術分野

[0001] 本開示はフィルタ装置およびそれを備える高周波フロントエンド回路に関し、より特定的には、積層LCフィルタの特性を向上させるための技術に関する。

背景技術

[0002] 国際公開第2016/092903号（特許文献1）には、3つ以上のLC並列共振器が並んだ構成を備えるフィルタ装置において、隣り合わない2つのLC並列共振器が磁界結合することを特徴とするバンドパスフィルタが開示されている。

[0003] 特許文献1では、隣り合わない2つのLC並列共振器が磁界結合することによって、減衰極の減衰量を大きくするとともに、通過帯域の両端における挿入損失の急峻性が改善された通過特性を実現している。

先行技術文献

特許文献

[0004] 特許文献1：国際公開第2016/092903号

発明の概要

発明が解決しようとする課題

[0005] 近年、様々な周波数帯の信号が通信において利用されるようになり、特定の周波数帯の信号を送受信する際に他の周波数帯の信号との干渉を避けつつ、所望の通過特性を実現することが可能なフィルタ装置が求められている。

[0006] 本開示は、このような課題を解決するためになされたものであり、その目的は、3つ以上のLC並列共振器を備えるフィルタ装置において、複数のLC並列共振器の間の電磁界結合の調整能力を拡大して、所望の通過特性を実現することである。

課題を解決するための手段

[0007] 本開示のある局面に従うフィルタ装置は、複数の誘電体層が積層された積層体と、接地端子と、積層体に形成され、互いに磁気結合する第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器とを備える。第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器の各々は、接地端子に接続されており、第1 LC並列共振器は、第1導体を含み、第2 LC並列共振器は、第2導体を含み、第3 LC並列共振器は、第3導体を含む。フィルタ装置は、第2導体と異なる層に形成された接続導体と、一方端が第1導体に接続され、他方端が接続導体に接続された第1ビアと、一方端が第3導体に接続され、他方端が接続導体に接続された第2ビアとをさらに備える。接続導体は、積層体を積層方向から平面視した場合に、第2導体の一部と重なる第1領域を含む。

[0008] 本開示の他の局面に従うフィルタ装置は、接地端子と、各々が接地端子に接続され、互いに電氣的に接続された複数のLC並列共振器とを備える。複数のLC並列共振器は、第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器を含む。複数のLC並列共振器の各々は、直列接続された第1インダクタおよび第2インダクタと第1キャパシタとを含み、第2インダクタおよび第1キャパシタの間の接続ノードにおいて接地端子と接続する。フィルタ装置は、第1 LC並列共振器における第1インダクタおよび第2インダクタの間の接続ノードと第3 LC並列共振器における第1インダクタおよび第2インダクタの間の接続ノードとの間に直列に接続された第3インダクタおよび第4インダクタと、第2 LC並列共振器における第1インダクタおよび第2インダクタの間の接続ノードと、第3インダクタおよび第4インダクタの間の接続ノードとの間に接続された第2キャパシタとをさらに備える。

発明の効果

[0009] 本開示によるフィルタ装置において、互いに磁気結合する第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器とを備える。第1 LC

並列共振器と第3 LC並列共振器とが、接続導体を介して磁気結合される。
第2 LC並列共振器は第2導体を含む。積層体を積層方向から平面視した場合に接続導体が第2導体の一部と重なることにより、接続導体は第2導体と容量結合をする。

[0010] このような構成とすることによって、接続導体が配置されない場合と異なり、接続導体と第2導体との間でキャパシタが形成され、第1 LC並列共振器と第3 LC並列共振器との間にインダクタを形成する。

[0011] 当該キャパシタの容量およびインダクタのインダクタンスを調整することにより、第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器の間の電磁界結合を調整することができ、当該キャパシタの容量およびインダクタのインダクタンスは、電磁界結合のパラメータとして利用することができる。

[0012] したがって、LC並列共振器間の電磁界結合の調整能力を拡大することができるので、所望の通過特性の実現可能性を高めることができる。

図面の簡単な説明

[0013] [図1]実施の形態1のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。

[図2]フィルタ装置の等価回路図である。

[図3]フィルタ装置の積層構造の一例を示す分解斜視図である。

[図4]図2および図3で示したフィルタ装置において、接合部の位置を変更したときの入力端子から出力端子への挿入損失を示した図である。

[図5]図2および図3で示したフィルタ装置において、接続電極のY軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。

[図6]図5に示す領域の拡大図である。

[図7]実施の形態2におけるフィルタ装置の等価回路図である。

[図8]実施の形態2におけるフィルタ装置の積層構造の一例を示す分解斜視図である。

[図9]図7および図8で示したフィルタ装置において、接合部の位置を変更し

たときの入力端子から出力端子への挿入損失を示した図である。

[図10]図7および図8で示したフィルタ装置において、接続電極のY軸方向の幅を変更したときの入力端子から出力端子への挿入損失を示した図である。

[図11]実施の形態3におけるフィルタ装置の等価回路図である。

[図12]実施の形態3におけるフィルタ装置の積層構造の一例を示す分解斜視図である。

[図13]変形例1を示す分解斜視図である。

[図14]変形例2を示す分解斜視図である。

[図15]変形例2が備える接続電極の平面図である。

[図16]変形例3を示す分解斜視図である。

[図17]変形例3の調整例を示す分解斜視図である。

発明を実施するための形態

[0014] 以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0015] [実施の形態1]

(通信装置の基本構成)

図1は、実施の形態1のフィルタ装置が適用される高周波フロントエンド回路20を有する通信装置10のブロック図である。通信装置10は、たとえば、携帯電話基地局である。

[0016] 図1を参照して、通信装置10は、アンテナ12と、高周波フロントエンド回路20と、ミキサ30と、局部発振器32と、D/Aコンバータ(DAC)40と、RF回路50とを備える。また、高周波フロントエンド回路20は、バンドパスフィルタ22、28と、増幅器24と、減衰器26とを含む。なお、図1においては、高周波フロントエンド回路20が、アンテナ12から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路20はアンテナ12を介して高周波信号を受信する受

信回路を含んでもよい。

[0017] 通信装置 10 は、RF 回路 50 から伝達された信号を高周波信号にアップコンバートしてアンテナ 12 から放射する。RF 回路 50 から出力された変調済みのデジタル信号は、D/A コンバータ 40 によってアナログ信号に変換される。ミキサ 30 は、D/A コンバータ 40 によってアナログ変換された信号を、局部発振器 32 からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ 28 は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の信号のみを抽出する。減衰器 26 は、送信信号の強度を調整する。増幅器 24 は、減衰器 26 を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ 22 は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ 22 を通過した送信信号は、アンテナ 12 から放射される。

[0018] 上記のような通信装置 10 におけるバンドパスフィルタ 22, 28 として、本開示に対応したフィルタ装置を採用することができる。

[0019] (フィルタ装置の構成)

次に図 2 および図 3 を用いて、実施の形態 1 のフィルタ装置 105 の詳細な構成について説明する。

[0020] 図 2 は、フィルタ装置 105 の等価回路図である。図 2 を参照して、フィルタ装置 105 は、入力端子 T1 と、出力端子 T2 と、共振器 RC1~RC5 を備える。

[0021] 共振器 RC1 は、直列接続されたインダクタ L1A, L1B と、当該インダクタ L1A, L1B に並列に接続されたキャパシタ C1 とを含む。インダクタ L1B とキャパシタ C1 との接続ノード N1A は、キャパシタ C14 を介して、インダクタ L4B とキャパシタ C4 との間の接続ノード N4A に接続されている。また、接続ノード N1A は、キャパシタ C12 を介して、インダクタ L2B とキャパシタ C2 との間の接続ノード N2A に接続されている。インダクタ L1A とキャパシタ C1 との接続ノード N1B は、接地端子

GNDに接続されている。

[0022] 共振器RC2は、直列接続されたインダクタL2A、L2Bと、当該インダクタL2A、L2Bに並列に接続されたキャパシタC2とを含む。インダクタL2BとキャパシタC2との接続ノードN2Aは、キャパシタC23を介して、インダクタL3BとキャパシタC3との間の接続ノードN3Aに接続されている。インダクタL2AとキャパシタC2との接続ノードN2Bは、接地端子GNDに接続されている。

[0023] 共振器RC3は、直列接続されたインダクタL3A、L3Bと、当該インダクタL3A、L3Bに並列に接続されたキャパシタC3とを含む。インダクタL3BとキャパシタC3との接続ノードN3Aは、キャパシタC35を介して、インダクタL5BとキャパシタC5との間の接続ノードN5Aに接続されている。インダクタL3AとキャパシタC3との接続ノードN3Bは、接地端子GNDに接続されている。

[0024] 共振器RC4は、直列接続されたインダクタL4A、L4Bと、当該インダクタL4A、L4Bに並列に接続されたキャパシタC4とを含む。インダクタL4BとキャパシタC4との接続ノードN4Aは、入力端子T1に接続されている。インダクタL4AとキャパシタC4との接続ノードN4Bは、接地端子GNDに接続されている。

[0025] 共振器RC5は、直列接続されたインダクタL5A、L5Bと、当該インダクタL5A、L5Bに並列に接続されたキャパシタC5とを含む。インダクタL5BとキャパシタC5との接続ノードN5Aは、出力端子T2に接続されている。インダクタL5AとキャパシタC5との接続ノードN5Bは、接地端子GNDに接続されている。

[0026] また、共振器RC4の接続ノードN4Aと、共振器RC5の接続ノードN5Aとは、キャパシタC45を介して接続されている。共振器RC1のインダクタL1A、共振器RC2のインダクタL2A、および共振器RC3のインダクタL3Aの各々は、インダクタL1と接続されている。

[0027] 共振器RC1の接続ノードN1Dは、インダクタL2と接続されている。

共振器RC3の接続ノードN3Dは、インダクタL3と接続されている。インダクタL2とインダクタL3とは、接続されている。接続ノードN1は、インダクタL2とインダクタL3との間の接続ノードである。接続ノードN1は、キャパシタCxを介して、インダクタL2BとインダクタL2Aとの間の接続ノードN2Dに接続されている。

[0028] 共振器RC1～RC5の各々は、インダクタとキャパシタとが並列接続されたLC並列共振器である。各共振器同士は磁気結合により結合されている。このように、フィルタ装置105は、入力端子T1と出力端子T2との間に、互いに磁気結合する5段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置105は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。

[0029] 図3は、フィルタ装置105の積層構造の一例を示す分解斜視図である。

図3を参照して、フィルタ装置105は、複数の誘電体層（第1層LY1～第13層LY13）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。積層体の各誘電体層は、たとえば低温同時焼成セラミックス（LTCC: Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体の内部において、各誘電体層に形成された複数の電極、および、誘電体層間に形成された複数のビアによって、LC共振回路を構成するためのインダクタおよびキャパシタが形成される。なお、本明細書において「ビア」とは、異なる誘電体層に形成された電極を接続するために、誘電体層中に形成される導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

[0030] なお、以降の説明においては、積層体の積層方向を「Z軸方向」とし、Z軸方向に垂直であって積層体の長辺に沿った方向を「X軸方向」とし、積層体の短辺に沿った方向を「Y軸方向」とする。また、以下では、各図におけるZ軸の正方向を上側、負方向を下側と称する場合がある。

[0031] 積層体の上面Sf（第1層LY1）には、フィルタ装置105の方向の特

定するための方向性マークが配置されてもよい。積層体の下面 B t（第 13 層 L Y 13）には、当該フィルタ装置 105 と外部機器とを接続するための外部端子（入力端子 T 1、出力端子 T 2 および接地端子 GND）が配置されている。入力端子 T 1、出力端子 T 2 および接地端子 GND の各々は平板状の電極であり、積層体の下面 B t に規則的に配置された LGA（Land Grid Array）端子である。

[0032] フィルタ装置 105 は、図 2 で説明したように、5 段の LC 並列共振器を有している。より具体的には、ビア V 1 A、V 1 B、平板電極 P 1、平板電極 P 1 d、および平板電極 P 10 を含んで形成された共振器 RC 1 と、ビア V 2 A、V 2 B、平板電極 P 2、平板電極 P 2 d、および平板電極 P 11 を含んで形成された共振器 RC 2 と、ビア V 3 A、V 3 B、平板電極 P 3、平板電極 P 3 d、および平板電極 P 12 を含んで形成された共振器 RC 3 と、ビア V 4 A、V 4 B、平板電極 P 4、平板電極 P 4 d、および平板電極 P 7 を含んで形成された共振器 RC 4 と、ビア V 5 A、V 5 B、平板電極 P 5、平板電極 P 5 d、および平板電極 P 8 を含んで形成された共振器 RC 5 とを含む。

[0033] 共振器 RC 4 の平板電極 P 7 は、第 11 層 L Y 11 に形成されている。平板電極 P 7 は、ビア V 10 によって第 13 層 L Y 13 に形成された入力端子 T 1 に接続される。共振器 RC 4 の平板電極 P 7 は、ビア V 4 B によって、第 3 層 L Y 3 に形成された平板電極 P 4 d および第 2 層 L Y 2 に形成された平板電極 P 4 に接続される。また、平板電極 P 4 は、ビア V 4 A によって、第 10 層 L Y 10 に形成された平板電極 P 9 に接続される。平板電極 P 9 は、ビア V 11 によって、第 12 層 L Y 12 に形成された平板電極 P 6 に接続される。また、平板電極 P 6 は、ビア V 6、V 7、V 8、V 9 によって、第 13 層 L Y 13 に形成された接地端子 GND に接続される。積層方向から平面視した場合に平板電極 P 7 の一部は、平板電極 P 9 と重なっている。平板電極 P 9 と平板電極 P 7 とによって図 2 のキャパシタ C 4 が形成される。なお、共振器 RC 4 におけるビア V 4 A およびビア V 4 B は、図 2 におけるイ

ンダクタL 4 AおよびインダクタL 4 Bにそれぞれ対応する。

[0034] 共振器RC 5の平板電極P 8は、第1 1層LY 1 1に形成されている。平板電極P 8は、ビアV 1 2によって第1 3層LY 1 3に形成された出力端子T 2に接続される。共振器RC 5の平板電極P 8は、ビアV 5 Bによって、第3層LY 3に形成された平板電極P 5 dおよび第2層LY 2に形成された平板電極P 5に接続される。また、平板電極P 5は、ビアV 5 Aによって、平板電極P 9に接続される。積層方向から平面視した場合に平板電極P 8の一部は、平板電極P 9と重なっている。平板電極P 8と平板電極P 9とによって図2のキャパシタC 5が形成される。なお、共振器RC 5におけるビアV 5 AおよびビアV 5 Bは、図2におけるインダクタL 5 AおよびインダクタL 5 Bにそれぞれ対応する。

[0035] 共振器RC 1の平板電極P 1 0は、ビアV 1 Bによって、第3層LY 3に形成された平板電極P 1 dおよび第2層LY 2に形成された平板電極P 1に接続される。また、平板電極P 1は、ビアV 1 Aによって、平板電極P 9に接続される。積層方向から平面視した場合に平板電極P 1 0は、平板電極P 9の一部と重なっている。平板電極P 1 0と平板電極P 9とによって、図2におけるキャパシタC 1が形成される。なお、共振器RC 1におけるビアV 1 AおよびビアV 1 Bは、図2におけるインダクタL 1 AおよびインダクタL 1 Bにそれぞれ対応する。

[0036] 共振器RC 2の平板電極P 1 1は、ビアV 2 Bによって、第3層LY 3に形成された平板電極P 2 dおよび第2層LY 2に形成された平板電極P 2に接続される。また、平板電極P 2は、ビアV 2 Aによって、平板電極P 9に接続される。積層方向から平面視した場合に平板電極P 1 1は、平板電極P 9の一部と重なっている。平板電極P 9と平板電極P 1 1とによって、図2におけるキャパシタC 2が形成される。なお、共振器RC 2におけるビアV 2 AおよびビアV 2 Bは、図2におけるインダクタL 2 AおよびインダクタL 2 Bにそれぞれ対応する。

[0037] 共振器RC 3の平板電極P 1 2は、ビアV 3 Bによって、第3層LY 3に

形成された平板電極 P 3 d および第 2 層 L Y 2 に形成された平板電極 P 3 に接続される。また、平板電極 P 3 は、ビア V 3 A によって、平板電極 P 9 に接続される。積層方向から平面視した場合に平板電極 P 1 2 は、平板電極 P 9 の一部と重なっている。平板電極 P 9 と平板電極 P 1 2 とによって、図 2 におけるキャパシタ C 3 が形成される。なお、共振器 R C 3 におけるビア V 3 A およびビア V 3 B は、図 2 におけるインダクタ L 3 A およびインダクタ L 3 B にそれぞれ対応する。

[0038] 平板電極 P 1 d ~ P 5 d は、平板電極 P 1 ~ P 5 の抵抗成分を低減するために配置される。すなわち、平板電極 P 1 d ~ P 5 d を備えない構成と比較して、平板電極 P 1 d ~ P 5 d を備える構成では、平板電極 P 1 ~ P 5 の抵抗値が小さくなる。共振器 R C 2 のビア V 2 B は、第 8 層 L Y 8 に形成される平板電極 P 1 4 にも接続されている。積層方向から平面視した場合に平板電極 P 1 4 の一部は、第 7 層 L Y 7 に形成された平板電極 P 1 6 および平板電極 P 1 7 のそれぞれと重なっている。また、積層方向から平面視した場合に平板電極 P 1 6 の一部は、第 8 層 L Y 8 を挟んで共振器 R C 1 の平板電極 P 1 0 と重なっている。平板電極 P 1 0 と平板電極 P 1 4 と平板電極 P 1 6 とによって、図 2 におけるキャパシタ C 1 2 が形成される。積層方向から平面視した場合に平板電極 P 1 7 の一部は、第 8 層 L Y 8 を挟んで共振器 R C 3 の平板電極 P 1 2 と重なっている。平板電極 P 1 2 と平板電極 P 1 4 と平板電極 P 1 7 とによって、図 2 におけるキャパシタ C 2 3 が形成される。

[0039] 積層方向から平面視した場合に、共振器 R C 4 の平板電極 P 7 とビア V 1 3 を介して接続されている平板電極 P 1 3 の一部は、平板電極 P 1 6 と重なる。積層方向から平面視した場合に、共振器 R C 5 の平板電極 P 8 とビア V 1 4 を介して接続されている平板電極 P 1 5 の一部は、平板電極 P 1 7 と重なる。積層方向から平面視した場合に、平板電極 P 1 6 の一部および平板電極 P 1 7 の一部の各々は、第 6 層 L Y 6 に形成された平板電極 P 1 8 と重なる。平板電極 P 1 3、平板電極 P 1 5、平板電極 P 1 6、平板電極 P 1 7、および平板電極 P 1 8 によって、図 2 におけるキャパシタ C 4 5 が形成され

る。

[0040] 共振器RC4の平板電極P7は、ビアV13を介して第7層LY7に形成された平板電極P13に接続されている。積層方向から平面視した場合に、平板電極P13の一部は、共振器RC1の平板電極P10と重なっている。平板電極P10と平板電極P13とによって、図2におけるキャパシタC14が形成される。

[0041] 共振器RC5の平板電極P8は、ビアV14を介して第7層LY7に形成された平板電極P15に接続されている。積層方向から平面視した場合に平板電極P15の一部は、共振器RC3の平板電極P12と重なっている。平板電極P12と平板電極P15とによって、図2におけるキャパシタC35が形成される。

[0042] 共振器RC1のビアV1A、共振器RC2のビアV2A、および共振器RC3のビアV3Aの各々は、第5層LY5に形成された平板電極P19に接続されている。平板電極P19は、図2におけるインダクタL1に対応する。

[0043] 共振器RC1の平板電極P1は、ビアV1を介して、第4層LY4に形成された接続電極CPに接続されている。また、共振器RC3の平板電極P3は、ビアV2を介して、接続電極CPに接続されている。ビアV1およびビアV2は、図2におけるインダクタL2およびインダクタL3にそれぞれ対応する。積層方向から平面視した場合に、接続電極CPの一部は、共振器RC2の平板電極P2dと重なる。接続電極CPと平板電極P2dとによって、図2におけるキャパシタCxが形成される。

[0044] ビアV1は、接合部J1において平板電極P1と接続する。ビアV1と平板電極P1dとの接合部は、積層体を積層方向から平面視したとき、接合部J1と重なる。ビアV2は、接合部J2において平板電極P3と接続する。ビアV2と平板電極P3dとの接合部は、積層体を積層方向から平面視したとき、接合部J2と重なる。

[0045] なお、共振器RC1～RC5は、本開示の「第1LC並列共振器」～「第

５ＬＣ並列共振器」にそれぞれ対応する。平板電極 $P1d \sim P5d$ は、本開示の「第１導体」～「第５導体」にそれぞれ対応する。ビア $V1$ 、 $V2$ は、本開示の「第１ビア」、「第２ビア」にそれぞれ対応する。接続電極 CP は、本開示の「接続導体」に対応する。

[0046] 図３にて説明したフィルタ装置１０５においては、接続電極 CP の幅を変更することにより、平面視した場合に平板電極 $P2d$ と重なる接続電極 CP の面積を増減することが可能となり、キャパシタ Cx のキャパシタンスを調整することができる。接続電極 CP の幅とは、第２層 $LY2$ の XY 平面上における接続電極 CP の Y 軸方向の幅である。以下では、単に接続電極 CP の幅と称する場合がある。また、フィルタ装置１０５では、 Y 軸方向に対して接合部 $J1$ 、 $J2$ の位置を移動することにより、共振器 $RC1$ と $RC3$ との間の磁気結合の強度を変更することが可能となり、インダクタ $L2$ 、 $L3$ のインダクタンスを調整することができる。

[0047] ようするに、フィルタ装置１０５では、接続電極 CP が備えられていることにより、接続電極 CP の幅を変更して、図２のキャパシタ Cx のキャパシタンスを調整でき、接続電極 CP の配置を変更して、図２のインダクタ $L2$ 、 $L3$ のインダクタンスを、調整できる。すなわち、キャパシタ Cx のキャパシタンス、インダクタ $L2$ 、 $L3$ のインダクタンスを共振器間の電磁界結合の強度を調整するためのパラメータとして利用することができる。

[0048] 次に、図４～図６を用いて、実施の形態１のフィルタ装置１０５における、接合部 $J1$ 、 $J2$ の位置および接続電極 CP の幅を変更することによる電磁界結合を調整した例について説明する。

[0049] 図４は、図２および図３で示したフィルタ装置１０５において、平板電極 $P1$ における接合部 $J1$ の位置、平板電極 $P3$ における接合部 $J2$ の位置を変更したときの入力端子 $T1$ から出力端子 $T2$ への挿入損失を示した図である。接合部 $J1$ 、 $J2$ の位置が変更されるとは、ビア $V1$ 、接続電極 CP 、ビア $V2$ が図３に示す形状を保ったまま、 Y 軸方向にスライドするように、位置が変更されることを意味する。図４では、接合部 $J1$ 、 $J2$ の位置がそ

れぞれ異なるフィルタ装置 105 の挿入損失を示す実線 $L_{n1} \sim L_{n5}$ が表示されている。

[0050] 実線 L_{n3} は、接合部 $J1, J2$ が平板電極 $P1, P2$ の Y 軸方向において中央近傍に位置している場合の挿入損失を示す。実線 L_{n2} は、接合部 $J1, J2$ が実線 L_{n3} の接合部 $J1, J2$ よりも Y 軸の負方向側に位置している場合の挿入損失を示す。実線 L_{n1} は、接合部 $J1, J2$ が実線 L_{n2} の接合部 $J1, J2$ よりも、さらに Y 軸の負方向側に位置している場合の挿入損失を示す。

[0051] 実線 L_{n4} は、接合部 $J1, J2$ が実線 L_{n3} の接合部 $J1, J2$ よりも Y 軸の正方向側に位置している場合の挿入損失を示す。実線 L_{n5} は、接合部 $J1, J2$ が実線 L_{n2} の接合部 $J1, J2$ よりもさらに Y 軸の正方向側に位置している場合の挿入損失を示す。

[0052] 図 4 を参照して、実線 $L_{n1} \sim L_{n5}$ の各々は、減衰極 $D1$ および減衰極 $D2$ を有する。図 2 および図 3 のフィルタ装置 105 では、共振器 $RC1 \sim RC3$ の間の磁気結合が共振器 $RC1 \sim RC3$ の間の容量結合よりも大きい。そのため、減衰極 $D1, D2$ は通過帯域の高域側に形成される。

[0053] 接合部 $J1, J2$ が Y 軸の負方向側に位置しているほど、接合部 $J1, J2$ の位置が接地端子 GND 側に近づくため共振器 $RC1$ と共振器 $RC3$ との間の磁気結合が小さくなる。そのため、減衰極 $D1$ の減衰量は大きくなり、減衰極 $D2$ の周波数は低くなる。

[0054] 接合部 $J1, J2$ が Y 軸の正方向側に位置しているほど、接合部 $J1, J2$ の位置が入力端子 $T1$ 側に近づくため共振器 $RC1$ と共振器 $RC3$ との間の磁気結合が大きくなる。そのため、減衰極 $D1$ の減衰量は小さくなり、減衰極 $D2$ の周波数は高くなる。

[0055] 接合部 $J1, J2$ の位置が変更されることにより、インダクタ $L2$ およびインダクタ $L3$ のインダクタンスが変化し、減衰極 $D2$ の周波数が変化する。減衰極 $D2$ の周波数が変化的ることにより、減衰極 $D1$ の減衰量が変化する。すなわち、減衰極 $D2$ の周波数が低くなった場合、減衰極 $D2$ の周波数

は、減衰極D 1の周波数に近づく。減衰極D 1は、減衰極D 2との間の周波数差が小さい程、減衰極D 2からの影響を強く受けて、減衰極D 1の減衰量は大きくなる。一方で、減衰極D 1は、減衰極D 2との間の周波数差が大きい程、減衰極D 2からの影響が小さくなり、減衰極D 1の減衰量が小さくなる。

[0056] このように、実施の形態1のフィルタ装置105においては、平板電極P 1および平板電極P 2のY軸方向における接合部J 1, J 2の位置を変更することにより、インダクタL 2およびインダクタL 3のインダクタンスを変化させ、減衰極D 1の減衰量および減衰極D 2の周波数帯域を調整することができる。

[0057] 図5は、図2および図3で示したフィルタ装置105において、接続電極CPの幅、すなわちキャパシタCxのキャパシタンスを変更したときの入力端子T 1から出力端子T 2への挿入損失を示した図である。図6は、図5に示す領域V 1の拡大図である。図5および図6では、接続電極CPのY軸方向の幅が異なるフィルタ装置105の挿入損失を示す実線Ln 6～Ln 9が表示されている。

[0058] 図6を参照して、実線Ln 6は、図3のフィルタ装置105の挿入損失を示す。実線Ln 7は、接続電極CPの幅が、図3のフィルタ装置105の接続電極CPの幅よりも広い場合の挿入損失を示す。実線Ln 8は、接続電極CPの幅が実線Ln 7における接続電極CPの幅よりもさらに広い場合の挿入損失を示す。実線Ln 9は、接続電極CPの幅が、実線Ln 8における接続電極CPの幅よりもさらに広い場合の挿入損失を示す。

[0059] 実線Ln 6～Ln 9の各々が示す減衰極D 1は、互いに異なる位置に形成される。接続電極CPのY軸方向の幅が広くなるほど、減衰極D 1の減衰量は小さくなる。また、接続電極CPのY軸方向の幅が狭いほど、減衰極D 1の減衰量は大きくなる。

[0060] 図2におけるキャパシタCxは、図3の接続電極CPと平板電極P 2dとによって形成される。すなわち、接続電極CPのY軸方向の幅が変更される

ことにより、キャパシタ C_x のキャパシタンスは変化する。これにより、減衰極 D_1 の減衰量が変化する。

[0061] このように、実施の形態1のフィルタ装置105においては、接続電極 C_P の幅および配置を変更することにより、減衰極の減衰量および周波数を調整することが可能となる。

[0062] 本開示のフィルタ装置105では、キャパシタ C_x の容量およびインダクタ L_2 およびインダクタ L_3 のインダクタンスを調整して、減衰極の減衰量および周波数の少なくとも一方を調整することができる。すなわち、本開示のフィルタ装置105では、キャパシタ C_x の容量およびインダクタ L_2 およびインダクタ L_3 のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、 LC 並列共振器間の電磁界結合の調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

[実施の形態2]

実施の形態1では、共振器 RC_1 と共振器 RC_2 とを接続する接続電極 C_P を備える5段の LC 並列共振器を含むフィルタ装置105について説明した。実施の形態2では、図7および図8を用いて、共振器 RC_1 と共振器 RC_3 とを接続する接続電極 C_{Pt} を備える3段の LC 並列共振器について説明する。

[0063] 図7は、実施の形態2におけるフィルタ装置103の等価回路図である。図7のフィルタ装置103は、図2のフィルタ装置105から共振器 RC_4 および共振器 RC_5 を除いた構成である。すなわち、フィルタ装置103は、互いに磁気結合する3段の共振器 $RC_1 \sim RC_3$ が配置された構成を有している。また、図7のフィルタ装置103は、図2のフィルタ装置105の接続ノード N_{1C} 、接続ノード N_{2C} 、および接続ノード N_{3C} の間を接続するインダクタ L_1 を除いた構成である。キャパシタ C_1 とインダクタ L_1B との間の接続ノード N_{1A} は、キャパシタ C_{13} を介して、キャパシタ C_3 とインダクタ L_3B との間の接続ノード N_{3A} に接続される。

[0064] このように、接合部 J 1, J 2 の位置および接続電極 C P の幅を変更することによる減衰極の減衰量および周波数の少なくとも一方の調整は、共振器 R C 4、共振器 R C 5、およびインダクタ L 1 を除いた構成であっても実現できる。

[0065] 図 8 は、実施の形態 2 におけるフィルタ装置 1 0 3 の積層構造の一例を示す分解斜視図である。

[0066] 図 8 を参照して、フィルタ装置 1 0 3 は、複数の誘電体層（第 1 層 L Y 1 t ~ 第 1 0 層 L Y 1 0 t）を積層方向に積層することによって形成された、直方体または略直方体の積層体を備えている。

[0067] 積層体の上面 S f t（第 1 層 L Y 1 t）には、フィルタ装置 1 0 3 の方向を特定するための方向性マークが配置されてもよい。積層体の下面 B t t（第 1 0 層 L Y 1 0 t）には、当該フィルタ装置 1 0 3 と外部機器とを接続するための外部端子（入力端子 T 1 t、出力端子 T 2 t および接地端子 G N D 1 t, G N D 2 t）が配置されている。

[0068] フィルタ装置 1 0 3 は、図 7 で説明したように、3 段の L C 並列共振器を備える。より具体的には、ビア V 1 A t, V 1 B t、平板電極 P 1 t および平板電極 P 4 t を含んで形成された共振器 R C 1 と、ビア V 2 A t, V 2 B t、平板電極 P 2 t および平板電極 P 8 t を含んで形成された共振器 R C 2 と、ビア V 3 A t, V 3 B t、平板電極 P 3 t および平板電極 P 6 t を含んで形成された共振器 R C 3 とを含む。

[0069] 共振器 R C 1 の平板電極 P 4 t および第 9 層 L Y 9 t に形成されている。平板電極 P 4 t は、ビア V 4 t によって第 1 0 層 L Y 1 0 t に形成された入力端子 T 1 t に接続される。共振器 R C 1 の平板電極 P 4 t は、ビア V 1 B t によって第 2 層 L Y 2 t に形成された平板電極 P 1 t に接続される。また、平板電極 P 1 t は、ビア V 1 A t によって、第 8 層 L Y 8 t に形成された平板電極 P 7 t に接続される。平板電極 P 7 t は、ビア V 8 t によって、第 9 層 L Y 9 t に形成された平板電極 P 5 t に接続される。また、平板電極 P 5 t は、ビア V 5 t, V 6 t によって、第 1 0 層 L Y 1 0 t に形成された接

地端子 GND 1 t, GND 2 t にそれぞれ接続される。積層方向から平面視した場合に、平板電極 P 4 t の一部は、平板電極 P 7 t と重なっている。平板電極 P 4 t と平板電極 P 7 t とによって、図 7 におけるキャパシタ C 1 が形成される。なお、共振器 RC 1 におけるビア V 1 A t およびビア V 1 B t は、図 7 におけるインダクタ L 1 A およびインダクタ L 1 B にそれぞれ対応する。

[0070] 共振器 RC 2 の平板電極 P 8 t は、ビア V 2 B t によって、第 2 層 LY 2 t に形成された平板電極 P 2 t に接続される。また、平板電極 P 2 t は、ビア V 2 A t によって平板電極 P 7 t に接続される。積層方向から平面視した場合に平板電極 P 7 t の一部は、平板電極 P 8 t と重なっている。平板電極 P 7 t と平板電極 P 8 t とによって図 7 におけるキャパシタ C 2 が形成される。なお、共振器 RC 2 におけるビア V 2 A t およびビア V 2 B t は、図 7 におけるインダクタ L 2 A およびインダクタ L 2 B にそれぞれ対応する。

[0071] 共振器 RC 3 の平板電極 P 6 t は、第 9 層 LY 9 t に形成されている。平板電極 P 6 t は、ビア V 7 t によって第 10 層 LY 10 t に形成された出力端子 T 2 t に接続される。平板電極 P 6 t は、ビア V 3 B t によって、第 2 層 LY 2 t に形成された平板電極 P 3 t に接続される。また、平板電極 P 3 t は、ビア V 3 A t によって平板電極 P 7 t に接続される。積層方向から平面視した場合に平板電極 P 7 t の一部は、平板電極 P 6 t と重なっている。平板電極 P 6 t と平板電極 P 7 t とによって、図 7 におけるキャパシタ C 3 が形成される。なお、共振器 RC 3 におけるビア V 3 A t およびビア V 3 B t は、図 7 におけるインダクタ L 3 A およびインダクタ L 3 B にそれぞれ対応する。

[0072] 積層方向から平面視した場合に、共振器 RC 2 の平板電極 P 8 t の一部は、第 6 層 LY 6 t に形成された平板電極 P 9 t と重なっている。平板電極 P 9 t は、ビア V 9 t を介して共振器 RC 1 の平板電極 P 4 t に接続されている。平板電極 P 8 t と平板電極 P 9 t とによって、図 7 におけるキャパシタ C 1 2 が形成される。積層方向から平面視した場合に、共振器 RC 2 の平板

電極 P 8 t の一部は、第 6 層 L Y 6 t に形成された平板電極 P 1 0 t と重なっている。平板電極 P 1 0 t は、ビア V 1 0 t を介して共振器 R C 3 の平板電極 P 6 t に接続されている。平板電極 P 8 t と平板電極 P 1 0 t とによって、図 7 におけるキャパシタ C 2 3 が形成される。積層方向から平面視した場合に第 5 層 L Y 5 t に形成された平板電極 P 1 1 t は、平板電極 P 9 t および平板電極 P 1 0 t のそれぞれと重なっている。平板電極 P 9 t と平板電極 P 1 0 t と平板電極 P 1 1 t とによって、図 7 におけるキャパシタ C 1 3 が形成される。

[0073] 共振器 R C 1 の平板電極 P 1 t は、ビア V 1 t を介して、第 3 層 L Y 3 t に形成された接続電極 C P t に接続されている。また、共振器 R C 3 の平板電極 P 3 t は、ビア V 2 t を介して、接続電極 C P t に接続されている。ビア V 1 t およびビア V 2 t は、図 7 におけるインダクタ L 2 およびインダクタ L 3 にそれぞれ対応する。積層方向から平面視した場合に、接続電極 C P t の一部は、共振器 R C 2 の平板電極 P 2 t と重なる。接続電極 C P t と平板電極 P 2 t とによって、図 7 におけるキャパシタ C x が形成される。ビア V 1 t は、接合部 J 1 t において平板電極 P 1 t と接続する。ビア V 2 t は、接合部 J 2 t において平板電極 P 3 t と接続する。

[0074] 次に、図 9～図 11 を用いて、実施の形態 2 のフィルタ装置 1 0 3 における、接合部 J 1 t, J 2 t の位置および接続電極 C P t の Y 軸方向の幅の少なくとも一方を変更することによる共振器間の電磁界結合を調整した例について説明する。

[0075] 図 9 は、図 7 および図 8 で示したフィルタ装置 1 0 3 において、接合部 J 1 t, J 2 t の位置を変更したときの入力端子 T 1 t から出力端子 T 2 t への挿入損失を示した図である。図 9 では、接合部 J 1 t, J 2 t の位置がそれぞれ異なるフィルタ装置 1 0 3 の挿入損失を示す実線 L n 1 0～L n 1 2 が表示されている。

[0076] 実線 L n 1 1 は、接合部 J 1 t, J 2 t の位置が、平板電極 P 1 t および平板電極 P 3 t の Y 軸方向において、中央近傍にある場合の挿入損失を示す

。実線 L_{n10} は、接合部 $J1t$ 、 $J2t$ が、実線 L_{n10} の接合部 $J1t$ 、 $J2t$ よりも Y 軸方向において負方向側に位置している場合の挿入損失を示す。実線 L_{n12} は、接合部 $J1t$ 、 $J2t$ が、実線 L_{n11} の接合部 $J1t$ 、 $J2t$ よりも Y 軸方向において正方向側に位置している場合の挿入損失を示す。

[0077] 実線 $L_{n10} \sim L_{n12}$ の各々は、減衰極 $D3$ を有する。図7および図8のフィルタ装置103は、共振器 $RC1 \sim RC3$ の間の容量結合が共振器 $RC1 \sim RC3$ の間の磁気結合よりも大きい。そのため、減衰極 $D3$ は通過帯域の低域側に形成される。

[0078] 接合部 $J1t$ 、 $J2t$ が Y 軸の負方向側に位置しているほど、減衰極 $D3$ の減衰量は大きくなり、減衰極 $D3$ の周波数は高くなる。また、接合部 $J1t$ 、 $J2t$ が Y 軸の正方向側に位置しているほど、減衰極 $D3$ の減衰量は小さくなり、減衰極 $D3$ の周波数は低くなる。

[0079] すなわち、接合部 $J1t$ 、 $J2t$ の位置が変更されることにより、図7のインダクタ $L2$ およびインダクタ $L3$ のインダクタンスは変化する。これにより、減衰極 $D3$ の周波数が変化する。

[0080] このように、実施の形態2のフィルタ装置103においては、平板電極 $P1t$ および平板電極 $P3t$ の Y 軸方向における接合部 $J1t$ 、 $J2t$ の位置を変更することにより、インダクタ $L2$ およびインダクタ $L3$ のインダクタンスが変化させ、減衰極 $D3$ の減衰量および周波数帯域を調整することができる。

[0081] 図10は、図7および図8で示したフィルタ装置103において、接続電極 CPt の Y 軸方向の幅を変更したときの入力端子 $T1t$ から出力端子 $T2t$ への挿入損失を示した図である。図10では、接続電極 CPt の Y 軸方向の幅がそれぞれ異なるフィルタ装置103の挿入損失を示す実線 $L_{n13} \sim L_{n15}$ が表示されている。

[0082] 実線 L_{n13} は、図8に示すフィルタ装置103の挿入損失を示す。実線 L_{n14} は、接続電極 CPt の幅が、図8に示すフィルタ装置103の接続

電極C P t の幅よりも広い場合の挿入損失を示す。実線L n 1 5 は、接続電極C P t の幅が、実線L n 1 4 における接続電極C P t の幅よりもさらに広い場合の挿入損失を示す。

[0083] 実線L n 1 0 ~ L n 1 2 の各々は、減衰極D 3 を有する。接続電極C P t のY軸方向の幅が広いほど、減衰極D 3 の減衰量は大きくなり、減衰極D 3 の周波数は高くなる。また、接続電極C P t のY軸方向の幅が狭いほど、減衰極D 3 の減衰量は小さくなり、減衰極D 3 の周波数は低くなる。

[0084] このように、実施の形態2のフィルタ装置1 0 3においては、接合部J 1 t, J 2 t の位置および接続電極C P t のY軸方向の幅を変更することにより、減衰極D 3 の減衰量および周波数帯域を調整することができる。すなわち、実施の形態2のフィルタ装置1 0 3では、キャパシタC x の容量およびインダクタL 2 およびインダクタL 3 のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態2に示すような3段のLC並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

[0085] なお、実施の形態2における共振器RC 1 ~ RC 3 は、本開示の「第1 LC並列共振器」~「第3 LC並列共振器」にそれぞれ対応する。平板電極P 1 t ~ P 3 t は、本開示の「第1 導体」~「第3 導体」にそれぞれ対応する。ビアV 1 t, V 2 t は、本開示の「第1 ビア」、「第2 ビア」にそれぞれ対応する。接続電極C P t は、本開示の「接続導体」に対応する。

[0086] [実施の形態3]

実施の形態2では、3段のLC並列共振器を含むフィルタ装置1 0 3について説明した。実施の形態3では、図1 1 および図1 2 を用いて、4段のLC並列共振器を含むフィルタ装置1 0 4 について説明する。

[0087] 図1 1 は、実施の形態3におけるフィルタ装置1 0 4 の等価回路図である。図1 1 のフィルタ装置1 0 4 は、図7のフィルタ装置1 0 3 に共振器RC 4 を加えた構成を有する。すなわち、フィルタ装置1 0 4 は、互いに磁気結合する4段の共振器RC 1 ~ RC 4 が配置された構成を有している。インダ

クタL 3 BとキャパシタC 3 との間の接続ノードN 3 Aは、キャパシタC 3 4を介して、インダクタL 4 BとキャパシタC 4 との間の接続ノードN 4 Aに接続される。インダクタL 1 AとキャパシタC 1 との間の接続ノードN 1 Aは、実施の形態2では、接続ノードN 3 Aに接続されていたが、実施の形態3においては、キャパシタC 1 4を介して接続ノードN 4 Aに接続される。

[0088] 4段の共振器RC 1～RC 4を備えた構成であっても、図12に示す接合部J 1 f, J 2 fの位置および接続電極CP fのY軸方向の幅を変更することによる減衰極の減衰量および周波数の調整は、実現できる。

[0089] 図12は、実施の形態3におけるフィルタ装置104の積層構造の一例を示す分解斜視図である。図12のフィルタ装置104は、4段のLC並列共振器を有している。より具体的には、ビアV 1 A f, V 1 B f、平板電極P 1 f、平板電極P 1 d f、および平板電極P 6 fを含んで形成された共振器RC 1と、ビアV 2 A f, V 2 B f、平板電極P 2 f、平板電極P 2 d f、および平板電極P 9 fを含んで形成された共振器RC 2と、ビアV 3 A f, V 3 B f、平板電極P 3 f、平板電極P 3 d f、および平板電極P 10 fを含んで形成された共振器RC 3と、ビアV 4 A f, V 4 B f、平板電極P 4 f、平板電極P 4 d f、および平板電極P 7 fを含んで形成された共振器RC 4とを含む。

[0090] 共振器RC 1の平板電極P 6 fは、第9層LY 9 fに形成されている。平板電極P 6 fは、ビアV 9 fによって第11層LY 11 fに形成された入力端子T 1 fに接続される。共振器RC 1の平板電極P 6 fは、ビアV 1 B fによって、第3層LY 3 fに形成された平板電極P 1 d fおよび第2層LY 2 fに形成された平板電極P 1 fに接続される。また、平板電極P 1 fは、ビアV 1 A fによって、第8層LY 8 fに形成された平板電極P 8 fに接続される。平板電極P 8 fは、ビアV 10 fによって、第10層LY 10 fに形成された平板電極P 5 fに接続される。また、平板電極P 5 fは、ビアV 5 f, V 6 f, V 7 f, V 8 fによって、第11層LY 11 fに形成された

接地端子 GND f に接続される。積層方向から平面視した場合に平板電極 P 6 f の一部は、平板電極 P 8 f と重なっている。平板電極 P 6 f と平板電極 P 8 f とによって、図 1 1 におけるキャパシタ C 1 が形成される。

[0091] 共振器 RC 2 の平板電極 P 9 f は、ビア V 2 B f によって、第 3 層 LY 3 f に形成された平板電極 P 2 d f および第 2 層 LY 2 f に形成された平板電極 P 2 f に接続される。また、平板電極 P 2 f は、ビア V 2 A f によって、第 8 層 LY 8 f に形成された平板電極 P 8 f に接続される。積層方向から平面視した場合に平板電極 P 8 f の一部は、平板電極 P 9 f と重なっている。平板電極 P 8 f と平板電極 P 9 f とによって、図 1 1 におけるキャパシタ C 2 が形成される。

[0092] 共振器 RC 3 の平板電極 P 10 f は、ビア V 3 B f によって、第 3 層 LY 3 f に形成された平板電極 P 3 d f および第 2 層 LY 2 f に形成された平板電極 P 3 f に接続される。また、平板電極 P 3 f は、ビア V 3 A f によって、第 8 層 LY 8 f に形成された平板電極 P 8 f に接続される。積層方向から平面視した場合に平板電極 P 8 f の一部は、平板電極 P 10 f と重なっている。平板電極 P 8 f と平板電極 P 10 f とによって、図 1 1 におけるキャパシタ C 3 が形成される。

[0093] 共振器 RC 4 の平板電極 P 7 f は、第 9 層 LY 9 f に形成されている。平板電極 P 7 f は、ビア V 11 f によって第 11 層 LY 11 f に形成された出力端子 T 2 f に接続される。共振器 RC 4 の平板電極 P 7 f は、ビア V 4 B f によって、第 3 層 LY 3 f に形成された平板電極 P 4 d f および第 2 層 LY 2 f に形成された平板電極 P 4 f に接続される。また、平板電極 P 4 f は、ビア V 4 A f によって、第 8 層 LY 8 f に形成された平板電極 P 8 f に接続される。積層方向から平面視した場合に平板電極 P 8 f の一部は、平板電極 P 7 f と重なっている。平板電極 P 7 f と平板電極 P 8 f とによって、図 1 1 におけるキャパシタ C 4 が形成される。

[0094] 積層方向から平面視した場合に共振器 RC 2 の平板電極 P 9 f の一部は、第 6 層 LY 6 f に形成された平板電極 P 11 f と重なっている。平板電極 P

1 1 f は、ビア V 1 2 f を介して共振器 R C 1 の平板電極 P 6 f に接続されている。平板電極 P 9 f と平板電極 P 1 1 f とによって、図 1 1 におけるキャパシタ C 1 2 が形成される。積層方向から平面視した場合に共振器 R C 3 の平板電極 P 1 0 f の一部は、第 6 層 L Y 6 f に形成された平板電極 P 1 2 f と重なっている。平板電極 P 1 2 f は、ビア V 1 3 f を介して共振器 R C 4 の平板電極 P 7 f に接続されている。平板電極 P 1 0 f と平板電極 P 1 2 f とによって、図 1 1 におけるキャパシタ C 3 4 が形成される。また、平板電極 P 1 1 f と平板電極 P 1 2 f と第 5 層 L Y 5 f に形成された平板電極 P 1 3 f とによって、図 1 1 におけるキャパシタ C 1 4 が形成される。また、平板電極 P 9 f と平板電極 P 1 0 f と平板電極 P 1 1 f と平板電極 P 1 2 f と平板電極 P 1 3 f とによって、図 1 1 におけるキャパシタ C 2 3 が形成される。

[0095] 共振器 R C 1 の平板電極 P 1 d f は、ビア V 1 f を介して、第 4 層 L Y 4 f に形成された接続電極 C P f に接続されている。また、共振器 R C 3 の平板電極 P 3 d f は、ビア V 2 f を介して、接続電極 C P f に接続されている。ビア V 1 f およびビア V 2 f は、図 1 1 におけるインダクタ L 2 およびインダクタ L 3 にそれぞれ対応する。積層方向から平面視した場合に接続電極 C P f の一部は、共振器 R C 2 の平板電極 P 2 d f と重なる。接続電極 C P f と平板電極 P 2 d f とによって、図 1 1 におけるキャパシタ C x が形成される。

[0096] ビア V 1 f は、接合部 J 1 f において平板電極 P 1 f と接続する。ビア V 1 f と平板電極 P 1 d f との接合部は、積層体を積層方向から平面視したとき、接合部 J 1 f と重なる。ビア V 2 f は、接合部 J 2 f において平板電極 P 3 f と接続する。ビア V 2 f と平板電極 P 3 d f との接合部は、積層体を積層方向から平面視したとき、接合部 J 2 f と重なる。

[0097] このように、積層方向から平面視した場合に平板電極 P 2 d f と重なる接続電極 C P f を備える構成のフィルタ装置 1 0 4 では、接合部 J 1 f, J 2 f の位置および接続電極 C P f の幅を変更することにより、減衰極の減衰量

および周波数帯域を調整することができる。すなわち、キャパシタ C_x の容量およびインダクタ L_2 およびインダクタ L_3 のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、実施の形態3に示す4段のLC並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

[0098] なお、共振器 $RC_1 \sim RC_4$ は、本開示の「第1LC並列共振器」～「第4LC並列共振器」にそれぞれ対応する。平板電極 $P_{1df} \sim P_{3df}$ は、本開示の「第1導体」～「第3導体」にそれぞれ対応する。ビア V_{1f} , V_{2f} は、本開示の「第1ビア」、「第2ビア」にそれぞれ対応する。接続電極 CP_f は、本開示の「接続導体」に対応する。

(変形例1)

図13は、変形例1を示す分解斜視図である。変形例1のフィルタ装置103Aでは、図8に示すフィルタ装置103と比較して、接続電極 CP_u が平板電極 P_{2u} よりもZ軸の正方向側に配置されている。すなわち、接続電極 CP_u は、第2層 LY_{2u} に形成される。平板電極 P_{2u} は、第3層 LY_{3u} に形成される。すなわち、積層方向において、平板電極 P_{2u} は、接地端子 GND_{1u} , GND_{2u} および接続電極 CP_u の間に形成される。ビア V_{1u} およびビア V_{2u} は、第2層 LY_{2u} と第3層 LY_{3u} との間に形成される。

[0099] これにより、図13に示すフィルタ装置103Aは、図8に示すフィルタ装置103と同様の特性を備えつつ、ビア V_{1u} が、ビア V_{1Au} , V_{1Bu} と異なる層の間に形成される。これにより、フィルタ装置103Aでは、ビア V_{1u} とビア V_{1Au} , V_{1Bu} との間において、電氣的な干渉が発生することを防ぐことができる。同様に、フィルタ装置103Aでは、ビア V_{2u} とビア V_{2Au} , V_{2Bu} との間において、電氣的な干渉が発生することを防ぐことができる。

[0100] また、フィルタ装置103Aでは、ビア V_{1u} とビア V_{1Au} , V_{1Bu}

とが異なる層の間に形成されるため物理的な干渉が発生しない。そのため、接合部 J 1 u, J 2 u の平板電極 P 1 u, P 2 u における Y 軸方向の位置の変更可能な領域が図 8 のフィルタ装置 1 0 3 よりも広くなる。すなわち、フィルタ装置 1 0 3 A では、ビア V 1 u, ビア V 2 u の配置の自由度が向上する。

[0101] また、変形例 1 のフィルタ装置 1 0 3 A においても、積層方向から平面視した場合に平板電極 P 2 u と重なる接続電極 C P u を備える構成とすることにより、減衰極の減衰量および周波数帯域を調整することができる。すなわち、キャパシタ C x の容量およびインダクタ L 2 およびインダクタ L 3 のインダクタンスを共振器間の電磁界結合のパラメータとして利用することができる。これにより、変形例 1 に示す 3 段の L C 並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

[0102] なお、平板電極 P 1 u ~ P 3 u は、本開示の「第 1 導体」~「第 3 導体」にそれぞれ対応する。ビア V 1 u, V 2 u は、本開示の「第 1 ビア」、「第 2 ビア」にそれぞれ対応する。接続電極 C P u は、本開示の「接続導体」に対応する。

[0103] (変形例 2)

図 1 4 は、変形例 2 を示す分解斜視図である。変形例 2 のフィルタ装置 1 0 5 A は、実施の形態 1 のフィルタ装置 1 0 5 と異なり、共振器 R C 4 が、共振器 R C 2 および共振器 R C 3 との間に配置されている。すなわち、実施の形態 1 のフィルタ装置 1 0 5 は、共振器が R C 4, R C 1, R C 2, R C 3, R C 5 の順で並んでいたのに対して、変形例 2 のフィルタ装置 1 0 5 A では、共振器が R C 1, R C 2, R C 4, R C 3, R C 5 の順で並ぶ。フィルタ装置 1 0 5 A においても、接続電極 C P a は、共振器 R C 1 と共振器 R C 3 とをビア V 1 a, V 2 を介して接続する。

[0104] フィルタ装置 1 0 5 A は、ビア V 1 A a, V 1 B a、平板電極 P 1 a、平板電極 P 1 d a、および平板電極 P 7 を含んで形成された共振器 R C 1 と、

ビアV 2 A a, V 2 B a、平板電極P 2 a、平板電極P 2 d a、および平板電極P 1 0を含んで形成された共振器RC 2と、ビアV 4 A a, V 4 B a、平板電極P 4 a、平板電極P 4 d a、および平板電極P 1 1を含んで形成された共振器RC 4と、ビアV 3 A, V 3 B、平板電極P 3、平板電極P 3 d、および平板電極P 1 2を含んで形成された共振器RC 3と、ビアV 5 A, V 5 B、平板電極P 5、平板電極P 5 d、および平板電極P 8を含んで形成された共振器RC 5とを含む。

[0105] このように、共振器RC 4が、共振器RC 2および共振器RC 3との間に配置されているフィルタ装置1 0 5 Aにおいても、接合部J 1 a, J 2の位置および接続電極C P aのY軸方向の幅を変更することにより、実施の形態1と同様に減衰極の減衰量および周波数帯域を調整することができる。これにより、変形例2として示す4段のLC並列共振器間の電磁界結合においても、調整能力を拡大することができ、所望の通過特性の実現可能性を高めることができる。

[0106] 図1 5は、変形例2が備える接続電極C P aの平面図である。図3に示す接続電極C PのY軸方向の幅は、接続電極C Pの全ての領域において均一の長さであった。上述のとおり、実施の形態1のフィルタ装置1 0 5ではキャパシタC xとの間の容量を変化させることにより、減衰極の減衰量および周波数を調整する。変形例2では、積層体を積層方向から平面視した場合に平板電極P 2 d a, P 4 d aと重なる接続電極C P aの領域R 1, R 2のY軸方向の幅を領域R 1, R 2以外の領域の幅よりも広くしている。

[0107] 図1 5では、積層体を平面視したときに平板電極P 1 d a, P 2 d a, P 4 d a, P 3, P 5および接続導体C P aを透過させている。図1 5を参照して、領域R 1のY軸方向における接続電極C P aの幅の長さは、幅W 2である。また、領域R 2のY軸方向における接続電極C P aの幅の長さは、幅W 3である。接続電極C P aにおいて、幅W 1および幅W 2以外の領域の幅の長さは、幅W 1である。

[0108] このように、変形例2では、接続電極C P aの幅の長さを変更することに

より、接続電極CPaと平板電極P2daおよびP4daとの間に形成されるキャパシタの容量を調整することが可能となり、減衰極の減衰量および周波数の調整をすることができる。また、キャパシタンスの調整に必要な領域のみ幅を広げることにより、接続電極CPaのコストが削減する。

[0109] なお、共振器RC1～RC5は、本開示の「第1LC並列共振器」～「第5LC並列共振器」にそれぞれ対応する。平板電極P1da, P2da, P3d, P4da, P5dは、本開示の「第1導体」～「第5導体」にそれぞれ対応する。ビアV1a, V2は、本開示の「第1ビア」、「第2ビア」にそれぞれ対応する。接続電極CPaは、本開示の「接続導体」に対応する。領域R1は、本開示の「第1領域」に対応する。幅W2は、本開示の「第1幅」に対応する。幅W1は、本開示の「第2幅」に対応する。

(変形例3)

実施の形態1では、接続電極CPには、ビアV1, V2の2つのビアが接続された構成について説明した。しかしながら、接続電極CPに接続されるビアの数は、2つに限られない。以下では、接続電極CPに3つのビアが接続された構成について説明する。

[0110] 図16は、変形例3を示す分解斜視図である。変形例3のフィルタ装置105Bでは、接続電極CPbに3つのビアV1b～V3bが接続されている。ビアV1bは、接合部J1bで平板電極P1bと接続する。ビアV2bは、接合部J2bで平板電極P3bと接続する。ビアV3bは、接合部J3bで平板電極P7と接続する。変形例3のフィルタ装置105Bは、図3のフィルタ装置105から、共振器RC4, RC5を除き、新たに共振器RC6, RC7を加えた構成である。平板電極P2dbと接続電極CPbとの間で、図2のキャパシタCxが形成される。さらに、変形例3では、平板電極P6dと接続電極CPbとの間においても図示しないキャパシタCyが形成される。これにより、接続電極CPbのY軸方向の幅を変更することにより、容量を変更することができるキャパシタが実施の形態1と比較して、1つ増加している。すなわち、減衰極の減衰量および周波数を調整するパラメータ

が1つ増加したこととなる。

[0111] また、変形例3では、インダクタL2およびインダクタL3に加えて、ビアV3bに対応する図示しないインダクタL4が形成される。

[0112] 変形例3のフィルタ装置105Bでは、キャパシタCxのみならずキャパシタCyの容量をも調整することができ、さらに、インダクタL2およびインダクタL3のみならずインダクタL4をも調整することができ、減衰極の減衰量および周波数をより細かく調整することができる。

[0113] 図3では、ビアV1、接続電極CP、ビアV2が図3に示す形状を保ったまま、Y軸方向にスライドするように、位置が変更される例について説明した。しかしながら、接合部J1、J2のいずれか一方のみの位置を変更してもよく、また、接合部J1、J2のY軸方向の位置をそれぞれ異なるように変更してもよい。

[0114] 図17は、変形例3の調整例を示す分解斜視図である。図17のフィルタ装置105BZは、図16のフィルタ装置105Bの接合部J1b、J3bが調整された一例である。図17の接合部J1b、J3bは、図16の接合部J1b、J3bよりも平板電極P1b、P7においてY軸の正方向側に位置している。これに伴い、ビアV1b、V2bはY軸の正方向側に位置しており、接続電極CPbは、V字状の形状を有している。

[0115] このように、本開示によるフィルタ装置105BZでは、接合部J1b～J3bの各々を別個に調整して、インダクタ、キャパシタを調整することで、減衰極の減衰量および周波数をより細かく調整することができる。

[0116] なお、平板電極P1db、P2db、P3dbは、本開示の「第1導体」～「第3導体」にそれぞれ対応する。平板電極P6d、P7dは、本開示の「第6導体」、「第7導体」にそれぞれ対応する。ビアV1b～V3bは、本開示の「第1ビア」～「第3ビア」にそれぞれ対応する。接続電極CPbは、本開示の「接続導体」に対応する。

[0117] 今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説

明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

符号の説明

[0118] 10 通信装置、12 アンテナ、20 高周波フロントエンド回路、22, 28 バンドパスフィルタ、24 増幅器、26 減衰器、30 ミキサ、32 局部発振器、40 コンバータ、50 RF回路、103, 103A, 104, 105, 105A, 105B, 105BZ フィルタ装置、Bt, Btt 下面、C1~C5, C12, C13, C14, C23, C34, C35, C45, Cx, Cy キャパシタ、CP, CPb, Cpf, CPt, CPU 接続電極、D1~D3 減衰極、GND 接地端子、J1, J2 接合部、L1~L4, L1A~L5A, L1B~L5B インダクタ、LY1 第1層、LY2 第2層、LY3 第3層、LY4 第4層、LY5 第5層、LY6 第6層、LY7 第7層、LY8 第8層、LY9 第9層、LY10 第10層、LY11 第11層、LY12 第12層、LY13 第13層、Ln1~Ln15 実線、N1, N1A~N1D, N2A~N2D, N3A~N3D, N4A, N4B, N5A, N5B 接続ノード、P1~P2, P1d~P4d 平板電極、R1, R2, V1 領域、RC1~RC7 共振器、T1 入力端子、T2 出力端子、V1, V2, V1A, V1B, V2A, V2B, V3A, V3B, V4A, V4B, V5A, V5B ビア、W1, W2, W3 幅。

請求の範囲

[請求項1]

フィルタ装置であって、
複数の誘電体層が積層された積層体と、
接地端子と、
前記積層体に形成され、互いに磁気結合する第1 LC並列共振器、
第2 LC並列共振器および第3 LC並列共振器とを備え、
前記第1 LC並列共振器、前記第2 LC並列共振器および前記第3 LC並列共振器の各々は、前記接地端子に接続されており、
前記第1 LC並列共振器は、第1 導体を含み、
前記第2 LC並列共振器は、第2 導体を含み、
前記第3 LC並列共振器は、第3 導体を含み、
前記フィルタ装置は、
前記第2 導体と異なる層に形成された接続導体と、
一方端が前記第1 導体に接続され、他方端が前記接続導体に接続された第1 ピアと、
一方端が前記第3 導体に接続され、他方端が前記接続導体に接続された第2 ピアとをさらに備え、
前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第2 導体の一部と重なる第1 領域を含む、フィルタ装置。

[請求項2]

積層方向において、前記第2 導体は、前記接地端子および前記接続導体の間に形成される、請求項1に記載のフィルタ装置。

[請求項3]

前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第2 導体と重ならない第2 領域をさらに含み、
前記第1 領域の第1 幅および前記第2 領域の第2 幅は、前記接続導体が形成される層の面内において、前記接続導体が前記第1 ピアから前記第2 ピアに向かって延伸する方向と直交する方向における幅であり、
前記第1 幅は前記第2 幅よりも広い、請求項1 または請求項2 に記

載のフィルタ装置。

[請求項4] 前記第1 LC並列共振器、前記第2 LC並列共振器および前記第3 LC並列共振器と互いに磁気結合する第4 LC並列共振器をさらに備える、請求項1～3のいずれか1項に記載のフィルタ装置。

[請求項5] 前記第4 LC並列共振器は、前記第1 LC並列共振器および前記第3 LC並列共振器の間に配置される、請求項4に記載のフィルタ装置。

[請求項6] 前記第1 LC並列共振器、前記第2 LC並列共振器、前記第3 LC並列共振器および前記第4 LC並列共振器と互いに磁気結合する第5 LC並列共振器をさらに備える、請求項4または請求項5に記載のフィルタ装置。

[請求項7] 前記第1 LC並列共振器、前記第2 LC並列共振器および前記第3 LC並列共振器と互いに磁気結合する第6 LC並列共振器および第7 LC並列共振器をさらに備え、

前記第6 LC並列共振器は、第6導体を含み、

前記第7 LC並列共振器は、第7導体を含み、

一方端が前記第7 LC並列共振器が含む前記第7導体に接続され、他方端が前記接続導体に接続された第3ビアをさらに備え、

前記接続導体は、前記積層体を積層方向から平面視した場合に、前記第6導体の一部と重なる第3領域を含む、請求項1～3のいずれか1項に記載のフィルタ装置。

[請求項8] フィルタ装置であって、

接地端子と、

各々が前記接地端子に接続され、互いに電氣的に接続された複数のLC並列共振器とを備え、

前記複数のLC並列共振器は、第1 LC並列共振器、第2 LC並列共振器および第3 LC並列共振器を含み、

前記複数のLC並列共振器の各々は、

直列接続された第1インダクタおよび第2インダクタと第1キャパシタとを含み、

前記第1インダクタおよび前記第1キャパシタの間の接続ノードにおいて前記接地端子と接続し、

前記フィルタ装置は、

前記第1LC並列共振器における前記第1インダクタおよび前記第2インダクタの間の接続ノードと前記第3LC並列共振器における前記第1インダクタおよび前記第2インダクタの間の接続ノードとの間に直列に接続された第3インダクタおよび第4インダクタと、


前記第2LC並列共振器における前記第1インダクタおよび前記第2インダクタの間の接続ノードと、前記第3インダクタおよび前記第4インダクタの間の接続ノードとの間に接続された第2キャパシタとをさらに備える、フィルタ装置。

[請求項9] 前記フィルタ装置は、特定の周波数帯域の信号を通過させるバンドパスフィルタとして機能する、請求項1～8のいずれか1項に記載のフィルタ装置。

[請求項10] 請求項1～9のいずれか1項に記載のフィルタ装置を備えた、高周波フロントエンド回路。


[図1]

FIG.1




[図3]

FIG.3




[図4]

FIG.4



[図5]

FIG.5



[図6]






FIG.6

FIG.7 103


[図8]

FIG.8




[図9]

FIG.9




[図10]

FIG.10




[図11]

FIG.11




[図12]

FIG.12




[図13]

FIG.13




[図14]

FIG.14




[図15]

FIG.15




[図16]

FIG.16



[図17]

FIG.17



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/034149

A. CLASSIFICATION OF SUBJECT MATTER**H01F 17/00**(2006.01)i; **H03H 7/12**(2006.01)i; **H01F 27/00**(2006.01)i

FI: H03H7/12; H01F17/00 C; H01F27/00 S

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01F17/00; H03H7/12; H01F27/00

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
 Published unexamined utility model applications of Japan 1971-2021
 Registered utility model specifications of Japan 1996-2021
 Published registered utility model applications of Japan 1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2019-103108 A (MURATA MANUFACTURING CO., LTD.) 24 June 2019 (2019-06-24) paragraphs [0010]-[0038], [0040], [0046], [0050], [0060]-[0080], [0085], fig. 1, 3, 6, 8, 9, 11	1-2, 4-6, 8-9
Y		10
A		3, 7
Y	JP 2012-60440 A (TDK CORP.) 22 March 2012 (2012-03-22) paragraphs [0002], [0061]-[0064], fig. 22, 23	10
A	WO 2012/077498 A1 (MURATA MANUFACTURING CO., LTD.) 14 June 2012 (2012-06-14) paragraphs [0057]-[0076], fig. 8-17	1-10
A	WO 2018/092442 A1 (MURATA MANUFACTURING CO., LTD.) 24 May 2018 (2018-05-24) paragraphs [0014]-[0061], fig. 1-11	1-10

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

24 November 2021

Date of mailing of the international search report

07 December 2021

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
 Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2021/034149

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2019-103108	A	24 June 2019	US 2019/0181826 A1 paragraphs [0021]-[0049], [0051], [0057], [0061], [0071]- [0091], [0096], fig. 1, 3, 6, 8, 9, 11 CN 110048686 A TW 201929428 A	
JP	2012-60440	A	22 March 2012	US 2012/0313730 A1 paragraphs [0003], [0087]- [0090], fig. 22-23 CN 102986137 A	
WO	2012/077498	A1	14 June 2012	US 2013/0229241 A1 paragraphs [0078]-[0102], fig. 8-17	
WO	2018/092442	A1	24 May 2018	US 2019/0260343 A1 paragraphs [0025]-[0073], fig. 1-11 CN 109952705 A TW 201820781 A	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01F 17/00(2006.01)i; H03H 7/12(2006.01)i; H01F 27/00(2006.01)i FI: H03H7/12; H01F17/00 C; H01F27/00 S										
B. 調査を行った分野										
調査を行った最小限資料（国際特許分類（IPC）） H01F17/00; H03H7/12; H01F27/00										
最小限資料以外の資料で調査を行った分野に含まれるもの <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922-1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971-2021年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996-2021年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994-2021年</td> </tr> </table>			日本国実用新案公報	1922-1996年	日本国公開実用新案公報	1971-2021年	日本国実用新案登録公報	1996-2021年	日本国登録実用新案公報	1994-2021年
日本国実用新案公報	1922-1996年									
日本国公開実用新案公報	1971-2021年									
日本国実用新案登録公報	1996-2021年									
日本国登録実用新案公報	1994-2021年									
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）										
C. 関連すると認められる文献										
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号								
X	JP 2019-103108 A（株式会社村田製作所） 24.06.2019（2019-06-24） 段落[0010]-[0038], [0040], [0046], [0050], [0060]-[0080], [0085], 図1, 3, 6, 8-9, 11	1-2, 4-6, 8-9								
Y		10								
A		3, 7								
Y	JP 2012-60440 A（TDK株式会社） 22.03.2012（2012-03-22） 段落[0002], [0061]-[0064], 図22-23	10								
A	WO 2012/077498 A1（株式会社村田製作所） 14.06.2012（2012-06-14） 段落[0057]-[0076], 図8-17	1-10								
A	WO 2018/092442 A1（株式会社村田製作所） 24.05.2018（2018-05-24） 段落[0014]-[0061], 図1-11	1-10								
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。										
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献										
国際調査を完了した日 24.11.2021		国際調査報告の発送日 07.12.2021								
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 志津木 康 5W 1787 電話番号 03-3581-1101 内線 3576								

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/034149

引用文献			公表日	パテントファミリー文献	公表日
JP	2019-103108	A	24.06.2019	US 2019/0181826 A1 段落[0021]-[0049], [0051], [0057], [0061], [0071]-[0091], [0096], 図1, 3, 6, 8- 9, 11 CN 110048686 A TW 201929428 A	
JP	2012-60440	A	22.03.2012	US 2012/0313730 A1 段落[0003], [0087]-[0090], 図22-23 CN 102986137 A	
WO	2012/077498	A1	14.06.2012	US 2013/0229241 A1 段落[0078]-[0102], 図8-17	
WO	2018/092442	A1	24.05.2018	US 2019/0260343 A1 段落[0025]-[0073], 図1-11 CN 109952705 A TW 201820781 A	