




【特許請求の範囲】**【請求項 1】**

アンテナに接続されるアンテナ端子と、
前記アンテナから前記アンテナ端子に与えられる交流信号を整流及び平滑化して第 1 の電源ラインに直流電圧を得る第 1 の電源回路と、
外部から電源が入力される電源端子及びグランド端子と、
前記電源端子と前記第 1 の電源ラインとの間に配置された第 1 の MOS トランジスタ、及び前記第 1 の MOS トランジスタのゲート端子電圧を制御する電圧制御回路から成る第 2 の電源回路と、
前記第 1 の MOS トランジスタの基板電圧を制御する基板電位制御回路と、を備え、
前記第 1 電源回路で生成する電圧を電源に用いるときには前記第 1 の MOS トランジスタが遮断されることで前記電源端子と前記第 1 の電源ラインとを分離し、
外部端子からの電源を用いる場合には前記電圧制御回路が前記第 1 の MOS トランジスタを制御して前記電源端子及び前記グランド端子から供給される電圧を所定の電圧に抑制し、前記第 1 の電源ラインに出力する、半導体集積回路。

10

【請求項 2】

前記第 1 電源回路で生成する電圧を電源に用いるとき前記第 1 の MOS トランジスタの基板電圧とゲート電圧を導通させ、外部端子からの電源を用いる場合には非導通とする第 2 の MOS トランジスタを更に有する、請求項 1 記載の半導体集積回路。

20

【請求項 3】

前記基板電位制御回路は、前記第 1 の MOS トランジスタの遮断状態において前記第 1 の電源ラインの電圧を前記基板電圧として出力し、前記第 1 の MOS トランジスタの非遮断状態において前記第 1 の電源端子の電圧を前記基板電圧として出力する、請求項 2 記載の半導体集積回路。

【請求項 4】

前記基板電位制御回路は、前記基板電圧の出力端子と前記電源端子との間に配置された第 3 の MOS トランジスタと、前記基板電圧の出力端子と前記第 1 の電源ラインとの間に配置された第 4 の MOS トランジスタと、前記第 3 MOS トランジスタ及び第 4 MOS トランジスタのゲート端子電圧を制御するゲート電圧制御回路とを有し、

前記ゲート電圧制御回路は、前記電源端子の電位が前記第 1 の電源ラインの電位よりも高いときには前記第 3 の MOS トランジスタをオン状態とし、前記電源端子の電位が前記第 1 の電源ラインの電位よりも低いときには前記第 4 の MOS トランジスタをオン状態として、前記第 1 の MOS トランジスタの基板電圧を前記第 1 の MOS トランジスタのソース端子の電位と同電位にする、請求項 3 記載の半導体集積回路。

30

【請求項 5】

前記第 3 MOS トランジスタ及び第 4 MOS トランジスタは、夫々の基板が前記基板電圧の出力端子と同電位にされる P チャンネル型 MOS トランジスタであり、

前記ゲート電圧制御回路は、前記第 3 MOS トランジスタのゲートを前記第 1 の電源ラインに接続する配線と、前記第 4 MOS トランジスタのゲートを前記電源端子に接続する配線とから成る、請求項 4 記載の半導体集積回路。

40

【請求項 6】

前記電源端子と前記グランド端子の間にプルダウン回路を有し、

前記検出回路が前記交流信号に基づく電源の形成を検出することに基づいて、前記プルダウン回路は電源端子とグランド端子の間の抵抗値を小さくする、請求項 1 記載の半導体集積回路。

【請求項 7】

前記検出回路は、第 1 の MOS トランジスタの基板端子に入力される電圧を電源電圧として動作する、請求項 1 記載の半導体集積回路。

【請求項 8】

前記第 1 の電源ラインに供給される電圧を電源電圧として動作される内部回路を有する

50

、請求項 1 記載の半導体集積回路。

【請求項 9】

アンテナを構成するコイルと、
接続端子を構成する複数の金属端子と、
請求項 1 記載の半導体集積回路と、を有し、
前記半導体集積回路のアンテナ端子が前記コイルに接続され、
前記半導体集積回路の電源端子及びグランド端子が所定の金属端子に接続された、IC
カード。

【請求項 10】

アンテナからアンテナ端子に与えられる交流信号を整流及び平滑化して第 1 の電源ラインに直流電圧を得る第 1 の電源回路と、

外部から電源が入力される電源端子と前記第 1 の電源ラインとの間に配置された第 1 の MOS トランジスタのゲート端子電圧を制御する電圧制御回路を有する第 2 の電源回路と、

前記第 1 の MOS トランジスタのソース電圧を基板電圧として形成する基板電位制御回路と、

前記第 1 電源回路で生成する電圧を電源に用いるとき前記第 1 の MOS トランジスタの基板電圧とゲート電圧を導通させ、外部端子からの電源を用いる場合には非導通とする第 2 の MOS トランジスタと、を有する半導体集積回路。

【請求項 11】

前記基板電位制御回路は、前記第 1 の MOS トランジスタの遮断状態において前記第 1 の電源ラインの電圧を前記基板電圧として出力し、前記第 1 の MOS トランジスタの非遮断状態において前記第 1 の電源端子の電圧を前記基板電圧として出力する、請求項 10 記載の半導体集積回路。

【請求項 12】

前記基板電位制御回路は、前記基板電圧の出力端子と前記電源端子との間に配置された第 3 の MOS トランジスタと、前記基板電圧の出力端子と前記第 1 の電源ラインとの間に配置された第 4 の MOS トランジスタと、前記第 3 MOS トランジスタ及び第 4 MOS トランジスタのゲート端子電圧を制御するゲート電圧制御回路とを有し、

前記ゲート電圧制御回路は、前記電源端子の電位が前記第 1 の電源ラインの電位よりも高いときには前記第 3 の MOS トランジスタをオン状態とし、前記電源端子の電位が前記第 1 の電源ラインの電位よりも低いときには前記第 4 の MOS トランジスタをオン状態として、前記第 1 の MOS トランジスタの基板電圧を前記第 1 の MOS トランジスタのソース端子の電位と同電位にする、請求項 11 記載の半導体集積回路。

【請求項 13】

前記第 3 MOS トランジスタ及び第 4 MOS トランジスタは、夫々の基板が前記基板電圧の出力端子と同電位にされる P チャンネル型 MOS トランジスタであり、

前記ゲート電圧制御回路は、前記第 3 MOS トランジスタのゲートを前記第 1 の電源ラインに接続する配線と、前記第 4 MOS トランジスタのゲートを前記電源端子に接続する配線とから成る、請求項 12 記載の半導体集積回路。

【請求項 14】

アンテナを構成するコイルと、
接続端子を構成する複数の金属端子と、
請求項 10 記載の半導体集積回路と、を有し、
前記半導体集積回路のアンテナ端子が前記コイルに接続され、
前記半導体集積回路の電源端子及びグランド端子が所定の金属端子に接続された、IC
カード。

【発明の詳細な説明】

【技術分野】

【0001】

10

20

30

40

50

本発明は、ＩＣカードに搭載される半導体集積回路等に適用して好適な電源制御技術に係り、特に、ＩＣカードに具備されたアンテナで受けた電磁波から生成した電源電圧とＩＣカードに具備された接触端子を介して外部から供給された電源電圧とを選択して動作する半導体集積回路及びそれを用いたＩＣカードに関する。

【背景技術】

【０００２】

カードの内部にＣＰＵやメモリ等の機能を有した半導体集積回路を備え、この半導体集積回路との接触端子をカード表面上に備えた接触型ＩＣカードが、金融等の分野で普及しつつある。

【０００３】

この接触型ＩＣカードは、ＣＰＵ等によってメモリへの書込み・消去、および読出しが管理される共に、暗号処理機能等を有することで、接触型ＩＣカードの高セキュリティ性能が実現されている。このような機能を実現するＣＰＵ等では、昨今の半導体プロセスの微細化により素子耐圧が低下しており、ＣＰＵに供給される電源電圧はその素子耐圧を超えないレベルに抑制されている。そのため、ＣＰＵ等には電源電圧端子からの電圧レベルを抑制するレギュレータ回路を介して、電源電圧が供給されることが一般的である。

【０００４】

一方、バッテリー等の電源を持たず、アンテナで受けた電磁波から内部回路が動作するための電源電圧を生成して動作する非接触型ＩＣカードが交通等の分野で盛んに使われるようになってきた。非接触型ＩＣカードは、リーダ・ライタ（質問器）から電磁波を変調して送られるデータを受信し、受信したデータを信号処理して得られたデータに応じて、アンテナ端子間の負荷を変動することでアンテナで受信している電磁波を変調し、データをリーダ・ライタ（質問器）に送信する。

【０００５】

接触型ＩＣカードと同様に、非接触型ＩＣカードにおいても、上記のような機能を実現するためにＣＰＵやメモリ等が搭載されるため、ＣＰＵ等には、その構成素子の素子耐圧を超えないように抑制された電源電圧が供給される。

【０００６】

以上のような、接触型ＩＣカードと非接触型ＩＣカードとの機能を兼用できるデュアルウェイＩＣカードでは、ＩＣカードの動作状態に応じて、接触端子として設けられる電源電圧端子からレギュレータ回路を介して供給される電源電圧とアンテナで受けた電磁波から生成した電源電圧とが、選択的に内部に搭載されるＣＰＵ等の内部回路に供給される。

【０００７】

このように、複数の電源入力手段を有し、供給された電源を切替えて使用する場合に発生し得る入力電圧源の短絡や、非接触動作時における金属の接触等が引き起こす電源端子とグランド端子の短絡を防止するためには、選択した電源以外の電源入力を分離する必要がある。

【０００８】

そこで、電源電圧端子と内部電源ラインとの間に電源スイッチ回路を備え、アンテナで受けた電磁波から生成した電源で動作する場合は、電源電圧端子からの入力を遮断する技術がある（特許文献１参照）。

【０００９】

また、特許文献１に記載の電源スイッチ回路をＰＭＯＳトランジスタで構成した場合には、ＰＭＯＳトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードを通して、電源電圧端子と内部電源ラインの間に電流経路が生成されるため、内部電源ラインを電源電圧端子から完全に遮断することができなかった。

【００１０】

そこで、電源スイッチ回路を２つの直列接続されたＰＭＯＳトランジスタで構成することで、寄生ダイオードによる電流経路を生成することなく、内部電源ラインを電源電圧端子から完全に遮断する技術がある（特許文献２参照）。

10

20

30

40

50

【 0 0 1 1 】

【特許文献 1】特開 2 0 0 0 - 1 1 3 1 4 8 号公報

【特許文献 2】特開 2 0 0 4 - 7 8 8 9 8 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 2 】

特許文献 1 に示されるように、電源スイッチ回路を N M O S トランジスタで構成した場合、電源電圧端子から供給される電源電圧が低くなると、N M O S トランジスタが十分にオンするゲート電圧が生成されるまでに長い時間を必要とし、その間、内部電源ラインには十分な電圧が供給されないため、動作モードの判定等の処理を行うことも困難となり、チップが動作を開始するまでの時間が必要であった。

10

【 0 0 1 3 】

更には、電源電圧端子から供給される電源電圧が低い場合においても電源スイッチ回路の電圧ロスを小さくするためには、N M O S トランジスタのトランジスタサイズの拡張や、N M O S トランジスタのゲート端子に十分に大きな電圧を供給するなどして、N M O S トランジスタのオン抵抗を小さくしなければならない。特に、電源電圧端子から供給される電源電圧が低く、内部回路の消費電力が大きい場合には、その影響が大きくなるため、チップ面積や消費電流の増大を抑制することは困難であった。

【 0 0 1 4 】

一方、特許文献 2 に示されるように、電源スイッチ回路を P M O S トランジスタで構成した場合、電源電圧端子から供給される電源電圧が低くなると、電源スイッチを構成する P M O S トランジスタのゲート・ソース間電圧も小さくなるため、電源スイッチによる電圧ロスが大幅に増大する。そのため、電源スイッチを構成する P M O S トランジスタのオン抵抗を低減するためには、トランジスタサイズを大きくする必要がある。

20

【 0 0 1 5 】

更には、特許文献 2 に示される電源スイッチ回路は、電源スイッチ回路を構成する P M O S トランジスタのドレイン端子及びソース端子と、基板端子の間に形成される寄生ダイオードによる電流経路をも遮断するために、大きなトランジスタサイズを必要とする P M O S トランジスタが 2 つ使用する必要がある。そのため、電源電圧端子から供給される電源電圧が低い電圧の場合における電源スイッチ回路による電圧ロスを低減するためには、P M O S トランジスタのサイズを大幅に拡張することが必要であり、チップ面積の増大を抑制することは困難であった。

30

【 0 0 1 6 】

本発明の目的は、チップ面積を大幅に増大させることなく、非接触動作時において電源電圧端子と内部回路とを分離する機能を実現すると共に、接触動作時に電源電圧端子から供給される電圧を損失させることなく内部回路に供給することが可能な回路技術を提供することにある。

【 0 0 1 7 】

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

40

【課題を解決するための手段】

【 0 0 1 8 】

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【 0 0 1 9 】

すなわち、アンテナからアンテナ端子に与えられる交流信号を整流及び平滑化して第 1 の電源ラインに直流電圧を得る第 1 の電源回路と、外部から電源が入力される電源端子と前記第 1 の電源ラインとの間に配置された第 1 の M O S トランジスタゲート端子電圧を制御する電圧制御回路を有する第 2 の電源回路と、前記第 1 の M O S トランジスタの基板電圧を制御する基板電位制御回路とを有し、前記第 1 電源回路で生成する電圧を電源に用い

50

るときは例えば第1のMOSトランジスタの基板電圧とゲート電圧をそのソース電圧に等しくして前記第1のMOSトランジスタを遮断することで前記電源端子と前記第1の電源ラインとを分離する。外部端子からの電源を用いる場合には前記第1のMOSトランジスタの相互コンダクタンス制御によって前記電源端子からの電圧を所定の電圧に抑制して前記第1の電源ラインに出力する。

【発明の効果】

【0020】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

【0021】

すなわち、電源用の外部端子と内部の電源ラインとの間に電源スイッチ回路を形成する大きなトランジスタを追加することなく、非接触動作時に電源電圧端子と内部電源ラインとを分離することが可能なる。

【発明を実施するための最良の形態】

【0022】

1. 実施の形態の概要

先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

【0023】

〔1〕本発明に係る半導体集積回路は、アンテナに接続されるアンテナ端子と、前記アンテナから前記アンテナ端子に与えられる交流信号を整流及び平滑化して第1の電源ラインに直流電圧を得る第1の電源回路(U3)と、外部から電源が入力される電源端子(VDD)及びグランド端子(VSS)と、前記電源端子と前記第1の電源ラインとの間に配置された第1のMOSトランジスタ(M1)、及び前記第1のMOSトランジスタのゲート端子電圧を制御する電圧制御回路(B2)から成る第2の電源回路と、前記第1のMOSトランジスタの基板電圧を制御する基板電位制御回路(B1)と、を備える。前記第1電源回路で生成する電圧を電源に用いるときには前記第1のMOSトランジスタが遮断されることで前記電源端子と前記第1の電源ラインとを分離し、外部端子からの電源を用いる場合には前記電源制御回路が前記第1のMOSトランジスタを制御して前記電源端子及び前記グランド端子から供給される電圧を所定の電圧に抑制し、前記第1の電源ラインに出力する。

【0024】

〔2〕項1の半導体集積回路は更に、前記第1電源回路で生成する電圧を電源に用いるとき前記第1のMOSトランジスタの基板電圧とゲート電圧を導通させ、外部端子からの電源を用いる場合には非導通とする第2のMOSトランジスタ(M2)を有する。

【0025】

〔3〕項2の半導体集積回路において、前記基板電位制御回路は、前記第1のMOSトランジスタの遮断状態において前記第1の電源ラインの電圧を前記基板電圧として出力し、前記第1のMOSトランジスタの非遮断状態において前記第1の電源端子の電圧を前記基板電圧として出力する。

【0026】

〔4〕項3の半導体集積回路において、前記基板電位制御回路は、前記基板電圧の出力端子と前記電源端子との間に配置された第3のMOSトランジスタ(M3)と、前記基板電圧の出力端子と前記第1の電源ラインとの間に配置された第4のMOSトランジスタ(M4)と、前記第3MOSトランジスタ及び第4MOSトランジスタのゲート端子電圧を制御するゲート電圧制御回路(B4)とを有する。前記ゲート電圧制御回路は、前記電源端子の電位が前記第1の電源ラインの電位よりも高いときには前記第3のMOSトランジスタをオン状態とし、前記電源端子の電位が前記第1の電源ラインの電位よりも低いときには前記第4のMOSトランジスタをオン状態として、前記第1のMOSトランジスタの

10

20

30

40

50

基板電圧を前記第１のＭＯＳトランジスタのソース端子の電位と同電位にする。

【００２７】

〔５〕項４の半導体集積回路において、前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタは、夫々の基板が前記基板電圧の出力端子と同電位にされるＰチャンネル型ＭＯＳトランジスタである。前記ゲート電圧制御回路は、前記第３ＭＯＳトランジスタのゲートを前記第１の電源ラインに接続する配線と、前記第４ＭＯＳトランジスタのゲートを前記電源端子に接続する配線とから成る。

【００２８】

〔６〕項１の半導体集積回路において、前記電源端子と前記グランド端子の間にプルダウン回路（Ｂ５）を有する。前記検出回路が前記交流信号に基づく電源の形成を検出することに基づいて、前記プルダウン回路は電源端子とグランド端子の間の抵抗値を小さくする。

10

【００２９】

〔７〕項１の半導体集積回路において、前記検出回路は、第１のＭＯＳトランジスタの基板端子に入力される電圧（ＶＤＤＨ）を電源電圧として動作する。

【００３０】

〔８〕項１の半導体集積回路において、前記第１の電源ラインに供給される電圧を電源電圧として動作される内部回路（Ｕ６）を有する。

【００３１】

〔９〕本発明に係るＩＣカードは、アンテナを構成するコイルと、接続端子を構成する複数の金属端子と、

20

項１の半導体集積回路とを有し、前記半導体集積回路のアンテナ端子が前記コイルに接続され、前記半導体集積回路の電源端子及びグランド端子が所定の金属端子に接続される。

【００３２】

〔１０〕本発明の別の観点による半導体集積回路は、アンテナからアンテナ端子に与えられる交流信号を整流及び平滑化して第１の電源ライン（ＶＤＤＡ）に直流電圧を得る第１の電源回路（Ｕ３）と、外部から電源が入力される電源端子（ＶＤＤ）と前記第１の電源ラインとの間に配置された第１のＭＯＳトランジスタ（Ｍ１）のゲート端子電圧を制御する電圧制御回路（Ｂ２）を有する第２の電源回路と、前記第１のＭＯＳトランジスタのソース電圧を基板電圧として形成する基板電位制御回路（Ｂ１）と、前記第１電源回路で生成する電圧を電源に用いるとき前記第１のＭＯＳトランジスタの基板電圧とゲート電圧を導通させ、外部端子からの電源を用いる場合には非導通とする第２のＭＯＳトランジスタと、を有する。

30

【００３３】

〔１１〕項１０の半導体集積回路において、前記基板電位制御回路は、前記第１のＭＯＳトランジスタの遮断状態において前記第１の電源ラインの電圧を前記基板電圧として出力し、前記第１のＭＯＳトランジスタの非遮断状態において前記第１の電源端子の電圧を前記基板電圧として出力する。

【００３４】

40

〔１２〕項１１の半導体集積回路において、前記基板電位制御回路は、前記基板電圧の出力端子と前記電源端子との間に配置された第３のＭＯＳトランジスタと、前記基板電圧の出力端子と前記第１の電源ラインとの間に配置された第４のＭＯＳトランジスタと、前記第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタのゲート端子電圧を制御するゲート電圧制御回路とを有する。前記ゲート電圧制御回路は、前記電源端子の電位が前記第１の電源ラインの電位よりも高いときには前記第３のＭＯＳトランジスタをオン状態とし、前記電源端子の電位が前記第１の電源ラインの電位よりも低いときには前記第４のＭＯＳトランジスタをオン状態として、前記第１のＭＯＳトランジスタの基板電圧を前記第１のＭＯＳトランジスタのソース端子の電位と同電位にする。

【００３５】

50

〔 1 3 〕 項 1 2 の半導体集積回路において、前記第 3 M O S トランジスタ及び第 4 M O S トランジスタは、夫々の基板が前記基板電圧の出力端子と同電位にされる P チャンネル型 M O S トランジスタである。前記ゲート電圧制御回路は、前記第 3 M O S トランジスタのゲートを前記第 1 の電源ラインに接続する配線と、前記第 4 M O S トランジスタのゲートを前記電源端子に接続する配線とから成る。

【 0 0 3 6 】

〔 1 4 〕 本発明に係る I C カードは、アンテナを構成するコイルと、接続端子を構成する複数の金属端子と、項 1 0 の半導体集積回路と、を有し、前記半導体集積回路のアンテナ端子が前記コイルに接続され、前記半導体集積回路の電源端子及びグランド端子が所定の金属端子に接続される。

10

【 0 0 3 7 】

2 . 実施の形態の詳細

実施の形態について更に詳述する。

【 0 0 3 8 】

《 実施の形態 1 》

図 1 は、本発明の半導体集積回路及び I C カードの第 1 の実施の形態を示す基本構成のブロック図である。

【 0 0 3 9 】

図 1 において、U 1 は I C カード、U 2 は I C カード U 1 に搭載される半導体集積回路、L 1 は I C カード U 1 に搭載されるアンテナである。アンテナ L 1 と並列に接続された容量 C A は、共振回路を構成する。この共振容量 C A は、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。半導体集積回路 U 2 は、非接触動作電源回路 U 3 、電源電圧端子入力制御回路 U 4 、接触 / 非接触判定回路 U 5 、内部回路 U 6 を有し、アンテナ L 1 を接続するためのアンテナ端子 L A 及び L B 、外部接触端子 U 1 2 に接続される電源電圧端子 V D D 、グランド端子 V S S 及び信号入出力端子 P I O を有している。

20

【 0 0 4 0 】

図 2 に、I C カード U 1 の構造を示す。I C カード U 1 は、樹脂モールドされたプリント基板 U 1 3 によってカードの形態を成す。外部のリーダ・ライタ U 1 7 からの電磁波を受けるアンテナ L 1 は、プリント基板 U 1 3 の配線により形成される渦巻き状のコイル U 1 4 によって構成される。外部との接触端子 U 1 2 は I C カード U 1 の表面上に分離して形成された複数の金属端子 U 1 6 によって構成される。1 個の I C チップ U 1 5 で構成された半導体集積回路 U 2 には、I C チップ U 1 5 にアンテナとなるコイル U 1 4 と金属端子 U 1 6 と接続される。リーダ・ライタ U 1 7 からの電磁波を受けたアンテナ L 1 は、アンテナ端子 L A 及び L B に高周波の交流信号を出力する。交流信号は、部分的に情報信号（データ）によって変調されている。

30

【 0 0 4 1 】

また、特に限定はされないが、半導体集積回路 U 2 は、公知の半導体集積回路の製造技術によって、単結晶シリコン等のような 1 個の半導体基板上に形成される。

【 0 0 4 2 】

図 1 において、非接触動作電源回路 U 3 は、整流回路、平滑容量から構成される。勿論、電源回路 U 3 が出力する電圧が所定の電圧レベルを超えないように制御するレギュレータ機能を設けても良い。

40

【 0 0 4 3 】

非接触動作電源回路 U 3 の出力電圧、及び、電源端子 V D D から電源電圧入力制御回路 U 4 を介して供給される電源電圧は内部電源ライン V D D A に供給され、内部回路 U 6 の電源電圧として利用される。

【 0 0 4 4 】

接触 / 非接触の判定回路 U 5 は、電源の供給元を検出することで、接触端子 U 1 2 を使用して動作する状態（接触モード）であるか、アンテナ L 1 を使用して動作する状態（非

50

接触モード)であるかを判定し、判定信号S2を出力する。ここで、接触/非接触の判定回路U5には、アンテナL1から電力が供給されていない場合に接触モードであると判定する回路を使用しても良いし、接触端子U12から電力が供給されている場合に接触モードであると判定する回路を使用しても良い。

【0045】

電源電圧入力制御回路U4は接触/非接触の判定回路U5の出力信号S2によってその動作状態が制御されるものであり、接触モードでの動作時には、電源電圧端子VDDに入力された電源電圧を所定の電圧値に抑制して内部電源ラインVDDAに供給する、所謂レギュレータ回路として動作し、非接触モードでの動作時には、電源電圧端子VDDと内部電源ラインVDDAとを分離する。

10

【0046】

内部回路U6は、受信回路U7、送信回路U8、制御回路U9、メモリU10、I/O回路U11から構成される。受信回路U7は、ICカードに備えられるアンテナL1によって受信された交流信号に重畳された情報信号を復調してデジタルの情報信号として制御回路U9に供給する。送信回路U8は、制御回路U9から出力されるデジタル信号の情報信号を受け、アンテナL1が受信している交流信号を同情報信号によって変調する。リーダ・ライタU17は、アンテナL1からの電磁波の反射が上記変調によって変化することを受けて、制御回路U9からの情報信号を受信する。メモリU10は、制御回路U7との間で復調された情報データや送信データの記録などに利用される。

【0047】

20

更に、制御回路U9は、I/O回路U11及び信号入出力端子PIOを介して外部装置と信号のやりとりを行うこともできる。信号入出力端子PIOを介して信号のやり取りを行うとき、内部回路U6は、電源電圧端子VDD及びグランド端子VSSから供給される電源電圧を利用して動作する。

【0048】

図3は、実施の形態1の半導体集積回路に搭載される電源電圧入力制御回路U4の基本構成図である。ここでは、説明を明確にするために、電源電圧入力制御回路U4の周辺回路に関わる非接触用電源回路U3、接触/非接触判定回路U5、接触端子U12を構成する電源電圧端子VDD及びグランド端子VSSが記載している。

【0049】

30

図3において、Pチャンネル型MOSトランジスタ(以下単にPMOSトランジスタとも記す)M1は電源電圧端子VDDと内部電源ラインVDDAとの間に接続され、PMOSトランジスタM1の基板電圧には基板電位制御回路B1の出力電圧が供給される電圧ラインVDDHが接続され、PMOSトランジスタM1のゲート端子には電圧制御回路B2とプルアップ回路B3によって生成される制御信号S1が入力される。

【0050】

電圧制御回路B2は、次の回路により構成される。内部電源ラインVDDAとグランド端子VSSの間に、分圧抵抗R1及び分圧抵抗R2が設けられる。これら分圧抵抗R1とR2の接続点に得られる分圧電圧は、演算増幅回路A1の非反転入力(+)に供給される。この演算増幅回路A1の反転入力(-)とグランド端子VSSの間には基準電圧源V1が接続される。また、電圧制御回路B2は、接触/非接触判定回路U5が出力する判定信号S2によって、動作/非動作が制御されるものであり、例えば信号S2のハイレベルによって指示される接触モードでの動作時には動作が許可され、信号S2のローレベルによって指示される非接触モードでの動作時には停止する。電圧制御回路B2の動作電源はVDDまたはVDDHとされる。また、電圧制御回路B2の動作電源は、信号S2がハイレベルのとき図示を省略するパワースイッチを介して電圧制御回路B2に電源VDDまたはVDDHが供給される形態を取ってもよい。

40

【0051】

以上の構成により、電圧制御回路B2は、接触モードでの動作時にのみ、分圧抵抗R1とR2の接続点に得られる分圧電圧と基準電圧源V1の出力電圧との差分に比例した電圧

50

を生成し、この電圧を制御信号 S 1 として出力する。信号 S 1 を受ける P M O S トランジスタ M 1 は抵抗 R 1 , R 2 による分圧電圧が基準電圧 V 1 に等しくなるようにその相互コンダクタンスが制御されて、レギュレータとしての動作が行われる。

【 0 0 5 2 】

プルアップ回路 B 3 は、P M O S トランジスタ M 2 によって構成され、接触 / 非接触の判定回路 U 5 が出力する判定信号 S 2 によってオン / オフが制御されるものであり、信号 S 2 のハイレベルによる接触モードでの動作時には P M O S トランジスタ M 2 はオフし、信号 S 2 のローレベルによる非接触モードでの動作時には P M O S トランジスタ M 2 はオンする。P M O S トランジスタ M 2 のオン状態により P M O S トランジスタ M 1 はオフ状態にされる。

10

【 0 0 5 3 】

基板電位制御回路 B 1 は、入力端子 T 1 には電源電圧端子 V D D が接続され、入力端子 T 2 には内部電源ライン V D D A が接続され、出力端子 T 3 には電圧ライン V D D H が接続される。

【 0 0 5 4 】

図 4 には、実施の形態 1 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 を構成する基板電位制御回路 B 1 の入出力特性の一例を示す。ここでは、説明を簡略化するため、電源ライン V D D A の電圧が一定として、電源電圧端子 V D D の電圧が変化した場合における電圧ライン V D D H の電圧変化を示してある。

【 0 0 5 5 】

20

図 4 に示されるように、基板電位制御回路 B 1 は、入力端子 T 1 に接続される電源電圧端子 V D D の電圧レベルと入力端子 T 2 に接続される電源ライン V D D A を比較し、電圧レベルの高い電圧信号を電圧ライン V D D H に出力する機能を有する回路である。

【 0 0 5 6 】

これにより、基板電位制御回路 B 1 は、P M O S トランジスタ M 1 がオン状態にされる接触モードにおいて、P M O S トランジスタ M 1 の基板端子にソース端子と同レベルの電圧を供給することになる。P M O S トランジスタ M 1 の基板端子とソース端子との間に形成される寄生ダイオードの両端が電位的に等しくされると共に、P M O S トランジスタ M 1 の基板端子とドレイン端子との間に形成される寄生ダイオードには常に逆バイアスが印加されるため、電源電圧端子 V D D と内部電源ライン V D D A の間に電流経路が形成されず、内部電源ライン V D D A を電源電圧端子 V D D から完全に遮断することができる。

30

【 0 0 5 7 】

ここで前記判定回路 U 5 の判定機能について補足する。無電源状態では電源電圧入力制御回路 U 4 及び判定回路 U 5 の内部ノードはローレベルに収束され、信号 S 1 , S 2 、内部電圧 V D D H 、 V D D A は、ともにローレベルにされている。例えば、判定回路 U 5 は、V D D A がローレベルのとき、V D D のハイレベルを一旦検出する事により S 2 をハイレベルに反転してこの状態を維持し、V D D がローレベルのとき、V D D A のハイレベルを一旦検出する事により S 2 をローレベルに維持する。また、判定回路 U 5 は、アンテナ端子から電力が供給されていることが検出できない場合には、S 2 をハイレベルに反転してこの状態を維持し、アンテナ端子から電力が供給されていることを検出することにより S 2 をローレベルに維持する形態を取っても良い。いずれの場合においても、判定回路 U 5 の動作電源は V D D H とすることで、判定回路 U 5 には電源が供給され、安定した判定動作を行うことが可能である。

40

【 0 0 5 8 】

図 3 で示した回路構成において、接触端子 U 1 2 を使用して動作する状態（接触モード）における各部の動作は以下の通りとなる。

【 0 0 5 9 】

接触端子 U 1 2 を構成する電源電圧端子 V D D とグランド端子 V S S の間に電圧が印加され、アンテナ L 1 には外部からの電磁波が供給されない場合、接触 / 非接触判定回路 U 5 は接触モードであると判定し、判定信号 S 2 をハイレベルにして出力する。

50

【 0 0 6 0 】

この判定信号 S 2 はプルアップ回路 B 3 と電圧制御回路 B 2 に入力され、プルアップ回路 B 3 を構成する P M O S トランジスタ M 2 がオフすると共に、電圧制御回路 B 2 が動作するように制御されるため、P M O S トランジスタ M 1 のゲート端子には電圧制御回路 B 2 によって生成される制御信号 S 1 が供給される。

【 0 0 6 1 】

以上の動作により、接触モードでの動作時には、P M O S トランジスタ M 2 と電圧制御回路 B 2 とが、内部電源ライン V D D A の電圧を所定の電圧値に抑制するレギュレータ回路として動作する。このとき、内部電源ライン V D D A の電位は電源電圧端子 V D D の電位より低くなることから、P M O S トランジスタ M 1 の基板端子には、基板電位制御回路 B 1 によって、電源電圧端子 V D D と同電位に制御される。

10

【 0 0 6 2 】

図 3 で示した回路構成において、アンテナ L 1 を使用して動作する状態（非接触モード）における各部の動作は以下の通りとなる。

【 0 0 6 3 】

接触端子 U 1 2 を構成する電源電圧端子 V D D とグランド端子 V S S の間には電圧が印加されず、アンテナ L 1 に外部からの電磁波が供給されている場合、接触 / 非接触判定回路 U 5 は非接触モードであると判定し、判定信号 S 2 をローレベルとして出力する。

【 0 0 6 4 】

この判定信号 S 2 はプルアップ回路 B 3 と電圧制御回路 B 2 に入力され、これによって電圧制御回路 B 2 が停止されると共に、プルアップ回路 B 3 を構成する P M O S トランジスタ M 2 がオンされるため、P M O S トランジスタ M 1 のゲート端子には電圧ライン V D D H と同電位に制御される。

20

【 0 0 6 5 】

以上の動作により、非接触モードでの動作時には、P M O S トランジスタ M 1 はオフの状態が維持されるため、電源電圧端子 V D D と内部電源ライン V D D A は完全に分離される。

【 0 0 6 6 】

そのため、非接触モードでの動作時に、電源電圧端子 V D D とグランド端子 V S S の間に電圧が印加されたとしても、電源電圧端子 V D D の電位と内部電源ライン V D D A の電位の大小関係に関わらず、P M O S トランジスタ M 1 のゲート端子及び基板端子は電位的に等しい状態を維持しながら、その電位は P M O S トランジスタ M 1 のソース端子と同電位に維持されるため、P M O S トランジスタ M 1 はオフの状態を維持し、電源電圧端子 V D D と内部電源ライン V D D A は完全に分離された状態を維持することが可能になる。

30

【 0 0 6 7 】

以上のように、基板電位制御回路 B 1 によりレギュレータ回路を構成する P M O S トランジスタ M 1 の基板電位を最適な状態に維持し、接触モードと非接触モードの動作における P M O S トランジスタ M 1 のゲート電圧の制御方法を切替えることで、P M O S トランジスタ M 1 を、接触モードでの動作時にはレギュレータ回路を構成する電圧抑制用トランジスタとして動作させることで内部電源ライン V D D に所定の電圧を供給し、非接触モードでの動作時には電源電圧端子 V D D と内部電源ライン V D D A を分離するスイッチトランジスタとして動作させることが可能になる。

40

【 0 0 6 8 】

これにより、前述の通り、一般的に搭載されるレギュレータ回路を構成するトランジスタを電源分離を実現するスイッチトランジスタとして利用することが可能になるため、電源電圧端子 V D D と内部電源ライン V D D A の間に分離用のトランジスタは不要になり、チップ面積の増大を極めて小さく抑制することが可能になる。

【 0 0 6 9 】

図 5 は、実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の具体的な構成の一例を示す回路構成図である。

50

【 0 0 7 0 】

図 5 に示す基板電位制御回路 B 1 は、基板端子が出力端子 T 3 に接続された P M O S トランジスタ M 3 及び M 4 と、 P M O S トランジスタ M 3 及び M 4 のゲート端子を制御するゲート端子制御回路 B 4 によって構成される。ゲート端子に制御信号 S 3 が入力された P M O S トランジスタ M 3 と、ゲート端子に制御信号 S 4 が入力された P M O S トランジスタ M 4 が、入力端子 T 1 と入力端子 T 2 の間に直列接続され、 P M O S トランジスタ M 3 と P M O S トランジスタ M 4 の接続点を出力接続端子 T 3 とする。また、ゲート端子制御回路 B 4 は、入力端子 T 1 を制御信号 S 4 として出力し、入力端子 T 2 を制御信号 S 3 として出力する構成である。

【 0 0 7 1 】

以上の回路構成を成す基板電位制御回路 B 1 は、図 3 で示した電源電圧入力制御回路 U 4 において、入力端子 T 1 に電源電圧端子 V D D が接続され、入力端子 T 2 に内部電源ライン V D D A が接続され、出力端子 T 3 に電圧ライン V D D H が接続される。

【 0 0 7 2 】

ここで、電源電圧端子 V D D の電位が内部電源ライン V D D A の電位よりも高ければ、 P M O S トランジスタ M 3 はオンし、 P M O S トランジスタ M 4 はオフするため、出力端子 T 3 は入力端子 T 1 に短絡された状態になり、電圧ライン V D D H は電源電圧端子 V D D と同電位に制御される。

【 0 0 7 3 】

逆に、電源電圧端子 V D D の電位が内部電源ライン V D D A の電位よりも低くければ、 P M O S トランジスタ M 3 はオフし、 P M O S トランジスタ M 4 はオンするため、出力端子 T 3 は入力端子 T 2 に短絡された状態になり、電圧ライン V D D H は内部電源ライン V D D A と同電位に制御される。

【 0 0 7 4 】

これにより、基板電位制御回路 B 1 は、 2 つの P M O S トランジスタ M 3 及び M 4 のみの簡単な構成により、図 4 で示した入出力特性を得ることが可能になる。また、 P M O S トランジスタ M 3 及び M 4 には、定常的に流れる電流は極めて小さいため、そのトランジスタサイズは小さく抑えることが可能である。

【 0 0 7 5 】

尚、 P M O S トランジスタ M 3 及び M 4 の閾値電圧が負の電圧となると、電源電圧端子 V D D と内部電源ラインの電位関係に依らず、 P M O S トランジスタ M 3 及び M 4 が共にオンする条件が発生するため、 P M O S トランジスタ M 3 及び M 4 の閾値電圧は正の電圧であることが好ましい。

【 0 0 7 6 】

図 6 は、実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の他の具体的な構成を示す回路構成図である。

【 0 0 7 7 】

図 6 に示す基板電位制御回路 B 1 は、基板端子が出力端子 T 3 に接続された P M O S トランジスタ M 3 及び M 4 と、 P M O S トランジスタ M 3 及び M 4 のゲート端子を制御するゲート端子制御回路 B 4 によって構成される。ゲート端子に制御信号 S 3 が入力された P M O S トランジスタ M 3 と、ゲート端子に制御信号 S 4 が入力された P M O S トランジスタ M 4 が、入力端子 T 1 と入力端子 T 2 の間に直列接続され、 P M O S トランジスタ M 3 と P M O S トランジスタ M 4 の接続点を出力端子 T 3 とする。また、ゲート端子制御回路 B 4 は電圧比較回路 A 2 及び A 3 によって構成され、電圧比較回路 A 2 は、入力端子 T 1 の電位が入力端子 T 2 の電位よりも高ければ制御信号 S 3 として " L " を出力し、入力端子 T 1 の電位が入力端子 T 2 の電位よりも低ければ制御信号 S 3 として " H " を出力する。電圧比較回路 A 3 は、入力端子 T 1 の電位が入力端子 T 2 の電位よりも高ければ制御信号 S 4 として " H " を出力し、入力端子 T 1 の電位が入力端子 T 2 の電位よりも低ければ制御信号 S 4 として " L " を出力する。

【 0 0 7 8 】

以上の回路構成を成す基板電位制御回路 B 1 は、図 3 で示した電源電圧入力制御回路 U 4 において、入力端子 T 1 に電源電圧端子 V D D が接続され、入力端子 T 2 に内部電源ライン V D D A が接続され、出力端子 T 3 に電圧ライン V D D H が接続される。

【 0 0 7 9 】

ここで、電源電圧端子 V D D の電位が内部電源ライン V D D A の電位よりも高ければ、電圧比較回路 A 2 は制御信号 S 3 として " L " を出力し、電圧比較回路 A 3 は制御信号 S 4 として " H " を出力する。これにより、P M O S トランジスタ M 3 はオンし、P M O S トランジスタ M 4 はオフするため、出力端子 T 3 は入力端子 T 1 に短絡された状態になり、電圧ライン V D D H は電源電圧端子 V D D と同電位に制御される。

【 0 0 8 0 】

10

逆に、電源電圧端子 V D D の電位が内部電源ライン V D D A の電位よりも低ければ、電圧比較回路 A 2 は制御信号 S 3 として " H " を出力し、電圧比較回路 A 3 は制御信号 S 4 として " H " を出力する。これにより、P M O S トランジスタ M 3 はオフし、P M O S トランジスタ M 4 はオンするため、出力端子 T 3 は入力端子 T 2 に短絡された状態になり、電圧ライン V D D H は内部電源ライン V D D A と同電位に制御される。

【 0 0 8 1 】

これにより、基板電位制御回路 B 1 は、図 4 で示した入出力特性を得ることが可能になる。また、電圧比較回路 A 2 及び A 3 によって制御信号 S 3 及び S 4 を生成しているため、電源電圧端子 V D D と内部電源ライン V D D A の電位差が小さい場合においても、P M O S トランジスタ M 3 及び M 4 のオン / オフを確実に制御することが可能になり、電源電圧端子 V D D や内部電源ライン V D D A の電位変動に追従して動作することができる。

20

【 0 0 8 2 】

図 7 は、実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の他の具体的な構成を示す回路構成図である。

【 0 0 8 3 】

図 7 に示す基板電位制御回路 B 1 は、基板端子が出力端子 T 3 に接続された P M O S トランジスタ M 3 及び M 4 と、P M O S トランジスタ M 3 及び M 4 のゲート端子を制御するゲート端子制御回路 B 4 によって構成される。ゲート端子に制御信号 S 3 が入力された P M O S トランジスタ M 3 と、ゲート端子に制御信号 S 4 が入力された P M O S トランジスタ M 4 が、入力端子 T 1 と入力端子 T 2 の間に直列接続され、P M O S トランジスタ M 3 と P M O S トランジスタ M 4 の接続点を出力端子 T 3 とする。ゲート端子制御回路 B 4 は電圧比較回路 A 3 及び A 3 によって構成される。電圧比較回路 A 2 は、P M O S トランジスタ M 5 及び M 6 と電流源回路 I 1 及び I 2 から構成される。入力端子 T 1 とグランド電位の間に、ソース端子と基板端子が接続された P M O S トランジスタ M 5 と電流源 I 1 が直列接続され、入力端子 T 2 とグランド電位の間に、ソース端子と基板端子が接続された P M O S トランジスタ M 6 と電流源 I 2 が直列接続される。P M O S トランジスタ M 5 及び M 6 のゲート端子は P M O S トランジスタ M 5 と電流源 I 1 の接続点に接続され、P M O S トランジスタ M 6 と電流源 I 2 の接続点に生成される電圧信号が制御信号 S 3 として出力される。電圧比較回路 A 3 は、P M O S トランジスタ M 7 及び M 8 と電流源回路 I 3 及び I 4 から構成される。入力端子 T 2 とグランド電位の間に、ソース端子と基板端子が接続された P M O S トランジスタ M 7 と電流源 I 3 が直列接続され、入力端子 T 1 とグランド電位の間に、ソース端子と基板端子が接続された P M O S トランジスタ M 8 と電流源 I 4 が直列接続される。P M O S トランジスタ M 7 及び M 8 のゲート端子は、P M O S トランジスタ M 7 と電流源 I 3 の接続点に接続され、P M O S トランジスタ M 8 と電流源 I 4 の接続点に生成される電圧信号が制御信号 S 4 として出力される。

30

40

【 0 0 8 4 】

以上の回路構成を成す基板電位制御回路 B 1 は、図 3 で示した電源電圧入力制御回路 U 4 において、入力端子 T 1 に電源電圧端子 V D D が接続され、入力端子 T 2 に内部電源ライン V D D A が接続され、出力端子 T 3 に電圧ライン V D D H が接続される。

【 0 0 8 5 】

50

以下、図 7 に示す基板電位制御回路 B 1 の動作説明を簡略化するために、PMOS トランジスタ M 5 ~ M 8 のトランジスタサイズは等しく、電流源 I 1 ~ I 4 の電流値は等しいものとする。

【0086】

ここで、電源電圧端子 VDD の電位が内部電源ライン VDDA の電位よりも高ければ、電圧比較回路 A 2 において、PMOS トランジスタ M 5 及び M 6 のゲート電位が等しく、その電位は PMOS トランジスタ M 5 が電流源 I 1 から供給される電流を流すことができる電位に制御されることから、PMOS トランジスタ M 6 のゲート・ソース間電圧は PMOS トランジスタ M 5 のゲート・ソース間電圧よりも小さくなり、PMOS トランジスタ M 6 と電流源 I 2 の接続点の電位は降下し、やがてグランドほぼ同電位となる。

10

【0087】

一方、電圧比較回路 A 3 において、PMOS トランジスタ M 7 及び M 8 のゲート電位が等しく、その電位は PMOS トランジスタ M 7 が電流源 I 3 から供給される電流を流すことができる電位に制御されることから、PMOS トランジスタ M 8 のゲート・ソース間電圧は PMOS トランジスタ M 7 のゲート・ソース間電圧よりも大きくなり、PMOS トランジスタ M 8 と電流源 I 4 の接続点の電位は上昇し、やがて内部電源ライン VDDA とほぼ同電位となる。

【0088】

以上の動作により、PMOS トランジスタ M 3 はオンし、PMOS トランジスタ M 4 はオフするため、出力端子 T 3 は出力端子 T 1 に短絡された状態になり、電圧ライン VDDH は電源電圧端子 VDD と同電位に制御される。

20

【0089】

逆に、電源電圧端子 VDD の電位が内部電源ライン VDDA の電位よりも低ければ、電圧比較回路 A 2 において、PMOS トランジスタ M 5 及び M 6 のゲート電位が等しく、その電位は PMOS トランジスタ M 5 が電流源 I 1 から供給される電流を流すことができる電位に制御されることから、PMOS トランジスタ M 6 のゲート・ソース間電圧は PMOS トランジスタ M 5 のゲート・ソース間電圧よりも大きくなり、PMOS トランジスタ M 6 と電流源 I 2 の接続点の電位は上昇し、やがて内部電源ライン VDDA とほぼ同電位となる。

【0090】

30

一方、電圧比較回路 A 3 において、PMOS トランジスタ M 7 及び M 8 のゲート電位が等しく、その電位は PMOS トランジスタ M 7 が電流源 I 3 から供給される電流を流すことができる電位に制御されることから、PMOS トランジスタ M 8 のゲート・ソース間電圧は PMOS トランジスタ M 7 のゲート・ソース間電圧よりも小さくなり、PMOS トランジスタ M 8 と電流源 I 4 の接続点の電位は降下し、やがてグランド電位とほぼ同電位となる。

【0091】

以上の動作により、PMOS トランジスタ M 3 はオフし、PMOS トランジスタ M 4 はオンするため、出力端子 T 3 は出力端子 T 2 に短絡された状態になり、電圧ライン VDDH は電源電圧端子 VDDA と同電位に制御される。

40

【0092】

これにより、基板電位制御回路 B 1 は、図 4 で示した入出力特性を得ることが可能になる。また、電圧比較回路 A 2 及び A 3 によって制御信号 S 3 及び S 4 を生成しているため、電源電圧端子 VDD と内部電源ライン VDDA の電位差が小さい場合においても、PMOS トランジスタ M 3 及び M 4 のオン/オフを確実に制御することが可能になる。

【0093】

尚、図 7 では電流源 I 1 ~ I 4 を用いたが、抵抗等を利用することも可能である。

【0094】

《実施の形態 2》

図 8 は、実施の形態 2 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 の他の

50

構成を示す基本構成図である。ここでは、本発明の説明を明確にするために、半導体集積回路U2に搭載される非接触用電源回路U3、接触/非接触判定回路U5、接触端子U12を構成する電源電圧端子VDD及びグランド端子VSSを記載している。

【0095】

図8において、PMOSトランジスタM1は電源電圧端子VDDと内部電源ラインVDDAとの間に接続され、PMOSトランジスタM1の基板電圧には基板電位制御回路B1の出力電圧が供給される電圧ラインVDDHが接続され、PMOSトランジスタM1のゲート端子には電圧制御回路B2とプルアップ回路B3によって生成される制御信号S1が入力され、電源電圧端子VDDには判定信号S2によって制御されるプルダウン回路B5が接続される。

10

【0096】

電圧制御回路B2は、次の回路により構成される。内部電源ラインVDDAとグランド端子VSSの間に、分圧抵抗R1及び分圧抵抗R2が設けられる。これら分圧抵抗R1とR2の接続点に得られる分圧電圧は、演算増幅回路A1の非反転入力(+)に供給される。この演算増幅回路A1の反転入力(-)とグランド端子VSSの間には基準電圧源V1が接続される。また、電圧制御回路B2は、接触/非接触の判定回路U5が出力する判定信号S2によって、動作/非動作が制御されるものであり、信号S2のハイレベルによって指示される接触モードでの動作時には動作が許可され、信号S2のローレベルによって指示される非接触モードでの動作時には停止する。

【0097】

20

以上の構成により、電圧制御回路B2は、接触モードでの動作時にのみ、分圧抵抗R1とR2の接続点に得られる分圧電圧と基準電圧源V1の出力電圧との差分に比例した電圧を生成し、この電圧を制御信号S1として出力する。

【0098】

一方、プルアップ回路B3は、PMOSトランジスタM2によって構成され、接触/非接触の判定回路U5が出力する判定信号S2によってオン/オフが制御されるものであり、接触モードでの動作時にはPMOSトランジスタM2はオフし、非接触モードでの動作時にはPMOSトランジスタM2はオンする。

【0099】

30

また、プルダウン回路B5は、判定信号S2を反転するインバータ回路B6とNチャンネル型MOSトランジスタ(以下単にNMOSトランジスタとも記す)M9によって構成され、接触/非接触の判定回路U5が出力する判定信号S2によってオン/オフが制御されるものであり、接触モードでの動作時にはNMOSトランジスタM9はオフし、非接触モードでの動作時にはNMOSトランジスタM9はオンする。

【0100】

基板電位制御回路B1は、入力端子T1には電源電圧端子VDDが接続され、入力端子T2には内部電源ラインVDDAが接続され、出力端子T3には電圧ラインVDDHが接続される。

【0101】

40

図4に示したように、基板電位制御回路B1は、入力端子T1に接続される電源電圧端子VDDの電圧レベルと入力端子T2に接続される電源ラインVDDAを比較し、電圧レベルの高い電圧信号を電圧ラインVDDHに出力する機能を有する回路であり、代表的には図5~7で示した回路構成等が適用される。

【0102】

これにより、基板電位制御回路B1は、PMOSトランジスタM1の基板端子にソース端子と同レベルの電圧を供給し、PMOSトランジスタM1の基板端子とソース端子との間に形成される寄生ダイオードの両端が電位的に等しくされると共に、PMOSトランジスタM1の基板端子とドレイン端子との間に形成される寄生ダイオードには常に逆バイアスが印加されるため、電源電圧端子VDDと内部電源ラインVDDAの間に電流経路が形成されず、内部電源ラインVDDAを電源電圧端子VDDから完全に遮断することができ

50

る。

【 0 1 0 3 】

図 8 で示した回路構成において、接触端子 U 1 2 を使用して動作する状態（接触モード）における各部の動作は以下の通りとなる。

【 0 1 0 4 】

接触端子 U 1 2 を構成する電源電圧端子 V D D とグランド端子 V S S の間に電圧が印加され、アンテナ L 1 には外部からの電磁波が供給されない場合、接触 / 非接触判定回路 U 5 は接触モードであると判定し、判定信号 S 2 をハイレベルとして出力する。

【 0 1 0 5 】

この判定信号 S 2 はプルアップ回路 B 3 と電圧制御回路 B 2 に入力され、プルアップ回路 B 3 を構成する P M O S トランジスタ M 2 がオフすると共に、電圧制御回路 B 2 が動作するように制御されるため、P M O S トランジスタ M 1 のゲート端子には電圧制御回路 B 2 によって生成される制御信号 S 1 が供給される。このとき、プルダウン回路 B 5 にも判定信号 S 2 が入力されるが、この信号により、プルダウン回路 B 5 を構成する N M O S トランジスタ M 9 はオフするため、電源電圧入力制御回路 B 1 の動作に影響は与えない。

10

【 0 1 0 6 】

以上の動作により、接触モードでの動作時には、P M O S トランジスタ M 2 と電圧制御回路 B 2 とが、内部電源ライン V D D A の電圧を所定の電圧値に抑制するレギュレータ回路として動作する。このとき、内部電源ライン V D D A の電位は電源電圧端子 V D D の電位より低くなることから、P M O S トランジスタ M 1 の基板端子には、基板電位制御回路 B 1 によって、電源電圧端子 V D D と同電位に制御される。

20

【 0 1 0 7 】

図 8 で示した回路構成において、アンテナ L 1 を使用して動作する状態（非接触モード）における各部の動作は以下の通りとなる。

【 0 1 0 8 】

接触端子 U 1 2 を構成する電源電圧端子 V D D とグランド端子 V S S の間には電圧が印加されず、アンテナ L 1 に外部からの電磁波が供給されている場合、接触 / 非接触の判定回路 U 5 は非接触モードであると判定し、判定信号 S 2 をローレベルとして出力する。

【 0 1 0 9 】

この判定信号 S 2 はプルアップ回路 B 3 と電圧制御回路 B 2 に入力され、これによって電圧制御回路 B 2 が停止される共に、プルアップ回路 B 3 を構成する P M O S トランジスタ M 2 がオンされるため、P M O S トランジスタ M 1 のゲート端子には電圧ライン V D D H と同電位に制御される。

30

【 0 1 1 0 】

更に、判定信号 S 2 はプルダウン回路 B 5 にも入力され、プルダウン回路 B 5 を構成する N M O S トランジスタ M 9 はオンすることで、電源電圧端子 V D D とグランド端子 V S S の間に電流を流し、電源電圧端子 V D D の電位がグランド電位と同等になるように制御する。

【 0 1 1 1 】

そのため、非接触モードでの動作時には、電源電圧端子 V D D をグランド端子と同電位に固定することが可能になり、内部電源ライン V D D A の電位は電源電圧端子 V D D の電位よりも大きくなるため、P M O S トランジスタ M 1 のゲート端子及び基板端子は、電位的に等しい状態を維持しながら、P M O S トランジスタ M 1 のソース端子即ち内部電源ライン V D D A と同電位に維持されるため、P M O S トランジスタ M 1 はオフの状態を維持し、電源電圧端子 V D D と内部電源ライン V D D A は完全に分離された状態を維持することが可能になる。

40

【 0 1 1 2 】

仮に N M O S トランジスタ M 9 が流すことが可能な電流よりも大きな電流を供給することが可能な電源により、電源電圧端子 V D D とグランド端子 V S S の間に電圧が印加されたとしても、電源電圧端子 V D D の電位と内部電源ライン V D D A の電位の大小関係に関

50

わらず、PMOSトランジスタM1のゲート端子及び基板端子は伝いて器に等しくされた状態を維持しながら、PMOSトランジスタM1のソース端子と同電位に維持されるため、PMOSトランジスタM1はオフの状態を維持し、電源電圧端子VDDと内部電源ラインVDDAは完全に分離された状態を維持することが可能になる。PMOSトランジスタM1のソース端子がVDDA側からVDD側に入れ代わるほど大きな電圧が電源端子VDDに印加されても当該PMOSトランジスタM1のゲートと基板との間に同電位状態に変化は無いが、ソース端子が入れ代わるときの遷移期間にPMOSトランジスタM1のオフ状態が不安定になる虞を完全に排除することはできない。プルダウン回路B5を設けていない図1の構成に比べればその安定性は格段に増す。

【0113】

以上のように、基板電位制御回路B1によりレギュレータ回路を構成するPMOSトランジスタM1の基板電位を最適な状態に維持し、接触モードと非接触モードの動作におけるPMOSトランジスタM1のゲート電圧の制御方法を切替えることで、接触モードでの動作時にはレギュレータ回路を構成する電圧抑制用トランジスタとして動作させることで内部電源ラインVDDに所定の電圧を供給し、非接触モードでの動作時には電源電圧端子VDDと内部電源ラインVDDAを分離するスイッチトランジスタとして動作させることが可能になる。

【0114】

これにより、前述の通り、一般的に搭載されるレギュレータ回路を構成するトランジスタを電源分離を実現するスイッチトランジスタとして利用することが可能になるため、電源電圧端子VDDと内部電源ラインVDDAの間に分離用のトランジスタは不要になり、チップ面積の増大を極めて小さく抑制することが可能になる。

【0115】

更には、非接触モードでの動作時において、電源電圧端子VDDに何も接続されていない状態であっても、プルダウン回路B5によって、電源電圧端子VDDはグランド電位に固定され、より安定した動作を実現することが可能になる。

【0116】

《実施の形態3》

図9は、実施の形態3の半導体集積回路に搭載される電源電圧入力制御回路U4の他の構成を示す基本構成図である。ここでは、本発明の説明を明確にするために、半導体集積回路U2に搭載される非接触用電源回路U3、接触/非接触判定回路U5、接触端子U12を構成する電源電圧端子VDD及びグランド端子VSSを記載している。

【0117】

図9において、PMOSトランジスタM1は電源電圧端子VDDと内部電源ラインVDDAとの間に接続され、PMOSトランジスタM1の基板電圧には基板電位制御回路B1の出力電圧が供給される電圧ラインVDDHが接続され、PMOSトランジスタM1のゲート端子には電圧制御回路B2とプルアップ回路B3によって生成される制御信号S1が入力される。

【0118】

電圧制御回路B2は、次の回路により構成される。内部電源ラインVDDAとグランド端子VSSの間に、分圧抵抗R1及び分圧抵抗R2が設けられる。これら分圧抵抗R1とR2の接続点に得られる分圧電圧は、演算増幅回路A1の非反転入力(+)に供給される。この演算増幅回路A1の反転入力(-)とグランド端子VSSの間には基準電圧源V1が接続される。また、電圧制御回路B2は、接触/非接触の判定回路U5が出力する判定信号S2によって、動作/非動作が制御されるものであり、信号S2のハイレベルによって指示される接触モードでの動作時には動作が許可され、信号S2のローレベルによって指示される非接触モードでの動作時には停止する。

【0119】

以上の構成により、電圧制御回路B2は、接触モードでの動作時にのみ、分圧抵抗R1とR2の接続点に得られる分圧電圧と基準電圧源V1の出力電圧との差分に比例した電圧

10

20

30

40

50

を生成し、この電圧を制御信号 S 1 として出力する。

【 0 1 2 0 】

プルアップ回路 B 3 は、PMOS トランジスタ M 2 によって構成され、接触 / 非接触の判定回路 U 5 が出力する判定信号 S 2 によってオン / オフが制御されるものであり、接触モードでの動作時には PMOS トランジスタ M 2 はオフし、非接触モードでの動作時には PMOS トランジスタ M 2 はオンする。

【 0 1 2 1 】

基板電位制御回路 B 1 は、入力端子 T 1 には電源電圧端子 V D D が接続され、入力端子 T 2 には内部電源ライン V D D A が接続され、出力端子 T 3 には電圧ライン V D D H が接続される。

10

【 0 1 2 2 】

図 4 に示したように、基板電位制御回路 B 1 は、入力端子 T 1 に接続される電源電圧端子 V D D の電圧レベルと入力端子 T 2 に接続される電源ライン V D D A を比較し、電圧レベルの高い電圧信号を電圧ライン V D D H に出力する機能を有する回路であり、代表的には図 5 ~ 7 で示した回路構成等が適用される。

【 0 1 2 3 】

これにより、基板電位制御回路 B 1 は、PMOS トランジスタ M 1 の基板端子にソース端子と同レベルの電圧を供給することになる。PMOS トランジスタ M 1 の基板端子とソース端子との間に形成される寄生ダイオードの両端が伝いて器に等しくされると共に、PMOS トランジスタ M 1 の基板端子とドレイン端子との間に形成される寄生ダイオードには常に逆バイアスが印加されるため、電源電圧端子 V D D と内部電源ライン V D D A の間に電流経路が形成されず、内部電源ライン V D D A を電源電圧端子 V D D から完全に遮断することができる。

20

【 0 1 2 4 】

更に、スイッチ回路 B 7 は、入力端子 T 4 には電源電圧端子 V D D が接続され、入力端子 T 5 には内部電源ライン V D D A が接続され、出力端子 T 6 には電圧ライン V D D C が接続され、入力端子 T 7 に接続される判定信号 S 2 によって、その動作が制御される。これにより、接触モードでの動作時には電圧ライン V D D C を電源電圧端子 V D D と同電位に制御され、非接触モードでの動作時には電圧ライン V D D C を内部電源ライン V D D A と同電位に制御する。電圧ライン V D D C の電圧の利用例は後述する。

30

【 0 1 2 5 】

図 9 で示した回路構成において接触端子 U 1 2 を使用して動作する状態（接触モード）でのスイッチ回路 B 7 の動作は以下の通りとなる。

【 0 1 2 6 】

接触端子 U 1 2 を構成する電源電圧端子 V D D とグランド端子 V S S の間に電圧が印加され、アンテナ L 1 には外部からの電磁波が供給されない場合、接触 / 非接触の判定回路 U 5 は接触モードであると判定し、判定信号 S 2 をハイレベルとして出力する。

【 0 1 2 7 】

この判定信号 S 2 はプルアップ回路 B 3 と電圧制御回路 B 2 に入力され、プルアップ回路 B 3 を構成する PMOS トランジスタ M 2 がオフすると共に、電圧制御回路 B 2 が動作するように制御されるため、PMOS トランジスタ M 1 のゲート端子には電圧制御回路 B 2 によって生成される制御信号 S 1 が供給される。

40

【 0 1 2 8 】

また、この判定信号 S 2 により、スイッチ回路 B 7 は、電圧ライン V D D C を内部電源ライン V D D A とは完全に分離し、電圧ライン V D D C を電源電圧端子 V D D と同電位に制御する。

【 0 1 2 9 】

以上の動作により、接触モードでの動作時には、PMOS トランジスタ M 2 と電圧制御回路 B 2 とが、内部電源ライン V D D A の電圧を所定の電圧値に抑制するレギュレータ回路として動作する。このとき、内部電源ライン V D D A の電位は電源電圧端子 V D D の電

50

位より低くなることから、PMOSトランジスタM1の基板端子には、基板電位制御回路B1によって、電源電圧端子VDDと同電位に制御される。

【0130】

図9で示した回路構成においてアンテナL1を使用して動作する状態（非接触モード）でのスイッチ回路B7の動作は以下の通りとなる。

【0131】

接触端子U12を構成する電源電圧端子VDDとグランド端子VSSの間には電圧が印加されず、アンテナL1に外部からの電磁波が供給されている場合、接触／非接触の判定回路U5は非接触モードであると判定し、判定信号S2をローレベルとして出力する。

【0132】

この判定信号S2はプルアップ回路B3と電圧制御回路B2に入力され、これによって電圧制御回路B2が停止される共に、プルアップ回路B3を構成するPMOSトランジスタM2がオンされるため、PMOSトランジスタM1のゲート端子には電圧ラインVDDHと同電位に制御される。

【0133】

そのため、非接触モードでの動作時に、電源電圧端子VDDとグランド端子VSSの間に電圧が印加されたとしても、電源電圧端子VDDの電位と内部電源ラインVDDAの電位の大小関係に関わらず、PMOSトランジスタM1のゲート端子及び基板端子は短絡された状態を維持しながら、PMOSトランジスタM1のソース端子と同電位に維持されるため、PMOSトランジスタM1はオフの状態を維持し、電源電圧端子VDDと内部電源ラインVDDAは完全に分離された状態を維持することが可能になる。

【0134】

また、この判定信号S2により、スイッチ回路B7は、電圧ラインVDDCを電源電圧端子VDDとは完全に分離し、電圧ラインVDDCを内部電源ラインVDDAと同電位に制御する。

【0135】

以上のように、基板電位制御回路B1によりレギュレータ回路を構成するPMOSトランジスタM1の基板電位を最適な状態に維持し、接触モードと非接触モードの動作におけるPMOSトランジスタM1のゲート電圧の制御方法を切替えることで、PMOSトランジスタM1を、接触モードでの動作時にはレギュレータ回路を構成する電圧抑制用トランジスタとして動作させることで内部電源ラインVDDに所定の電圧を供給し、非接触モードでの動作時には電源電圧端子VDDと内部電源ラインVDDAを分離するスイッチトランジスタとして動作させることが可能になる。

【0136】

これにより、前述の通り、一般的に搭載されるレギュレータ回路を構成するトランジスタを電源分離を実現するスイッチトランジスタとして利用することが可能になるため、電源電圧端子VDDと内部電源ラインVDDAの間に分離用のトランジスタは不要になり、チップ面積の増大を極めて小さく抑制することが可能になる。

【0137】

また、以上のように制御される電圧ラインVDDCは、例えば、電圧制御回路B2を構成する基準電圧源V1の電源電圧端子として利用することが可能になる。

【0138】

ここで、例として基準電圧源V1の動作電圧について述べる。電圧制御回路B2を構成する基準電圧源V1は、電圧制御回路B2とPMOSトランジスタM1から成るレギュレータ回路の動作より、接触モードでの動作時には、電源電圧端子VDDと同電位の電源電圧を供給することが好ましい。

【0139】

一方、非接触モードでの動作時において、基準電圧源V1が非接触動作電源回路U3に具備される非接触用レギュレータ回路等で利用されることを考慮すれば、基準電圧源V1は内部電源ラインVDDAとグランド端子VSSの間に生成される電圧を電源電圧とし

10

20

30

40

50

て利用することが望ましい。したがって、非接触モード時に内部電源ラインVDDAと完全に分離される電源電圧端子VDDを、基準電圧源V1の電源電圧として利用することはできない。すなわち、非接触動作電源回路U3のために基準電圧源を別途設けることが必要になる。

【0140】

以上を鑑みれば、接触モードでの動作時には電源電圧端子VDDと同電位に制御され、非接触モードでの動作時には内部電源ラインVDDAと同電位に制御される電圧ラインVDDCを設け、基準電圧源V1を電圧ラインVDDCに生成される電圧で動作させることで、基準電圧源を複数設けることなく、基準電圧源V1を接触モードと非接触モードの双方で利用して安定した電圧生成動作を実現することが可能になる。

10

【0141】

これにより、基準電圧源V1のように、接触モードと非接触モードとで動作電圧を変更したい回路の電源電圧を柔軟に制御することができ、同一の機能を持つ回路を共通化するため、チップ面積の増大を抑制することが可能になる。

【0142】

更には、特性誤差を削減するために、チップの出荷前の調整工程において、特性の調整データを半導体集積回路U2に搭載されるメモリU10に格納する必要がある場合、特性の調整を必要とする回路の電源電圧端子に電圧ラインVDDCを接続して利用すれば、同一の機能を持つ回路を共通化することが可能になり、複数回の回路特性の調整工程が不要となり、チップコストを低減することも可能になる。

20

【0143】

ここでは、基準電圧源V1の電源電圧に着目して説明したが、勿論、電圧ラインVDDCは他の回路等に利用できることは言うまでもない。但し、接触モードでの動作時には電源電圧端子VDDから供給される電圧で動作するため、素子の耐圧等は考慮する必要がある。

【0144】

図10は、実施の形態3の半導体集積回路に搭載されるスイッチ回路B7の具体的な構成の一例を示す回路構成図である。

【0145】

図10に示すスイッチ回路B7は、スイッチ基本回路B8及びB9とインバータ回路B10によって構成される。

30

【0146】

スイッチ基本回路B8は、入力端子T4と出力端子T6の間にPMOSトランジスタM10及びM11が直列接続され、PMOSトランジスタM10の基板端子は入力端子T4に接続され、PMOSトランジスタM11の基板端子は出力端子T6に接続され、PMOSトランジスタM10及びM11のゲート端子には、インバータ回路B8によって入力端子T7の電圧信号を反転した信号が入力される。

【0147】

以上の回路構成にすることで、PMOSトランジスタM10とPMOSトランジスタM11の接続点とPMOSトランジスタM10の基板端子の間に形成される寄生ダイオードと、PMOSトランジスタM10とPMOSトランジスタM11の接続点とPMOSトランジスタM11の基板端子の間に形成される寄生ダイオードの何れか一方には、必ず逆バイアスが印加されるため、入力端子T4と出力端子T6の間に不要な電流が流れることはない。

40

【0148】

スイッチ基本回路B9は、入力端子T5と出力端子T6の間にPMOSトランジスタM12及びM13が直列接続され、PMOSトランジスタM12の基板端子は入力端子T5に接続され、PMOSトランジスタM13の基板端子は出力端子T6に接続され、PMOSトランジスタM12及びM13のゲート端子には、入力端子T7に入力される電圧信号が入力される。

50

【 0 1 4 9 】

以上の回路構成にすることで、PMOSトランジスタM12とPMOSトランジスタM13の接続点とPMOSトランジスタM12の基板端子との間に形成される寄生ダイオードと、PMOSトランジスタM12とPMOSトランジスタM13の接続点とPMOSトランジスタM13の基板端子との間に形成される寄生ダイオードの何れか一方には、必ず逆バイアスが印加されるため、入力端子T5と出力端子T6の間に不要な電流が流れることはない。

【 0 1 5 0 】

以上のことから、2つのスイッチ基本回路B8及びB9とインバータ回路B10から構成されるスイッチ回路B7は、図9で示した電源電圧入力制御回路U4において、入力端子T4に電源電圧端子VDDが接続され、入力端子T5に内部電源ラインVDDAが接続され、出力端子T6に電圧ラインVDDCが接続され、入力端子T7には判定信号S2が入力されるスイッチ回路B7を成す。

10

【 0 1 5 1 】

ここで、判定信号S2が接触モードであることを示しているときは、スイッチ基本回路B8を構成するPMOSトランジスタM10及びM11がオンし、スイッチ基本回路B9を構成するPMOSトランジスタM12及びM13がオフする。このとき、上述したようにPMOSトランジスタの基板端子部分に形成される寄生ダイオードに不要な電流は流れないため、電圧ラインVDDCは内部電源ラインVDDAと完全に分離され、電圧ラインVDDCは電源電圧端子VDDと同電位に制御される。

20

【 0 1 5 2 】

逆に、判定信号S2が非接触モードであることを示しているときは、スイッチ基本回路B8を構成するPMOSトランジスタM10及びM11がオフし、スイッチ基本回路B9を構成するPMOSトランジスタM12及びM13がオンする。このとき、上述したようにPMOSトランジスタの基板端子部分に形成される寄生ダイオードに不要な電流は流れないため、電圧ラインVDDCは電源電圧端子VDDと完全に分離され、電圧ラインVDDCは内部電源ラインVDDAと同電位に制御される。

【 0 1 5 3 】

これにより、判定信号S2によってスイッチ回路B7を制御することで、電圧ラインVDDCに電源電圧端子VDDまたは内部電源ラインVDDAを選択的に出力することで、接触モードと非接触モードとで動作電圧を変更したい回路の電源電圧を柔軟に制御することが可能になり、同一の機能を持つ回路を共通化できるため、チップ面積の増大を抑制することが可能になる。

30

【 0 1 5 4 】

また、基準電圧源V1等は、その消費電流を小さくすることは可能であるから、スイッチ回路B7を構成するPMOSトランジスタM10～M13のトランジスタサイズは小さくすることが可能であり、チップ面積への影響は極めて小さい。

【 0 1 5 5 】

図11は、実施の形態3の半導体集積回路に搭載されるスイッチ回路B7の他の具体的な構成を示す回路構成図である。

40

【 0 1 5 6 】

図11に示すスイッチ回路B7は、スイッチ基本回路B11及びB12とインバータ回路B13によって構成される。

【 0 1 5 7 】

スイッチ基本回路B11は、入力端子T4と出力端子T6の間にPMOSトランジスタM14が接続され、PMOSトランジスタM14の基板端子は電源電圧入力制御回路U4に具備される電圧ラインVDDHに接続され、PMOSトランジスタM14のゲート端子には、インバータ回路B13によって入力端子T7の電圧信号を反転した信号が入力される。

【 0 1 5 8 】

50

以上の回路構成にすることで、電源電圧入力制御回路U4に具備される電圧ラインVDDHは、電源電圧端子VDDと内部電源ラインVDDAにおいて高電位側と同電位であることから、PMOSトランジスタM14の基板端子とPMOSトランジスタM14のソース端子またはドレイン端子の間に形成される寄生ダイオードには、必ず逆バイアスが印加されるため、入力端子T4と出力端子T6の間に不要な電流が流れることはない。

【0159】

スイッチ基本回路B12は、入力端子T5と出力端子T6の間にPMOSトランジスタM15が接続され、PMOSトランジスタM15の基板端子は、電源電圧入力制御回路U4に具備される電圧ラインVDDHと入力端子T5の間に直列接続されたPMOSトランジスタM16とM17の接続点が接続され、PMOSトランジスタM15のゲート端子には入力端子T7に入力される電圧信号が入力される。また、PMOSトランジスタM16の基板端子は入力端子T5に接続され、PMOSトランジスタM16のゲート端子には、入力端子T7に入力される電圧信号が入力され、PMOSトランジスタM17の基板端子は電源電圧入力制御回路U4に具備される電圧ラインVDDHに接続され、PMOSトランジスタM17のゲート端子にはインバータ回路B13によって入力端子T7の電圧信号を反転した信号が入力される。

10

【0160】

以上の構成にすることで、PMOSトランジスタM15～M17の基板端子に形成される寄生ダイオードには、順バイアスが印加されることはないため、入力端子T5と出力端子T6の間に不要な電流が流れることはない。

20

【0161】

以上のことから、2つのスイッチ基本回路B11及びB12とインバータ回路B13から構成されるスイッチ回路B7は、図9で示した電源電圧入力制御回路U4において、入力端子T4に電源電圧端子VDDが接続され、入力端子T5に内部電源ラインVDDCが接続され、出力端子T6に電圧ラインVDDCが接続され、入力端子T7には判定信号S2が入力されるスイッチ回路B7を成す。

【0162】

ここで、判定信号S2が接触モードであることを示しているときは、スイッチ回路B11を構成するPMOSトランジスタM14がオンし、スイッチ回路B12を構成するPMOSトランジスタM15がオフする。このとき、上述したようにPMOSトランジスタの基板端子部分に形成される寄生ダイオードに不要な電流は流れないため、電圧ラインVDDCは内部電源ラインVDDAと完全に分離され、電圧ラインVDDCは電源電圧端子VDDと同電位に制御される。

30

【0163】

逆に、判定信号S2が非接触モードであることを示しているときは、スイッチ回路B11を構成するPMOSトランジスタM14がオフし、スイッチ回路B12を構成するPMOSトランジスタM15がオンする。このとき、上述したようにPMOSトランジスタの基板端子部分に形成される寄生ダイオードに不要な電流は流れないため、電圧ラインVDDCは電源電圧端子VDDと完全に分離され、電圧ラインVDDCは内部電源ラインVDDAと同電位に制御される。

40

【0164】

これにより、判定信号S2によってスイッチ回路B7を制御することで、電圧ラインVDDCに電源電圧端子VDDまたは内部電源ラインVDDAを選択的に出力することで、接触モードと非接触モードとで動作電圧を変更したい回路の電源電圧を柔軟に制御することが可能になり、同一の機能を持つ回路を共通化できるため、チップ面積の増大を抑制することが可能になる。

【0165】

更には、スイッチ基本回路B11は単一のPMOSトランジスタで構成でき、スイッチ基本回路B12を構成するPMOSトランジスタM15の基板端子を制御するPMOSトランジスタM16及びM17には電流が定常的に流れることから、PMOSトランジスタ

50

M 1 6 及び M 1 7 のトランジスタサイズは P M O S トランジスタ M 1 5 に比べて小さくすることが可能であることから、これにより、スイッチ回路 B 7 を構成する P M O S トランジスタの占有面積を小さくすることが可能になる。

【 0 1 6 6 】

以上、本発明者よりなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、電源電圧入力制御回路 U 4 を構成する電圧制御回路 B 2 の回路構成は図 3 などで示した回路構成に限定されるものではないし、プルアップ回路 B 3 は、その機能を電圧制御回路 B 2 に設けて良い。また、図 8 で示したプルダウン回路 B 5 を図 9 で示した電源電圧入力制御回路 U 4 に適用しても良いし、基板電位制御回路 B 1 は、図 5 で示した回路構成と図 6 で示した回路構成を組み合わせたり、図 5 で示した回路構成と図 7 で示した回路構成を組み合わせたりしても良い。

10

【 0 1 6 7 】

本発明は、複数の電源入力手段を有し、入力される電源供給元を選択して動作する機能を備える半導体集積回路等に適用して好適である。

【 図面の簡単な説明 】

【 0 1 6 8 】

【 図 1 】 図 1 は本発明の半導体集積回路及び I C カードの第 1 の実施の形態の基本構成図である。

【 図 2 】 図 2 はアンテナと本発明の半導体集積回路とを有する I C カードの配線基板及びリーダ・ライタの斜視図である。

20

【 図 3 】 図 3 は実施の形態 1 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 の基本構成図である。

【 図 4 】 図 4 は実施の形態 1 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 を構成する基板電位制御回路 B 1 の入出力特性の一例を示す特性図である。

【 図 5 】 図 5 は実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の具体的な構成の一例を示す回路構成図である。

【 図 6 】 図 6 は実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の他の具体的な構成を示す回路構成図である。

【 図 7 】 図 7 は実施の形態 1 の半導体集積回路に搭載される基板電位制御回路 B 1 の他の具体的な構成を示す回路構成図である。

30

【 図 8 】 図 8 は実施の形態 2 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 の他の構成を示す基本構成図である。

【 図 9 】 図 9 は実施の形態 3 の半導体集積回路に搭載される電源電圧入力制御回路 U 4 の他の構成を示す基本構成図である。

【 図 1 0 】 図 1 0 は実施の形態 3 の半導体集積回路に搭載されるスイッチ回路 B 7 の具体的な構成の一例を示す回路構成図である。

【 図 1 1 】 図 1 1 は実施の形態 3 の半導体集積回路に搭載されるスイッチ回路 B 7 の他の具体的な構成を示す回路構成図である。

【 符号の説明 】

40

【 0 1 6 9 】

A 1 ... 演算増幅回路

A 2 、 A 3 ... 電圧比較回路

B 1 ... 基板電位制御回路

B 2 ... 電圧制御回路

B 3 ... プルアップ回路

B 4 ... ゲート端子制御回路

B 5 ... プルダウン回路

B 6 、 B 1 0 、 B 1 3 ... インバータ回路

B 7 ... スイッチ回路

50

B 8、B 9、B 1 1、B 1 2 ... スイッチ基本回路

C 1 ... 共振容量

I 1 ~ I 4 ... 電流源回路

L 1 ... アンテナ

L A、L B ... アンテナ接続端子

M 1 ~ M 1 7 ... M O S トランジスタ

P I O ... 信号入出力端子

R 1、R 2 ... 抵抗

S 1、S 3、S 4 ... 制御信号

S 2 ... 判定信号

10

T 1、T 2、T 4、T 5、T 7 ... 入力端子

T 3、T 6 ... 出力端子

U 1 ... I C カード

U 2 ... 半導体集積回路

U 3 ... 非接触動作電源回路

U 4 ... 電源電圧入力制御回路

U 5 ... 接触 / 非接触判定回路

U 6 ... 内部回路

U 7 ... 受信回路

U 8 ... 送信回路

20

U 9 ... 制御回路

U 1 0 ... メモリ

U 1 1 ... I / O 回路

U 1 2 ... 外部接続端子

U 1 3 ... プリント基板

U 1 4 ... コイル

U 1 5 ... I C チップ

U 1 6 ... 金属端子

U 1 7 ... リーダ・ライター

V 1 ... 基準電圧源

30


V D D ... 電源電圧端子

V D D A ... 内部電源ライン


V D D C、V D D H ... 電圧ライン

V S S ... グランド端子


【図 1】




【図 2】




【図 3】



【図 4】




【図 5】




【図 6】

図6




【図 7】

図7




【図 8】

図8




【図 9】

図9



【図 10】

図10



【図 11】

図11

