

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成19年11月22日(2007.11.22)

【公表番号】特表2007-519239(P2007-519239A)

【公表日】平成19年7月12日(2007.7.12)

【年通号数】公開・登録公報2007-026

【出願番号】特願2006-548301(P2006-548301)

【国際特許分類】

H 01 L	21/76	(2006.01)
H 01 L	21/762	(2006.01)
H 01 L	27/12	(2006.01)
H 01 L	21/8234	(2006.01)
H 01 L	27/088	(2006.01)
H 01 L	27/08	(2006.01)
H 01 L	29/786	(2006.01)

【F I】

H 01 L	21/76	L
H 01 L	21/76	D
H 01 L	27/12	F
H 01 L	27/08	1 0 2 A
H 01 L	27/08	3 3 1 E
H 01 L	29/78	6 2 6 B

【手続補正書】

【提出日】平成19年10月1日(2007.10.1)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

本体接触部領域を介して下地のSi含有基板と接触する複数のシリコン・オン・インシユレータ(SOI)デバイスが上に配置された上部Si含有層を備えるSOI基板材料と、前記SOIデバイスの一つに隣接し、前記Si含有基板と接触するDCノード拡散領域と

を含むシリコン・オン・インシユレータ(SOI)構造。

【請求項2】

前記複数のSOIデバイスは、金属酸化物半導体電界効果トランジスタ(MOSFET)を含む、請求項1に記載の選択的SOI構造。

【請求項3】

前記DCノード拡散領域は、ソース電圧を受けることができる第一の領域、基準電圧を受けることができる第二の領域、第三の接地領域または前記第一、第二および第三の領域の少なくとも二つを含む任意の組み合わせを備える、請求項1に記載の選択的SOI構造。

【請求項4】

前記DCノード拡散領域は、下に酸化物を備えずにバルクSi中に配置される、請求項1に記載の選択的SOI構造。

【請求項5】

前記 S O I 基板は、前記 D C ノード拡散領域を形成させるための差別化領域を有する加法 S O I 基板である、請求項 1 に記載の選択的 S O I 構造。

【請求項 6】

少なくとも一つの選択的シリコン・オン・インシユレータ (S O I) 構造を含む集積回路であって、前記少なくとも一つの S O I 構造は、本体接触部領域を介して下地の S i 含有基板と接触する複数の S O I デバイスが上に配置された上部 S i 含有層を備えるシリコン・オン・インシユレータ (S O I) 基板材料と、前記 S O I デバイスの一つに隣接し、前記 S i 含有基板と接触する D C ノード拡散領域とを備える集積回路。

【請求項 7】

S O I 基板、前記 S O I 基板中の D C ノード拡散領域、および前記 S O I 基板中の埋め込み酸化物材料を含む半導体基板であって、前記 D C ノード拡散領域は、前記 S O I 基板の下地の S i 含有基板と接触する半導体基板。

【請求項 8】

前記 S O I 基板は、上部 S i 含有層を含む、請求項 7 に記載の半導体基板。

【請求項 9】

前記埋め込み酸化物材料は結晶性である、請求項 7 に記載の半導体基板。

【請求項 10】

前記埋め込み酸化物材料は非結晶性である、請求項 7 に記載の半導体基板。

【請求項 11】

前記埋め込み酸化物材料と接触する少なくとも一つのトレンチ分離領域をさらに含む、請求項 7 に記載の半導体基板。

【請求項 12】

前記 D C ノード拡散領域は、ソース電圧を受けることができる第一の領域、基準電圧を受けることができる第二の領域、第三の接地領域または前記第一、第二および第三の領域の少なくとも二つを含む任意の組み合わせを備える、請求項 7 に記載の半導体基板。

【請求項 13】

前記 D C ノード拡散領域は、下に酸化物を備えずにバルク S i 中に配置される、請求項 7 に記載の半導体基板。