



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2009년07월23일  
 (11) 등록번호 10-0909251  
 (24) 등록일자 2009년07월17일

(51) Int. Cl.

H03M 1/12 (2006.01)

- (21) 출원번호 10-2007-0009864
- (22) 출원일자 2007년01월31일  
심사청구일자 2007년01월31일
- (65) 공개번호 10-2008-0071688
- (43) 공개일자 2008년08월05일
- (56) 선행기술조사문헌  
JP15143011 A\*  
JP16165905 A\*  
KR1020020014516 A\*  
KR1020050082636 A\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자

주식회사 하이닉스반도체  
 경기 이천시 부발읍 아미리 산136-1  
**한양대학교 산학협력단**  
 서울 성동구 행당동 17 한양대학교 내

(72) 발명자

정춘석  
 서울 강동구 성내3동 245-36 1/6

이재진

경기 이천시 대월면 사동리 368-72 현대5차아파트  
 501-401

(뒷면에 계속)

(74) 대리인

특허법인 신성

전체 청구항 수 : 총 22 항


심사관 : 최창락

**(54) 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치**

**(57) 요약**

본 발명은 아날로그-디지털 변환기 및 이를 포함하는 온도정보 출력장치에 관한 것으로, 본 발명의 아날로그-디지털 변환기는 반전단자 측에 양의 값을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력받으며, 상기 기준전압을 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 제1전압-제1전압은 디지털 변환할 아날로그 전압임-의 레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.

**대표도 - 도3**



(72) 발명자

**기중식**

서울 강동구 성내1동 삼성아파트 205-805

**임종만**

서울 서초구 서초1동 신원아침도시 2차 101동 140  
1호

**최재용**

경기 안양시 동안구 비산1동 488-50

**채명준**

서울 양천구 신월4동 533-1 금용아파트 101동 110  
2호

**곽계달**

서울 종로구 구기동 154-3 건덕빌라 6-201호

## 특허청구의 범위

### 청구항 1

삭제

### 청구항 2

삭제

### 청구항 3

반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력 받으며, 상기 기준전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및

상기 제2전압이 제1전압-제1전압은 디지털 변환할 아날로그 전압임-의 레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함하고,

상기 적분수단은,

반전단자 측에 상기 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력받는 연산증폭기;

상기 연산증폭기의 반전단자 측에 구비되어 상기 기준전압을 입력받는 저항; 및

상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 캐패시터

를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

### 청구항 4

제 3항에 있어서,

상기 카운팅수단은,

상기 제1전압과 상기 제2전압을 비교하는 비교기;

상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및

상기 앤드게이트의 출력을 입력받아 상기 디지털코드를 카운팅하는 카운터

를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

### 청구항 5

제 3항에 있어서,

상기 아날로그-디지털변환기는,

상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

### 청구항 6

삭제

### 청구항 7

삭제

### 청구항 8

삭제

### 청구항 9

온도를 감지하여 온도에 대응하는 제1전압을 출력하는 밴드갭부;

반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력 받으며, 상기 기준전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및

상기 제2전압이 제1전압의 레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 온도정보코드로 출력하는 카운팅수단을 포함하고,

상기 적분수단은,

반전단자 측에 상기 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력받는 연산증폭기;

상기 연산증폭기의 반전단자 측에 구비되어 상기 기준전압을 입력받는 저항; 및

상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 커패시터

를 포함하는 것을 특징으로 하는 온도정보 출력장치.

#### 청구항 10

제 9항에 있어서,

상기 카운팅수단은,

상기 제1전압과 상기 제2전압을 비교하는 비교기;

상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및

상기 앤드게이트의 출력을 입력받아 상기 온도정보코드를 카운팅하는 카운터

를 포함하는 것을 특징으로 하는 온도정보 출력장치.

#### 청구항 11

제 9항에 있어서,

상기 온도정보 출력장치는,

상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 온도 정보 출력장치.

#### 청구항 12

제 9항에 있어서,

상기 밴드갭부는,

온도에 따라 변화하는 바이폴라 접합 트랜지스터의 베이스-이미터 전압( $V_{be}$ )을 이용하여 상기 제1전압을 생성하는 것을 특징으로 하는 온도정보 출력장치.

#### 청구항 13

삭제

#### 청구항 14

삭제

#### 청구항 15

반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 제1전압-제1 전압은 디지털 변환할 아날로그 전압임-을 입력받으며, 상기 기준전압과 상기 제1전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및

상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는

카운팅수단을 포함하고,

상기 적분수단은,

반전단자 측에 상기 기준전압을 비반전단자 측에 상기 제1전압을 입력받는 연산증폭기;

상기 연산증폭기의 반전단자 측에 구비되어 상기 기준전압을 입력받는 저항; 및

상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 커패시터

를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

#### 청구항 16

제 15항에 있어서,

상기 카운팅수단은,

상기 제2전압과 상기 미리 설정된 전압레벨을 비교하는 비교기;

상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및

상기 앤드게이트의 출력을 입력받아 상기 디지털코드를 카운팅하는 카운터

를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

#### 청구항 17

제 15항에 있어서,

상기 아날로그-디지털 변환기는,

상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

#### 청구항 18

삭제

#### 청구항 19

삭제

#### 청구항 20

삭제

#### 청구항 21

온도를 감지하여 온도에 대응하는 제1전압-기준전압보다 높다-을 출력하는 밴드갭부;

반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 제1전압을 입력받으며, 상기 기준전압과 상기 제1전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및

상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함하고,

상기 적분수단은,

반전단자 측에 상기 기준전압을 비반전단자 측에 상기 제1전압을 입력받는 연산증폭기;

상기 연산증폭기의 반전단자 측에 구비되어 상기 기준전압을 입력받는 저항; 및

상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 커패시터

를 포함하는 것을 특징으로 하는 온도정보 출력장치.

**청구항 22**

제 21항에 있어서,  
 상기 카운팅수단은,  
 상기 제2전압과 상기 미리 설정된 전압레벨을 비교하는 비교기;  
 상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및  
 상기 앤드게이트의 출력을 입력받아 상기 디지털코드를 카운팅하는 카운터  
 를 포함하는 것을 특징으로 하는 온도정보 출력장치.

**청구항 23**

제 21항에 있어서,  
 상기 온도정보 출력장치는,  
 상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 온도  
 정보 출력장치.

**청구항 24**

제 21항에 있어서,  
 상기 밴드갭부는,  
 온도에 따라 변화하는 바이폴라 접합 트랜지스터의 베이스-이미터 전압( $V_{be}$ )을 이용하여 상기 제1전압을 생성하  
 는 것을 특징으로 하는 온도정보 출력장치.

**청구항 25**

삭제

**청구항 26**

삭제

**청구항 27**

반전단자 측에 제1전압-제1전압은 디지털 변환할 아날로그 전압임-을 비반전단자 측에 상기 제1전압보다 더 높  
 은 전압을 입력받으며, 상기 제1전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및  
 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는  
 카운팅수단을 포함하고,  
 상기 적분수단은,  
 반전단자 측에 상기 제1전압을 비반전단자 측에 상기 더 높은 전압을 입력받는 연산증폭기;  
 상기 연산증폭기의 반전단자 측에 구비되어 상기 제1전압을 입력받는 저항; 및  
 상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 캐패시터  
 를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

**청구항 28**

제 27항에 있어서,  
 상기 카운팅수단은,  
 상기 제2전압과 상기 미리 설정된 전압레벨을 비교하는 비교기;

상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및  
 상기 앤드게이트의 출력을 입력받아 상기 디지털코드를 카운팅하는 카운터  
 를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.

**청구항 29**

제 27항에 있어서,  
 상기 아날로그-디지털 변환기는,  
 상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 아날  
 로그-디지털 변환기.

**청구항 30**

삭제

**청구항 31**

삭제

**청구항 32**

온도를 감지하여 온도에 대응하는 제1전압을 출력하는 밴드갭부;  
 반전단자 측에 제1전압-제1전압은 디지털 변환할 아날로그 전압임-을 비반전단자 측에 상기 제1전압보다 더 높  
 은 전압을 입력받으며, 상기 제1전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및  
 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는  
 카운팅수단을 포함하고,  
 상기 적분수단은,  
 반전단자 측에 상기 제1전압을 비반전단자 측에 상기 더 높은 전압을 입력받는 연산증폭기;  
 상기 연산증폭기의 반전단자 측에 구비되어 상기 제1전압을 입력받는 저항; 및  
 상기 연산증폭기의 반전단자와 상기 연산증폭기의 출력단 사이에 구비되는 캐패시터  
 를 포함하는 것을 특징으로 하는 온도정보 출력장치.

**청구항 33**

제 32항에 있어서,  
 상기 카운팅수단은,  
 상기 제2전압과 상기 미리 설정된 전압레벨을 비교하는 비교기;  
 상기 클럭과 상기 비교기의 출력을 입력받는 앤드게이트; 및  
 상기 앤드게이트의 출력을 입력받아 상기 디지털코드를 카운팅하는 카운터  
 를 포함하는 것을 특징으로 하는 온도정보 출력장치.

**청구항 34**

제 32항에 있어서,  
 상기 온도정보 출력장치는,  
 상기 적분수단 및 상기 카운팅수단의 인에이블 여부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 온도  
 정보 출력장치.

**청구항 35**

제 32항에 있어서,

상기 밴드갭부는,

온도에 따라 변화하는 바이폴라 접합 트랜지스터의 베이스-이미터전압(Vbe)을 이용하여 상기 제1전압을 출력하는 것을 특징으로 하는 온도정보 출력장치.

**청구항 36**

제 21항 또는 제 32항에 있어서,

상기 밴드갭부는,

상기 제1전압이 아날로그-디지털 변환되게 하기 위하여 레벨쉬프터로 제1전압의 레벨을 조절하여 출력하는 것을 특징으로 하는 온도정보 출력장치.

**명세서**

**발명의 상세한 설명**

**발명의 목적**

**발명이 속하는 기술 및 그 분야의 종래기술**

- <12> 본 발명은 아날로그-디지털 변환기(Analog-Digital Converter) 및 이를 포함하는 온도정보 출력장치(On Die Thermal Sensor)에 관한 것이다.
- <13> 아날로그-디지털 변환기란 아날로그(analog) 형태를 가지고 있는 신호를 디지털(digital) 형태의 신호로 바꾸어 주는 장치를 말하는데, 예를 들면 아날로그 형태의 전압을 그 전압에 대응하는 디지털 코드로 바꾸어주는 장치를 말한다.
- <14> 아날로그-디지털 변환기에 대해 설명하기 위하여 아날로그-디지털 변환기를 포함하는 온도정보 출력장치에 대해 알아본다. 참고로, 온도정보 출력장치는 반도체 메모리장치(DRAM) 등에서 온도에 따라 리프레쉬(refresh) 주기를 조절하기 위하여 사용된다.
- <15> 도 1은 종래의 아날로그-디지털 변환기를 포함하는 온도정보 출력장치의 구성도이다.
- <16> 도 1을 참조하면, 종래의 온도정보 출력장치는 밴드갭부(100)와 아날로그-디지털 변환기(110)를 포함하여 구성된다.
- <17> 구체적으로 밴드갭부(100)는 소자의 온도나 전원전압의 변화에 영향을 받지 않는 밴드갭(bandgap)회로 중에서 바이폴라 접합 트랜지스터(BJT - Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 온도를 감지한다. 그리고 미세하게 변동되는 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1로 대응하는 제1전압(Vtemp)을 출력한다. 즉, 온도가 높을수록 낮은 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)을 출력한다.
- <18> 아날로그-디지털 변환기(110)는 전압비교수단(120), 카운터수단(130), 컨버팅수단(140)을 포함하여 구성되며, 밴드갭부(100)에서 출력된 제1전압(Vtemp)을 디지털코드(Digital code)인 온도정보코드(Thermal code)로 변환하여 출력한다.
- <19> 아날로그-디지털 변환기(110)의 동작을 보면, 컨버팅수단(120)은 디지털-아날로그 변환기(DAC : Digital Analog Converter)로서 카운터수단(130)으로부터 출력되는 디지털 값인 온도정보코드(Thermal code)에 응답하여 아날로그 전압값인 제2전압(DACOUT)을 출력한다. 참고로 컨버팅수단(140)으로 입력되는 VLIMIT, VLLIMIT 전압은 제2전압(DACOUT)이 변동할 수 있는 최대값과 최소값을 설정하기 위한 전압이다.
- <20> 그리고, 전압비교수단(120)은 제1전압(Vtemp)과 제2전압(DACOUT)을 비교하여 제1전압(Vtemp)의 전위레벨이 제2전압(DACOUT)의 전위레벨보다 작은 전위레벨일 경우 카운터수단(130)에서 미리 설정된 온도정보코드(Thermal code)를 감소시키도록 하는 감소신호(DEC)를 출력하고, 제1전압(Vtemp)의 전위레벨이 제2전압(DACOUT)의 전위레



벨보다 큰 전위레벨일 경우 카운터수단(130)의 미리 설정된 온도정보코드(Thermal code)를 증가시키도록 하는 증가신호(INC)를 출력한다.

- <21> 또한, 카운터수단(130)은 전압비교수단(120)으로부터 제어신호인 증가신호(INC) 혹은 감소신호(DEC)를 입력받아서 내부에 미리 설정된 디지털코드를 증가시키거나 감소시켜서 온도정보를 가지고 있는 온도정보코드(Thermal code)를 출력한다.
- <22> 전체적인 동작을 정리하면, 아날로그-디지털 변환기(110)에서는 제1전압(Vtemp)과 제2전압(DACOUT)을 비교하여 온도정보코드(Thermal code)를 증가시키거나 감소시키는 일을 반복하여, 제2전압(DACOUT)이 제1전압(Vtemp)을 추적하게 되고, 추적이 완료되었을 때의 온도정보코드(Thermal code)는 제1전압(Vtemp)을 디지털 변환한 값이 된다.
- <23> 상술한 바와 같은 아날로그-디지털 변환기(110)는 제1전압(Vtemp)을 디지털 변환함에 있어서, 제2전압(DACOUT)으로 제1전압(Vtemp)을 추적(tracking)하는 방법을 사용한다. 따라서 이러한 아날로그-디지털 변환기를 추적형 아날로그-디지털 변환기(Tracking Analog-Digital Converter)라고 한다.
- <24> 도 2는 종래의 적분형 아날로그-디지털 변환기의 구성도이다.
- <25> 종래의 적분형 아날로그-디지털 변환기(Integrating Analog-Digital Converter)는 연산증폭기(210), 저항(R), 캐패시터(C), 비교기(220), 앤드게이트(230), 카운터(240) 등을 포함하여 구성된다. 그 대략적인 동작은 연산증폭기(210)를 이용하여 음전압인 기준전압(-Vref)을 적분하여 시간이 지날수록 증가하는 제2전압(Vout)을 출력하고, 제2전압(Vout)이 제1전압(Vin)에 도달할 때까지 입력되는 클럭(CLK)의 수를 카운트하는 방법으로 제1전압(Vin)을 디지털변환하는 방식을 사용하는 아날로그-디지털 변환기이다.
- <26> 구체적으로, 연산증폭기(210)(OP-Amp: Operational-Amplifier)는 적분을 수행한다. 연산증폭기(210)의 반전단자(-)에 흐르는 전류에 관한 식을 세워보면  $\{(0-V_{ref})/R\}=C(d(0-V_{out})/dt)$ 가 되고, 이를 정리하면  $V_{out}=(V_{ref}/RC)*t$ 이 된다. 즉, 연산증폭기(210)에서는 시간이 흐를수록 증가하는 제2전압(Vout)을 출력한다.
- <27> 비교기(220)는 연산증폭기(210)에서 출력된 제2전압(Vout)과 디지털로 변환하려고 하는 아날로그 전압인 제1전압(Vin)을 비교한다. 구체적으로 제1전압(Vin)이 더 클 경우에는 논리'하이'레벨의 전압(이하, '하이')을 출력하지만, 제2전압(Vout)이 더 클 경우에는 논리'로우'레벨의 전압(이하 '로우')을 출력한다. 따라서 동작 초기에는 '하이'를 출력하겠지만, 시간이 흘러 제2전압(Vout)이 제1전압(Vin)보다 커지면 '로우'를 출력하게 된다.
- <28> 앤드게이트(230)는 비교기(220)의 출력과 클럭(CLK)을 입력받아 동작한다. 따라서 비교기(220)의 출력이 '하이'일 때는 클럭(CLK)을 그대로 카운터(240)에 출력하지만, 비교기(220)의 출력이 '로우'일때는 클럭(CLK)에 상관없이 '로우'를 출력한다.
- <29> 카운터(240)는 앤드게이트(230)로부터 출력되는 '하이'의 갯수를 카운트(count)하여 디지털코드(Digital code)를 생성한다. 즉, 제2전압(Vout)이 제1전압(Vin)보다 커질때 까지의 시간 동안 클럭(CLK)을 카운트하여 디지털 코드(Digital code)를 생성하는데, 이러한 원리를 이용하여 아날로그 형태의 제1전압(Vin)을 디지털 형태의 디지털코드(Digital code)로 변환하게 된다.
- <30> 적분형 아날로그-디지털 변환기(도 2)는 상술했던 추적형 아날로그-디지털 변환기(도 1의 변환기)보다 더욱 오차가 적은 아날로그-디지털 변환작업을 수행할 수 있다. 그러나 반도체 메모리장치 등에서는 적분형 아날로그-디지털 변환기(도 2)를 거의 사용하지 않는다.
- <31> 그 이유는 종래의 적분형 아날로그-디지털 변환기(도 2)는 연산증폭기에서 출력되는 제2전압(Vout)이 양의 값을 갖게 하기 위하여, 반전단자(-)에 입력되는 기준전압으로 음전압(-Vref)을 사용한다는데 있다. 왜냐하면 음전압(-Vref)을 생성하기 위해서는 기존의 회로에 추가적으로 음전압을 펌핑(pumping)하는 전하펌프가 필요한데, 이는 칩(chip) 면적을 증가시키고 전류소모를 증가시킨다는 문제점이 있기 때문이다.

**발명이 이루고자 하는 기술적 과제**

- <32> 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, Z음(negative)전압이 필요하지 않은 적분형 아날로그-디지털 변환기(Integrating Analog-Digital Converter) 및 이를 포함하는 온도정보 출력장치(On Die Thermal Sensor)를 제공하는데 그 목적이 있다.

**발명의 구성 및 작용**

- <33> 상술한 목적을 달성하기 위한 본 발명의 제1실시예에 따른 아날로그-디지털 변환기(Analog-Digital Converter)는, 반전단자 측에 양의 값-0을 포함한다-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력받으며, 상기 기준전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 제1전압-제1전압은 디지털 변환할 아날로그 전압임-의 레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.
- <34> 또한, 본 발명의 제1실시예에 따른 온도정보 출력장치(On Die Thermal Sensor)는, 온도를 감지하여 온도에 대응하는 제1전압을 출력하는 밴드갭부; 반전단자 측에 양의 값-0을 포함한다-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 전압을 입력받으며, 상기 기준전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 제1전압의 레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 온도정보코드로 출력하는 카운팅수단을 포함한다.
- <35> 또한, 본 발명의 제2실시예에 따른 아날로그-디지털 변환기는, 반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 기준전압보다 더 높은 제1전압-제1전압은 디지털 변환할 아날로그 전압임-을 입력받으며, 상기 기준전압과 상기 제1전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.
- <36> 또한, 본 발명의 제2실시예에 따른 온도정보 출력장치는, 온도를 감지하여 온도에 대응하는 제1전압-기준전압보다 높다-을 출력하는 밴드갭부; 반전단자 측에 양의 값-0을 포함-을 갖는 기준전압을 비반전단자 측에 상기 제1전압을 입력받으며, 상기 기준전압과 상기 제1전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.
- <37> 또한, 본 발명의 제3실시예에 따른 아날로그-디지털 변환기는, 반전단자 측에 제1전압-제1전압은 디지털 변환할 아날로그 전압임-을 비반전단자 측에 상기 제1전압보다 더 높은 전압을 입력받으며, 상기 제1전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.
- <38> 또한, 본 발명의 제3실시예에 따른 온도정보 출력장치는, 온도를 감지하여 온도에 대응하는 제1전압을 출력하는 밴드갭부; 반전단자 측에 제1전압-제1전압은 디지털 변환할 아날로그 전압임-을 비반전단자 측에 상기 제1전압보다 더 높은 전압을 입력받으며, 상기 제1전압과 상기 더 높은 전압의 차이를 적분하여 제2전압을 출력하는 적분수단; 및 상기 제2전압이 미리 설정된 전압레벨에 도달할때까지 입력되는 클럭의 수를 카운트하여 디지털코드로 출력하는 카운팅수단을 포함한다.
- <39> 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
- <40> 도 3은 본 발명에 따른 적분형 아날로그-디지털 변환기의 제1실시예 구성도이다.
- <41> 도 3을 참조하면, 본 발명에 따른 적분형 아날로그-디지털 변환기는 반전단자(-) 측에 양의 값을 갖는(음의 반대라는 뜻으로 양이라 표현하였으며 0을 포함한다) 기준전압(Vref)을 비반전단자(+) 측에 상기 기준전압(Vref)보다 더 높은 전압(Vx)을 입력받으며, 상기 기준전압(Vref)과 상기 더 높은 전압(Vx)의 차이(Vx-Vref)를 적분하여 제2전압(Vout)을 출력하는 적분수단(310); 및 상기 제2전압(Vout)이 제1전압(Vin, 아날로그-디지털 변환기가 디지털 형태로 변환할 전압이다.)의 레벨에 도달할때까지 입력되는 클럭(CLK)의 수를 카운트(count)하여 디지털 코드(Digital code)로 출력하는 카운팅수단(320)을 포함한다.
- <42> 적분수단(310)은, 반전단자(-) 측에 기준전압(Vref)을 비반전단자(+) 측에 기준전압보다 더 높은 전압(Vx)을 입력받는 연산증폭기(311); 연산증폭기(311)의 반전단자(-) 측에 구비되어 기준전압(Vref)을 입력받는 저항(R); 및 연산증폭기(311)의 반전단자(-)와 연산증폭기(311)의 출력단 사이에 구비되는 캐패시터(C)를 포함하여 구성될 수 있다.
- <43> 카운팅수단(320)은, 제1전압(Vin)과 제2전압(Vout)을 비교하는 비교기(321); 클럭(CLK)과 비교기(321)의 출력을 입력받는 앤드게이트(322); 및 앤드게이트(322)의 출력을 입력받아 디지털코드(Digital code)를 카운팅(counting)하는 카운터(323)를 포함하여 구성될 수 있다.
- <44> 본 발명에 따른 적분형 아날로그-디지털 변환기의 동작에 대해 살펴본다. 연산증폭기(311)의 반전단자(-)에 흐

르는 전류에 관한 식은  $\{(V_x - V_{ref})/R\} = \{d(V_x - V_{out})/dt\}$ 가 되고, 이를 정리하면  $V_{out} = \{(V_x - V_{ref})/RC\} * t + V_x$ 가 된다. (여기서  $V_x > V_{ref}$ ) 즉, 제2전압( $V_{out}$ )은 (상수\*시간)+상수의 형태로 되고( $V_x$ ,  $V_{ref}$ ,  $RC$ 는 모두 상수이므로), 이는 종래의 적분형 아날로그-디지털 변환기에서 출력되는 제2전압( $V_{out}$ )의 형태와 동일하게 시간이 흐를수록 증가하는 제2전압( $V_{out}$ )을 출력한다.

- <45> 비교기(321)는 연산증폭기(311)에서 출력된 제2전압( $V_{out}$ )과 디지털로 변환하려고 하는 아날로그 전압인 제1전압( $V_{in}$ )을 비교한다. 구체적으로 제1전압( $V_{in}$ )이 더 클 경우에는 논리'하이'레벨의 전압(이하, '하이')을 출력하지만, 제2전압( $V_{out}$ )이 더 클 경우에는 논리'로우'레벨의 전압(이하 '로우')을 출력한다. 따라서 동작 초기에는 '하이'를 출력하겠지만, 시간이 흘러 제2전압( $V_{out}$ )이 제1전압( $V_{in}$ )보다 커지면 '로우'를 출력하게 된다.
- <46> 앤드게이트(322)는 비교기(321)의 출력과 클럭(CLK)을 입력받아 동작한다. 따라서 비교기(321)의 출력이 '하이'일 때는 클럭(CLK)을 그대로 카운터(323)에 출력하지만, 비교기(321)의 출력이 '로우'일때는 클럭(CLK)에 상관없이 '로우'를 출력한다.
- <47> 카운터(323)는 앤드게이트로(322)부터 출력되는 '하이'의 갯수를 카운트(count)하여 디지털코드(Digital code)를 생성한다. 즉, 제2전압( $V_{out}$ )이 제1전압( $V_{in}$ )보다 커질때 까지의 시간 동안 클럭(CLK)을 카운트하여 디지털코드(Digital code)를 생성하는데, 이러한 원리를 이용하여 아날로그 형태의 제1전압( $V_{in}$ )을 디지털 형태의 디지털코드(Digital code)로 변환하게 된다.
- <48> 본 발명에 따른 적분형 아날로그-디지털 변환기는 연산증폭기(311)의 비반전단자(+)에 기준전압( $V_{ref}$ )보다 높은 전압( $V_x$ )을 인가한다. (종래에는 접지전압을 인가했다.) 따라서 기준전압( $V_{ref}$ )이 종래와는 다르게 양의 값을 가지기 때문에 음(negative)전압을 펌핑(pumping)할 필요가 없어진다.
- <49> 도면에 도시된 컨트롤부(330)는 캐패시터(C)의 양단을 단락시키거나 개방시켜 적분수단(310)의 인에이블 여부를 제어하고, 앤드게이트(322)에 '로우'를 입력하거나 '하이'를 입력하여 카운팅수단(320)의 인에이블 여부를 제어하기 위한 것으로 본 발명에 따른 아날로그 디지털 변환부는 컨트롤부(330)를 더 포함하여 실시될 수도 있다.
- <50> 도 4는 본 발명에 따른 아날로그-디지털 변환기를 포함하는 온도정보 출력장치의 제1실시에 구성도이다.
- <51> 도 4를 참조하면, 본 발명에 따른 온도정보 출력장치는 온도를 감지하여 온도에 대응하는 제1전압( $V_{temp}$ )을 출력하는 밴드갭부(400); 반전단자(-) 측에 양의 값(음의 반대라는 뜻이며 0을 포함한다.)을 갖는 기준전압( $V_{ref}$ )을 비반전단자(+) 측에 기준전압( $V_{ref}$ )보다 더 높은 전압( $V_x$ )을 입력받으며, 기준전압( $V_{ref}$ )과 더 높은 전압( $V_x$ )의 차이( $V_x - V_{ref}$ )를 적분하여 제2전압( $V_{out}$ )을 출력하는 적분수단(410); 및 제2전압( $V_{out}$ )이 제1전압( $V_{temp}$ )의 레벨에 도달할때까지 입력되는 클럭(CLK)의 수를 카운트하여 온도정보코드(Thermal code)로 출력하는 카운팅수단(420)을 포함한다.
- <52> 적분수단(410)은 반전단자(-) 측에 기준전압( $V_{ref}$ )을 비반전단자(+) 측에 기준전압( $V_{ref}$ )보다 더 높은 전압( $V_x$ )을 입력받는 연산증폭기(411); 연산증폭기(411)의 반전단자(-) 측에 구비되어 기준전압( $V_{ref}$ )을 입력받는 저항(R); 및 연산증폭기(411)의 반전단자(-)와 연산증폭기(411)의 출력단 사이에 구비되는 캐패시터(C)를 포함하여 구성될 수 있다.
- <53> 카운팅수단(420)은 제1전압( $V_{temp}$ )과 제2전압( $V_{out}$ )을 비교하는 비교기(421); 클럭(CLK)과 비교기(421)의 출력을 입력받는 앤드게이트(422); 및 앤드게이트(422)의 출력을 입력받아 온도정보코드(Thermal code)를 카운팅하는 카운터(423)를 포함하여 구성될 수 있다.
- <54> 또한, 도 3에 도시된 아날로그-디지털 변환기와 마찬가지로 온도정보 출력장치는 적분수단(410) 및 카운팅수단(420)의 인에이블 여부를 제어하는 제어부(430)를 더 포함하여 실시될 수도 있다.
- <55> 밴드갭부(400)는 종래의 기술에서 설명한 밴드갭부와 동일하게 온도에 따라 변화하는 바이폴라 접합 트랜지스터의 베이스-에미터 전압( $V_{be}$ )을 이용하여 온도정보를 포함하는 제1전압( $V_{temp}$ )을 생성한다. 또한, 일반적으로 밴드갭부(400)에서는 여러 가지의 전압을 생성할 수 있기 때문에 온도의 변화에 상관없이 일정한 값을 갖는 전압  $V_{ref}$ ,  $V_x$ 를 밴드갭부(400)로부터 얻을 수도 있을 것이다.
- <56> 도 4에 도시된 아날로그-디지털 변환기는 도 3의 아날로그 디지털 변환기와 동일하며, 디지털 형태로 변환되어야 하는 제1전압( $V_{in}$ )은 밴드갭부(400)에서 출력되는 제1전압( $V_{temp}$ )이 되며 카운터에서 출력되는 디지털코드가 온도정보 출력장치에서 출력되는 온도정보코드(Thermal code)가 된다. 즉, 종래의 온도정보 출력장치와 동일하게 밴드갭부와 아날로그-디지털 변환부로 구성되지만, 아날로그-디지털 변환부가 도 3과 동일한 것으로 대체되

었다.

- <57> 도 5는 본 발명의 제2실시예에 따른 아날로그-디지털 변환기와 이를 포함하는 본 발명의 제2실시예에 따른 온도 정보 출력장치의 구성도이다.
- <58> 본 발명의 제2실시예에 따른 아날로그-디지털 변환기는 디지털 변환하고자 하는 제1전압(Vtemp)이 입력되는 위치가 제1실시예와 다르며, 아날로그-디지털 변환하는데 있어서 음전압이 필요하지 않다는 점은 제1실시예와 동일하다.
- <59> 제2실시예에 따른 아날로그 디지털 변환기는, 반전단자(-) 측에 양의 값-0을 포함-을 갖는 기준전압(Vref)을 비반전단자(+) 측에 기준전압(Vref)보다 더 높은 제1전압(Vtemp)-제1전압은 디지털 변환할 아날로그 전압임-을 입력받으며, 기준전압(Vref)과 제1전압(Vtemp)의 차이를 적분하여 제2전압(Vout)을 출력하는 적분수단(510); 및 제2전압(Vout)이 미리 설정된 전압레벨(V1)에 도달할때까지 입력되는 클럭(CLK)의 수를 카운트하여 디지털코드(Thermal code)로 출력하는 카운팅수단(520)을 포함한다.
- <60> 상세하게 적분수단(510)은 반전단자(-) 측에 기준전압(Vref)을 비반전단자(+) 측에 제1전압(Vtemp)을 입력받는 연산증폭기(511); 연산증폭기(511)의 반전단자(-) 측에 구비되어 기준전압(Vref)을 입력받는 저항(R); 및 연산증폭기(511)의 반전단자(-)와 연산증폭기(511)의 출력단 사이에 구비되는 캐패시터(C)를 포함한다.
- <61> 카운팅수단(520)은 제2전압(Vout)과 미리 설정된 전압레벨(V1)을 비교하는 비교기(521); 클럭(CLK)과 비교기(521)의 출력을 입력받는 앤드게이트(522); 및 앤드게이트(522)의 출력을 입력받아 디지털코드(Thermal code)를 카운팅하는 카운터(523)를포함한다.
- <62> 그 동작을 설명하면, 제2전압(Vout)은 다음과 같은 식으로 표현이 된다.  $V_{out} = \{((V_{temp} - V_{ref}) / RC) * t + V_{temp}\}$  이 식은 제1실시예에서의 식에서  $V_x$ 만  $V_{temp}$ 로 바꾼 것이다. 제2전압(Vout)은 시간에 따라 증가하는 값을 가지며 그 증가 폭은 제1전압(Vtemp)에 의존적이다. 제1전압(Vtemp)이 높으면 높을수록 제2전압(Vout)은 빨리 증가하게 된다.
- <63> 제2전압(Vout)이 미리 설정된 전압 V1의 레벨에 도달할 때까지 디지털코드(Thermal code)는 카운팅되고, 제2전압(Vout)이 V1까지 도달하는데 걸리는 시간은 제1전압(Vtemp)에 의존적이다. 따라서 제1전압(Vtemp)의 레벨에 따라 서로 다른 디지털 코드(Thermal code)를 얻을 수 있다. 이는 아날로그 값인 제1전압(Vtemp)을 디지털 값으로 변경할 수 있다는 의미이다.
- <64> 미리 설정된 전압(V1)은 제1전압(Vtemp)이 가질 수 있는 값보다는 높게 설정되어야 한다. 왜냐하면  $V_{out} = V_1 = \{((V_{temp} - V_{ref}) / RC) * t + V_{temp}\}$ 가 될 때까지 코드가 카운팅되기 때문이다.
- <65> 제2실시예에서의 제1전압(Vtemp)은 제1실시예에서의  $V_x$ 와 마찬가지로 기준전압(Vref)보다는 높은 전압이어야 한다.
- <66> 제2실시예에 따른 온도정보 출력장치는 상술한 아날로그-디지털 변환기에 밴드갭부(500)를 추가하면 된다. 도면에 도시된 바와 같이 밴드갭부(500)에서 출력되는 온도에 대응하는 전압이 제1전압(Vtemp)이 된다. 밴드갭부(500)에서 출력되는 제1전압(Vtemp)은 기준전압(Vref)보다 높아야 하는데, 이를 위해 밴드갭부(500)에서 제1전압(Vtemp)을 출력할때 일반적인 레벨 쉬프터(level shifter)를 사용하여 제1전압(Vtemp)의 레벨을 조절하여 출력하게 설계하는 것도 가능하다.
- <67> 도 6은 본 발명의 제3실시예에 따른 아날로그-디지털 변환기와 이를 포함하는 본 발명의 제3실시예에 따른 온도 정보 출력장치의 구성도이다.
- <68> 본 발명의 제3실시예에 따른 아날로그-디지털 변환기는 디지털 변환하고자 하는 제1전압(Vtemp)이 입력되는 위치가 제1 및 제2실시예와 다르며, 아날로그-디지털 변환하는데 있어서 음전압이 필요하지 않다는 점은 제1 및 제2실시예와 동일하다
- <69> 제3실시예에 따른 아날로그-디지털 변환기는, 반전단자(-) 측에 제1전압(Vtemp)-제1전압은 디지털 변환할 아날로그 전압임-을 비반전단자(+) 측에 제1전압보다 더 높은 전압( $V_x$ )을 입력받으며, 제1전압(Vtemp)과 더 높은 전압( $V_x$ )의 차이를 적분하여 제2전압(Vout)을 출력하는 적분수단(610); 및 제2전압(Vout)이 미리 설정된 전압레벨(V1)에 도달할때까지 입력되는 클럭(CLK)의 수를 카운트하여 디지털코드(Thermal code)로 출력하는 카운팅수단(620)을 포함한다.
- <70> 상세하게 적분수단(610)은 반전단자(-) 측에 제1전압(Vtemp)을 비반전단자(+) 측에 더 높은 전압( $V_x$ )을 입력받

는 연산증폭기(611); 연산증폭기(611)의 반전단자(-) 측에 구비되어 제1전압(Vtemp)을 입력받는 저항(R); 및 연산증폭기(611)의 반전단자(-)와 연산증폭기의 출력단(Vout) 사이에 구비되는 캐패시터(C)를 포함한다.

- <71> 카운팅수단(620)은 제2전압(Vout)과 미리 설정된 전압레벨(V1)을 비교하는 비교기(621); 클럭(CLK)과 비교기(621)의 출력을 입력받는 앤드게이트(622); 및 앤드게이트(622)의 출력을 입력받아 디지털코드(Thermal code)를 카운팅하는 카운터(623)를 포함한다.
- <72> 그 동작을 설명하면, 제2전압(Vout)은 다음과 같은 식으로 표현이 된다.  $V_{out} = \{((V_x - V_{temp})/RC) * t + V_x\}$  이식은 제1실시에 및 제2실시에의 식에서 각 전압의 순서만 바꿔준 것이다. 제2전압(Vout)은 시간에 따라 증가하는 값을 가지며 그 증가 폭은 제1전압(Vtemp)에 의존적이다. 제1전압(Vtemp)이 낮으면 낮을수록 제2전압(Vout)은 빨리 증가하게 된다.
- <73> 제2전압(Vout)이 미리 설정된 전압인 V1의 레벨에 도달할 때까지 디지털코드(Thermal code)는 카운팅되고, 제2전압(Vout)이 V1까지 도달하는데 걸리는 시간은 제1전압(Vtemp)에 의존적이다. 따라서 제1전압(Vtemp)의 레벨에 따라 서로 다른 디지털 코드(Thermal code)를 얻을 수 있다. 이는 아날로그 값인 제1전압(Vtemp)을 디지털 값으로 변경할 수 있다는 의미이다.
- <74> 미리 설정된 전압(V1)은 높은 전압(Vx) 보다는 높게 설정되어야 한다. 왜냐하면  $V_{out} = V_1 = \{((V_x - V_{temp})/RC) * t + V_x\}$ 가 될 때까지 코드가 카운팅되기 때문이다.
- <75> 제3실시에에서의 높은전압(Vx)은 제1실시에에서의 Vx와 마찬가지로 제1전압(Vtemp)보다는 높은 전압이어야 한다.
- <76> 제3실시에에 따른 온도정보 출력장치는 상술한 아날로그-디지털 변환기에 밴드갭부(600)를 추가하면 된다. 도면에 도시된 바와 같이 밴드갭부(600)에서 출력되는 온도에 대응하는 전압이 제1전압(Vtemp)이 된다. 밴드갭부(600)에서 출력되는 제1전압(Vtemp)은 Vx보다 낮아야 하는데, 이를 위해 밴드갭부(500)에서 제1전압(Vtemp)을 출력할때 일반적인 레벨 쉬프터(level shifter)를 사용하여 제1전압(Vtemp)의 레벨을 조절하여 출력하게 설계하는 것도 가능하다.
- <77> 반도체 메모리 장치 등에서 사용되는 온도정보 출력장치는 종래의 적분형 아날로그-디지털 변환기가 기준전압으로 음전압을 사용해야 하는 문제로 대부분 추적형 아날로그-디지털 변환기를 사용했다. 하지만 도 4,5,6에 도시된 바와 같이, 본 발명에 따른 온도정보 출력장치는 음전압이 필요없는 적분형 아날로그-디지털 변환기를 포함하여 반도체 메모리장치 등에서 더욱 폭 넓게 사용될 수 있다.
- <78> 본 발명의 기술 사상은 상기 바람직한 일실시에에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

**발명의 효과**

- <79> 상술한 본 발명에 따른 적분형 아날로그-디지털 변환기는 사용하는 아날로그-디지털 변환기 내에서 사용되는 전압으로 음전압을 필요로 하지 않기 때문에 전하펌프를 필요로 하지 않는다는 장점이 있다.
- <80> 또한, 적분형 아날로그-디지털 변환기이면서도 음전압을 필요로 하지않기 때문에 온도정보 출력장치 등에 폭넓게 응용될 수 있다는 장점이 있다.

**도면의 간단한 설명**


- <1> 도 1은 종래의 아날로그-디지털 변환기를 포함하는 온도정보 출력장치의 구성도.
- <2> 도 2는 종래의 적분형 아날로그-디지털 변환기의 구성도.
- <3> 도 3은 본 발명에 따른 적분형 아날로그-디지털 변환기의 제1실시에 구성도.
- <4> 도 4는 본 발명에 따른 아날로그-디지털 변환기를 포함하는 온도정보 출력장치의 제1실시에 구성도.
- <5> 도 5는 본 발명의 제2실시에에 따른 아날로그-디지털 변환기와 이를 포함하는 본 발명의 제2실시에에 따른 온도정보 출력장치의 구성도.
- <6> 도 6은 본 발명의 제3실시에에 따른 아날로그-디지털 변환기와 이를 포함하는 본 발명의 제3실시에에 따른 온도

정보 출력장치의 구성도.


- <7> \*도면의 주요한 부분에 대한 부호의 설명
- <8> 310: 적분수단                                  320: 카운팅수단
- <9> 311: 연산증폭기                                321: 비교기
- <10> 322: 앤드게이트                                323: 카운터
- <11> 330: 컨트롤부

**도면**


**도면1**




**도면2**



도면3




도면4





도면5



도면6

