

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7204454号  
(P7204454)

(45)発行日 令和5年1月16日(2023.1.16)

(24)登録日 令和5年1月5日(2023.1.5)

(51)国際特許分類

F I

H 0 1 L	29/78	(2006.01)	H 0 1 L	29/78	6 5 2 G
H 0 1 L	29/12	(2006.01)	H 0 1 L	29/78	6 5 2 T
H 0 1 L	21/336	(2006.01)	H 0 1 L	29/78	6 5 3 A
			H 0 1 L	29/78	6 5 2 J
			H 0 1 L	29/78	6 5 8 E

請求項の数 7 (全17頁) 最終頁に続く

(21)出願番号 特願2018-225629(P2018-225629)  
 (22)出願日 平成30年11月30日(2018.11.30)  
 (65)公開番号 特開2020-88343(P2020-88343A)  
 (43)公開日 令和2年6月4日(2020.6.4)  
 審査請求日 令和3年7月12日(2021.7.12)

(73)特許権者 000003609  
 株式会社豊田中央研究所  
 愛知県長久手市横道4-1番地の1  
 (73)特許権者 000004260  
 株式会社デンソー  
 愛知県刈谷市昭和町1丁目1番地  
 (74)代理人 110000110  
 弁理士法人 快友国際特許事務所  
 (72)発明者 朽木 克博  
 愛知県長久手市横道4-1番地の1 株式  
 会社豊田中央研究所内  
 (72)発明者 山下 侑佑  
 愛知県長久手市横道4-1番地の1 株式  
 会社豊田中央研究所内  
 (72)発明者 副島 成雅

最終頁に続く

(54)【発明の名称】 半導体装置

(57)【特許請求の範囲】

【請求項1】

化合物半導体を有する縦型の半導体装置であって、  
 負荷短絡時に大電流が流れることに応じて発熱する前記化合物半導体の特定領域が、前記化合物半導体よりも線膨張係数が小さい特定材料を含み、  
 前記化合物半導体は、  
 基板と、  
 前記基板の上に設けられている第1導電型のドリフト領域と、  
 前記ドリフト領域の上に設けられており、互いに離間している第2導電型の一対のボディ領域であって、前記化合物半導体の上面に露出している前記一対のボディ領域と、  
 前記ドリフト領域の上であり、かつ、前記一対のボディ領域の間に設けられている前記第1導電型のJFET領域であって、前記一対のボディ領域のそれぞれに接触しており、前記化合物半導体の上面に露出している前記JFET領域と、  
 を備え、  
 前記半導体装置は、さらに、  
 ゲート絶縁膜を介して、前記化合物半導体の上面に設けられているゲート電極であって、前記ゲート絶縁膜を介して、前記一対のボディ領域の一部、及び、前記JFET領域に対向する前記ゲート電極を備え、  
 前記特定領域は、前記半導体装置を前記化合物半導体の上面の垂直上方から見たときに、前記一対のボディ領域の間に設けられており、

前記特定領域は、前記ドリフト領域内に設けられており、  
前記特定領域の下端は、前記ドリフト領域の下端よりも上方に位置している、半導体装置。

【請求項 2】

前記特定領域は、前記一对のボディ領域の下面よりも下方側であり、かつ、前記半導体装置を前記化合物半導体の上面の垂直上方から見たときに、前記一对のボディ領域の間に設けられており、前記一对のボディ領域の下方に設けられていない、請求項 1 に記載の半導体装置。

【請求項 3】

前記ドリフト領域は、前記基板の上に設けられている第 1 ドリフト領域と、前記第 1 ドリフト領域の上に設けられている第 2 ドリフト領域と、を備えており、

10

前記一对のボディ領域及び前記 J F E T 領域は、前記第 2 ドリフト領域の上に設けられており、

前記特定領域は、前記第 1 ドリフト領域に設けられており、

前記特定領域の上端は、前記第 1 ドリフト領域と前記第 2 ドリフト領域との間の界面と一致する、請求項 1 又は 2 に記載の半導体装置。

【請求項 4】

複数の前記特定領域を備え、

前記半導体装置を前記化合物半導体の上面の垂直上方から見たときに、前記複数の特定領域のそれぞれが離間している、請求項 1 ~ 3 のいずれか一項に記載の半導体装置。

【請求項 5】

20

前記特定材料は、導電性の S i、導電性の C、又は、導電性を有する多結晶の S i C である、請求項 1 ~ 4 のいずれか一項に記載の半導体装置。

【請求項 6】

前記特定材料は、絶縁体である S i O<sub>2</sub> 又は空気である、請求項 1 ~ 5 のいずれか一項に記載の半導体装置。

【請求項 7】

前記化合物半導体は、S i C 又は G a N である、請求項 1 ~ 6 のいずれか一項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

30

【0001】

本明細書が開示する技術は、半導体装置に関する。

【背景技術】

【0002】

特許文献 1 には、化合物半導体を有する縦型の半導体装置が開示されている。化合物半導体は、基板と、エピタキシャル層と、を備える。エピタキシャル層は、一对のウェル領域と、J F E T 領域と、を備える。一对のウェル領域は、基板の上方に設けられており、化合物半導体の上面に露出している。J F E T 層は、基板の上方であって、一对のウェル領域の間に設けられている。J F E T 層は、一对のウェル領域のそれぞれに接しており、化合物半導体の上面に露出している。特許文献 1 の半導体装置では、一对のウェル領域の間の幅、即ち、J F E T 領域の幅を狭くすることによって、負荷短絡時に半導体装置を流れる電流量を抑制している。

40

【先行技術文献】

【特許文献】

【0003】

【文献】特開 2012 - 33731 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献 1 の半導体装置では、電流経路である J F E T 領域の幅が狭いために、負荷短

50

絡時に、化合物半導体の特定領域に電流が集中する。この場合、特定領域が自己発熱し、特定領域が局所的に熱膨張する。特定領域が局所的に熱膨張することによって、半導体装置に熱応力が作用し、半導体装置に異常が発生し得る。本明細書は、負荷短絡時における信頼性の高い半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0005】

本明細書が開示する化合物半導体を有する縦型の半導体装置は、負荷短絡時に大電流が流れることに応じて発熱する前記化合物半導体の特定領域が、前記化合物半導体よりも線膨張係数が小さい特定材料を含む。

【0006】

上記の構成によると、特定領域が、化合物半導体よりも線膨張係数が小さい特定材料を含んでいる。このため、特定領域が、化合物半導体よりも線膨張係数が小さい特定材料を含まない場合と比較して、特定領域が熱膨張することを抑制することができる。従って、負荷短絡時に、特定領域が熱膨張することによって、半導体装置に作用する熱応力を低減することができる。半導体装置に異常が発生することを抑制することができる。従って、半導体装置の信頼性を向上させることができる。

【0007】

上記の化合物半導体は、基板と、基板の上に設けられている第1導電型のドリフト領域と、ドリフト領域の上に設けられており、互いに離間している第2導電型の一对のボディ領域であって、化合物半導体の上面に露出している一对のボディ領域と、ドリフト領域の上であり、かつ、一对のボディ領域の間に設けられている第1導電型のJFET領域であって、一对のボディ領域のそれぞれに接触しており、化合物半導体の上面に露出しているJFET領域と、を備えていてもよい。半導体装置は、さらに、ゲート絶縁膜を介して、化合物半導体の上面に設けられているゲート電極であって、ゲート絶縁膜を介して、一对のボディ領域の一部、及び、JFET領域に対向するゲート電極を備え、特定領域は、半導体装置を化合物半導体の上面の垂直上方から見たときに、一对のボディ領域の間に設けられていてもよい。効果の詳細は実施例で説明する。

【0008】

特定領域は、一对のボディ領域の下面よりも下方側であり、かつ、半導体装置を化合物半導体の上面の垂直上方から見たときに、一对のボディ領域の間に設けられていてもよい。効果の詳細は実施例で説明する。

【0009】

上記の化合物半導体は、基板と、基板の上に設けられている第1導電型のドリフト領域と、ドリフト領域の上に設けられている第2導電型のボディ領域であって、ボディ領域の一部は、化合物半導体の上面に露出するボディ領域と、ボディ領域の上に設けられており、化合物半導体の上面に露出する第1導電型のソース領域と、化合物半導体の上面から、ソース領域、及び、ボディ領域を貫通して、ドリフト領域に到達するトレンチと、を備えてもよい。半導体装置は、さらに、トレンチ内に設けられているトレンチゲートを備え、特定領域は、トレンチの底面よりも下方側であり、かつ、半導体装置を化合物半導体の上面の垂直上方から見たときに、トレンチが形成されている範囲内に設けられていてもよい。効果の詳細は実施例で説明する。

【0010】

上記の半導体装置は、複数の特定領域を備え、半導体装置を化合物半導体の上面の垂直上方から見たときに、複数の特定領域のそれぞれが離間していてもよい。効果の詳細は実施例で説明する。

【0011】

特定材料は、導電性のSi、導電性のC、又は、導電性を有する多結晶のSiCであってもよい。効果の詳細は実施例で説明する。

【0012】

特定材料は、絶縁体であるSiO<sub>2</sub>又は空気であってもよい。効果の詳細は実施例で説

10

20

30

40

50

明する。

【 0 0 1 3 】

化合物半導体は、S i C 又は G a N であってもよい。効果の詳細は実施例で説明する。

【 図面の簡単な説明 】

【 0 0 1 4 】

【 図 1 】 第 1 実施例の半導体装置の要部断面図である。

【 図 2 】 第 1 実施例の半導体装置の製造方法を示すフローチャートである。

【 図 3 】 第 1 実施例の半導体装置の製造工程を示す図である ( 1 ) 。

【 図 4 】 図 3 の半導体装置を垂直上方から見た図である。

【 図 5 】 第 1 実施例の半導体装置の製造工程を示す図である ( 2 ) 。

10

【 図 6 】 第 1 実施例の半導体装置の製造工程を示す図である ( 3 ) 。

【 図 7 】 第 1 実施例の半導体装置の製造工程を示す図である ( 4 ) 。

【 図 8 】 第 1 実施例の半導体装置の製造工程を示す図である ( 5 ) 。

【 図 9 】 第 1 実施例の半導体装置の製造工程を示す図である ( 6 ) 。

【 図 1 0 】 比較例の半導体装置において、負荷短絡時の半導体装置を示す図である。

【 図 1 1 】 第 2 実施例の半導体装置の要部断面図である。

【 図 1 2 】 第 2 実施例の半導体装置の製造方法を示すフローチャートである。

【 図 1 3 】 第 2 実施例の半導体装置の製造工程を示す図である ( 1 ) 。

【 図 1 4 】 第 2 実施例の半導体装置の製造工程を示す図である ( 2 ) 。

【 図 1 5 】 第 2 実施例の半導体装置の製造工程を示す図である ( 3 ) 。

20

【 図 1 6 】 第 2 実施例の半導体装置の製造工程を示す図である ( 4 ) 。

【 図 1 7 】 第 2 実施例の半導体装置の製造工程を示す図である ( 5 ) 。

【 図 1 8 】 第 3 実施例の半導体装置の要部断面図である。

【 図 1 9 】 第 4 実施例の半導体装置の要部断面図である。

【 図 2 0 】 第 5 実施例の半導体装置の要部断面図である。

【 発明を実施するための形態 】

【 0 0 1 5 】

( 第 1 実施例 )

図 1 の要部断面図に示されるように、半導体装置 1 は、縦型の M O S F E T である。半導体装置 1 は、プレーナゲート構造を有する。半導体装置 1 は、化合物半導体 8、ゲート絶縁膜 2 2、ゲート電極 2 4、ソース電極 2 6、及び、ドレイン電極 2 8 を備えている。

30

【 0 0 1 6 】

化合物半導体 8 は、基板 1 0、n<sup>-</sup>型のドリフト領域 1 2、p 型の一対のボディ領域 1 4 a、1 4 b、n<sup>+</sup>型のソース領域 1 6 a、1 6 b、複数の特定領域 1 8、及び、n<sup>-</sup>型の J F E T ( Junction Field Effect Transistor ) 領域 2 0 を備えている。

【 0 0 1 7 】

基板 1 0 は、n 型不純物を高濃度に含む S i C の単結晶基板である。基板 1 0 の裏面全体にドレイン電極 2 8 がオーミック接触している。基板 1 0 は、ドリフト領域 1 2 がエピタキシャル成長するための下地板である。

【 0 0 1 8 】

ドリフト領域 1 2 は、基板 1 0 の上に半導体物質をエピタキシャル成長させた層である。ドリフト領域 1 2 は、基板 1 0 よりも n 型不純物を低濃度に含む。

40

【 0 0 1 9 】

p 型の一対のボディ領域 1 4 a、1 4 b は、ドリフト領域 1 2 の上に設けられており、互いに離間している。なお、一対のボディ領域 1 4 a、1 4 b を以下では、「ボディ領域 1 4」と総称する場合がある。ボディ領域 1 4 の一部は、化合物半導体 8 の上面に露出している。ボディ領域 1 4 のうち、後述するソース領域 1 6 と J F E T 領域 2 0 に挟まれた部分は、チャンネル領域 C R と呼ばれることがある。

【 0 0 2 0 】

J F E T 領域 2 0 は、ドリフト領域 1 2 の上であり、かつ、一対のボディ領域 1 4 a、

50

14bの間に設けられている。JFET領域20は、一对のボディ領域14a、14bのそれぞれに接触しており、化合物半導体8の上面に露出している。JFET領域20は、ドリフト領域12と連続しており、ドリフト領域12と一体である。説明の都合上、図1では、破線でJFET領域20をドリフト領域12から区別している。JFET領域20は、ドリフト領域12と同じ組成である。

#### 【0021】

n<sup>+</sup>型的一对のソース領域16a、16bのそれぞれは、一对のボディ領域14a、14bに囲まれており、化合物半導体8の上面に露出している。一对のソース領域16a、16bは、ボディ領域14a、14bによって、ドリフト領域12及びJFET領域20から隔てられている。なお、以下では、一对のソース領域16a、16bを「ソース領域16」と総称する場合がある。ソース領域16にソース電極26がオーミック接触している。なお、ボディ領域14の表層でソース領域16に接するようにp型の半導体領域であるコンタクト領域が設けられることがあるが、図1では、コンタクト領域の図示は省略した。コンタクト領域は、p型不純物をボディ領域14よりも高濃度を含む。

10

#### 【0022】

ゲート電極24は、ゲート絶縁膜22を介して、化合物半導体8の上面に設けられている。ゲート電極24は、ポリシリコンからなる。ゲート電極24は、ゲート絶縁膜22を介して、一对のボディ領域14a、14bの一部、一对のソース領域16a、16bの一部、及び、JFET領域20と対向するように配置されている。ゲート電極24は、半導体装置1を垂直上方(z軸上方)から見たときに、一端が一方のボディ領域14aと重なり、他端が他方のボディ領域14bと重なるように配置されている。基板10と平行な平板状のゲート電極24を有しているので、半導体装置1は、プレーナゲート型と呼ばれる。

20

#### 【0023】

複数の特定領域18は、化合物半導体8のドリフト領域12に設けられている。複数の特定領域18は、ドリフト領域12を構成する単結晶のSiCよりも線膨張係数が小さい特定材料からなる。SiCの線膨張係数は、 $4.5 \times 10^{-6} / K$ である。本実施例において、特定材料は、導電性のSiである。Siの線膨張係数は、 $3.9 \times 10^{-6} / K$ であり、SiCの線膨張係数よりも小さい。複数の特定領域18は、ボディ領域14a、14bの下面15a、15bよりも下方側に設けられており、かつ、半導体装置1を垂直上方から見たときに、一对のボディ領域14の間に設けられている。また、半導体装置1を垂直上方から見たときに、複数の特定領域18のそれぞれが離間している。

30

#### 【0024】

半導体装置1の動作について説明する。半導体装置1は、ドレイン電極28にソース電極26よりも高い電圧が印加され、かつ、ゲート電極24に閾値電圧よりも高い電圧が印加されると、オン状態となる。オン状態では、チャンネル領域CRのゲート絶縁膜22の近傍にn型の反転層が形成され、ドレイン電極28とソース電極26の間が導通する。一方、半導体装置1は、ドレイン電極28にソース電極26よりも高い電圧が印加され、かつ、ゲート電極24に閾値電圧以下の電圧が印加されると、反転層が消失し、オフ状態となる。このように、半導体装置1は、ゲート電極24に印加する電圧に基づいてオンとオフが切り換えられるスイッチング素子として機能する。

40

#### 【0025】

(複数の特定領域18の効果)

負荷短絡によってドレイン電極28に高い電圧が印加されると、ドレイン電極28からソース電極26に大電流が流れる。具体的には、ドレイン電極28、基板10、ドリフト領域12、JFET領域20、ボディ領域14の反転層、ソース領域16、ソース電極26という順番で電流が流れる。このような状況において、図1に示す電流集中領域40に大電流が流れる。具体的には、電流集中領域40は、JFET領域20の一部、及び、ドリフト領域12のうちJFET領域20の下方の領域である。電流集中領域40は、大電流が流れることによって発熱する。

#### 【0026】

50

本実施例の半導体装置 1 の効果について説明する前に、図 10 を参照して、比較例の半導体装置について説明する。比較例の半導体装置は、ドリフト領域 112 に複数の特定領域 18 が設けられていない点を除いて、本実施例の半導体装置 1 と同様の構造を有する。従って、比較例の半導体装置においても、負荷短絡が発生すると、電流集中領域 140 に大電流が流れる。比較例の半導体装置は、複数の特定領域 18 を有さない。即ち、電流集中領域 140 全体が、SiC で構成されている。このため、電流集中領域 140 における線膨張係数は、複数の特定領域 18 が形成されている場合よりも、大きい。このため、図 10 に示すように、負荷短絡が発生すると、電流集中領域 140 に大電流が集中し、電流集中領域 140 が発熱する。このため、ドリフト領域 112 及び JFET 領域 20 の一部が熱膨張し、その結果、比較例の半導体装置に大きな熱応力が作用する。この熱応力によって、ゲート絶縁膜 22 等が変形し、ゲート絶縁膜 22 等に亀裂等が発生し得る。ゲート絶縁膜 22 等に亀裂が発生すると、比較例の半導体装置に異常が発生する。

10

【0027】

一方、図 1 に示すように、本実施例の半導体装置 1 では、電流集中領域 40 に、複数の特定領域 18 が形成されている。上述のように、複数の特定領域 18 の線膨張係数は、SiC の線膨張係数よりも小さい。このため、電流集中領域 40 に大電流が流れ、電流集中領域 40 が発熱しても、複数の特定領域 18 が熱膨張することを抑制することができる。複数の特定領域 18 の熱膨張が抑制されることによって、半導体装置 1 に作用する熱応力を低減することができる。即ち、比較例の半導体装置と比較して、負荷短絡時におけるゲート絶縁膜 22 等の変形量を低減することができる。この結果、半導体装置 1 に異常が発生することを抑制することができ、半導体装置 1 の信頼性を向上させることができる。

20

【0028】

(半導体装置 1 の製造方法)

次に、図 2 ~ 図 9 を参照して、半導体装置 1 の製造方法を説明する。図 2 のフローチャートのステップ S1 において、SiC を材料とする n 型の基板 10 の主面上に、周知のエピタキシャル成長技術を用いて n 型のドリフト領域 12 を堆積させる (第 1 成長工程)。エピタキシャル成長技術の一例は、有機金属化合物気相成長法 (MOCVD 法) である。

【0029】

ステップ S2 において、ドリフト領域 12 に、複数の特定領域 18 を形成する (特定領域形成工程) (図 3 参照)。具体的には、周知のフォトリソグラフィ技術及びドライエッチング加工を用いて、ドリフト領域 12 上に、複数の特定領域 18 が開口しているマスクを加工する。次いで、ドライエッチングを利用して、開口が形成されている領域のドリフト領域 12 を除去して、複数の特定領域 18 に対応する複数のスリット 18a を形成する (図 4 参照)。複数のスリット 18a は、幅 W1 の範囲内において、間隔 18b を隔てて形成される。次いで、ドリフト領域 12 上のマスクを除去した後、化学気相堆積法 (CVD 法) を用いて、複数のスリット 18a 内に Si を堆積させる。次いで、周知の CMP (chemical mechanical polishing) 技術を用いて、ドリフト領域 12 の上面を研磨する。

30

【0030】

ステップ S3 において、図 5 に示すように、ドリフト領域 12 の上面に、n 型の半導体基板 20 を貼り合わせる (貼り合わせ工程)。これにより、図 6 の化合物半導体 8 が形成される。なお、変形例では、周知のエピタキシャル成長技術を用いて、ドリフト領域 12 上に、n 型の半導体領域を成長させてもよい。

40

【0031】

ステップ S4 において、化合物半導体 8 に、ボディ領域 14 を形成する (ボディ領域形成工程)。具体的には、周知のフォトリソグラフィ技術及びドライエッチング加工を用いて、化合物半導体 8 上に、ボディ領域 14 が開口しているマスクを加工する。次いで、マスクを介して p 型の不純物イオンを注入する。これにより、化合物半導体 8 に、一對のボディ領域 14a、14b が形成される。そして、一對のボディ領域 14a、14b の間に残った領域が JFET 領域 20 となる (図 7 参照)。なお、変形例では、ステップ S3

50

において、ドリフト領域 1 2 上に p 型の半導体領域を堆積させ、ステップ S 4 において、J F E T 領域 2 0 に n 型の不純物を注入してもよい。

【 0 0 3 2 】

ステップ S 5 において、化合物半導体 8 に、ソース領域 1 6 を形成する（ソース領域形成工程）。具体的には、周知のフォトリソグラフィ技術及びドライエッチング加工を用いて、化合物半導体 8 上に、ソース領域 1 6 が開口しているマスクを加工する。次いで、マスクを介して n 型の不純物イオンを注入する。これにより、化合物半導体 8 に、ソース領域 1 6 が形成される（図 8 参照）。

【 0 0 3 3 】

ステップ S 6 において、化合物半導体 8 上に、ゲート絶縁膜 2 2 及びゲート電極 2 4 を形成する（ゲート電極形成工程）。まず、周知のフォトリソグラフィ技術及びドライエッチング加工を用いて、化合物半導体 8 上に、ゲート絶縁膜 2 2 が形成される領域が開口しているマスクを加工する。次いで、C V D 法又は原子層堆積法（A L D 法）を用いて、化合物半導体 8 上に、シリコン酸化膜を成膜する。次いで、シリコン酸化膜上にゲート電極 2 4 を形成する。具体的には、シリコン酸化膜上に、ポリシリコンを堆積する。次いで、ゲート電極 2 4 以外の領域に形成されているポリシリコンを除去する。これにより、ゲート電極 2 4 が形成される。次いで、シリコン酸化膜及びゲート電極 2 4 上に、さらに、シリコン酸化膜を成膜する。これにより、ゲート絶縁膜 2 2 が形成される（図 9 参照）。

【 0 0 3 4 】

ステップ S 7 において、化合物半導体 8 上にソース電極 2 6 を形成し、化合物半導体 8 の下面にドレイン電極 2 8 を形成する（ドレイン電極、ソース電極形成工程）。これにより、図 1 に示す半導体装置 1 が完成する。

【 0 0 3 5 】

（第 2 実施例）

図 1 1 に、第 2 実施例の半導体装置 2 0 1 の要部断面図を示す。半導体装置 2 0 1 は、縦型の M O S F E T であり、トレンチゲート型である。半導体装置 2 0 1 は、化合物半導体 2 0 8、トレンチゲート 2 2 0、絶縁膜 2 2 5、ソース電極 2 2 6、及び、ドレイン電極 2 2 8 を備えている。

【 0 0 3 6 】

化合物半導体 2 0 8 は、基板 2 1 0、n<sup>-</sup>型のドリフト領域 2 1 2、p 型の一対のボディ領域 2 1 4 a、2 1 4 b、n<sup>+</sup>型のソース領域 2 1 6 a、2 1 6 b、及び、複数の特定領域 2 1 8 を備えている。基板 2 1 0 は、S i C の単結晶基板である。ドリフト領域 2 1 2 は、基板 2 1 0 の上に設けられている。一対のボディ領域 2 1 4 a、2 1 4 b は、ドリフト領域 2 1 2 の上に設けられており、一対のボディ領域 2 1 4 a、2 1 4 b の一部は、化合物半導体 8 の上面に露出している。なお、一対のボディ領域 2 1 4 a、2 1 4 b を以下では、「ボディ領域 2 1 4」と総称する場合がある。n<sup>+</sup>型の一対のソース領域 2 1 6 a、2 1 6 b のそれぞれは、一対のボディ領域 2 1 4 a、2 1 4 b の上に設けられており、化合物半導体 2 0 8 の上面に露出している。

【 0 0 3 7 】

化合物半導体 2 0 8 の表層部には、トレンチゲート 2 2 0 が形成されている。トレンチゲート 2 2 0 は、トレンチ 2 2 0 T 内に設けられている。トレンチ 2 2 0 T は、ソース領域 2 1 6、及び、ボディ領域 2 1 4 を貫通してドリフト領域 2 1 2 の一部に到達している。トレンチゲート 2 2 0 は、ゲート電極 2 2 4、及び、シリコン酸化膜からなるゲート絶縁膜 2 2 2 を有している。

【 0 0 3 8 】

化合物半導体 8 の上面には、ソース電極 2 2 6 が形成されている。ゲート電極 2 2 4、ソース電極 2 2 6 は、絶縁膜 2 2 5 によって絶縁されている。

【 0 0 3 9 】

半導体装置 2 0 1 の動作について説明する。半導体装置 2 0 1 は、ドレイン電極 2 2 8 にソース電極 2 2 6 よりも高い電圧が印加され、かつ、ゲート電極 2 2 4 に閾値電圧より

10

20

30

40

50

も高い電圧が印加されると、オン状態となる。オン状態では、トレンチゲート 220 の側面に接するボディ領域 214 に反転層 IL (図 1 参照) が形成され、ドレイン電極 228 とソース電極 226 の間が導通する。一方、半導体装置 201 は、ドレイン電極 228 にソース電極 226 よりも高い電圧が印加され、かつ、ゲート電極 224 に閾値電圧以下の電圧が印加されると、反転層 IL が消失し、オフ状態となる。このように、半導体装置 201 は、ゲート電極 224 に印加する電圧に基づいてオンとオフが切り換えられるスイッチング素子として機能する。

#### 【0040】

(複数の特定領域 218 の効果)

負荷短絡によってドレイン電極 228 に高い電圧が印加されると、ドレイン電極 228 からソース電極 226 に大電流が流れる。具体的には、ドレイン電極 228、基板 210、ドリフト領域 212、ボディ領域 214 の反転層 IL、ソース領域 216、ソース電極 226 という順番で電流が流れる。このような状況において、図 11 に示す電流集中領域 240 に大電流が流れる。具体的には、電流集中領域 240 は、トレンチ 220 T の下端よりも下方であり、かつ、半導体装置 201 を垂直上方から見たときに、トレンチ 220 T よりも外側の領域である。電流集中領域 240 は、大電流が流れることによって、発熱する。上述のように、ドリフト領域 212 は SiC からなる。SiC の熱伝導率は、シリコン酸化膜、ポリシリコン等よりも小さい。このため、電流集中領域 240 の発熱による熱は、ドリフト領域 212 (SiC) 内を伝導する。電流集中領域 240 の上方には、熱伝導率が小さい材料が設けられていない。このため、半導体装置 201 を垂直上方から見たときに、トレンチ 220 T の外側に拡散された熱は、半導体装置 201 の上方に放熱される。一方、トレンチ 220 T には、熱伝導率が小さい材料からなるゲート電極 224 及びゲート絶縁膜 222 が形成されている。このため、半導体装置 201 を垂直上方から見たときに、トレンチ 220 T の内側に拡散された熱は、半導体装置 201 の上方に放熱されない。このため、トレンチ 220 T の下方が発熱し、発熱領域 242 となる。

#### 【0041】

本実施例の半導体装置 201 の効果について説明する前に、比較例の半導体装置について説明する。比較例の半導体装置は、ドリフト領域に複数の特定領域 218 が設けられていない点を除いて、本実施例の半導体装置 201 と同様の構造を有する。従って、比較例の半導体装置においても、負荷短絡が発生すると、電流集中領域 240 に大電流が流れ、その内側の発熱領域が発熱する。比較例の半導体装置は、複数の特定領域 218 を有さない。即ち、発熱領域全体が、SiC で構成されている。このため、発熱領域における線膨張係数は、複数の特定領域 218 が形成されている場合よりも大きい。このため、負荷短絡が発生すると、電流集中領域が発熱する。このため、ドリフト領域の一部が熱膨張し、その結果、比較例の半導体装置に大きな熱応力が作用する。この熱応力によって、ゲート絶縁膜等が変形する。ゲート絶縁膜が変形し、ゲート絶縁膜等に亀裂等が発生し得る。ゲート絶縁膜等に亀裂が発生すると、比較例の半導体装置に異常が発生する。

#### 【0042】

一方、図 11 に示すように、本実施例の半導体装置 201 では、発熱領域 242 に、複数の特定領域 218 が形成されている。上述のように、複数の特定領域 218 の線膨張係数は、SiC の線膨張係数よりも小さい。このため、電流集中領域 240 に大電流が流れ、発熱領域 242 が発熱しても、複数の特定領域 218 が熱膨張することを抑制することができる。複数の特定領域 218 の熱膨張が抑制されることによって、半導体装置 201 に作用する熱応力を低減することができる。即ち、比較例の半導体装置と比較して、負荷短絡時におけるゲート絶縁膜 222 等の変形量を低減することができる。この結果、半導体装置 201 に異常が発生することを抑制することができ、半導体装置 201 の信頼性を向上させることができる。

#### 【0043】

(半導体装置 201 の製造方法)

次に、図 12 ~ 図 17 を参照して、半導体装置 201 の製造方法を説明する。図 12 の

10

20

30

40

50



フローチャートのステップS 2 1、S 2 2は、それぞれ、第1実施例における図2のフローチャートのステップS 1、S 2と同様である。これにより、図13に示すように、ドリフト領域2 1 2に複数の特定領域2 1 8が形成される。

【0044】

ステップS 2 3は、ドリフト領域2 1 2上にp型の半導体基板が貼り合わされる点を除いて、第1実施例における図2のフローチャートのステップS 3と同様である。これにより、化合物半導体2 0 8に、ボディ領域2 1 4が形成される(図14参照)。

【0045】

ステップS 2 4において、化合物半導体2 0 8に、ソース領域2 1 6を形成する(ソース領域形成工程)。具体的には、周知のフォトリソグラフィ技術及びドライエッチング加工を用いて、化合物半導体2 0 8上に、ソース領域2 1 6が開口しているマスクを加工する。次いで、マスクを介してn型の不純物イオンを注入する。これにより、化合物半導体2 0 8に、ソース領域2 1 6が形成される(図15参照)。

10

【0046】

ステップS 2 5において、トレンチゲート2 2 0を形成する(トレンチゲート形成工程)。具体的には、フォトリソグラフィ技術を用いて、化合物半導体2 0 8上に、トレンチ領域が開口しているマスクを加工する。次いで、ドライエッチング加工を用いて、ソース領域2 1 6、及び、ボディ領域2 1 4を貫通してドリフト領域2 1 2の一部に到達するトレンチ2 2 0 Tを形成する。これにより、一对のボディ領域2 1 4 a、2 1 4 b、及び、一对のソース領域2 1 6 a、2 1 6 bが形成される。次いで、化合物半導体2 0 8上に、ゲート絶縁膜2 2 2を成膜する。次いで、ゲート絶縁膜2 2 2上にポリシリコン層を堆積する。これにより、トレンチゲート2 2 0が完成する(図16参照)。

20

【0047】

ステップS 2 6において、化合物半導体2 0 8の上、及び、トレンチゲート2 2 0の上、絶縁膜2 2 5を成膜する(絶縁膜成膜工程)(図17参照)。

【0048】

ステップS 2 7において、化合物半導体8の上面側にソース電極2 2 6を形成し、化合物半導体8の下面側にドレイン電極2 2 8を形成する(ソース電極、ドレイン電極形成工程)。これにより、図11に示す半導体装置2 0 1が完成する。

【0049】

(第3実施例)

図18に、第3実施例の半導体装置3 0 1の要部断面図を示す。第3実施例の半導体装置3 0 1は、特定領域3 1 8の構造を除いて、第1実施例の半導体装置1と同様の構造を有する。以下では、実施例間で共通する構造については、同じ符号を付して、その説明を省略する。

30

【0050】

本実施例では、ドリフト領域3 1 2に、1個の特定領域3 1 8が形成されている。なお、半導体装置3 0 1の製造方法において、図2のステップS 3と同様に、ドリフト領域1 2の上面に、n型のSiC基板を貼り合わせる工程が行われる。本実施例の特定領域3 1 8の幅W 1は、第1実施例の複数の特定領域1 8のうちの1個の特定領域1 8の幅よりも大きい。仮に、図2のステップS 3の代わりに、周知のエピタキシャル成長技術を用いて、ドリフト領域1 2上に、n型の半導体領域を成長させる工程が行われると、結晶面に成長するため、特定領域3 1 8の上方をn型の半導体領域で塞ぐことができない。即ち、特定領域3 1 8の上方に、n型の半導体領域を形成させることができない。本実施例の場合、半導体装置3 0 1の製造方法において、ドリフト領域1 2の上面に、n型のSiC基板を貼り合わせるために、特定領域3 1 8上にも、n型の半導体領域を形成することができる。また、1個の特定領域3 1 8によっても、第1実施例と同様の効果を奏することができる。

40

【0051】

(第4実施例)

50

図19に、第4実施例の半導体装置401の要部断面図を示す。第4実施例の半導体装置401は、特定領域418の構造を除いて、第1実施例の半導体装置1と同様の構造を有する。

【0052】

本実施例では、複数の特定領域418は、化合物半導体8の上面から、JFET領域20を貫通してドリフト領域12の一部に到達している。なお、複数の特定領域418は、半導体装置401がオン状態であるときに、ドレイン電極28からソース電極26に電流が流される電流経路CP上に設けられていない。従って、ドレイン電極28からソース電極26に流れる電流の経路は、複数の特定領域418によって阻害されない。

【0053】

続いて、半導体装置401の製造方法について説明する。まず、図2のステップS1と同様に、SiCを材料とするn型の基板10の主面上に、周知のエピタキシャル成長技術を用いてn型の半導体領域を堆積させる。なお、本実施例においては、基板10上のn型の半導体領域の厚みが、ドリフト領域12の厚みT1及びJFET領域の厚みT2の合計の厚みT3となるように、n型の半導体領域の厚みを調整する。そして、図2のステップS2と同様に、化合物半導体8に、複数の特定領域418を形成する。その後、図2のステップS4～S7と同様の工程が行われることで、図19の半導体装置401が完成する。このように、半導体装置401の場合、図2のステップS3の工程を省略することができる。従って、半導体装置401を容易に製造することができる。また、複数の特定領域418によっても、第1実施例と同様の効果を奏することができる。

【0054】

(第5実施例)

図20に、第5実施例の半導体装置501の要部断面図を示す。第5実施例の半導体装置501は、複数の特定領域18上にギャップGが形成されている点を除いて、第1実施例の半導体装置1と同様の構造を有する。なお、図20では、見易くするために、左端の特定領域18上のギャップにのみ符号が付されている。

【0055】

本実施例の半導体装置501の製造方法は、第1実施例の半導体装置1の製造方法と異なる。具体的には、本実施例では、図2のフローチャートのステップS3において、周知のエピタキシャル成長技術を用いて、ドリフト領域12上に、n型の半導体領域を成長させる点が、第1の実施例の半導体装置1の製造方法と異なる。n型の半導体領域を成長させる工程において、複数の特定領域18は成長しないが、複数の特定領域18の間隔18bのSiCは成長する。n型の半導体領域を成長させる工程において、SiCは、上方向だけではなく、左右方向(x軸方向)及び前後方向(y軸方向)にも広がりながら成長する。図4に示すように、複数の特定領域18の間隔18bは、比較的小さい。このために、上方向、左右方向、及び、前後方向に広がりながら成長するSiCが特定領域18の上方で結合する。これにより、複数の特定領域18上にギャップGが形成される。従って、複数の特定領域18の間隔18bが比較的小さくすることで、エピタキシャル成長技術を用いて図20の半導体装置を製造することができる。

【0056】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々な変形、変更したものが含まれる。

【0057】

(第1変形例) 特定領域を構成する特定材料は、SiCに限定されない。特定材料は、導電性のCであってもよい。導電性のCとは、グラファイトである。グラファイトの線膨張係数は、 $4.2 \times 10^{-6} / K$ である。また、特定材料は、導電性を有する多結晶のSiCであってもよい。多結晶のSiCの線膨張係数は、 $4.2 \times 10^{-6} / K$ である。

【0058】

また、特定材料は、絶縁体であるSiO<sub>2</sub>であってもよいし、空気(エアギャップ)で

10

20

30

40

50

あってもよい。SiO<sub>2</sub>又は空気を特定材料として利用することで、電界集中を緩和することができる。

【0059】

(第2変形例)半導体装置の基板は、GaNの単結晶基板であってもよい。なお、GaNの線膨張係数は、 $5.5 \times 10^{-6} / K$ である。本変形例では、特定材料の線膨張係数は、 $5.5 \times 10^{-6} / K$ よりも小さければよい。

【0060】

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

10

【符号の説明】

【0061】

1：半導体装置、8：化合物半導体、10：基板、12：ドリフト領域、14：ボディ領域、15：下面、16：ソース領域、18：特定領域、18a：スリット、20：JFET領域、20a：半導体領域、22：ゲート絶縁膜、24：ゲート電極、26：ソース電極、28：ドレイン電極、40：電流集中領域、112：ドリフト領域、140：電流集中領域、201：半導体装置、208：化合物半導体、210：基板、212：ドリフト領域、214：ボディ領域、216：ソース領域、218：特定領域、220：トレンチゲート、220T：トレンチ、222：ゲート絶縁膜、224：ゲート電極、225：絶縁膜、226：ソース電極、228：ドレイン電極、240：電流集中領域、242：発熱領域

20


30

40


50

【図面】


【図 1】




【図 2】



【図 3】



【図 4】



10


20

30


40

50

【図 5】




【図 6】




10

【図 7】




【図 8】




20

【図 9】



【図 10】




30

40


50

【図 1 1】

(第2実施例)




【図 1 2】




10

【図 1 3】



【図 1 4】




20

30


40

50

【図 15】




【図 16】




10

【図 17】



【図 18】

(第3実施例)



20


30

40

50


【図 19】

(第4実施例)



【図 20】

(第5実施例)



10

20

30

40

50



## フロントページの続き

- (51)国際特許分類 F I  
H 0 1 L 29/78 6 5 8 K
- 愛知県長久手市横道 4 1 番地の 1 株式会社豊田中央研究所内  
(72)発明者 渡辺 行彦  
愛知県長久手市横道 4 1 番地の 1 株式会社豊田中央研究所内  
(72)発明者 片岡 恵太  
愛知県長久手市横道 4 1 番地の 1 株式会社豊田中央研究所内  
(72)発明者 斎藤 順  
愛知県豊田市トヨタ町 1 番地 トヨタ自動車株式会社内  
(72)発明者 浦上 泰  
愛知県刈谷市昭和町 1 丁目 1 番地 株式会社デンソー内  
審査官 石塚 健太郎
- (56)参考文献 特開 2 0 0 7 - 2 8 8 1 7 2 ( J P , A )  
特開 2 0 0 9 - 1 6 4 5 5 8 ( J P , A )  
特開 2 0 1 7 - 0 4 1 6 1 3 ( J P , A )  
特開 2 0 1 2 - 1 9 0 9 8 2 ( J P , A )
- (58)調査した分野 (Int.Cl. , D B 名)  
H 0 1 L 2 9 / 7 8  
H 0 1 L 2 9 / 1 2  
H 0 1 L 2 1 / 3 3 6