

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2006 年 8 月 31 日 (31.08.2006)

PCT

(10) 国際公開番号
WO 2006/090459 A1

(51) 国際特許分類:

H01L 21/822 (2006.01) *H01L 27/06* (2006.01)
H01L 21/8234 (2006.01) *H01L 27/112* (2006.01)
H01L 21/8246 (2006.01) *G06K 19/077* (2006.01)
H01L 27/04 (2006.01)

(21) 国際出願番号: PCT/JP2005/003025

(22) 国際出願日: 2005 年 2 月 24 日 (24.02.2005)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(71) 出願人 (米国を除く全ての指定国について): 株式会社日立製作所 (HITACHI, LTD.) [JP/JP]; 〒1008280 東京都千代田区丸の内一丁目 6 番 6 号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 宇佐美 光雄 (USAMI, Mitsuo) [JP/JP]; 〒1858601 東京都国分寺市東恋ヶ窪一丁目 2 8 0 番地 株式会社日立製作所 中央研究所内 Tokyo (JP).

(74) 代理人: 筒井 大和 (TSUTSUI, Yamato); 〒1600023 東京都新宿区西新宿 8 丁目 1 番 1 号アゼリアビル 3 階 筒井国際特許事務所 Tokyo (JP).


(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR),

[続葉有]

(54) Title: WIRELESS IC TAG AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 無線 IC タグおよびその製造方法



(57) Abstract: A wireless IC tag (1) is provided with a memory circuit (304) including a ROM (307) wherein an identification number is written; and a pulse width detecting circuit (305), which includes divided resistors (111, 112, 113) for detecting a waveform of a signal from a reader, and a capacitor (105). The resistance value of the pulse width detecting circuit (305) is adjusted through an electron beam printing method by using a process of writing the specific identification number of the wireless IC tag (1) in the ROM (307) of the memory circuit (304) so as to suppress increase of the number of processes and photomasks.

[続葉有]

WO 2006/090459 A1



OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML,
MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される
各PCTガゼットの巻頭に掲載されている「コードと略語
のガイダンスノート」を参照。

(57) 要約: 無線ICタグ1は、認識番号が書き込まれたROM307を含むメモリ回路304と、リーダからの信号波形を検出するための分割抵抗111、112、113とコンデンサ105とを含むパルス幅検出回路305とを備えている。パルス幅検出回路305の抵抗値の調整は、工程数やフォトマスクの増加を抑制するために、メモリ回路304のROM(307)に無線ICタグ1に固有の認識番号を書き込む工程を利用し、電子線描画法で行なわれる。

明 細 書

無線ICタグおよびその製造方法

技術分野

- [0001] 本発明は、無線ICタグおよびその製造技術に関し、特に、無線ICタグの高機能化と、それを低コストで実現する技術に関するものである。

背景技術

- [0002] 無線ICタグは、半導体チップ内のメモリ回路に所望のデータを書き込み、マイクロ波のような無線を使ってこのデータを読み取るようにした非接触型のタグである。
- [0003] 特開2002-184872号公報(特許文献1)は、各無線ICタグに対して固有の認識番号を付与する方法として、あらかじめプログラムで乱数を発生させて認識番号を生成しておき、半導体ウエハの拡散工程において、電子線描画法を用いてメモリ回路にコンタクトホールおよびスルーホールを形成し、このコンタクトホールおよびスルーホールの有無によって上記認識番号を書き込む方法が開示されている。

特許文献1:特開2002-184872号公報

発明の開示

発明が解決しようとする課題

- [0004] 近年、無線ICタグは、高機能化と低コスト化の実現が主要な課題となっている。無線ICタグにさらなる機能を付与する方法として、リーダから無線ICタグに発信するクロック信号をパルス幅の異なる複数のクロック信号で構成して情報量を増やす方法が考えられる。この方法によれば、無線ICタグの半導体チップに、抵抗値と容量値の時定数によってクロック信号のパルス幅を検出するパルス幅検出回路を付加するだけでよいので、半導体チップに形成される回路規模の大幅な増大を招くことなく、無線ICタグの高機能化を実現することができる。
- [0005] 上記のようなパルス幅の異なる複数のクロック信号を高精度に検出するためには、パルス幅検出回路に形成される抵抗の値または容量の値もしくはその両方を高精度に制御することが要求される。しかしながら、抵抗や容量は、製造条件のばらつきにより、一様な値で繰り返し製造することは困難である。

[0006] 従って、抵抗や容量の値を高精度に制御するためには、半導体製造プロセスの途中で抵抗や容量の値を補正する必要がある。例えば抵抗の値を補正するには、抵抗と配線とを接続するスルーホールの間隔を変えればよい。具体的には、抵抗と配線とを接続するスルーホールの候補位置をあらかじめ3箇所以上設けておく。そして、抵抗の実測値と標準値との偏差に基づいて抵抗値の調整を行うかどうかを判断する。調整が必要と判断された場合は、抵抗値を設定し、この抵抗値に対応する抵抗の長さを求める。そして、この抵抗長に基づいて3箇所以上のスルーホール候補位置から2箇所を選択し、そこにスルーホールを形成する。容量の値を補正する場合も同様にして行う。

[0007] しかしながら、半導体製造プロセスの途中で上記のようなスルーホール形成工程を追加することは工程数の増加によるコスト増を引き起こす。また、フォトマスクを使ったフォトリソ技術で上記スルーホールを形成する場合は、フォトマスクの作成費用も追加されるので、無線ICタグの高機能化と低コスト化を両立させることが困難になる。

[0008] 本発明の目的は、製造コストの大幅な増加を引き起こすことなく、無線ICタグの高機能化を推進することができる技術を提供することにある。

[0009] 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

[0010] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0011] 本発明の無線ICタグは、固有の認識番号が書き込まれたROMを有するメモリ回路と、リーダから発信されたパルス幅の異なる複数のクロック信号を、抵抗および容量の値に基づいて検出するパルス幅検出回路とが形成された半導体チップを有し、

前記ROMへの認識番号の書き込みは、前記ROMを構成するトランジスタに接続される上下層の配線間を導通させる第1スルーホールの有無によって行われ、

前記パルス幅検出回路の前記抵抗の値は、前記抵抗に接続される上下層の配線間を導通させる第2スルーホールの位置によって制御され、

前記第1スルーホールと前記第2スルーホールは、前記半導体チップ上の同一の

絶縁層に形成されているものである。

- [0012] また、上記した無線ICタグの製造方法の一つは、(a)半導体ウエハの拡散工程によって、前記メモリ回路の前記ROMを構成するトランジスタと、前記パルス幅検出回路を構成する抵抗とを含む半導体素子を形成する工程と、(b)前記トランジスタおよび前記抵抗の上部に、前記トランジスタに接続される第1下層配線および前記抵抗に接続される第2下層配線を形成する工程と、(c)前記第1および第2下層配線の上部に絶縁膜を形成した後、前記第1下層配線の上部の前記絶縁膜に第1スルーホールを形成し、前記第2下層配線の上部の前記絶縁膜に第2スルーホールを形成する工程と、(d)前記第1および第2スルーホールが形成された前記絶縁膜上に、前記第1スルーホールを介して前記第1下層配線に接続される第1上層配線と、前記第2スルーホールを介して前記第2下層配線に接続される第2上層配線とを形成する工程とを含むものである。

発明の効果

- [0013] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
- [0014] 製造コストの大幅な増加を引き起こすことなく、無線ICタグの高機能化を推進することができる。

図面の簡単な説明

- [0015] [図1]本発明の一実施の形態である無線ICタグを示す平面図(表面側)である。
- [図2]図1の一部を拡大して示す平面図である。
- [図3]本発明の一実施の形態である無線ICタグを示す側面図である。
- [図4]本発明の一実施の形態である無線ICタグを示す平面図(裏面側)である。
- [図5]図4の一部を拡大して示す平面図である。
- [図6]本発明の一実施の形態である無線ICタグの要部拡大平面図(表面側)である。
- [図7]本発明の一実施の形態である無線ICタグの要部拡大平面図(裏面側)である。
- [図8]本発明の一実施の形態である無線ICタグの半導体チップに形成された回路のブロック図である。
- [図9]本発明の一実施の形態である無線ICタグの半導体チップに形成された回路図

である。

[図10]無線ICタグのリーダから発信される信号の波形図である。

[図11]本発明の一実施の形態である無線ICタグの半導体チップに形成されたパルス幅検出回路の回路図である。

[図12]本発明の一実施の形態である無線ICタグの半導体チップに形成されたメモリ回路の回路図である。

[図13]本発明の一実施の形態である無線ICタグの半導体チップに形成されたメモリ回路の主要部を示す平面図である。

[図14]図13のA-A線に沿った断面図である。

[図15]本発明の一実施の形態である無線ICタグの製造工程のフロー図である。

[図16]電子線描画によって形成するスルーホール候補位置を示すパルス幅検出回路およびメモリ回路の平面図である。

[図17]図15に示す工程(201)が完了した時点のパルス幅検出回路を示す断面図である。

[図18]図15に示す工程(201)が完了した時点のメモリ回路を示す断面図である。

[図19]電子線描画法を用いてスルーホールを形成する工程を示すパルス幅検出回路の断面図である。

[図20]電子線描画法を用いてスルーホールを形成する工程を示すメモリ回路の断面図である。

[図21]電子線描画法を用いてスルーホールを形成する工程を示すパルス幅検出回路およびメモリ回路の平面図である。

[図22]図19に続く製造工程を示すパルス幅検出回路の断面図である。

[図23]図20に続く製造工程を示すメモリ回路の断面図である。

発明を実施するための最良の形態

[0016] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0017] 図1は、本実施の形態の無線ICタグを示す平面図(表面側)、図2は、図1の一部を拡大して示す平面図、図3は、本実施の形態の無線ICタグを示す側面図、図4は、本実施の形態の無線ICタグを示す平面図(裏面側)、図5は、図4の一部を拡大して

示す平面図である。

- [0018] 本実施の形態の無線ICタグ1は、幅の狭い長方形の絶縁フィルム2の一面に接着されたCu箔からなるアンテナ3と、表面および側面がポッティング樹脂4で封止された状態でアンテナ3に接続された半導体チップ5とを備えている。絶縁フィルム2の一面（アンテナ3が形成された面）には、アンテナ3や半導体チップ5を保護するためのカバーフィルム6が必要に応じてラミネートされている。
- [0019] 上記絶縁フィルム2の長辺方向に沿ったアンテナ3の長さは、周波数2.45GHzのマイクロ波を効率よく受信できるように最適化されている（例えば56mm）。また、アンテナ3の幅は、無線ICタグ1の小型化と強度の確保とが両立できるように最適化されている（例えば3mm）。
- [0020] 上記アンテナ3のほぼ中央部には、その一端がアンテナ3の外縁に達する「L」字状のスリット7が形成されており、このスリット7の中途部には、ポッティング樹脂4で封止された半導体チップ5が実装されている。
- [0021] 図6および図7は、上記スリット7が形成されたアンテナ3の中央部付近を拡大して示す平面図であり、図6は無線ICタグ1の表面側、図7は裏面側をそれぞれ示している。なお、これらの図は、半導体チップ5を封止するポッティング樹脂4およびカバーフィルム6の図示を省略してある。
- [0022] アンテナ3に形成されたスリット7の中途部には、絶縁フィルム2の一部を打ち抜いて形成したデバイスホール8が形成されており、前記半導体チップ5は、このデバイスホール8の中央部に配置されている。半導体チップ5の寸法は、縦×横＝0.48mm×0.48mm程度である。
- [0023] 図6に示すように、半導体チップ5の主面上には、例えば4個のAuバンプ9a、9b、9c、9dが形成されている。Auバンプ9a、9b、9c、9dは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば15 μ m程度である。また、これらのAuバンプ9a、9b、9c、9dのそれぞれには、アンテナ3と一体に形成され、その一端がデバイスホール8の内側に延在するリード10が接続されている。これらのリード10のうち、2本のリード10は、スリット7によって2分割されたアンテナ3の一方からデバイスホール8の内側に延在し、半導体チップ5のAuバンプ9a、9cと電氣的に接続されてい

る。また、残り2本のリード10は、アンテナ3の他方からデバイスホール8の内側に延在し、半導体チップ5のAuバンプ9b、9dと電氣的に接続されている。

[0024] 図8は、上記半導体チップ5に形成された回路のブロック図である。半導体チップ5は、厚さ=0.15mm程度の単結晶シリコン基板からなり、その主面には、リーダからの信号に従って動作する受信回路302、送信回路303、メモリ回路304、パルス検出回路305などが形成されている。受信回路302と送信回路303は、アンテナ3およびメモリ回路304にそれぞれ接続されている。また、受信回路302は、パルス幅検出回路305に接続されている。パルス幅検出回路305は、電子線描画によって抵抗値が調整された抵抗306を備えている。

[0025] メモリ回路304は、128ビットの記憶容量を有するROM307を備えている。ここで、128ビットという記憶容量は一例であり、その前後であってもよい。このROM307には、無線ICタグ1の認識番号が書き込まれている。ROM307に認識番号を書き込むには、後述するように、半導体ウエハの拡散工程において、電子線描画法を用いて絶縁膜にスルーホールを形成する。

[0026] 図9は、上記半導体チップ5に形成された回路の一部を示す図である。無線ICタグ1を電池なしで動作させるためには、エネルギーを電波で受信する必要があるので、電磁波を直流電源に変換する整流回路が必要となる。整流回路は、例えばコンデンサとダイオードの組み合わせによって実現される。リーダからの搬送波と変調されたクロック信号とが無線ICタグ1の半導体チップ5に到達すると、クロック信号は復調されてアンプ310で増幅され、3ビットカウンタ311に入力される。3ビットカウンタ311のキャリーは7ビットカウンタ312に入力されて、順次カウントアップされる。この7ビットカウンタ312はデコーダ313によりデコードされてROM307のメモリセルを逐次選択する。

[0027] 図10は、リーダからの信号を示す波形の例である。長いパルス幅(T2)の信号波形201と短いパルス幅(T1)の信号波形202を組み合わせることによって、リーダから半導体チップ5に簡潔に情報を送ることができる。この信号の組み合わせによる方法では、長いパルス幅(T2)の信号波形201によって、半導体チップ5内のページ番号をカウンタにセットしたり、カウンタのカウントアップをしたりすることにより、輻輳制御を効

率的に行うことができる。また、長いパルス幅(T2)の信号波形201により、書き込みのアドレス位置であることを示し、半導体チップ5にデータの書き込みを行わせることもできる。長いパルスと短いパルスを組み合わせた場合、合計のパルス数を低減させ、かつ短いパルスに対する長いパルスの比率を小さくすることにより、短時間で半導体チップ5への処理が完了する。この場合、長いパルスと短いパルスとで、パルス幅の時間差を少なくすると効率が向上する。パルス幅の時間差を検出するためには、半導体チップ5内のパルス幅検出回路305の高精度化が必要である。そのためには、パルス幅検出回路305の抵抗値または容量値もしくはその両方を調整することによって、抵抗値と容量値の積を一定にすればよい。

[0028] 図11は、パルス幅検出回路305の回路図である。抵抗102の一端には電源端子101が接続されており、他端には出力端子103が接続されている。出力端子103は、トランジスタ104およびコンデンサ105に接続されている。トランジスタ104のゲート入力には、分割抵抗111、112、113が接続されており、分割抵抗111の一方の端子は入力端子107になっている。分割抵抗111、112、113には、上層メタル配線106、108および下層メタル配線109のそれぞれの一端が接続されている。また、上層メタル配線106と下層メタル配線109との間、および上層メタル配線108と下層メタル配線109との間には、それらを接続するためのスルーホール候補位置110がある。

[0029] 上記パルス幅検出回路305は、入力端子107の変化によって、出力端子103の変化が抵抗の値と容量の値の積に依存する回路である。抵抗は分割抵抗111、112、113によって決定され、容量はコンデンサ105によって決定される。抵抗値と容量値の積は、分割抵抗111、112、113の和によって決定される抵抗値と、コンデンサ105によって決定される容量値の積である。この積が一定であれば、この積で決定される時間の設定が一定となり、信号波形の検出に活用することができる。

[0030] 分割抵抗111、112、113およびコンデンサ105は、周知の半導体製造プロセスによって形成される。すなわち、分割抵抗111、112、113は、半導体基板内の拡散層や半導体基板上の多結晶シリコン膜などによって形成され、コンデンサ105は、トランジスタ104のゲート容量やメタル配線間の容量などによって形成される。

[0031] 分割抵抗111、112、113およびコンデンサ105は、製造条件のばらつきにより、一

様な値で繰り返し製造することが困難である。そこで、本実施の形態では、抵抗を分割抵抗111、112、113に3分割し、抵抗の仕上がり状態に応じてスルーホール候補位置110、114のいずれかを選択してスルーホールを形成することにより、抵抗値の調整を行う。このとき、フォトマスクを使ったフォトリソグラフィ技術によってスルーホールを形成すると、マスク費用の発生と設計の柔軟性の低下という問題が生じるが、電子線描画法を使ってスルーホールを形成することにより、これらの問題を回避することができる。

[0032] 図12は、メモリ回路304の回路図である。ROM307を構成する128個のトランジスタ501(図には1個のみ示す)のそれぞれのソース側は、接続ポイント502を介してワードライン503に接続され、ドレイン側は、共通の電源ライン504に接続されている。トランジスタ501のゲートは、メモリカウンタからのデコードライン505に接続され、トランジスタ501が順番に選択されるようになっている。

[0033] 選択されたトランジスタ501のゲートは電氣的にHレベルとなるため、接続ポイント502が電子線によりショートされると、ドレインーソース間に電流が流れ、電源ライン504の寄生容量(図示せず)に蓄積された電荷が放電される。この放電によって、電源ライン504はLレベルとなり、メモリOUT出力506はHレベルとなる。電源ライン504は、トランジスタ501のゲートがHレベルになる前に一旦Hレベルとなるように寄生容量に電荷を蓄積する。このように、電子線描画を利用することにより、配線のショート、断線状態を自由に設定することができる。

[0034] 図13は、メモリ回路304の主要部を示す平面図、図14は、図13のA-A線に沿った断面図である。上層メタル配線の一部を構成するワードライン503は、層間絶縁膜510に形成されたスルーホール511を通じてソース配線512に接続されている。ゲート電極513はROM(307)を構成する複数のトランジスタ(メモリセル)で共有されている。認識番号の書き込みは、層間絶縁膜510のスルーホール候補位置に電子線でスルーホール511を形成することによって行われる。

[0035] 図15は、前記図8に示す回路の製造工程を示すフロー図である。まず、半導体ウエハの拡散工程により、回路を構成する素子(トランジスタ、抵抗、コンデンサ)を形成する(工程201)。このとき、メモリ回路304にはROM307を構成するトランジスタなど

が形成され、パルス幅検出回路305には抵抗306などが形成される。

[0036] 次に、パルス幅検出回路305に形成された抵抗306の電気抵抗値を測定する(工程202)。抵抗値の測定は、周知のプロブなどを使用して行う。ここでは、半導体ウエハ内に形成された抵抗306のいくつかを選んで抵抗値を測定し、仕上がり状況を数値化する。そして、この数値に基いて標準からの偏差を求め、抵抗値の調整を行うかどうかを判断する。調整が必要と判断された場合は、抵抗値を設定し、この抵抗値に対応する抵抗306の長さを求める。そして、この抵抗長に基づいてスルーホールの位置パターンを決定する(工程203)。

[0037] 図16は、電子線描画によって形成するスルーホールの候補位置を示す平面図である。メモリ回路304には、前記図14に示すソース配線512とワードライン503との間にスルーホール候補位置114があり、パルス幅検出回路305には、前記図11に示す下層メタル配線109と上層メタル配線106、108との間にスルーホール候補位置110がある。図16に示す抵抗306は、前記図11の分割抵抗111、112、113に対応している。

[0038] 図17は、図15に示す工程201が完了した時点のパルス幅検出回路305を示す断面図である。層間絶縁膜510の破線で示す箇所がスルーホール候補位置110である。図18は、図15に示す工程201が完了した時点のメモリ回路304を示す断面図である。層間絶縁膜510の破線で示す箇所がスルーホール候補位置114である。次に、図15に示す工程202で抵抗306の電気抵抗値を測定し、さらに工程203でスルーホールの位置パターンを決定する。一方、無線ICタグ1に固有の認識番号をメモリ回路304のROM(307)に書き込むため、プログラムによって乱数を発生させ、スルーホールの位置を決定する。

[0039] 次に、図19および図21に示すように、電子線描画法を用いてパルス幅検出回路305の層間絶縁膜510にスルーホール115を形成する。このとき、図20および図21に示すように、メモリ回路304の層間絶縁膜510にもスルーホール511を形成する。

[0040] 次に、図22および図23に示すように、スルーホール115、511にメタルプラグ116を埋め込んだ後、パルス幅検出回路305の層間絶縁膜510上に上層メタル配線106、108を形成し、メモリ回路304の層間絶縁膜510上にワードライン503を形成する。

。

[0041] このように、無線ICタグ1に固有の認識番号をメモリ回路304のROM(307)に書き込む工程を利用して、電子線描画法でパルス幅検出回路305の抵抗値の調整を行うことにより、工程数やフォトマスクの増加によるコスト増を引き起こすことなく、無線ICタグ1の高機能化を実現することができる。

[0042] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0043] 前記実施の形態では、パルス幅検出回路の抵抗値の調整を行う場合について説明したが、コンデンサの容量値を調整する場合も、同様の方法で行うことができる。またその際、スルーホールの位置や形状をアナログ的に設定し、形状をプログラムの自動発生させることも可能である。

[0044] さらに、パルス幅検出回路の抵抗や容量の調整だけでなく、トランジスタやダイオードといった他の素子の特性の調整を電子線描画法によって行うことも可能である。

産業上の利用可能性

[0045] 本発明は、無線ICタグの高機能化に適用することができる。

請求の範囲

- [1] 固有の認識番号が書き込まれたROMを有するメモリ回路と、リーダから発信されたパルス幅の異なる複数のクロック信号を、抵抗および容量の値に基づいて検出するパルス幅検出回路とが形成された半導体チップを有し、
- 前記ROMへの認識番号の書き込みは、前記ROMを構成するトランジスタに接続される上下層の配線間を導通させる第1スルーホールの有無によって行われ、
- 前記パルス幅検出回路の前記抵抗の値は、前記抵抗に接続される上下層の配線間を導通させる第2スルーホールの位置によって制御され、
- 前記第1スルーホールと前記第2スルーホールは、前記半導体チップ上の同一の絶縁層に形成されていることを特徴とする無線ICタグ。
- [2] 絶縁フィルムと、前記絶縁フィルムの一面に形成された導体膜からなるアンテナとをさらに有し、前記半導体チップは、前記アンテナに電氣的に接続されていることを特徴とする請求項1記載の無線ICタグ。
- [3] 前記半導体チップは、バンプ電極を介して前記アンテナに電氣的に接続され、樹脂によって封止されていることを特徴とする請求項2記載の無線ICタグ。
- [4] 前記リーダから発信される前記クロック信号の周波数は、2.45GHzであることを特徴とする請求項1記載の無線ICタグ。
- [5] 前記抵抗は、拡散抵抗からなることを特徴とする請求項1記載の無線ICタグ。
- [6] 固有の認識番号が書き込まれたROMを有するメモリ回路と、リーダから発信されたパルス幅の異なる複数のクロック信号を、抵抗および容量の値に基づいて検出するパルス幅検出回路とが形成された半導体チップを有し、
- 前記ROMへの認識番号の書き込みは、前記ROMを構成するトランジスタに接続される上下層の配線間を導通させる第1スルーホールの有無によって行われ、
- 前記パルス幅検出回路の前記抵抗の値は、前記抵抗に接続される上下層の配線間を導通させる第2スルーホールの位置によって制御され、
- 前記パルス幅検出回路の前記容量の値は、前記容量に接続される上下層の配線間を導通させる第3スルーホールの位置によって制御され、
- 前記第1、第2および第3スルーホールは、前記半導体チップ上の同一の絶縁層に

形成されていることを特徴とする無線ICタグ。

- [7] 固有の認識番号が書き込まれたROMを有するメモリ回路と、リーダから発信されたパルス幅の異なる複数のクロック信号を、抵抗および容量の値に基づいて検出するパルス幅検出回路とが形成された半導体チップを有し、

前記ROMへの認識番号の書き込みは、前記ROMを構成するトランジスタに接続される上下層の配線間を導通させる第1スルーホールの有無によって行なわれ、

前記パルス幅検出回路の前記抵抗の値は、前記抵抗に接続される上下層の配線間を導通させる第2スルーホールの位置によって制御される無線ICタグの製造方法であって、

(a) 半導体ウエハの拡散工程によって、前記メモリ回路の前記ROMを構成するトランジスタと、前記パルス幅検出回路を構成する抵抗とを含む半導体素子を形成する工程と、

(b) 前記トランジスタおよび前記抵抗の上部に、前記トランジスタに接続される第1下層配線および前記抵抗に接続される第2下層配線を形成する工程と、

(c) 前記第1および第2下層配線の上部に絶縁膜を形成した後、前記第1下層配線の上部の前記絶縁膜に第1スルーホールを形成し、前記第2下層配線の上部の前記絶縁膜に第2スルーホールを形成する工程と、

(d) 前記第1および第2スルーホールが形成された前記絶縁膜上に、前記第1スルーホールを介して前記第1下層配線に接続される第1上層配線と、前記第2スルーホールを介して前記第2下層配線に接続される第2上層配線とを形成する工程と、を含むことを特徴とする無線ICタグの製造方法。

- [8] 前記第1および第2スルーホールは、電子線描画法によって形成することを特徴とする請求項7記載の無線ICタグの製造方法。

- [9] 前記工程(c)に先だって、前記抵抗の値を測定する工程と、前記抵抗の値に基づいて前記第2スルーホールの位置パターンを決定する工程とをさらに含むことを特徴とする請求項7記載の無線ICタグの製造方法。

- [10] 前記工程(d)の後、

(e) 前記半導体ウエハをダイシングして複数の半導体チップに分割する工程と、


(f) 前記それぞれの半導体チップを、絶縁フィルム的一面に形成された導体膜からなるアンテナに接続する工程と、

をさらに含むことを特徴とする請求項7記載の無線ICタグの製造方法。


[11] 前記リーダから発信される前記クロック信号の周波数は、2.45GHzであることを特徴とする請求項7記載の無線ICタグの製造方法。

[12] 前記抵抗は、拡散抵抗からなることを特徴とする請求項7記載の無線ICタグの製造方法。


[図1]



[図3]




[図4]




[図5]


図 5



[図6]




[図7]




[図8]

図 8




[図9]

図 9




[図10]

図 10




[図11]

図 11




[図12]

図 12




[図13]

図 13




[図15]

図 15




[図16]

図 16




[図17]

図 17




[図18]

図 18




[図19]

図 19




[図20]

図 20




[図21]

図 21




[図22]

図 22



[図23]

図 23



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/003025

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl.⁷ H01L21/822, 21/8234, 21/8246, 27/04, 27/06, 27/112, G06K19/077

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl.⁷ H01L21/822, 21/8234, 21/8246, 27/04, 27/06, 27/112, G06K19/077

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005
Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-184872 A (Hitachi, Ltd.), 28 June, 2002 (28.06.02), Full text; all drawings & US 2002/0074666 A1 Full text; all drawings & KR 002046911 A	1-5, 7-12
Y	JP 57-072364 A (Matsushita Electric Industrial Co., Ltd.), 06 May, 1982 (06.05.82), Full text; all drawings (Family: none)	1-5, 7-12

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search
06 May, 2005 (06.05.05)

Date of mailing of the international search report
24 May, 2005 (24.05.05)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/003025

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-209194 A (Samsung Electronics Co., Ltd.), 25 July, 2003 (25.07.03), Full text; all drawings & US 2003/0111684 A1 Full text; all drawings & KR 003050797 A	1-5, 7-12

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/003025

Box No. II Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet)

This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:

1. ☐ Claims Nos.:
because they relate to subject matter not required to be searched by this Authority, namely:

2. ☒ Claims Nos.: 6
because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
In claim 6, it is depicted that a capacitor value is controlled by a through hole position, however, it is unclear how the capacitor value is specifically controlled by the through hole position even the description is read.

3. ☐ Claims Nos.:
because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).

Box No. III Observations where unity of invention is lacking (Continuation of item 3 of first sheet)

This International Searching Authority found multiple inventions in this international application, as follows:

1. ☐ As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2. ☐ As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3. ☐ As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:

4. ☐ No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:

Remark on Protest

- ☐ The additional search fees were accompanied by the applicant's protest.
- ☐ No protest accompanied the payment of additional search fees.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/822, 21/8234, 21/8246, 27/04, 27/06, 27/112, G06K19/077

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.⁷ H01L21/822, 21/8234, 21/8246, 27/04, 27/06, 27/112, G06K19/077

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	J P 2002-184872 A (株式会社日立製作所) 2002.06.28, 全文, 全図 & US 2002/0074666 A1, 全文, 全図 & KR 002046911 A	1-5, 7-12
Y	J P 57-072364 A (松下電器産業株式会社) 1982.05.06, 全文, 全図 (ファミリーなし)	1-5, 7-12

☒ C欄の続きにも文献が列举されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

06.05.2005

国際調査報告の発送日

24.5.2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

宇多川 勉

電話番号 03-3581-1101 内線 3498

4L

3125

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2003-209194 A (三星電子株式会社) 2003. 07. 25, 全文, 全図 & US 2003/0111684 A1, 全文, 全図 & KR 003050797 A	1-5, 7-12

第Ⅱ欄 請求の範囲の一部の調査ができないときの意見（第1ページの2の続き）

法第8条第3項（PCT17条(2)(a)）の規定により、この国際調査報告は次の理由により請求の範囲の一部について作成しなかった。

1. ☐ 請求の範囲 _____ は、この国際調査機関が調査をすることを要しない対象に係るものである。
つまり、
2. ☒ 請求の範囲 6 _____ は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
請求の範囲 6 にはスルーホール位置によって、容量の値を制御することが記載されているが、明細書を参酌してもスルーホール位置によって、具体的にどのように容量の値が制御され得るのか不明である。
3. ☐ 請求の範囲 _____ は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に従って記載されていない。

第Ⅲ欄 発明の単一性が欠如しているときの意見（第1ページの3の続き）

次に述べるようにこの国際出願に二以上の発明があるところの国際調査機関は認めた。

1. ☐ 出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求の範囲について作成した。
2. ☐ 追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加調査手数料の納付を求めなかった。
3. ☐ 出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったため、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
4. ☐ 出願人が必要な追加調査手数料を期間内に納付しなかったため、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。

追加調査手数料の異議の申立てに関する注意

- ☐ 追加調査手数料の納付と共に出願人から異議申立てがあった。
- ☐ 追加調査手数料の納付と共に出願人から異議申立てがなかった。