

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：96148386

※ 申請日期：96/12/18

※IPC 分類：H05K 3/46 (2006.01)

一、發明名稱：(中文/英文)

多層佈線基板 / MULTILAYER WIRING BOARD

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

新光電氣工業股份有限公司

SHINKO ELECTRIC INDUSTRIES CO., LTD. (新光電氣工業株式会社)

代表人：(中文/英文)

黑岩護 / Mamoru KUROIWA (黑岩護)

住居所或營業所地址：(中文/英文)

日本國長野縣長野市小島田町 80 番地

80, OSHIMADA-MACHI, NAGANO-SHI, NAGANO 381-2287, JAPAN

國 籍：(中文/英文)

日本 / Japan

三、發明人：(共 1 人)

姓 名：(中文/英文)

平川英一 / Eiichi HIRAKAWA

國 籍：(中文/英文)

日本 / Japan

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☒ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☒ 有主張專利法第二十七條第一項國際優先權：

1. 日本；2006/12/19；2006-341778
- 2.
- 3.
- 4.
- 5.

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係有關於一種多層電路板，以及更特別地，是有關於一種多層電路板，其中以高密度提供一信號佈線、一接地佈線及一電源供應佈線。

【先前技術】

近年來，隨著電子裝置之操作速度的增加，已出現高頻用高度整合半導體元件(以下有時簡稱為高頻元件)，該等高頻用高度整合半導體元件之操作頻率超過 4GHz。因此，要求安裝有高頻元件之佈線基板混合有較少雜訊及具有絕佳高頻特性。另一方面，已強烈需要安裝有高頻元件之電子裝置的小型化。於是，該安裝有一高頻元件之佈線基板需要增加其中所提供之佈線的密度及減少其尺寸。

通常，一安裝有一高頻用半導體元件之佈線基板具有一多層結構。在該多層結構之佈線層的每一佈線層，形成信號佈線、接地佈線及電源供應佈線(以下，將每一佈線基板具有一多層結構之佈線基板稱為多層佈線基板)。使用介層孔實施電性內層連接。

要減少此一配置之多層佈線基板的尺寸(或減少平面面積)，必須藉由使信號佈線、接地佈線及電源供應佈線彼此靠近以達成佈線之密集，以便提供該等佈線之窄間距。此外，在該安裝有一高頻裝置之多層佈線基板的情況中，供應一高頻信號至該信號佈線。於是，要增加傳輸效率，必須藉由配置該多層佈線基板成具有例如一微帶線結構

或一共面結構以實施該等信號佈線之特性阻抗的匹配(見例如專利文件 1 及 2)。

圖 8A 至 10C 描述此種型態之一相關多層佈線基板的一範例。圖 8A、8B、9A 及 9B 描述一多層佈線基板 100A，該多層佈線基板 100A 係該相關多層佈線基板之第一範例。圖 8A 以放大方式描該多層佈線基板 100A 之一安裝有一半導體晶片 101 的位置之附近。圖 8B 描述沿著圖 8A 所示之線 B1-B1 的剖面(亦即安裝有該半導體晶片 101 之剖面)。

如圖 8A 及圖 8B 所述，配置該第一相關多層佈線基板 100A，以便藉由覆晶接合在該第一相關多層佈線基板 100A 上安裝該半導體晶片 101。因此，在該多層佈線基板 100A 之上表面上形成一信號電極 115、一電源供應電極 116 及一接地電極 117，其中在該半導體晶片 101 上所提供之凸塊 102 連接至該信號電極 115、該電源供應電極 116 及該接地電極 117。一信號佈線 125 連接至一信號電極 115。一電源供應佈線 126 連接至一電源供應電極 116。一接地佈線 127 連接至一接地電極 117(亦即，該電源供應佈線 126 及該接地佈線 127 未顯示於圖 8A 及 8B 中)。

該多層佈線基板 100A 具有圖 9A 及 9B 所示之多層結構。更特別地，如圖 9B 所述，該多層佈線基板 100A 具有一 4-佈線層結構，該 4-佈線層結構為了形成一最上層包括下面配置層：一第一佈線層 112A、一第一絕緣層 111A、一第二佈線層 112B、一第二絕緣層 111B、一第三佈線層

112C、一第三絕緣層 111C 及一第四佈線層 112D。

圖 9A 描述在該第一絕緣層 111A 上所形成之第一佈線層 112A。配置該第一佈線層 112A，使得圖案化形成該信號電極 115、該電源供應電極 116、該接地電極 117、該電性連接至信號電極 115 之信號佈線 125 及該電性連接至接地電極 117 之接地佈線 127。

圖 10A 至 10C 描述一第二相關多層佈線基板 100B。該多層佈線基板 100B 具有一 3-佈線層結構。更特別地，如圖 10C 之剖面描述，該多層佈線基板 100B 為了形成一最上層具有下面配置層：亦即，一第一佈線層 112A、一第一絕緣層 111A、一第二佈線層 112B、一第二絕緣層 111B 及一第三佈線層 112C。

圖 10A 描述該第一佈線層 112A。如圖 10A 所述，配置該第一佈線層 112A，以在成對接地佈線 127 間形成一信號佈線 125。因此，該第一佈線層 112A 具有一共面結構。

圖 10B 描述一第二佈線層 112B。如圖 10B 所述，該第二佈線層 112B 具有一種結構，其中混合有一信號佈線 125、一電源供應佈線 126 及一接地佈線 127。

因此，可藉由電路板之多層化來增加一佈線密度，藉此獲得該等多層佈線基板 100A 及 100B。並且，如圖 9B 所述，在該第一佈線層 112A 與該第二佈線層 112B 間，該多層佈線基板 100A 之信號佈線 125 及接地佈線 127 構成一微帶線結構。如圖 10C 所述，在該第二佈線層 112B 與該第三佈線層 112C 間，提供該信號佈線 125 於該接地佈線

127 與該電源供應佈線 126 間。因此，該多層佈線基板 100B 具有一帶線結構。於是，甚至在該等相關多層佈線基板 100A 及 100B 中，適當地實施阻抗匹配。結果，可改善電氣特性。

[專利文件 1]JP-A-2002-093940

[專利文件 2]JP-A-2004-140295

(發明所欲解決之問題)

然而，在該等相關多層佈線基板 100A 及 100B 之情況中，沒有特別考量該半導體晶片 101 之凸塊所連接之電極 115、116 及 117 的配置。依據覆晶之設計不規律地決定該等電極之配置。結果，如圖 9A 所述，該接地佈線 127 不可延伸至該等凸塊 102 所連接之信號電極 115 的每一信號電極的附近。因此，如圖 9B 所述，在該等電極 115 之每一電極的附近中，該信號佈線 125 鄰接該等電極 115 中之一相關電極。於是，該等相關多層佈線基板 100A 及 100B 具有下面問題：在該等相鄰信號佈線 125 間發生串擾及降低該等電氣特性。

此外，雖然在圖 10A 至 10C 中描述該相關多層佈線基板 100B 之佈線層 112A 及 112B 的每一佈線層，但是從該第一佈線層 112A 與該第二佈線層 112B 間之關係發現到該等信號佈線 125 可以朝上下方向彼此相對。結果，該相關多層佈線基板 100B 具有下面問題：在該等信號佈線間發生串擾及電抗以及亦降低該等電氣特性。

【發明內容】

有鑑於前述問題而完成本發明。本發明之一目的係要提供一種具有高密度佈線之多層佈線基板，該多層佈線基板能防止電氣特性之降低。

(解決問題之手段)

要解決前述問題，依據本發明採用下面手段。

依據本發明之第一態樣，提供一種多層佈線基板，包括：
佈線層；以及
絕緣層，

該等佈線層與該等絕緣層係以交替方式來配置，以及

一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中

該信號佈線及該電源供應佈線交替地被提供於該等絕緣層上。

依據本發明之第二態樣，提供一種多層佈線基板，包括：
佈線層；以及
絕緣層，

該等佈線層與該等絕緣層係以交替方式來配置，以及

一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中

該信號佈線及該接地佈線交替地被提供於該等絕緣層

上。

依據本發明之第三態樣，提供一種多層佈線基板，包括：
佈線層；以及

絕緣層，

該等佈線層與該等絕緣層係以交替方式來配置，以及

一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中

一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第四態樣，提供如第一態樣之多層佈線基板，其中

一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第五態樣，提供如第二態樣之多層佈線基板，其中

一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

依據本發明之第六態樣，提供一種多層佈線基板，包括：
佈線層；以及

絕緣層，

該等佈線層與該等絕緣層係以交替方式來配置，以及

一種或複數種選自一具有一信號電極之信號佈線、一具有一接地電極之接地佈線及一具有一電源供應電極之電源供應佈線之群的佈線係形成於該等佈線層之每一佈線層上，其中

該信號佈線及該電源供應佈線交替地被提供於該等絕緣層上，

該信號佈線及該接地佈線交替地被提供於該等絕緣層上，以及

一朝一配置方向被放置在該複數個配置佈線層中之一上所形成之信號佈線正上方或正下方的佈線係該接地佈線或該電源供應佈線。

(發明效果)

依據本發明，甚至在該等信號電極、該等接地電極及該等電源供應電極之每一電極的附近中，與該等接地佈線及該等電源供應佈線一起構成一帶線結構、一微帶線結構或一共面結構。因此，可達成阻抗匹配。自該等信號佈線間所發生之串擾可以抑制。結果，甚至在一具有高密度佈線之多層佈線基板的情況中，可改善電氣特性。

【實施方式】

接著，下面參考所附圖式以描述用以實施本發明之最佳模式。

圖 1A 至 1C 係描述依據本發明之第一具體例的一多層佈

線基板 10A 之圖式。本發明以該多層佈線基板 10A 之內部結構為特徵。該多層佈線基板 10A 之外觀稍微不同於圖 8A 及 8B 所述之相關多層佈線基板的外觀。因此，省略該多層佈線基板 10A 之敘述。

圖 1A 及 1B 以放大方式描述該多層佈線基板 10A 之一安裝有一半導體晶片 101 的位置之附近。此圖式中所述之部分對應於圖 8A 中之箭頭 P 所示的區域。圖 1A 描述該多層佈線基板 10A 之一第一佈線層 12A。圖 1B 描述一第二佈線基板 12B。圖 1C 描述沿著圖 1A 所示之線 A1-A1 的剖面圖。

該多層佈線基板 10A 具有一如圖 1C 所述之多層結構。更特別地，該多層佈線基板 10A 具有一 4-佈線層結構，該 4-佈線層結構具有為了形成一最上層之下面配置層而包括一第一佈線層 12A、一第一絕緣層 11A、一第二佈線層 12B、一第二絕緣層 11B、一第三佈線層 12C 及一第四佈線層 12D。

配置該多層佈線基板 10A，以便藉由覆晶連接在該多層佈線基板 10A 上安裝該半導體晶片 101(見圖 8A 及 8B)。於是，在該做為該多層佈線基板 10A 之最上層的第一佈線層 12A 上規律地形成連接至該半導體晶片 101 上所提供之凸塊 102 的複數個信號電極 15、複數個電源供應電極 16 及複數個接地電極 17。如圖 1C 所述，在該第一絕緣層 11A 上該第一佈線層 12A。

在該第一佈線層 12A 上形成複數個電極 15 至 17。在該

第一佈線層 12A 之最內側上形成該等接地電極 17(在下面敘述中，有時將這些電極 17 稱為最內周圍電極)。在圖 1A 及 1B 之每一圖中，一右側相當於一內側，然而一左側相當於一外側(見圖 8A 中之箭頭 P 所示的區域)。

在這些圖式之每一圖中，在從該最內周圍電極 17 向外延伸之第二最內周圍行上朝垂直於橫向(下面稱為一內部/外部方向(圖 1A 及 1B 之每一圖中的箭頭 X 所示))之方向(下面稱為一正交方向(亦即，圖 1A 及 1B 之每一圖中的箭頭 Y 所示的上下方向))交替地形成該信號電極 15 及該電源供應電極 16(在下面敘述中，有時將這些電極 15 及 16 稱為一第一行外部電極)。

並且，在從該最內周圍行向外延伸之第三最內周圍行上形成該等接地電極 17(在下面敘述中，有時將該電極 17 稱為一第二行外部電極)。此外，在從該最內周圍電極 17 向外延伸之第四最內周圍行上朝該正交方向(亦即，Y 方向)交替地形成該信號電極 15 及該電源供應電極 16(在下面敘述中，有時將這些電極 15 及 16 稱為一第三行外部電極)。

附帶地，該第一佈線層 12A 上所形成之複數個電極 15 至 17 經由介層孔電性連接至該第一佈線層 12A 之底層上所形成之佈線層。因此，朝該配置方向放置相同種類之電極(亦即，該等信號電極、該等電源供應電極或該等接地電極)。

亦即，在該第一絕緣層 11A 上所形成之第一佈線層 12A

上只形成分別連接至該信號電極 15 及該電源供應電極 16(第三行外部電極)之信號佈線 25 及電源供應佈線 26。如以上所述，朝該正交方向(亦即，Y 方向)交替地形成該信號電極 15 及該電源供應電極 16(第三行外部電極)。從而，交替地形成連接至該信號電極 15 及該電源供應電極 16 之信號佈線 25 及電源供應佈線 26。

因此，必須將該電源供應佈線 26 插入該第一佈線層 12A 上所形成之該等成對相鄰信號佈線 25 間。於是，該第一佈線層 12A 具有一共面結構，以便可達成阻抗匹配。此外，該等成對信號佈線 25 沒有直接彼此鄰接。結果，可抑制串擾之發生。因此，使用依據本具體例之配置，可改善該第一佈線層 12A 之電氣特性。

附帶地，該最內周圍電極 17、該等第一行外部電極 15 及 16 及該第二行外部電極 17 經由介層孔電性連接至該底層上所形成之電極。

圖 1B 描述該第二佈線層 12B。如圖 1C 所述，在該第二絕緣層 11B 上形成該第二佈線層 12B。在本具體例中，該第二佈線層 12B 係一用以提供該接地佈線 27 之平面層。

使做為該第二佈線層 12B 上所形成之第二行外部電極的電極 15 及 16 與該接地佈線 27 絕緣。該第一佈線層 12A 上所形成之最內電極 17 及第二行外部電極 17 連接至該第二佈線層 12B 上所形成之接地佈線 27，其中該等電極 17 與該接地佈線 27 係整體形成的。

注意到該第一佈線層 12A 及該第二佈線層 12B，該第二

佈線層 12B 構成一做為該第一佈線層 12A 之底層的平面層。因此，該第一佈線層 12A 及該第二佈線層 12B 構成一微帶線結構，以便可實施該信號佈線 25 之阻抗匹配。結果，可改善該第一佈線層 12A 之電氣特性。

該第三佈線層 12C 具有朝該正交方向（亦即，Y 方向）所交替形成之信號電極 15 及電源供應電極 16。因此，朝該正交方向（亦即，Y 方向）交替地形成分別連接至該信號電極 15 及該電源供應電極 16 之佈線 25 及 26。

因此，甚至在該第三佈線基板 12C 中，相似於該第一佈線層 12A，該電源供應佈線 26 必須介於該等成對相鄰信號佈線 25 之間。結果，可達成阻抗匹配。並且，可抑制串擾。可改善該第三佈線層 12C 之電氣特性。

並且，該第四佈線層 12D 具有實質上相同於該第二佈線層 12B 之配置。亦即，使該第四佈線層 12D 形成做為一用以提供該接地佈線 27 之平面層。該第四佈線層 12D 經由該介層孔連接至該等佈線層 12A 至 12C 之每一佈線層的最內周圍電極 17。

於是，包括該等信號電極 15 之第三佈線層 12C 具有一在該第二佈線層 12B 與該第四佈線層 12D 間所放置之帶線結構。結果，可達成該信號佈線 25 之阻抗匹配。並且，可改善該第三佈線層 12C 之電氣特性。

因此，依據本具體例之多層佈線基板 10A，甚至在該信號電極 15、該電源供應電極 16 及該接地電極 17 之附近中，該信號佈線 25 與該等電源供應佈線 26 或該等接地佈

線 27 一起構成一帶線結構、一微帶線結構或一共面結構。結果，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串擾。於是，甚至在一具有高密度佈線之多層佈線基板 10A 的情況中，可改善電氣特性。

接著，下面參考圖 2A 至 7D 以描述依據本發明之其它具體例。附帶地，在圖 2A 至 7D 中，相同元件符號表示對應於圖 1A 至 1C 所述之組件。因此，省略此等組件之敘述。

圖 2A 至 2D 描述依據本發明之第二具體例的一多層佈線基板 10B。圖 2A 描述一第一佈線層 12A。圖 2B 描述一第二佈線層 12B。圖 2C 係描述一第三佈線層 12C 之圖式。圖 2D 描述沿著圖 2A 所示之線 A2-A2 的剖面。

在依據本具體例之多層佈線基板 10B 的情況中，在該做為最上層之第一佈線層 12A 上形成該最內周圍電極、該第一行外部電極及該第二行外部電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。朝前述正交方向（亦即，Y 方向）交替地形成該信號電極 15 及該電源供應電極 16。

該等第一行外部電極包括該等信號電極 15 及該等接地電極 17。朝該正交方向（亦即，Y 方向）交替地形成該信號電極 15 及該接地電極 17。再者，該等第二行外部電極包括該等信號電極 15 及該等電源供應電極 16。朝該正交方向（亦即，Y 方向）交替地形成該信號電極 15 及該電源供應電極 16。

另一方面，注意到該內部/外部方向（亦即，X 方向），

具有一第一群組及一第二群組，其中該第一群組從內側起依序包括該信號電極 15、該接地電極 17 及該信號電極 15，以及該第二群組從該內側起依序包括該電源供應電極 16、該信號電極 15 及該電源供應電極 16。再者，朝該正交方向（亦即，Y 方向）交替地形成該第一群組及第二群組。因此，甚至在本具體例中，依預定次序規律地形成該等電極 15 至 17。

此外，在該第一佈線層 12A 之情況中，該等信號佈線 25 及該等電源供應佈線 26 只連接至該第二行外部電極中所包括之信號電極 15 及電源供應電極 16。於是，朝該正交方向（亦即，Y 方向）交替地形成該信號佈線 25 及該電源供應佈線 26。

圖 2B 描述該第二佈線層 12B。如圖 2D 所述，在該第二絕緣層 11B 上形成該第二佈線層 12B。

該第二佈線層 12B 具有該等最內周圍電極及該等第一行外部電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。該等第一行外部電極包括該等信號電極 15 及該等接地電極 17。

此外，在該第二佈線層 12B 之情況中，該等信號佈線 25 及該等接地佈線 27 只連接至該第一行外部電極中所包括之信號電極 15 及接地電極 17。於是，在該三佈線層 12C 上，朝該正交方向（亦即，Y 方向）交替地形成該信號佈線 25 及該接地佈線 27。

圖 2C 描述該第三佈線層 12C。如圖 2D 所述，在該第三

絕緣層 11C 上形成該第三佈線層 12C。

該第三佈線層 12C 只具有該等最內周圍電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。該等信號佈線 25 及該等電源供應佈線 26 只連接至該第三佈線層 12C 之最內周圍電極中所包括之信號電極 15 及接地電極 17。於是，朝該正交方向（亦即，Y 方向）交替地形成該信號佈線 25 及該電源供應電極 26。

如以上所述，在依據本具體例之多層佈線基板 10B 中，在該第一至第三佈線層 12A 至 12C 的每一佈線層上的成對電源供應佈線 26 或成對接地佈線 27 間放置該信號佈線 25。因此，該多層佈線基板 10B 具有共面結構。

注意該配置方向，如圖 2D 所述，在該信號佈線 25 之正上方或正下方所放置之佈線係該電源供應佈線 26 或該接地佈線 27。因此，該等信號佈線 25 沒有在該配置方向上彼此相對。此乃是因為下面的事實：該等最內周圍電極中所包括之信號電極 15 的位置、該等第一行外部電極中所包括之信號電極 15 的位置及該等第二行外部電極中所包括之信號電極 15 的位置係處於一交錯配置中，以及沒有朝該內部/外部方向（亦即，X 方向）配置該等佈線層 12A 至 12C 之每一佈線層的信號電極 15。

以前述配置，甚至在依據本具體例之多層佈線基板 10B 的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串擾。於是，甚至在具有高密度佈線之多層佈線基板 10B 中，可改善電氣特性。

圖 3A 至 3D 描述依據本發明之第三具體例的一多層佈線基板 10C。圖 3A 係描述依據本發明之第三具體例的多層佈線基板 10C 之平面圖。如圖 3A 所述，在該多層佈線基板 10C 中，在該第一佈線層 12A 之上表面上形成連接至該半導體晶片 101 之電極 15 至 17。以一防焊層 29 塗佈其它部分。

圖 3B 描述一為最上層之第一佈線層 12A。在該第一佈線層 12A 上形成該等最內周圍電極、該等第一行外部電極及該等第二行外部電極。

該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。在該第一佈線層 12A 上朝該正交方向（亦即，Y 方向）交替地形成該信號電極 15 及該電源供應電極 16。

該等第一行外部電極包括該等信號電極 15 及該等接地電極 17。朝該正交方向（亦即，Y 方向）交替地形成該等電極 15 及 17。該等第二行外部電極包括該等信號電極 15 及該等電源供應電極 16。朝該正交方向（亦即，Y 方向）交替地形成該信號電極 15 及該電源供應電極 16。此外，形成該等電極，以便該等最內周圍電極所包括之信號電極 15 的位置、該等第一行外部電極所包括之信號電極 15 的位置及該等第二行外部電極所包括之信號電極 15 的位置係處於一交錯配置中，以及沒有朝該內部/外部方向（亦即，X 方向）配置該等佈線層之每一佈線層的信號電極 15。

在該第一佈線層 12A 之情況中，該等信號佈線 25 及該等電源供應佈線 26 只連接至該等第二行外部電極所包括

之信號電極 15 及電源供應電極 16。在本具體例中，形成一用以提供該等電源供應佈線 26 之平面層。在用以提供該等電源供應佈線 26 之平面層中所形成之一絕緣區域（亦即，一暴露該第一絕緣層 11A 之部分）中形成該信號佈線 25。因此，使該信號佈線 25 與該電源供應佈線 26 絕緣。結果，甚至在形成一用以提供該等電源供應佈線 26 之平面層的情況中，朝該正交方向（亦即，Y 方向）實質交替地形成該信號佈線 25 及該電源供應佈線 26。

圖 3C 描述一第二佈線層 12B。該第二佈線層 12B 包括該等最內周圍電極及該等第一行外部電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。該等第一行外部電極包括該等信號電極 15 及該等接地電極 17。

該等信號佈線 25 及該等接地佈線 27 只連接至在該第二佈線層 12B 上之第一行外部電極所包括之信號電極 15 及接地電極 17。此外，在該第二佈線層 12B 中形成一用以提供該接地佈線 27 之平面層。於是，在該第二佈線層 12B 中，朝該正交方向（亦即，Y 方向）實質交替地形成該等信號佈線 25 及該等接地佈線 27。

圖 3D 描述一第三佈線層 12C。該第三佈線層 12C 只包括該等最內周圍電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。該等信號佈線 25 及該等電源供應佈線 26 只連接至該等信號電極 15 及該等電源供應電極 16。此外，在該第三佈線層 12C 中形成一用以提

供該電源供應佈線 26 之平面層。因此，在該第三佈線層 12C 中該朝該正交方向（亦即，Y 方向）實質交替地形成該信號佈線 25 及該電源供應佈線 26。

如以上所述，在依據本具體例之多層佈線基板 10C 中，在該第一至第三佈線層 12A 至 12C 之每一佈線層上的成對電源供應佈線 26 或成對接地佈線 27 間放置該信號佈線 25。因此，該多層佈線基板 10C 具有共面結構。此外，該等最內周圍電極所包括之信號電極 15 的位置、該等第一行外部電極所包括之信號電極 15 的位置及該等第二行外部電極所包括之信號電極 15 的位置係處於一交錯配置中。結果，相似於該第二具體例，在該信號佈線 25 之正上方或正下方所放置之佈線係該電源供應佈線 26 或該接地佈線 27。

結果，甚至在依據本具體例之多層佈線基板 10C 的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板 10C 中，可改善電氣特性。

圖 4A 至 4D 描述一為本發明之第四具體例的多層佈線基板 10D。圖 4A 係描述該多層佈線基板 10D 之平面圖。如圖 4A 所述，在該多層佈線基板 10D 中，在該第一佈線層 12A 之上表面上形成連接至該半導體晶片 101 之電極 15 至 17。以該防焊層 29 塗佈其它部分。

圖 4B 描述一為最上層之第一佈線層 12A。在該第一佈線層 12A 上形成該等最內周圍電極、該等第一行外部電極

及該等第二行外部電極。

該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。在該第一佈線層 12A 上朝該正交方向(亦即，Y 方向)交替地形成該信號電極 15 及該電源供應電極 16。該等第一行外部電極只包括該等接地電極 17。再者，該等第二行外部電極包括該等信號電極 15 及該等電源供應電極 16。朝該正交方向(亦即，Y 方向)交替地形成該信號電極 15 及該電源供應電極 16。

在該第一佈線層 12A 之情況中，該等信號佈線 25 及該等電源供應佈線 26 只連接至該等第二行外部電極所包括之信號電極 15 及電源供應電極 16。在本具體例中，形成一用以提供該等電源供應佈線 26 之平面層。結果，朝該正交方向(亦即，Y 方向)實質交替地形成該信號佈線 25 及該電源供應佈線 26。

圖 4C 描述該第二佈線層 12B。該第二佈線層 12B 只包括該接地佈線 27。附帶地，形成一用以提供該接地佈線 27 之平面層。只在一暴露該第二絕緣層 11B 之部分上使做為該等最內周圍電極之信號電極 15 及電源供應電極 16 與該等接地電極 17 絕緣。

圖 4D 描述該第三佈線層 12C。該第三佈線層 12C 只包括該等最內周圍電極。該等最內周圍電極包括該等信號電極 15 及該等電源供應電極 16。該等信號佈線 25 及該等電源供應佈線 26 只連接至該等信號電極 15 及該等電源供應電極 16。再者，在該第三佈線層 12C 中形成一用以提

供該電源供應佈線 26 之平面層。於是，在該第三佈線層 12C 中，朝該正交方向（亦即，Y 方向）實質交替地形成該信號佈線 25 及該電源供應佈線 26。

如以上所述，在依據本具體例之多層佈線基板 10D 的第一佈線層 12A 及第三佈線層 12C 的每一佈線層中，在該等電源供應佈線 26 間放置該信號佈線 25。因此，該多層佈線基板 10D 具有共面結構。再者，一組在該第一佈線層 12A 上所形成之信號佈線 25 及在該第二佈線層 12B 上所形成之接地佈線 27 以及一組在該第三佈線層 12C 上所形成之信號佈線 25 及在該第二佈線層 12B 上所形成之接地佈線 27 構成微帶線結構。

結果，甚至在依據本具體例之多層佈線基板 10D 的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線 25 間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板 10D 的情況中，可改善電氣特性。

圖 5A 至 5D 描述一為本發明之第五具體例的多層佈線基板 10E。圖 5A 係描述該多層佈線基板 10E 之平面圖。如圖 5A 所述，在該多層佈線基板 10E 中，在該第一佈線層 12A 之上表面上形成連接至該半導體晶片 101 之電極 15 至 17。以該防焊層 29 塗佈其它部分。

圖 5B 描述一為最上層之第一佈線層 12A。在該第一佈線層 12A 上形成該等最內周圍電極、該等第一行外部電極、該等第二行外部電極、該等第三行外部電極及該等第四行外部電極。

該等最內周圍電極只包括該等電源供應電極 16。該等第一行外部電極只包括該等信號電極 15。該等第二行外部電極只包括該等接地電極 17。該等第三行外部電極只包括該等信號電極 15。此外，該等第四行外部電極只包括該等電源供應電極 16。

該等信號佈線 25 及該等電源供應佈線 26 只連接至在該第一佈線層 12A 上之第三行外部電極所包括之信號電極 15 及第四行外部電極所包括之電源供應電極 16。因此，朝該正交方向（亦即，Y 方向）實質交替地形成該信號佈線 25 及該電源供應佈線 26。

圖 5C 描述該第二佈線層 12B。該第二佈線層 12B 只包括該接地佈線 27。再者，形成一用以提供該接地佈線 27 之平面層。在一暴露該第二絕緣層 11B 之部分上使做為該等最內周圍電極之信號電極 15 及電源供應電極 16 與該等接地電極 17 絕緣。

圖 5D 描述該第三佈線層 12C。該等信號佈線 25 及該等電源供應佈線 26 只連接至該等第一行外部電極所包括之信號電極 15 及該等最內周圍電極所包括之電源供應電極 16。再者，在該第三佈線層 12C 中形成一用以提供該電源供應佈線 26 之平面層。於是，在該第三佈線層 12C 中，朝該正交方向（亦即，Y 方向）實質交替地形成該信號佈線 25 及該電源供應佈線 26。

如以上所述，在依據本具體例之多層佈線基板 10E 的第一佈線層 12A 及第三佈線層 12C 的每一佈線層中，在該等

電源供應佈線 26 間放置該信號佈線 25。因此，該多層佈線基板 10E 具有共面結構。再者，一組在該第一佈線層 12A 上所形成之信號佈線 25 及在該第二佈線層 12B 上所形成之接地佈線 27 以及一組在該第三佈線層 12C 上所形成之信號佈線 25 及在該第二佈線層 12B 上所形成之接地佈線 27 構成微帶線結構或帶線結構。

結果，甚至在依據本具體例之多層佈線基板 10E 的情況中，可達成阻抗匹配。並且，可抑制在該等信號佈線 25 間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板 10E 的情況中，可改善電氣特性。

圖 6A 及 6B 描述一為本發明之第六具體例的多層佈線基板 10F。圖 6A 係描述該多層佈線基板 10F 之平面圖。如圖 6A 所述，在該多層佈線基板 10F 中，在該第一佈線層 12A 之上表面上形成連接至該半導體晶片 101 之電極 15a、15b 及 16。以該防焊層 29 塗佈其它部分。

圖 6B 描述一為最上層之第一佈線層 12A。在該第一佈線層 12A 上形成該等最內周圍電極及該等第一行外部電極。

形成信號電極 15a 及 15b 及該等電源供應電極 16 以做為該等最內周圍電極。依此次序朝該正交方向（亦即，Y 方向）形成該電源供應電極 16、該信號電極 15b 及該信號電極 15a。

並且，形成該等信號電極 15a 及 15b 及該等電源供應電極 16 以做為該等第一行外部電極。依此次序朝該正交方

向(亦即，Y 方向)形成該電源供應電極 16、該信號電極 15b 及該信號電極 15a。附帶地，從該等最內周圍電極所包括之一連串電極朝該正交方向(亦即，Y 方向)移動該等第一行外部電極所包括之一連串電極有兩個間距。

該等最內周圍電極及該等第一行外部電極所包括之信號電極 15a 連接至在該第一佈線層 12A 上之差動對信號線 25a。該等信號電極 15b 連接至差動對信號線 25b。此外，該等電源供應電極 16 連接至該等電源供應佈線 26。本具體例包括該差動對信號線 25a 及該差動對信號線 25b，其構成一差動對。並且，形成一用以提供該等電源供應佈線 26 之平面層。因此，朝該正交方向(亦即，Y 方向)之方向實質交替地成一對差動對信號線 25a 及 25b 及該電源供應佈線 26。附帶地，該第二佈線層 12B 具有實質上相同於該第一佈線層 12A 之配置。因此，省略該第二佈線層 12B 之說明及敘述。

如以上所述，配置依據本具體例之多層佈線基板 10F，以便在該等電源供應佈線 26 間放置該成對差動對信號線 25a 及 25b。因此，該多層佈線基板 10F 具有共面結構。此外，本具體例使用該成對差動對信號線 25a 及 25b 做為信號佈線。結果，依據本具體例之多層佈線基板 10F，可達成阻抗匹配。並且，可抑制在該等差動對信號線 25a 及 25b 間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板 10F 的情況中，可改善電氣特性。

圖 7A 至 7D 描述一為本發明之第七具體例的多層佈線基

板 10G。圖 7A 係描述該多層佈線基板 10G 之平面圖。如圖 7A 所述，在該多層佈線基板 10G 中，在該第一佈線層 12A 之上表面上形成連接至該半導體晶片 101 之電極 15a、15b、16 及 17。以該防焊層 29 塗佈其它部分。

圖 7B 描述一為最上層之第一佈線基板 12A。在該第一佈線層 12A 上形成該等最內周圍電極、該等第一行外部電極、該等第二行外部電極、該等第三行外部電極及該等第四行外部電極。

該等最內周圍電極包括該等信號電極 15a 及 15b 以及該等電源供應電極 16。該等第一行電極只包括該等接地電極 17。該等第二行外部電極包括該等信號電極 15a 及 15b 以及該等電源供應電極 16。該等第三行外部電極只包括該等接地電極 17。此外，該等第四行外部電極包括該等信號電極 15a 及 15b 以及該等電源供應電極 16。

在該第一佈線層 12A 中，該等第四行外部電極所包括之信號電極 15a 連接至該差動對信號線 25a，信號電極 15b 連接至該差動對信號線 25b，以及電源供應電極 16 連接至該電源供應佈線 26。甚至在本具體例之情況中，該多層佈線基板 10G 包括該差動對信號 25a 及該差動對信號線 25b，其構成一差動對。並且，形成一用以提供該電源供應佈線 26 之平面層。因此，朝該正交方向（亦即，Y 方向）之方向實質交替地形成一對差動對信號線 25a 及 25b 以及該電源供應佈線 26。

圖 7C 描述該第二佈線層 12B。該第二佈線層 12B 只包

括該接地佈線 27。再者，形成一用以提供該接地佈線 27 之平面層。在一暴露該第二絕緣層 11B 之部分上使做為該等最內周圍電極之信號電極 15a 及 15b 以及電源供應電極 16 與該等接地電極 17 絕緣。

圖 7D 描述該第三佈線層 12C。在該第三佈線層 12C 中，該等第三行外部電極所包括之信號電極 15a 連接至該差動對信號線 25a，信號電極 15b 連接至該差動對信號線 25b，以及電源供應電極 16 連接至該電源供應佈線 26。相似於該第一佈線層 12A，該多層佈線基板 10G 包括該差動對信號線 25a 及該差動對信號線 25b，其構成一差動對。並且，形成一用以提供該電源供應佈線 26 之平面層。因此，朝該正交方向（亦即，Y 方向）之方向實質交替地形成一對差動對信號線 25a 及 25b 以及該電源供應佈線 26。

如以上所述，在依據本具體例之多層佈線基板 10G 的第一佈線層 12A 及第三佈線層 12C 之每一佈線層中，在該等電源供應佈線 26 間放置該信號佈線 25。因此，該多層佈線基板 10G 具有共面結構。此外，本具體例使用該成對差動對信號線 25a 及 25b 做為信號佈線。結果，依據本具體例之多層佈線基板 10G，可達成阻抗匹配。並且，可抑制在該等差動對信號線 25a 及 25b 間所發生之串擾。於是，甚至在該具有高密度佈線之多層佈線基板 10G 的情況中，可改善電氣特性。

附帶地，在前述具體例之敘述中，已描述例如使用一半導體裝置做為一電子裝置，以及例如：使用一多層佈線基

板做為高頻用基板。本發明所應用之目的並非侷限於半導體裝置。本發明可應用至各種電子裝置及使用高頻之高頻用基板。該等圖式中所示之電極及佈線的每一者之佈局只被描述成為一範例。明顯地，該等電極及該等佈線之每一者的佈局並非侷限於本說明書所述之佈局。

【圖式簡單說明】

圖 1A 至 1C 係描述依據本發明之第一具體例的一多層佈線基板之圖式。圖 1A 係描述一第一佈線層之圖式。圖 1B 係描述一第二佈線層之圖式。圖 1C 係描述一多層佈線基板之剖面圖(亦即，沿著圖 1A 所示之線 A1-A1 的剖面圖)。

圖 2A 至 2D 係描述依據本發明之第二具體例的一多層佈線基板之圖式。圖 2A 係描述一第一佈線層之圖式。圖 2B 係描述一第二佈線層之圖式。圖 2C 係描述一第三佈線層之圖式。圖 2D 係描述一多層佈線基板之剖面圖(亦即，沿著圖 2A 所示之線 A2-A2 的剖面圖)。

圖 3A 至 3D 係描述依據本發明之第三具體例的一多層佈線基板之圖式。圖 3A 係描述依據本發明之第三具體例的多層佈線基板之平面圖。圖 3B 係描述一第一佈線層之圖式。圖 3C 係描述一第二佈線層之圖式。圖 3D 係描述一第三佈線層之圖式。

圖 4A 至 4D 係描述依據本發明之第四具體例的一多層佈線基板之圖式。圖 4A 係描述依據本發明之第四具體例的多層佈線基板之平面圖。圖 4B 係描述一第一佈線層之圖式。圖 4C 係描述一第二佈線層之圖式。圖 4D 係描述一第

三佈線層之圖式。

圖 5A 至 5D 係描述依據本發明之第五具體例的一多層佈線基板之圖式。圖 5A 係描述依據本發明之第五具體例的多層佈線基板之平面圖。圖 5B 係描述一第一佈線層之圖式。圖 5C 係描述一第二佈線層之圖式。圖 5D 係描述一第三佈線層之圖式。

圖 6A 及 6B 係描述依據本發明之第六具體例的一多層佈線基板之圖式。圖 6A 係描述依據本發明之第六具體例的多層佈線基板之平面圖。圖 6B 係描述一第一佈線層之圖式。

圖 7A 至 7D 係描述依據本發明之第七具體例的一多層佈線基板之圖式。圖 7A 係描述依據本發明之第七具體例的多層佈線基板之平面圖。圖 7B 係描述一第一佈線層之圖式。圖 7C 係描述一第二佈線層之圖式。圖 7D 係描述一第三佈線層之圖式。

圖 8A 及 8B 係描述一第一相關多層佈線基板之圖式。圖 8A 係描述一安裝有一半導體晶片之位置的附近之放大平面圖。圖 8B 係一剖面圖(亦即,沿著圖 8A 所示之線 B1-B1)。

圖 9A 及 9B 係描述該第一相關多層佈線基板之圖式。圖 9A 係描述一第一佈線層之圖式。圖 9B 係描述該多層佈線基板之剖面圖(亦即,沿著圖 9A 所示之線 B2-B2 的剖面圖)。

圖 10A、10B 及 10C 係描述一第二相關多層佈線基板之圖式。圖 10A 係描述一第一佈線層之圖式。圖 10B 係描述

一 第二佈線層之圖式。圖 10C 係描述該多層佈線基板之剖面圖(亦即，沿著圖 10A 所示之線 B3-B3 的剖面圖)。

【主要元件符號說明】

10A	多層佈線基板
10B	多層佈線基板
10C	多層佈線基板
10D	多層佈線基板
10E	多層佈線基板
10F	多層佈線基板
10G	多層佈線基板
11A	第一絕緣層
11B	第二絕緣層
11C	第三絕緣層
12A	第一佈線層
12B	第二佈線層
12C	第三佈線層
12D	第四佈線層
15	信號電極
15a	信號電極
15b	信號電極
16	電源供應電極
17	接地電極
25	信號佈線
25a	差動對信號線

25b	差動對信號線
26	電源供應佈線
27	接地佈線
29	防焊層
100A	多層佈線基板
100B	多層佈線基板
101	半導體晶片
102	凸塊
111A	第一絕緣層
111B	第二絕緣層
111C	第三絕緣層
112A	第一佈線層
112B	第二佈線層
112C	第三佈線層
112D	第四佈線層
115	信號電極
116	電源供應電極
117	接地電極
125	信號佈線
126	電源供應佈線
127	接地佈線
P	箭頭
X	箭頭(方向)
Y	箭頭(方向)

五、中文發明摘要：

一種多層佈線基板具有下面結構：交替地配置佈線層 12A 至 12D 及絕緣層 11A 至 11C，以及在該等佈線層 12A 至 12D 之每一佈線層上形成一種或複數種選自一具有一信號電極 15 之信號佈線 25、一具有一電源供應電極 16 之電源供應佈線 26 及一具有一接地電極 17 之接地佈線 27 之群的佈線。在該等絕緣層上交替地提供該信號佈線 25 及該電源供應佈線 26。在另一情況中，在該等絕緣層上交替地提供該信號佈線 25 及該接地佈線 27。

六、英文發明摘要：

A multilayer wiring board having structure in which wiring layers 12A to 12D and insulating layers 11A to 11C are alternately arranged, and in which one or plural kinds of wirings selected from a group of a signal wiring 25 having a signal electrode 15, a power supply wiring 26 having a power supply electrode 16, and a ground wiring 27 having a ground electrode 17 are formed on each of the wiring layers 12A to 12D. The signal wiring 25 and the power supply wiring 26 are alternately provided on the insulating layers. Alternatively, the signal wiring 25 and the ground wiring 27 are alternately provided on the insulating layers.

十一、圖式：

圖 1A




圖 1B




圖 1C




圖 2A




圖 2B




圖 2C




圖 2D




圖 3A




圖 3B




圖 3C




圖 3D




圖 4A




圖 4B




圖 4C




圖 4D




圖 5A




圖 5B




圖 5C




圖 5D




圖 6A




圖 6B




圖 7A




圖 7B




圖 7C




圖 7D




圖 8A




圖 8B




圖 9A




圖 9B




圖 10A




圖 10B





圖 10C



七、指定代表圖：

(一)本案指定代表圖為：第 (3) 圖。

(二)本代表圖之元件符號簡單說明：

10C	多層佈線基板
11A	第一絕緣層
11B	第二絕緣層
11C	第三絕緣層
12A	第一佈線層
12B	第二佈線層
12C	第三佈線層
15	信號電極
16	電源供應電極
17	接地電極
25	信號佈線
26	電源供應佈線
27	接地佈線
29	防焊層

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

102 年 6 月 27 日修(更)正替換頁

JUN 27 2013
替換本

十、申請專利範圍：

1. 一種多層佈線基板，係具有佈線層與絕緣層交互地積層之構造，該佈線層係由包含信號電極之信號佈線、包含接地電極之接地佈線、或包含電源供給電極之電源供給佈線之中，一種或複數種之佈線所形成；其中，

於上述佈線層中成為最上層之第一佈線層係包含信號電極與電源供給電極交互地形成之第一行、及鄰接於上述第一行而配設且形成有接地電極之第二行，

更進一步，於上述第一佈線層，以成為共面構造之方式來形成連接至形成於上述第一行之信號電極之信號佈線、與連接至形成於上述第一行之電源供給電極之電源供給佈線，

構成為於上述第一佈線層之下層配設有第二佈線層即接地佈線之平面層。