

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成29年10月19日(2017.10.19)

【公開番号】特開2015-79950(P2015-79950A)

【公開日】平成27年4月23日(2015.4.23)

【年通号数】公開・登録公報2015-027

【出願番号】特願2014-184826(P2014-184826)

【国際特許分類】

H 01 L	27/115	(2017.01)
H 01 L	29/786	(2006.01)
H 01 L	21/336	(2006.01)
H 01 L	29/66	(2006.01)
H 01 L	21/28	(2006.01)
H 01 L	29/417	(2006.01)
H 01 L	29/49	(2006.01)
H 01 L	29/423	(2006.01)
H 01 L	21/8242	(2006.01)
H 01 L	27/108	(2006.01)
H 01 L	29/788	(2006.01)
H 01 L	29/792	(2006.01)
H 01 L	21/8244	(2006.01)
H 01 L	27/11	(2006.01)
H 01 L	27/105	(2006.01)
G 09 F	9/30	(2006.01)
G 09 F	9/00	(2006.01)

【F I】

H 01 L	27/10	4 3 4
H 01 L	29/78	6 1 7 V
H 01 L	29/78	6 1 7 U
H 01 L	29/78	6 1 7 T
H 01 L	29/78	6 1 7 N
H 01 L	29/66	T
H 01 L	21/28	3 0 1 B
H 01 L	29/50	M
H 01 L	29/58	G
H 01 L	27/10	3 2 1
H 01 L	27/10	6 7 1 C
H 01 L	27/10	6 7 1 Z
H 01 L	29/78	3 7 1
H 01 L	27/10	3 8 1
H 01 L	27/10	4 4 1
G 09 F	9/30	3 3 8
G 09 F	9/00	3 3 8
H 01 L	29/78	6 1 3 Z

【手続補正書】

【提出日】平成29年9月4日(2017.9.4)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1のトランジスタと第2のトランジスタと、を有し、

前記第1のトランジスタは、

第1の半導体と、前記第1の半導体に電気的に接続する第1の電極と、第1のゲート電極と、前記第1のゲート電極と前記第1の半導体との間に設けられる第1の電荷捕獲層と、を有し、

前記第2のトランジスタは、

第2の半導体と、前記第2の半導体に電気的に接続する第2の電極と、第2のゲート電極と、前記第2のゲート電極と前記第2の半導体との間に設けられる第2の電荷捕獲層と、を有し、

150 以上300 以下で、前記第1のゲート電極と前記第1の電極との間の第1の電位差と、前記第2のゲート電極と前記第2の電極との間の第2の電位差が異なる状態を保持する工程を有し、

前記工程により、前記第1のトランジスタと前記第2のトランジスタのしきい値を互いに異なるものとすることを特徴とする半導体装置の作製方法。

【請求項2】

請求項1において、

前記第1の半導体および前記第2の半導体は、酸化物半導体を含むことを特徴とする半導体装置の作製方法。

【請求項3】

請求項1または請求項2において、

前記第1の電荷捕獲層および第2の電荷捕獲層は、それぞれ酸化ハフニウム、酸化アルミニウム、アルミニウムシリケートのいずれか一を含むことを特徴とする半導体装置の作製方法。

【請求項4】

請求項1乃至請求項3のいずれか一において、

前記第1の電極および前記第2の電極は、それぞれソース電極およびドレイン電極のいずれか一方である半導体装置の作製方法。

【請求項5】

請求項1乃至請求項4のいずれか一において、

前記第1のトランジスタは、前記第1の半導体を挟む第3の半導体および第4の半導体を有し、前記第4の半導体は、前記第1の半導体と前記第1の電荷捕獲層の間にあり、

前記第2のトランジスタは、前記第2の半導体を挟む第5の半導体および第6の半導体を有し、前記第6の半導体は、前記第2の半導体と前記第2の電荷捕獲層の間にある半導体装置の作製方法。

【請求項6】

請求項1乃至請求項5のいずれか一において、

前記第1の電位差が前記第2の電位差よりも大きく、前記工程後の前記第1のトランジスタのしきい値が前記工程後の前記第2のトランジスタのしきい値よりも大きいことを特徴とする半導体装置の作製方法。