

(11) 特許出願公開番号

特開2010-49696

(P2010-49696A)

(43) 公開日 平成22年3月4日(2010.3.4)

(51) Int.Cl.

F I

テーマコード (参考)

G06F 17/16 (2006.01)

G06F 17/16

N

5 B 0 5 6

G06F 15/80 (2006.01)

G O 6 F 15/80

審査請求 有 請求項の数 10 O L (全 62 頁)

(21) 出願番号	特願2009-234277 (P2009-234277)
(22) 出願日	平成21年10月8日 (2009. 10. 8)
(62) 分割の表示	特願2000-174354 (P2000-174354) の分割
原出願日	平成12年6月9日 (2000. 6. 9)
(31) 優先権主張番号	60/138423
(32) 優先日	平成11年6月10日 (1999. 6. 10)
(33) 優先権主張国	米国 (US)
(31) 優先権主張番号	09/556760
(32) 優先日	平成12年4月21日 (2000. 4. 21)
(33) 優先権主張国	米国 (US)

(71) 出願人 500587067
 アギア システムズ インコーポレーテッド
 アメリカ合衆国, 18109 ペンシルヴァニア, アレンタウン, アメリカン パークウェイ エヌイー 1110

(74) 代理人 100064447
 弁理士 岡部 正夫

(74) 代理人 100085176
 弁理士 加藤 伸晃

(74) 代理人 100104352
 弁理士 朝日 伸光

[最終頁に続く](#)


(54) 【発明の名称】 行列計算を行うためのプロセッサ素子のパイプライン処理線形アレー

(57) 【要約】 (修正有)

【課題】行列関連の演算を実行する際に適している、効率的なプロセッサ素子アーキテクチャを提供する。

【解決手段】線形アレーは、ヘッド・プロセッサ素子と、一組の通常のプロセッサ素子とを含み、ヘッド・プロセッサ素子は、アレーの最も近い隣接プロセッサ素子と相互接続していて、隣接していない通常のプロセッサ素子から、ヘッド・プロセッサ素子へのフィードバック経路を持つ。各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、およびレジスタ・ファイルを含む。ヘッド・プロセッサ素子は、非線形関数ゼネレータを含む。各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるように、パイプライン処理している。アレーを制御するために、超長命令語（VLIW）プログラム、またはその他のタイプのプログラムを使用することができる。

【選択図】図7



【特許請求の範囲】

【請求項 1】

少なくとも一つのデジタル・プロセッサ素子を含む装置であって、

前記デジタル・プロセッサ素子が、

少なくとも二つの複素数の実数部および虚数部に、別の少なくとも二つの複素数の実数部と虚数部とを掛け、それにより少なくとも 16 個の部分的積を形成するよう動作し、また前記部分的積の、各々が実数または虚数を表わす一つまたはそれより多くの加法組合せを形成するよう動作する演算回路と、

少なくとも第一のポートおよび第二のポートであって、その各々が、前記レジスタ・ファイルへ、または前記レジスタ・ファイルから、二つの複素数語を書き込むことができ、または二つの複素数語を読み出すことができるような第一のポートおよび第二のポートを有し、このポートが、前記複素数語をそこに供給し、そこから前記実数または虚数を受け取るために演算回路に接続されているようなレジスタ・ファイルとを含む装置。

10

【請求項 2】

請求項 1 に記載の装置において、前記演算回路が、一つの演算の開始から終了までの待ち時間が、新しい演算をスタートすることができる周期よりも長くなるように構成されたパイプライン処理ロジックを含み、それにより、前記プロセッサ素子が、同時に、各演算が異なる開始時間を持つ一つ以上の演算を計算することができる装置。

【請求項 3】

請求項 1 に記載の装置において、前記レジスタ・ファイルの前記第一または第二のポートのうちの少なくとも一つが、読み出しまたは書き込みによりアクセスされる前記二つの複素数語の所与の組が、一对の各語線からの同じ語線または別の語線からのものでよいように、語線を制御可能であるように共にペアにするロジックを含む装置。

20

【請求項 4】

請求項 1 に記載の装置において、前記演算回路が、さらに、前記部分的積を受け取ることができる入力を持つ少なくとも八つの加算装置を含み、前記加算装置が、前記部分的積の一つまたはそれ以上の加法組合せを形成することができ、前記各加算装置が、一つの実数または虚数を表わし、前記八つの加算装置が一緒になって、四つの複素数の合計を形成することができ、また、各加算装置が、新しい入力数と以前の合計と合計に対応する新しい合計を累算することができるように、その入力に加算する結果からのフィードバック接続を持つ装置。

30

【請求項 5】

請求項 1 に記載の装置であって、さらに、前記プロセッサ素子の線形アレーを備え、前記線形アレーの前記各プロセッサ素子が、前記アレーの少なくとも一つの他のプロセッサ素子に接続している装置。

【請求項 6】

請求項 5 に記載の装置において、前記プロセッサ素子の前記線形アレーが、さらに、一つのヘッド・プロセッサ素子と、複数の通常のプロセッサ素子とを備え、前記ヘッド・プロセッサ素子が、前記各通常のプロセッサ素子の機能のスーパーセットを供給する装置。

【請求項 7】

請求項 1 に記載の装置において、前記プロセッサ素子が、さらに、非線形関数ゼネレータを含む装置。

40

【請求項 8】

請求項 7 に記載の装置において、

前記非線形関数ゼネレータが、ある変数を固定の領域内にシフトすることにより、前記変数をスケールすることができる正規化回路であって、その正規化ロジックが、前記変数をどれだけシフトしたかを示すべき指数値を出力する正規化回路と、

少なくとも 1 つの非線形関数に対する補間係数の数値のテーブルを記憶するためのメモリと、

選択した数の前記変数の最上位ビットだけを取り上げ、前記変数のところの前記関数の

50

前記数値が、前記補間係数を使用して補間を計算することにより近似できるように、選択した数の最上位ビットを、前記テーブル内の前記関数の補間係数を発見するために、アドレスとして使用するロジック回路とを備える装置。

【請求項 9】

請求項 1 に記載の装置において、前記プロセッサ素子が、さらに、

前にその入力のところに見られた同じ連のデジタル語を出力することができるパイプライン処理遅延ラインであって、前記シーケンスの複数の要素が一度に種々の段の遅延ラインを横切るパイプライン処理遅延ラインと、

前記遅延ラインの出力、または前記遅延ラインの遅延のない入力シーケンスとして、その出力を選択することができるマルチプレクサであって、前記選択が前記プロセッサ素子の入力により制御されるマルチプレクサとを備える装置。

10

【請求項 10】

線形アレーに配置されている複数のデジタル・プロセッサ素子であって、その各々が前記アレーの少なくとも 1 つの別のプロセッサ素子に接続されているようなデジタル・プロセッサ素子を含む装置において、少なくとも 1 つの前記デジタル・プロセッサ素子が、

少なくとも二つの複素数の実数部および虚数部に、別の少なくとも二つの複素数の実数部と虚数部とを掛け、それにより少なくとも 16 個の部分的積を形成するよう動作し、また前記部分的積の、各々が実数または虚数を表わす一つまたはそれより多くの加法組合せを形成するよう動作する演算回路と、

少なくとも第一のポートおよび第二のポートであって、その各々が前記レジスタ・ファイルへ、または前記レジスタ・ファイルから、二つの複素数語を書き込むことができ、または二つの複素数語を読み出すことができるような第一のポートおよび第二のポートを有し、このポートが、前記複素数語をそこに供給し、そこから前記実数または虚数を受け取るために演算回路に接続されているようなレジスタ・ファイルとを含む装置。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概して、プロセッサ素子および技術に関し、特に行列計算を行うためのプロセッサ素子のアレーを備えるパイプライン処理デバイスに関する。

【背景技術】

30

【0002】

< 優先権の主張 >

本出願は、「QR 分解用のパイプライン処理線形プロセッサ・アレー」という名称の、発明者 A. J. グリーンバーガーの 1999 年 6 月 10 日付の米国仮出願 60 / 138, 423 号の優先権を主張する。

【0003】

技術が進歩するにつれて、メーカーは、一つの集積回路上により多くのワイヤおよびトランジスタを集積することができるようになり、今までは実現不可能であったデジタル信号処理動作を行う新しい機会が到来している。

【0004】

40

そのような新規な用途の一例としては、無線通信システムの基地局でのアンテナのアレー用の適応ビーム形成の使用がある。この場合の目標は、所与のセル内により多くの移動局ユーザを収容し、より高速なデータ速度を実現できるようにすることである。この目標は、問題の移動局の方向を指していて、干渉ソースから全然影響を受けない放射パターンを形成するために、複数のアンテナにより受信した複数の信号を時変複合加重により加算することにより達成される。このタイプの問題を最適化するための種々の解決方法は周知であり、複素数の行列およびベクトルによる計算の実行を含む。例えば、1996 年に、プレントイスホール社発行の S. ハイキンの「適応フィルタ理論」第 3 版参照。所与の時間において、一回の複素数乗算を行うだけではすまず、非常に多くの回数、複素数乗算を行わなければならない。

50

【 0 0 0 5 】

このタイプのもう一つの新しい用途は、直接シーケンス符号分割多元接続 (D S / C D M A) コード化を使用する無線システム基地局に対するマルチユーザの検出である。これらのアルゴリズムの場合には、例えば、1996年10月号のIEEE通信マガジン掲載の、S. モシャビの「D S - C D M A 通信用のマルチユーザ検出」の124ページに記載されているように、相互に干渉している種々の移動局について、リアルタイムで入手した集合的な知識が、上記干渉を解決し、個々の各移動局の検出を改善するために使用される。これらのアルゴリズムも、複素数の行列の集中的な計算を含む。

【 0 0 0 6 】

無線基地局に対する上記の新しい用途は、多くの場合、基本的な行列計算を使用する周知のアルゴリズムの修正したものを使用する。代表的な最も興味のある四つの演算は下記の通りである。

【 0 0 0 7 】

1. n 個の未知数を含む一組の n 個の一次方程式の解。一つの可能なアプローチは、ギブンス回転により、Q R 分解を使用して上記一組の方程式を三角形に変換し、その後で、逆置換により三角形に変換した一組の方程式を解く方法である。

2. マトリックス反転。一つの可能なアプローチは、ギブンス回転により Q R 分解を使用して一組の方程式を三角形に変換し、その後で、多重逆置換により、逆数について上記一組の三角形に変換した方程式を解く方法である。

3. マトリックス - マトリックス乗算。

4. 共分散および相互相関。後でさらに処理が行われる行列およびベクトルを形成するために、入力信号のベクトルに関する上記統計を計算する必要がある。

【 0 0 0 8 】

これらの演算を行うための従来の技術については、以下にさらに詳細に説明する。

一組の一次方程式を解く場合には、行列表示は下記式のようなになる。

$$A x = y \quad (1)$$

ここで、A は複素数値の既知の正方行列であり、y は複素数値の既知のベクトルであり、x は未知の複素数ベクトルである。上記式を数値解法するには多くの技術が使用される。しかし、これらの技術のうちのいくつかは、数値が不安定であるという欠点がある。式 (1) を解くための数値的に安定な技術は、ギブンス回転による Q R 分解または Q R 因数分解と呼ばれ、例えば、1996年に、ジョンズ・ホプキンス大学出版部が発行した、H. ゴルブおよび C. F. パン・ローンの「行列計算」第3版に記載されている。このアプローチは、行列 A を積に因数分解するプロセスを含む。

$$A \equiv Q R \quad (2)$$

【 0 0 0 9 】

ここで、Q はユニタリー行列であり、R は右上の三角行列である。「右上の三角」という表現は、主要な対角線の下に R のすべての構成要素がゼロであることを意味する。それ故、式 (1) の両辺には、 Q^H で示す Q の共役転置行列 (すなわち、随伴エルミート行列) が掛けられる。

$$Q^H A x = Q^H y \quad (3)$$

式 (2) を式 (3) に代入すると、下記式が得られる。

$$Q^H Q R x = Q^H y \quad (4)$$

$Q^H Q$ は、単位行列に等しいので、式 (4) は下記式のようなになる。

$$R x = Q^H y \quad (5)$$

【 0 0 1 0 】

式 (5) は「逆置換」と呼ばれる技術を使用して、各構成要素 x について簡単に解くことができる式である。「逆置換」という用語は、ほとんどがゼロで、一つだけが未知数である、式 (5) の行列の一番下の行が、最初に解かれる反復法を指す。この場合、解は一つ上の行に代入され、その行が解かれる。このプロセスは、式 (5) の行列のすべての行の解が得られるまで継続して行われる。

【 0 0 1 1 】

ユニタリー行列 Q^H を発見するための、有効で数値的に安定している方法は、個々のいわゆる「ギブズ回転」の積としての方法である。この場合、上記各ゼロは、前に置かれたゼロをそのままにしておいて、前の行列の一つの要素を追い出す。例えば、1958年3月出版の、「J. Soc. Indust. Appl. Math」6巻、1号の26ページ掲載のW. ギブズの「一般行列と三角形に変形する平面ユニタリー回転の計算」を参照してほしい。当業者にとっては、ギブズ回転が、帰納的最小自乗適応アルゴリズムを行うために、役に立つことは周知である。

【 0 0 1 2 】

図1 - 図5を参照しながら、ギブズ回転を使用する小さな行列式の三角形への変換について以下に説明する。下記式(6)は、上記例に対する個々の行列およびベクトル要素を示す式(1)の展開である。

10

【 数 1 】

$$\begin{pmatrix} a_{11} & a_{12} & a_{13} & a_{14} \\ a_{21} & a_{22} & a_{23} & a_{24} \\ a_{31} & a_{32} & a_{33} & a_{34} \\ a_{41} & a_{42} & a_{43} & a_{44} \end{pmatrix} \begin{pmatrix} x_1 \\ x_2 \\ x_3 \\ x_4 \end{pmatrix} = \begin{pmatrix} y_1 \\ y_2 \\ y_3 \\ y_4 \end{pmatrix} \quad (6)$$

20

【 0 0 1 3 】

図1は、対応するギブズ回転のいくつかの段を示す。図1の六つの段の場合には、5×4のアレーにゼロが連続して並んでいる。各アレーの頭のところの文字は、四つの列が、変換中の行列Aの要素であること、および5番目の列が変換中のベクトルyの要素を持っていることを示す。太字で示すゼロは、各段内に現在挿入中のゼロを示す。下記式(7)は、図1の段1での最初の単一変換の方法をより詳細に示す。より詳細に説明すると、一つの要素を強制的にゼロにするために、2×2の複素数のユニタリー行列が、最初の二つの行に適用され、他の要素すべては、新しい数値に変換される。「*」記号は、複素数の共役を示す。

30

【 数 2 】

$$\begin{pmatrix} c^* & s^* \\ -s & c \end{pmatrix} \begin{pmatrix} a_{11} & a_{12} & a_{13} & a_{14} & y_1 \\ a_{21} & a_{22} & a_{23} & a_{24} & y_2 \end{pmatrix} = \begin{pmatrix} a'_{11} & a'_{12} & a'_{13} & a'_{14} & y'_1 \\ 0 & a'_{22} & a'_{23} & a'_{24} & y'_2 \end{pmatrix} \quad (7)$$

強制的にゼロにされる要素を発見するために、行列を乗算することにより下記式が得られる。

【 数 3 】

$$-s a_{11} + c a_{21} = 0 \quad (8)$$

40

単一制約により、

【 数 4 】

$$|s|^2 + |c|^2 = 1 \quad (9)$$

下記式(10)は、これら式を満足する。

【数 5】

$$c = \frac{a_{11}}{\sqrt{|a_{11}|^2 + |a_{21}|^2}} \quad (10)$$

そして、

【数 6】

10

$$s = \frac{a_{21}}{\sqrt{|a_{11}|^2 + |a_{21}|^2}} \quad (11)$$

【0014】

ゼロでない変換された要素 a_{11}' は、下記式の実数により表わされる。

【数 7】

20

$$a_{11}' = \frac{|a_{11}|^2 + |a_{21}|^2}{\sqrt{|a_{11}|^2 + |a_{21}|^2}}, \quad (12)$$

【0015】

この行列は、二つの列のすべての他の要素を「回転」させる。

【0016】

30

すでに説明したように、ギブズ回転を使用するQR分解は、三角形の形をしている二つの次元の収縮アレーで手早く解くことができる。対応する1981年発行の、発明者W・M・ジェントルマンおよびH・T・クングの「収縮アレーによるマトリックス三角形への変換」のSPIE V298の19ページを参照してほしい。

【0017】

図2 - 図5は、プロセッサ素子(PE)の三角形のアレー上の5×4行列式を三角形にする手順の始まりを示す。図2 - 図5の丸いボックスは、c、sおよび上記式(10) - (12)に示すように更新した要素を計算する特殊な「ヘッド」要素である。四角いボックスは、cおよびsを使用する二つの要素を回転する「通常の」要素である。これらも、cおよびsを右に移動させる。図2に示す、ギブズ回転のステップ1においては、第一のc1およびs1が計算される。図3に示すステップ2においては、第二のc2およびs2が計算され、要素の一番上の行の第一の四角いボックスは、回転させるためにc1およびs1を使用する。図4に示すステップ3においては、第三のc3およびs3が計算され、第一の四角いボックスは回転するために、c2およびs2を使用し、第二の四角いボックスは、回転するためにc1およびs1を使用する。図5に示すステップ4においては、第二の行のヘッド要素は、第四のc4およびs4の計算を帰納的に開始することができる。第二の行のヘッド要素の上の四角いボックスは、依然として回転を続けている。計算は、三角形のアレーを通して収縮するように進行する。

40

【0018】

この問題の場合には、帰納的な手順により、計算の待ち時間を短くする機会があること

50

に留意されたい。所与の列に二つのゼロを並べてから、元の列に続けて他のゼロを並べながら、次の列に右に向かってゼロを並べ始めることができる。使用できる平行度の程度は、処理中の行列が大きくなるにつれて増大する。

【 0 0 1 9 】

計算が収縮的ではなく、平行して行われる上記アーキテクチャの一つの修正アーキテクチャがある。この修正アーキテクチャの場合には、 c_1 および s_1 が分かった場合には、それらを、すべての四角いボックスのヘッド要素の右に同時に送り、 c_1 および s_1 のこれらの数値を使用するすべての回転を並列に行うことができる。ヘッド要素での c および s の計算は、集中的なものであることに留意されたい。何故なら、絶対値の自乗および逆数の平方根が必要であるからである。

10

【 0 0 2 0 】

図 6 は、ギブンス回転を使用する QR 分解用の二つのアーキテクチャで、時間の経過とともに行われるデータの処理方法の全体を示す。並列の場合には、プロセッサ素子のほぼ水平なバンドが一度に動作する。時間の経過につれて、上記バンドは、図に示す三角形のアレーの中を下向きに移動する。収縮の場合には、能動状態のプロセッサ素子のある角度を持ったバンドが、アレーをその下向きの角度を維持しながら、三角形のアレーの中を下向きに移動する。両方のケースの場合、プロセッサ素子の使用が効率的でないことは明らかである。大型の行列の QR 分解の場合には、大部分のプロセッサ素子は、任意の所与の時間アイドル状態になっている。例えば、計算のピーク時の、縦 $17 \times$ 横 16 の大きさの行列式の場合には、三角形内のプロセッサ素子の価値ある五つまでの行は、一度に能動状態になることができ、待ち時間は短くなり最適状態になる。しかし、平均して、プロセッサ素子のうちの僅かな素子だけを稼働状態に維持することができる。

20

【 0 0 2 1 】

それ故、上記の二次元の三角形のアレーよりも効率的な、QR 分解および他のタイプの行列計算を行うためのアーキテクチャを発見することが望ましい。一つのアプローチは、一つの次元のプロセッサ・アレーを考慮の対象にして、シーケンシャルに仮想の二つの次元のアレーの動作を、物理的に次元のアレー上にマップする方法である。ICASSP 99、G. ライトボディ、R. ワルキ、R. ウッドおよび J. マクキャニの「線形 QR アーキテクチャの新規なマッピング」；1999 年の、IEEE 国際会議アコウスト、演説、信号処理、1933 ページに、上記アプローチが記載されている。このアプローチは、二次元の三角アレーからプロセッサ素子を効率よく使用する線形アレーにマッピングするために、再マッピングおよびスケジューリング・スキームを使用する。しかし、このアルゴリズムの全待ち時間は、置き換えた三角アレーの全待ち時間より遥かに長い。また、このアプローチにより、100% ハードウェアを利用するには、第二の三角形への変換問題が、第一の三角形への変換問題が半分終了した場合にスタートする、二つの独立の三角形への変換問題のステップをインターリーブする必要がある。

30

【 0 0 2 2 】

1992 年マサチューセッツ州、ボストンのクルワ・アカデミック出版発行の、J. H. モレノおよび T. ラングの「収縮タイプのアレーに関する行列計算」の 206 - 210 ページには、他のアプローチが記載されているが、このアプローチは、高い効率でこのタイプの、行列アルゴリズムを実行するために、パイプライン処理プロセッサ素子の線形アレーを使用する。

40

【 0 0 2 3 】

上記の適応アンテナ・アレー問題を処理するために、他の方法を使用することもできる。例えば、1983 年の、Proc. SPIE V. 431、105 ページ掲載の、J. G. マックハータの「収縮性アレーを使用する帰納的最小自乗最小化」に記載の「帰納的最小自乗」(RLS)と呼ばれる計算がもっと簡単なアルゴリズムは、適応アンテナ問題に適用することができる。このアプローチの場合には、最適な結果には及ばない結果しか得られないが、計算が簡単になるという利点がある。RLS アルゴリズムは、上記逆置換を使用しなくてもすむ。二次元三角収縮アレー上で、迅速に RSL アルゴリズムを実行す

50

る方法は周知である。この二つの二次元アレーに基づく、ハードウェアによる解決方法については、例えば、1998年の放送通信に関するIEEE 1998年国際チューリッヒ・セミナーの29ページ掲載の、B. ハラーの「移動通信における、RLSをベースとする、時間参照ビーム形成についてのアルゴリズムおよびVLSIアーキテクチャ」が記載している。

【0024】

上記の従来の逆置換プロセスについて、以下にさらに詳細に説明する。すでに説明したように、QR分解が終了した後で、三角形に変換された一組の式は、式(5)の形をしていて、この式はこの実施形態のために展開される。

【数8】

10

$$\begin{aligned} r_{11}x_1 + r_{12}x_2 + r_{13}x_3 + r_{14}x_4 &= y_1 \\ r_{22}x_2 + r_{23}x_3 + r_{24}x_4 &= y_2 \\ r_{33}x_3 + r_{34}x_4 &= y_3 \\ r_{44}x_4 &= y_4 \end{aligned} \quad (13)$$

【0025】

上記のギブズの手順の後で、この例においては、 r_{11} 、 r_{22} および r_{33} である最後のものを除いて、R行列の対角線方向のすべての要素は実数であり、またこの例の場合は r_{44} である最後の対角線方向の最後の要素は複素数である。逆置換プロセスを使用すれば、この一組の式(13)を解くことができる。より詳細に説明すると、一つの未知数 x_4 しか含んでいない四つの式の最後の式を最初に解くことができる。例えば、 y_4 を r_{44} で割ることにより、 x_4 を得ることができる。別の方法としては、 x_4 を発見するために、逆数、 $1/r_{44}$ を計算し、その後で、 y_4 を掛けることもできる。その後で、 x_4 は四つの式のうちの第三の式に代入される。 r_{33} の逆数を計算する事ができる。その後で、 x_3 を、 $(1/r_{33})(y_3 - r_{34}x_4)$ の形で、発見することができる。その後で、このプロセスは、スペースの未知数が発見されるまで、式を通して、反対方向に継続して実行される。

20

【0026】

行列の逆数は、上記の一連の逆置換を含む手順により、発見することができる。行列Aの逆数 A^{-1} を発見したい場合を考えてみよう。定義により、下記式のようになる。

30

$$A A^{-1} = I \quad (14)$$

【0027】

ここで、Iは単位行列である。上記説明と同様に、下記式のようなユニタリー行列Qが存在する。

$$A = Q R \quad (15)$$

【0028】

ここで、Rは右の三角形である。これを式(14)に代入すると、下記式が得られる。

$$Q A R^{-1} = I \quad (16)$$

40

【0029】

その後で、先に進んで、一連のギブズ回転の結果としての、Q、 Q^H の随伴エルミート行列を発見することができる。式16の両辺に Q^H を掛けると、下記式が得られる。

$$R A^{-1} = Q^H \quad (17)$$

【0030】

この時点で、Rおよび Q^H は、両方とも発見されるが、 A^{-1} は未知数であることを思いだしてほしい。式(17)の左辺の各列は、右辺の対応する列と等しくなくてはならないので、式(17)は一連の式に分割することができる。

$$R x_j = y_j \quad (18)$$

【0031】

50

ここで、 x_j は A^{-1} の列であり、 y_j は Q^H の対応する列である。 j の異なる数値に対する一連の式 (18) の各式は、式 (5) の逆置換問題に似ている。これらすべての逆置換問題は、共通の右の三角形の行列 R を共有している。それ故、行列の逆数は、ギブンス回転により QR 分解を行った後で、多くの逆置換を行うことにより発見することができる。

【0032】

信号のアレーの高度の処理の際に行われるもう一つの共通な演算は、一つの行列に他の行列を掛けることである。この場合、各行列の要素は複素数値を持つ。行列 A および B の乗算による行列 C の構成を考えてみよう。この例の場合には、三つの各行列は、複素数要素を含む三つの 4×4 行列である。式 (19) は、この例を展開して、行列要素を示す。

【数9】

$$\begin{pmatrix} C_{11} & C_{12} & C_{13} & C_{14} \\ C_{21} & C_{22} & C_{23} & C_{24} \\ C_{31} & C_{32} & C_{33} & C_{34} \\ C_{41} & C_{42} & C_{43} & C_{44} \end{pmatrix} = \begin{pmatrix} a_{11} & a_{12} & a_{13} & a_{14} \\ a_{21} & a_{22} & a_{23} & a_{24} \\ a_{31} & a_{32} & a_{33} & a_{34} \\ a_{41} & a_{42} & a_{43} & a_{44} \end{pmatrix} \begin{pmatrix} b_{11} & b_{12} & b_{13} & b_{14} \\ b_{21} & b_{22} & b_{23} & b_{24} \\ b_{31} & b_{32} & b_{33} & b_{34} \\ b_{41} & b_{42} & b_{43} & b_{44} \end{pmatrix} \quad (19)$$

10

【0033】

C の 16 の各複素数要素は、 A の一つの行からの要素、および B の一つの列からの要素の四回の複素数乗算の結果得られたものである。

20

【数10】

$$c_{23} = a_{21}b_{13} + a_{22}b_{23} + a_{23}b_{33} + a_{24}b_{43} \quad (20)$$

【0034】

それ故、必要な複素数乗算の回数は、全部で $4 \times 4 \times 4 = 64$ 回である。式 (19) のマトリックス・マトリックス乗算は、多くの異なるハードウェア・アーキテクチャにより、多くの方法で計算することができる。通常のプログラム可能なデジタル・コンピュータの場合には、ある実数に他の実数を掛けるためのハードウェアを備えているが、通常、それ以上のハードウェアの支援はない。プログラムは、通常、四つの実数乗算の合計として、各複素数乗算を行う。

30

【数11】

$$a_{21}b_{13} = (a_{21\text{real}}b_{13\text{real}} - a_{21\text{imaginary}}b_{13\text{imaginary}}) + i(a_{21\text{real}}b_{13\text{imaginary}} + a_{21\text{imaginary}}b_{13\text{real}}) \quad (21)$$

【0035】

現在の多くのデジタル・コンピュータの場合には、乗算および累算用の演算ハードウェアが、前の項がその乗算および累積を終了する前に、新しい項が乗算を始めることができるように、すでにパイプライン処理を行っていて、それにより、式 (20) および (21) に示すように、計算の処理能力が改善される。

40

【0036】

現在のベクトル・スーパーコンピュータの場合には、プログラム制御によるハードウェアが、メモリから (この例の場合には、 a_{21} 、 a_{22} である) オペランドを、ベクトル・レジスタにロードするのを助け、そのため、上記オペランドを、パイプライン処理乗算ハードウェアの入力に迅速に送ることができる。

【0037】

最近のプログラム可能なデジタル信号プロセッサ (DSP) のあるものは、一つ以上の乗算装置を含んでいる。例えば、ペンシルバニア州アレンタウンのマイクロエレクトロニクス・グループの、ルーセント・テクノロジー社のスターコア SC140 DSP は、それぞれが、二つの実数を掛け合わせ、各サイクル毎にその結果を累算することができる

50

、四つの演算ユニットを含む。正しくプログラムされている場合には、SC140は、式(20)の演算を行っている際に、サイクル毎にピーク速度で、一つの複素数乗算および累算を行うことができる。

【0038】

マトリックス・マトリックス乗算のような演算を行うための、「行列計算用の収縮アレー装置」という名称の、H.T.クングおよびC.E.レイザソンの、1985年の米国特許第4,493,048号は、プロセッサ素子の二次元収縮アレーを提案している。この場合、各プロセッサ素子は、二つの数の乗算、およびその後のサイクル毎の累算からなる、「ステップ」演算を行うことができる。これらのアレーにおいては、AおよびBの要素は、特定のパターンに従って、アレー周辺のプロセッサ素子に送られる。Cの要素は周辺のプロセッサ素子からのものである。例えば、1988年ブレンティス・ホール社発行のS.Y.クングの「VLSIアレー・プロセッサ」の213ページには、他の二次元アレーの例が記載されている。このようなアレーが、複素数の乗算および累算を行うことができる各プロセッサ素子と一緒に組み立てられた場合には、このアレーは、非常に高性能を持つことができる。しかし、このようなアレーは、非常に高価であり、データを入力したり、取り出したりするのが難しい。

10

【0039】

上記適応アンテナ用途の場合には、多数の空間的に分離しているアンテナは、すべて同じ組の必要な移動局ユーザおよび不必要な干渉源から信号を受信する。上記アンテナから受信した信号に、特定の組の複素数加重値を加えることにより、適応アンテナ・アレーは、一つの移動局の方向に高い利得を持ち（指向性）、干渉源の方向の利得をゼロにすることができる。xをアンテナ・アレーから受信したベクトルと仮定しよう。必要な信号 y_d を検出するための最適加重 W_{opt} のベクトルは、ウイナ・ホプト式により入手できるが、このベクトルは、静止している一組の移動局および干渉源にとっては理想的なものであり、また、あまり急速に移動しない、静止していない組にとっては実際的なものである。

20

$$R_x W_{opt} = r_{xd} \quad (22)$$

【0040】

この場合、 $R_x = E \{ x x^H \}$ (23)

【0041】

上記式は、複素数共分散行列である。

30

$$r_{xd} = E \{ x y_d^* \} \quad (24)$$

【0042】

上記式は、複素数相互相関ベクトルである。 $E \{ \}$ 演算は、時間経過中の統計的平均をとることを示す。実際には、上記平均は、最近受信したデータに対して加重をより重くし、古いデータに対して加重を軽くすることができる。ある実際のシステムの場合には、送信機は、周期的に、既知の信号を送信するが、システムをトレーニングし、 W_{opt} を発見するために、 y_d に対して使用されるのはこの既知の信号である。

【0043】

それぞれ、式(23)の共分散行列、および式(24)の相互相関ベクトルを、かなり頻繁に計算しなければならない。これらの両方の手順は、上記マトリックス・マトリックス乗算と比較すると、計算は簡単であるが、従来の技術の場合には、必要な計算効率をあげることはできない。

40

【0044】

上記のことから考えて、QR分解を行い、その後で、逆置換を行うことにより、一組の式の解のような演算、およびマトリックス反転、マトリックス・マトリックス乗算、および共分散および相互相関のような、その他の行列関連の演算を実行する際に使用するのに適している、もっと効率的なプロセッサ素子アーキテクチャの開発が待望されているのは明らかである。

【発明の概要】

【課題を解決するための手段】

50

【 0 0 4 5 】

本発明は、種々の行列演算を行うのに特に効率の高いパイプライン処理を行うプログラム可能なプロセッサ素子（PE）、および上記プロセッサ素子の線形アレー用のアーキテクチャを提供する。本発明によれば、各プロセッサ素子は、（i）少なくとも二つの複素数の実数部と虚数部に、少なくとも他の二つの複素数の実数部および虚数部を掛け合わせることができ、それにより、少なくとも16の部分的積を形成することができ、（ii）各加法の組合せが実数または虚数を表わす、上記部分的積の一つまたはそれ以上の加法の組合せを形成することができる演算回路を含む。各プロセッサ素子内のレジスタ・ファイルは、第一のポートと第二のポートとを含み、各第一のポートおよび第二のポートは、二つの複合語を読み取ることができ、またはレジスタ・ファイルへまたはレジスタ・ファイルから二つの複合語を書き込むことができる。上記ポートは、そこに複合語を供給し、そこから実数または虚数を受け取るための演算回路に接続している。

10

【 0 0 4 6 】

他の観点から見ると、本発明の行列計算を行うのに適しているプロセッサ素子の線形アレーは、ヘッド・プロセッサ素子、一組の通常のプロセッサ素子を含み、上記ヘッド・プロセッサ素子は、通常のプロセッサ素子の機能的スーパーセットであり、アレー内の最も近い隣接プロセッサ素子と相互接続していて、隣接していない通常のプロセッサ素子から、ヘッド・プロセッサ素子へのフィードバック経路を持つ。ヘッド・プロセッサ素子は、さらに、非線形関数ゼネレータを含む。各プロセッサ素子は、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるようにパイプライン処理を行う。アレーを制御するために、超長命令語（VLW）プログラム、またはその他のタイプのプログラムを使用することができる。このアレーは、例えば、一組の一次方程式、マトリックス反転、マトリックス・マトリックス乗算、および共分散および相互相関の計算のような、複雑な行列演算を行う際に特に高い効率を示す。

20

【 0 0 4 7 】

都合のよいことに、本発明を使用した場合には、二次元三角アレーを使用してすでに実行した行列計算を、処理素子のパイプライン処理線形アレーを使用して、効率的に実行することができる。それ故、本発明を使用すると、パイプライン処理のために、待ち時間が若干長くなるだけで、かなり簡単なハードウェアにより、行列計算を行うことができる。

【 0 0 4 8 】

30

本発明の上記および他の機能および利点は、添付の図面を参照し、下記の説明を読めば理解することができるだろう。

【 図面の簡単な説明 】

【 0 0 4 9 】

【 図 1 】 QR 分解の例のための一組のギブンス回転の各段である。

【 図 2 】 図 1 の例のギブンス回転をプロセッサ素子の従来の二次元三角アレーで実行する方法である。

【 図 3 】 図 1 の例のギブンス回転をプロセッサ素子の従来の二次元三角アレーで実行する方法である。

【 図 4 】 図 1 の例のギブンス回転をプロセッサ素子の従来の二次元三角アレーで実行する方法である。

40

【 図 5 】 図 1 の例のギブンス回転をプロセッサ素子の従来の二次元三角アレーで実行する方法である。

【 図 6 】 プロセッサ素子の二次元三角アレー上で実行される、従来の並列および収縮処理アプローチの比較である。

【 図 7 】 本発明の例示としての実施形態のプロセッサ素子である。

【 図 8 】 図 7 のプロセッサ素子の乗算装置の詳細図である。

【 図 9 】 図 7 のプロセッサ素子で使用するのに適している、非線形関数ゼネレータである。

【 図 10 】 図 9 の非線形関数ゼネレータで使用するのに適している逆平方根ゼネレータの

50

一実施形態である。

【図 1 1】図 9 の非線形関数ゼネレータのパイプライン処理の実行である。

【図 1 2】図 7 のプロセッサ素子のレジスタ・ファイルの詳細図である。

【図 1 3】図 1 2 のレジスタ・ファイルのポートに関連するクロスバー・スイッチである。

【図 1 4】本発明のプロセッサ素子の線形アレーのいくつかの例である。

【図 1 5】本発明のプロセッサ素子の線形アレーのいくつかの例である。

【図 1 6】本発明のプロセッサ素子の線形アレーのいくつかの例である。

【図 1 7】本発明のプロセッサ素子の線形アレーのいくつかの例である。

【図 1 8】ホスト・プロセッサと通信するコプロセッサ内のプロセッサ素子の線形アレーの一実施形態である。 10

【図 1 9】例示としての逆置換操作を実行するための本発明の線形アレーの一例である。

【図 2 0】本発明の線形アレー上で、マトリックス - マトリックス乗算を容易に行うために、その内部で、マトリックスを部分行列に分割するのを可能にする方法である。

【図 2 1】図 1 5 の線形アレーを使用する、マトリックス - マトリックス乗算の性能である。

【図 2 2】図 1 5 の線形アレーを使用する、マトリックス - マトリックス乗算の性能である。

【図 2 3】図 1 6 の線形アレーを使用する共分散および相互相関の計算である。

【図 2 4】図 1 6 の線形アレーを使用する共分散および相互相関の計算である。 20

【図 2 5】本発明の、平方根正規化プロセスを使用して、実行することができる逆平方根範囲縮小のグラフである。

【図 2 6】本発明の正規化ハードウェアの一例である。

【図 2 7】本発明の正規化ハードウェアの一例である。

【発明を実施するための形態】

【0050】

本発明は、例えば、ギブンス回転による QR 分解、逆置換による一組の三角形の式の解法、マトリックス - マトリックス乗算、および共分散および相互相関の形成を含む、種々の行列演算を行う際に、高い効率を示す制御を備えている、パイプライン処理を行うプログラム可能なプロセッサ素子 (PE)、および上記プロセッサ素子の線形アレー用のアーキテクチャを提供する。 30

<プロセッサ素子アーキテクチャ>

【0051】

図 7 は、本発明のプロセッサ素子 (PE) 100 の例示としての実施形態である。すでに説明したように、プロセッサ素子のパイプライン処理アレーは、通常、通常のプロセッサ素子とヘッド・プロセッサ素子の両方を含む。図 7 のプロセッサ素子 100 は、本発明のヘッド・プロセッサ素子の一例と見なすことができる。このプロセッサ素子は、対応する通常の素子の機能のスーパーセットを持つ。この例示としての実施形態の場合には、ヘッド・プロセッサ素子は、図に示すすべての素子を含むが、一方、対応する通常のプロセッサ素子は、一点鎖線で示す非線形関数ゼネレータ 102 以外のすべての素子を含む。 40

【0052】

図 7 のプロセッサ素子 100 は 5 段のパイプラインで構成されているが、同じアーキテクチャを、他の長さのパイプラインを使用して実行することもできる。

【0053】

プロセッサ素子 100 の素子 104 は、以下に説明する方法で、二つの複素数と二つの複素数との間の乗算 / 累算を行う、複素数乗算装置部分である。上記素子 104 は、また、読出し専用メモリ (ROM) テーブル駆動補間エンジンとして実行することができる、非線形関数ゼネレータ 102 を含む。例示としての実施形態で、ゼネレータ 102 により発生させることができる、二つの非線形関数は、逆平方根および逆数である。非線形関数ゼネレータ 102 については、以下にさらに詳細に説明する。 50

【 0 0 5 4 】

図 7 のプロセッサ素子 1 0 0 は、また、三つのポートを持つレジスタ・ファイル 1 0 6 を含む。上記レジスタ・ファイル 1 0 6 の、これらポートのうちの二つ、すなわち、ポート r_1 および r_2 は、計算中の一時的な記憶のソースおよび宛先として使用される。このレジスタ・ファイル 1 0 6 の第三のポート r_3 は、演算対象のデータの数値を書き込み、その結果を読み出すことができる、ホスト・プロセッサ専用のポートである。上記ホスト・プロセッサは、この第三ポートを、そのメモリ・アドレスおよびデータ・バスに直接インターフェースする、メモリとして使用することができる。もう一つの例としては、第三のポートは、デジタル・プロセッサ設計分野の当業者であれば周知の、直接メモリ・アクセス (DMA) コントローラを通して、インターフェースすることもできる。DMA コントローラおよび関連するインターフェース・ロジックを使用すると、レジスタ・ファイルとホスト・プロセッサとの間のメモリ転送が容易になり、必要に応じて、語を再度並べ変えることができる。

10

【 0 0 5 5 】

複素数乗算装置部分 1 0 4 に左には、それぞれを、 $ilc_0(1)$ および $ils_0(1)$ で示す、一組の入力レジスタ 1 0 8 - 1 および 1 0 8 - 2 が位置する。これらレジスタは、横の入力 ilc および ils からシフトされたか、またはレジスタ・ファイル 1 0 6 のポート 2 からロードされたか、または入力 ita および itb からロードされた数値を保持することができる。これら二つのレジスタは、また、ある種の処理アルゴリズムの場合に必要な収縮パイプライン処理演算を維持するために、遅延素子 1 1 1 を通して遅延出力信号を供給する、一点鎖線で示す遅延ライン 1 1 0 を供給する。

20

【 0 0 5 6 】

図 7 の右側においては、出力右信号 orc および ors を、それぞれ、マルチプレクサ 1 1 2 - 1 および 1 1 2 - 2 により選択した、三つの可能な信号のうちの一つにより駆動することができる。より詳細に説明すると、 orc 出力信号は、 $ilc_0(1)$ 、 $ilc_0(5)$ または $ortc(4)$ のいずれかであってもよいし、 ors 出力信号は、 $ils_0(1)$ 、 $ils_0(5)$ または $orts(4)$ のいずれかであってもよい。信号 $ilc_0(1)$ および $ils_0(1)$ は、マトリックス・マトリックス乗算を行うために使用するような、1 サイクル収縮移送アルゴリズム用に使用される。信号 $ilc_0(5)$ および $ils_0(5)$ は、遅延ライン 1 1 0 の出力であり、QR 分解を行うために使用されるアルゴリズムによような、多重サイクル収縮移動アルゴリズム用に使用される。信号 $ortc(4)$ および $orts(4)$ は、ゼネレータ 1 0 2 が発生する非線形関数を表わす。

30

【 0 0 5 7 】

プロセッサ素子 1 0 0 は、また、保持レジスタ g_1 、 h_1 、 g_2 および h_2 、および種々の信号を、複素数乗算装置部分 1 0 4 の Y_1 および Y_2 被乗数に適用することができる、多数のマルチプレクサ 1 1 4 - 1、1 1 4 - 2、1 1 4 - 3、1 1 4 - 4、1 1 6 - 1 および 1 1 6 - 2 を含む。

【 0 0 5 8 】

上記式 (7) のところすでに説明したように、基本的なギブンス回転は、下記式のような積の組合せにより、二つの複素数行列要素を回転するために、二つの複素数 c および s を使用する。

40

【 数 1 2 】

$$\begin{aligned} a_{1'2} &= c^* a_{12} + s^* a_{22} \\ a_{2'2} &= -s a_{12} + c a_{22} \end{aligned} \quad (25)$$

【 0 0 5 9 】

50

それ故、プロセッサ素子 100 が行う演算のうちの一つは、式 (25) のようなギブズ回転である。式 (25) 中の演算は、通常、従来のデジタル・コンピュータまたは DSP による、16 の実数の乗算および多数の加算を必要とする。その代わりに、本発明のプロセッサ素子 100 は、もっと効率的にギブズ回転を行うために、二つの複素数と二つの複素数を使用する乗算装置を使用する。引用によって本明細書の記載に援用した、「複素数乗算装置回路」という名称の、発明者 A・グリーンバーガーの、1999 年 6 月 14 日付の米国特許出願第 09/333,071 号が、この乗算装置について詳細に記載している。

【0060】

さらに、複素数乗算装置部分 104 は、最後の加算装置段の入力に戻される出力からのフィードバックを含む。より詳細に説明すると、 $z_1(5) - z_4(5)$ で示す複素数出力は、図に示すように、マルチプレクサ 118 - 1 および 118 - 2 を通して、レジスタ・ファイル 106 に書き込むことができる。 $z_1(5)$ 出力は、可能な被乗数入力としてフィードバックされる。 $z_2(4)$ および $z_4(4)$ 出力は、それぞれ、マルチプレクサ 120 - 1 および 120 - 2 およびレジスタ 122 - 1 および 122 - 2 を通して、 o_1a および o_1b として、近隣のプロセッサ素子の左に送ることができる。

【0061】

レジスタ・ファイル 106 のポート r_1 は、入力 i_1ra および i_1rb を通して、プロセッサ素子からその右に送られる、最高二つの複素数語により、書き込むことができる。 i_1ra および i_1rb 入力の数値は、 o_1a および o_1b を通って左に進む。入力 i_2ta および i_2tb により、データは、近隣のプロセッサ素子を通らないで、それぞれ、マルチプレクサ 124 - 1 および 124 - 2 を通って、直接プロセッサ素子 100 に入力することができる。

【0062】

複素数乗算装置部分 104 の入力 a_2 および a_4 は、それぞれ、マルチプレクサ 126 - 1 および 126 - 2 の出力により駆動される。乗算装置部分 104 の $z_1(4) - z_4(4)$ 出力は、図に示すように、レジスタ 127 - 1、127 - 2、127 - 3 および 127 - 4 に送られる。

【0063】

図 8 は、図 7 の複素数乗算装置部分 104 で実行することができる、2 複素数 $\times$ 2 複素数用の乗算装置 150 のブロック・アーキテクチャである。図 8 の左側には、乗算処理される各複素数 X_1 および X_2 を保持する、複数の組の入力レジスタ 152 - 1 および 152 - 2 が位置する。本明細書においては、複素数 X_1 および X_2 を「乗数」と呼ぶ。図 8 の頂部には、乗算処理される各複素数 Y_1 および Y_2 を保持する、複数の組の入力レジスタ 154 - 1 および 154 - 2 が位置する。複素数 Y_1 および Y_2 は、「被乗数」と呼ばれる。

【0064】

乗算装置 150 は、再コード化要素 156 - 1 および 156 - 2 を使用して、左側で多重ビット再コード化を行い、また、被乗数多重要素 158 - 1 および 158 - 2 を使用して、頂部で被乗数多重形成を行う。左側の四つの実数と頂部の四つの実数の 16 の部分的積は、中央のボックス 160 内で作られる。中央のボックス内の各部分的積ボックス 162 - 1、162 - 2、...、162 - 16 は、マルチプレクサおよび加算装置を含む。

【0065】

図 8 の底部には、最高四つまでの複素数の結果、 $z_1 - z_4$ の実数部および虚数部を形成するための、最後の八つの加算装置を含む、もう一つの組の加算装置回路 164 が位置する。図 8 の $z_1(4)$ の「(4)」は、計算の際のパイプラインの段を示す。図 8 にはハッキリと示していないが、適当な部分的積の出力は、最後の八つの加算装置の入力に送られる。

【0066】

また、図 8 に示すように、 $z_2 - 4(4)$ および $z_1(4)$ マルチプレクサへの入力か

ら、前段のパイプライン段に戻るフィードバック経路が設置されていて、そのため、累算を行うことができる。前の段のパイプライン段のところで加算することができる、別々の入力、 a_2 および a_4 となるの可能性を持つ、 $z_2(4)$ および $z_4(4)$ 用の最後の加算装置も設置されている。図 7 のプロセッサ素子 100 においては、マルチプレクサ 126 - 1 および 126 - 2 により、これら二つの別々の入力を、 ilc 、 r_2 および a_2 および ils 用の ira 、 r_2 および a_4 用の irb から、出力するようにすることができる。

【0067】

図 7 の非線形関数ゼネレータ 102 について、さらに詳細に説明する。すでに説明したように、行列計算のために必要な関数は、通常、逆平方根および逆数である。これら関数を計算するには、整級数展開、反復帰納的フォーミュラおよび補間を含む、多くの周知の数値法がある。1968年に、プレントイス・ホール社発行の、C. T. ファイクの「数学的関数のコンピュータ評価」を参照してほしい。集積回路技術が進歩したために、チップをベースとするメモリ上に、大きな「参照」テーブルを記憶することができるようになったために、補間法がもっと実用的なものになった。これらのテーブルは、通常、点の格子上の関数に対するデータを含み、そのため、必要な点の関数を補間法により計算することができる。この補間技術の一つの利点は、広い範囲にわたって効果的に機能する任意の関数に適用できることである。そのため、異なる機能を発生するために、同じまたは類似のハードウェア・エンジンを使用することができる。

【0068】

図 9 は、非線形関数ゼネレータ 102 の例示としての実施形態である。ゼネレータ 102 は、式 (10)、(11) および (12) が示すギブズ回転を計算するために使用される。図 9 の場合には、陰をつけた要素は、複素数を処理し、陰をつけていない要素は実数だけを処理する。ゼネレータ 102 は、対応する実数部および虚数部の平方の合計として、それぞれ、複素数 Y_1 および Y_2 の絶対値の平方を生成する、要素 170 - 1 および 170 - 2 を含む。ギブズ回転の場合には、合計要素 172 が、平方計算要素 170 - 1 および 170 - 2 の出力の合計、 $|a_{11}|^2 + |a_{21}|^2$ を発生する。この合計は、逆平方根ゼネレータ 174 に入力として送られる。入力合計の 2 進小数点が位置する場所を示すために、数 q も、平方根ゼネレータ 174 に入力として送られる。入力合計は、2 進小数点の右のすべてのビットが、その数の小数部分、すなわち、その数の 1 より小さい部分を示す、「固定小数点」フォーマットの 2 進数である。

【0069】

図 10 は、図 9 の逆平方根ゼネレータ 174 の詳細図である。この実施形態の場合には、平方根ゼネレータ 174 は、二次補間装置 180 として実行される。正規化要素 182 は、その数を、1 より大きいかまたは等しく、4 より小さい領域内に正規化する。この正規化機能を実行するのに適している技術については、図 25、26 および 27 を参照しながら、詳細に説明する。

【0070】

正規化要素 182 の出力は、領域 $1/2 - 1$ 内の符号がついていない正規化した数値であり、および正規化した数値を入手するために、入力のシフトしなければならないビット数を示す、符号がついている指数である。図 10 に示すように、正規化した数値の多数の最上位のビットは「オフセット」と呼ばれ、予め計算したテーブルを含むメモリ 184 へのアドレスとして使用される。メモリ 184 の出力は、補間の際に使用される三つの係数 a 、 b および c である。オフセットの右側の正規化した数値の最下位のビットは、「 dx 」と呼ばれる。要素 186 が発生した dx およびその平方は二次補間装置 180 に送られ、この補間装置は、 $dx^2 + b dx + c$ の形の出力仮数を計算する。

【0071】

結果として得られた仮数の精度は、メモリ 184 の大きさの関数である。オフセットのためにもっと多くのビットを使用する場合には、もっと大きなメモリが必要になり、その結果、仮数の精度は向上する。テーブル 1 は、異なるテーブル・サイズで達成可能な精度

10

20

30

40

50

を示す。エラーは全領域にわたる、最悪ミニマックス相対エラーである。例えば、 $(14 + 17 + 24)$ ビットの 96 語の容量を持つメモリは、 3.1×10^{-7} の最悪の場合のエラーを生み出すことができる。

【0072】

図10の同じハードウェアの大部分は、逆数計算に再使用することがある。もちろん、逆数用のテーブルを記憶するには、別のメモリが必要になる。

【表1】

テーブル ・サイズ	y1内の エラー	a の精度	b の精度	c の精度
48	2.4E-6	13	16	21
96	3.1E-7	14	17	24
192	3.9E-8	16	19	27
384	4.9E-9	15	22	30
768	6.2E-10	17	25	33
1536	7.6E-11	18	26	37
3072	1.0E-11	19	28	39

表1-逆平方根の二次補間

【0073】

再び図9について説明すると、非線形関数ゼネレータ102は、さらに、別の組の乗数188-1、188-2および188-3を含む。これら乗数は、式(10)-(12)で必要な三つの数値を生成する。固定小数点乗数の後で、対応するたる形シフタ190-1、190-2および190-3は、結果を非正規化(denormalize)するために、上記指数を使用する。一番下の右の「z1(4)へ」のところの出力は、図8の一番下に「非線形から」と表示されているマルチプレクサへ送られる。

【0074】

図9の非線形関数ゼネレータ102は、一段の回路の形をしてて、数値はY1およびY2入力に入力され、保持され、最終的には三つの結果が表示される。しかし、例示としての実施形態の場合には、上記回路は、好適には、パイプライン処理され、そのため、他のいくつかのものを計算しながら、新しい逆平方根の計算を始めることができるものであることが好ましい。

【0075】

図11は、図9の非線形関数ゼネレータ102の、上記パイプライン処理の実施形態の一例を示す。この実施形態の場合には、ゼネレータ102は、垂直方向の矢印で示す場所にレジスタを設置することにより、または、例えば、1996年の、IEEE J 半導体

回路 3 1 巻、3 号の 3 7 6 ページ掲載の、M・ハシャミおよび B・A・ウーリイの「2 5 0 M H z の傾斜クロックパイプライン処理接続バッファ」に記載されている技術のような、当業者であれば周知のもっと進んだ技術を使用してパイプライン処理される。各パイプライン段の待ち時間は ϕ である。全計算を通しての全待ち時間は 5ϕ であるけれども、各 ϕ 毎に新しい計算を始めることができる。それ故、計算のピーク時には、 c 、 s の五つの重畳している計算を行うことができ、式 (1 0) - (1 2) の更新した数値が同時に計算されるが、 ϕ の倍数により時間的に分離している。

【 0 0 7 6 】

レジスタ・ファイル 1 0 6 のアーキテクチャについて、さらに詳細に説明する。必要な行列演算のあるものを行うためには、サイクル毎に四つの複素数語を処理する速度で、レジスタ・ファイル 1 0 6 に記憶している数値にアクセスしなければならない。例えば、二つの複素数乗数、および二つの複素数被乗数を、図 8 の乗算装置 1 5 0 の X および Y 入力に供給しなければならない。図 7 のプロセッサ素子アーキテクチャの場合には、これら複素数語のうちの二つは、レジスタ・ファイル 1 0 6 のポート r 1 から供給され、これら複素数語のうちの他の二つは、レジスタ・ファイル 1 0 6 のポート r 2 から供給される。それ故、これらポートのうちの所与の一つは、同時に二つの複素数語を取り出すように設計されている。

【 0 0 7 7 】

図 1 2 は、所与のプロセッサ素子の、レジスタ・ファイル 1 0 6 内の語 1 9 0 のアレーである。図 1 2 は、また、三つのポートのうちの一つを解読するための語線も示す。この実施形態のレジスタ・ファイル 1 0 6 は、各語が、例えば、1 6 ビットのような、所与の数を保持する、四つのリアルな語の幅を持つように構成される。語は、簡単に図示してあるように、0 から 3 で示す四つの列に常駐する。一つのポート用の語線デコーダ 2 0 0 は、行アドレスおよび制御情報を取入れ、その左側の一本の語線、およびその右側の一本の語線を能動状態にすることができる。上記目的のために、水平方向の一点鎖線で示すように、二つの行はペアになっている。デコーダ 2 0 0 は、同じ二重の行の左側の一本の語線および右側の一本の語線を駆動しさえすればよい。列 0 および 1、または列 2 および 3 の複素数語のビットの、物理的レイアウトは図示する必要はないが、必要な任意の順列に並べられている左から右へのある順序を持つことができる。

【 0 0 7 8 】

所与の複素数語は、二つの隣接する実数語を含み、一方の語は実数部を表わし、他方の語は虚数部を表わす。この例の場合には、図 1 2 の列 0 の各語は実数であり、列 1 の同じ行の各隣接する語は、関連する虚数部である。同様に、列 2 は実数部を保持し、列 3 は他の複素数語の虚数部を保持する。

【 0 0 7 9 】

テーブル 2 は、 8×8 行列の要素の行列図である。各要素は複素数である。行列の二つの隣接する列のすべての要素は、一つのプロセッサ素子のレジスタ・ファイル 1 0 6 に記憶される。陰をつけた部分は、第一のプロセッサ素子の、レジスタ・ファイルに記憶される、第一の二つの列を示す。

【表 2】

A ₁₁	A ₁₂	A ₁₃	A ₁₄	A ₁₅	A ₁₆	A ₁₇	A ₁₈
A ₂₁	A ₂₂	A ₂₃	A ₂₄	A ₂₅	A ₂₆	A ₂₇	A ₂₈
A ₃₁	A ₃₂	A ₃₃	A ₃₄	A ₃₅	A ₃₆	A ₃₇	A ₃₈
A ₄₁	A ₄₂	A ₄₃	A ₄₄	A ₄₅	A ₄₆	A ₄₇	A ₄₈
A ₅₁	A ₅₂	A ₅₃	A ₅₄	A ₅₅	A ₅₆	A ₅₇	A ₅₈
A ₆₁	A ₆₂	A ₆₃	A ₆₄	A ₆₅	A ₆₆	A ₆₇	A ₆₈
A ₇₁	A ₇₂	A ₇₃	A ₇₄	A ₇₅	A ₇₆	A ₇₇	A ₇₈
A ₈₁	A ₈₂	A ₈₃	A ₈₄	A ₈₅	A ₈₆	A ₈₇	A ₈₈

表2-行列の内容

【 0 0 8 0 】

テーブル 3 は、テーブル 2 の陰をつけた要素が、図 1 2 のレジスタ・ファイル 1 0 6 の行および列にどのように記憶されるかを示す。テーブル 3 においては、上記二つの「行列図」の列が、どのようにしてレジスタ・ファイルに、靴紐のパターンで記憶されるかを示すために、テーブル 2 の第一の列からの要素だけに陰がつけてある。

10

20

30

【表 3】

	0-1	2-3
0	A_{11}	A_{12}
1	A_{22}	A_{21}
2	A_{31}	A_{32}
3	A_{42}	A_{41}
4	A_{51}	A_{52}
5	A_{62}	A_{61}
6	A_{71}	A_{72}
7	A_{82}	A_{81}

表3-二つの複素数コラムの記憶のレジスタ・ファイルの内容

【0081】

テーブル3の記憶スキームの利点は、このスキームを使用した場合には、各ポートが、テーブル2の「行列図」の同じ行または同じ列上の、隣接する二つの複素数語にアクセスすることができることである。以下に説明するように、この機能は、プロセッサ素子のアレー上での、効率的なマトリックス・マトリックス乗算の際に使用される。テーブル4は、同じ結果、すなわち、同じ「行列図」の行または列上のどちらかの隣接する、二つの複素数語にアクセスすることができる、レジスタ・ファイル106の第一の二つの行用の別の記憶スキームである。

10

20

30

40

【表 4】

レジスタ列	0-1	2-3
	A_{11}	A_{21}
	A_{22}	A_{12}

表4-二つの複素数語の別の配置

【0082】

図13は、レジスタ・ファイル106の所与のポートに関連するクロスバー・スイッチ210である。このスイッチは、図に示すように配置されている、マルチプレクサ212-1、212-2、212-3および212-4、およびドライバ214-1、214-2、214-3および214-4を含む。図の一番下の部分には、テーブル3に示すレジスタ・ファイルの列のビット線に取り付けられているバスが位置する。この図の一番上の部分には、 $comp1x a$ および $comp1x b$ と表示されている、二つの複素数語の幅を持つバスが位置している。上記バス、 $comp1x a$ および $comp1x b$ は、両方で図7のポートr1またはr2のうちの一方を形成する。

【0083】

クロスバー・スイッチ210は、マルチプレクサ212-1、212-2、212-3および212-4の制御入力に供給された「逆」信号を通して、二つの複素数語の順序を反対するオプションを含む、図の一番上および一番下のところの二組のバスの二方向相互接続を行う。「逆」ロジック信号だと断定されない場合には、コラム0オプション1は $comp1x a$ に接続され、列2および3は $comp1x b$ に接続される。「逆」ロジック信号と断定される場合には、相互接続は反対になる。クロスバー・スイッチ210の方向性は、「書込み」信号および「読出し」信号により制御される。一度に断定されるのは、これら信号のうちの一方だけである。「書込み」信号と断定された場合には、データはスイッチ210を通して下方に流れ、レジスタ・ファイルの内容はそのポートを通して書き込まれる。「読出し」信号であると断定された場合には、データはスイッチ210を通して上方に流れ、レジスタ・ファイル106の内容は、そのポートを通して読み出される。

【0084】

テーブル3の記憶スキームと、図13のクロスバー・スイッチ210とを組み合わせることにより、「行列図」の行または列どちらかの上の、隣接する二つの複素数語に順次アクセスすることができ、以下に説明するように、高性能のマトリックス・マトリックス乗算を行うことができる。テーブル5は、二つの行2、3上に常駐する、種々のペアにアクセスするためのレジスタ・ファイル106およびクロスバー・スイッチ210の使用法のいくつかの例を示す。

【表 5】

複素数語のペア	列0-1 の行	列2-3 の行	逆
A_{31}, A_{32}	2	2	no
A_{31}, A_{41}	2	3	no
A_{41}, A_{42}	3	3	yes
A_{32}, A_{42}	3	2	yes

表5-アクセス例

【0085】

テーブル 6 は、図の一番上の部分において、図 12 のレジスタ・ファイル 106 に入る可能な制御フィールドを示す。d r o w の他に、二つの行のうちのどれを使用すべきかを示す多重ビット・フィールド、およびアクセスは単一複素数語に対してのものなのか、または二重複素数語に対してのものなのかを示す 1 ビット・フィールド s d、および s d = 単一である場合に、列番号を示し、s d = 二重である場合に、二つの複素数語が、同じ行上に存在するのか、同じ列（行列図）上に存在するのかを示す 1 ビット・フィールド x、および二つの可能な列の列またはスタート列を示す 1 ビット・フィールド c が存在する。

【表 6】

d r o w 多重ビット	s d 1 ビット	x 1 ビット	c 1 ビット	
	単一	行	列	単一複素数語
	二重	0	スタート列	行上の 二重複素数語
	二重	1	スタート列	列上の 二重複素数語

表 6-レジスタ・ファイル・アクセス・モードに対するアドレス・コード化

【0086】

本発明は、複素数計算、すなわち、複素数を含む計算を実行する際に使用するのに特によく適している。しかし、本発明は実数値だけを含む計算にも使用することができる。例えば、図 12 に示すようなレジスタ・ファイルが、実数だけを含んでいると仮定しよう。当業者であれば、複素数計算に関連する上記技術を、簡単な方法で、一つの行または一つの列上の、四つの連続している実数値にアクセスできるように、修正することができることは周知であろう。より詳細に説明すると、図 12 のデコーダ 200 は、一つを各列内の

各語にというふうに、語線の数を、二重に出力するように構成することができる。テーブル 7 は、実数の行列の四つの列の語を、これを行うためのレジスタ・ファイルのコラム 0 - 3 に、どのような方法で記憶させことができるかを示す。

【表 7】

レジスタ列	0	1	2	3
	A_{11}	A_{21}	A_{31}	A_{41}
	A_{42}	A_{12}	A_{22}	A_{32}
	A_{33}	A_{43}	A_{13}	A_{23}
	A_{24}	A_{34}	A_{44}	A_{14}

表 7-実数の配置

【 0 0 8 7 】

この実数計算をサポートするためのクロスバー・スイッチは、図 1 3 のスイッチ 2 1 0 より大きい。また、マトリックス - マトリックス乗算が、レジスタ・ファイル 1 0 6 および乗算ハードウェアを完全に使用することができるように、図 8 の乗算装置 1 5 0 の一番下の最後の加算装置の数は 1 6 に増大しなければならない。

【 0 0 8 8 】

< プロセッサ素子の線形アレー >

高い効率で行列演算を行うために、上記のように構成されている多数のプロセッサ素子は、線形アレーの形に相互接続される。異なるプロセッサ素子相互接続技術は、通常、例えば、QR 分解、逆置換、マトリックス反転、マトリックス - マトリックス乗算、および共解散および相互相関の形成のような、異なるタイプの計算のために使用される。

【 0 0 8 9 】

図 1 4 は、左側に一つのヘッド・プロセッサ素子 2 2 2、その右側に 1 6 の通常のプロセッサ素子を含むプロセッサ素子の 1 7 の素子の線形アレー 2 2 0 である。各プロセッサ素子は、その最も近い隣接プロセッサ素子と二方向相互接続を持つ。各プロセッサ素子は、また、図 7 の（入力頂部用の）表示「i t」に対応する、下向き矢印で示す頂部からの外部入力を持つ。この線形アレー構成は、1 7 × 1 6 行列式上で QR 分解を行ったり、逆置換を行ったりするのに適している。これについては、以下にさらに詳細に説明する。

【 0 0 9 0 】

図 1 5 は、左側に一つのヘッド・プロセッサ素子 2 3 2、およびその右側に三つの通常のプロセッサ素子を含むプロセッサ素子の 4 素子線形アレー 2 3 0 である。図は、時計方向の円形相互接続を示す。この構成は、以下に説明する方法により、マトリックス - マトリックス乗算を行うことができる。この場合、一番左側のプロセッサ素子 2 3 2 は、通常、ヘッド・プロセッサ素子に関連する上記の非線形関数能力を持つ必要はない。

【 0 0 9 1 】

図 1 6 は、左側に一つのヘッド・プロセッサ素子 2 4 2 を持ち、その右側に四つの通常

のプロセッサ素子を持つプロセッサ素子の5素子線形アレー240である。時計方向の円形相互接続は、最も左側の四つのプロセッサ素子、および四番目のプロセッサ素子から五番目のプロセッサ素子への、左から右への一つの追加の接続用に形成される。この構成は、以下に説明するように、最も左の四つのプロセッサ素子において、共分散行列の計算を、最も右のプロセッサ素子において、相互相関関係ベクトルの計算を行うことができる。この場合もまた、最も左のプロセッサ素子242は、通常、ヘッド・プロセッサ素子に関連する非線形関数能力を持つ必要はない。

【0092】

図14 - 図16に示すような、本発明のプロセッサ素子の線形アレーは、通常、種々の演算を行うように構成されているポート、演算回路、およびレジスタ・ファイルを含む。図14 - 図16に示すタイプのプロセッサ素子のアレーは、所与の時間に、アレー内の各プロセッサ素子が、それ自身のデータに対して、個々の演算または命令を実行することができることを意味する、多重命令多重データ(MIMD)と呼ばれる、クラスであると思われる。アレーの機能を制御するために、プログラムを使用することができる。このプログラム制御は、例えば、1991年9月13日付のサイエンス253巻、1233ページ掲載の、J. A. フィッシャおよびB. R. ラウの「命令レベルの並列処理」記載の、超長命令語(VLIW)と呼ばれるクラスのものであってもよい。一つの長い命令語は、アレーの各プロセッサ素子を制御するための、個々の動作を含むことができる。

【0093】

超長語命令は、周知の従来の技術を使用する、プロセッサの線形アレーを制御するために順番に並べることができる。一組の超長語命令を含むプログラムは、メモリに常駐している。一つの集積回路上のインスタンスーションのために、一つのメモリ語に全部の超長語命令を保持するために、十分なビットからなる非常に広いアクセス・サイズを持つように、メモリを構成することができる。上記メモリから対応する線形アレーへの、超長語命令の転送は、図2に示すような、従来の二次元アレーの制御のために必要な転送より、簡単であることに留意されたい。

【0094】

すでに説明したように、線形アレー上での異なるアルゴリズムの実行は、プロセッサ素子間の異なる相互接続を必要とする場合がある。例えば、QR分解は、通常、アレー内の素子の数が行列に1を足した次元に等しい場合には、右端の素子からヘッド素子へのフィードバックを必要としない。マトリックス・マトリックス乗算は、通常、使用中の右側の最後の素子からヘッド素子への、フィードバック接続を必要とする。共分散および相互相関は、通常、最後の素子の隣の素子からヘッド素子への、フィードバック経路を必要とする。

【0095】

プロセッサ素子の線形アレーを備える集積回路が、異なるアルゴリズムを実行できるようにするために、追加ロジックを追加することができる。図17は、上記のような追加ロジックを含む、5プロセッサ素子線形アレー250を示す。プロセッサ素子252はヘッド・プロセッサ素子を表わす。三状態ゲート254-1、254-2、254-3および254-4は、左から右へのバス接続を、ヘッドプロセッサ素子252に戻る、フィードバック・バス256に接続している。三状態ゲートのうちの一つだけしか能動状態になることができず、すべての他のゲートは能動状態ではないので、フィードバック・バス256を駆動することはできない。同様に、マルチプレクサ258-1、258-2、258-3および258-4は、右から左への接続とヘッドプロセッサ素子252により駆動されるフィードバック・バス260の間で選択を行う。

【0096】

三状態ゲート254-1、254-2、254-3および254-4、およびマルチプレクサ258-1、258-2、258-3および258-4の制御は、アレーの相互接続を形成するために、所与のアルゴリズムの冒頭のところで、制御レジスタに静的に書込むことができる。これは、「構成可能な計算」と呼ばれるアプローチの一例である。

【 0 0 9 7 】

複素数行列により種々の演算を行うためのプロセッサ素子のアレーは、通常、アレーにデータを供給し、アレーにどの計算を行うのかを知らせ、計算終了後に結果を受け取るための、もっと大きなシステムへのインターフェースを必要とする。例えば、アレーは、特定用途向けロジックにインターフェースを通して、接続することもできるし、またはホスト・プロセッサにインターフェースを通して、接続することもできる。ホスト・プロセッサ自身は、マイクロプロセッサ、デジタル信号プロセッサ、ワークステーション、または他の任意のタイプのデジタル処理デバイスを使用することができる。

【 0 0 9 8 】

図 1 8 は、共プロセッサ 3 0 2 およびホスト・プロセッサ 3 0 4 を含む、処理システム 3 0 0 の一例である。共プロセッサ 3 0 2 は、一つのヘッドプロセッサ素子 3 0 6 および四つの通常のプロセッサ素子を含む 5 プロセッサ素子線形アレーを含む。線形アレーは、すでに説明したような方法で、アレー内でデータを送るために、最も近くの隣接するアレー間の接続を含む。プログラム・メモリ 3 0 8 は、上記のように、アレーの個々の素子の動作を制御するための、一つまたはそれ以上のプログラムを含む。アレーへの命令の適用は、周知の従来タイプのものであってよい、プログラム・シーケンサ 3 1 0 により制御される。この例の各プロセッサ素子は、三つのポートを含むレジスタ・ファイルを含む。所与のプロセッサ素子の、レジスタ・ファイルのポートのうちの二つのポートは、プログラム・メモリの命令により制御されるが、第三のポートは、インターフェース・ロジック・ブロック 3 1 2 により独立に制御される。より詳細に説明すると、インターフェース・ロジック・ブロック 3 1 2 は、各プロセッサ素子用のポート r 3 のアドレスを制御する。インターフェース・ロジック・ブロック 3 1 2 は、各レジスタ・ファイルに、データを書込むことができるし、または各プロセッサ素子のポート r 3 を通して、各レジスタ・ファイルから、データを読み出すことができる。

【 0 0 9 9 】

図に示すように、一つのインターフェース・ポート 3 1 3 が、インターフェース・ロジック・ブロック 3 1 2 を、ホスト・プロセッサ 3 0 4 の直接メモリ・アドレス (DMA) ポート 3 1 4 に接続している。インターフェース・ポート 3 1 3 を使用することにより、ホスト・プロセッサ 3 0 4 のメモリと、インターフェース・ロジック・ブロック 3 1 2 との間で、データをやりとりすることができる。もう一つのインターフェース・ポート 3 1 5 により、どんなデータを書き込んだり、読み出しするのかを指定するために、ホスト・プロセッサ 3 0 4 からプログラム・シーケンサ 3 1 0 に制御を渡すことができる。インターフェース・ロジック・ブロック 3 1 2 は、ホスト DMA ポートへの、またはホスト DMA ポート 3 1 4 からのデータ転送を、アレーのレジスタ・ファイルに必要な分散記憶することができる。必要なマッピングの一例は、ホスト・プロセッサ・メモリのテーブル 2 から、所与のプロセッサ素子のレジスタ・ファイルのテーブル 3 へ送られるものである。さらに、ホスト・プロセッサ 3 0 4 は、プログラム・シーケンサ 3 1 0 に、どんなプログラムを実行するのか、その実行を何時開始するのかを示すコマンドを送ることができる。プログラム・シーケンサ 3 1 0 は、例えば、ホスト・プロセッサ 3 0 4 に、特定のプログラムの実行を何時終了するのかを知らせるために、状態をホスト・プロセッサ 3 0 4 に送ることもできる。ホスト・プロセッサ 3 0 4 は、また、例えば、プログラム・メモリ 3 0 8 に、異なるプログラムをダウンロードするために、第二の DMA ポート 3 1 6 および接続 3 1 7 を通して、共プロセッサ 3 0 2 のプログラム・メモリ 3 0 8 と直接通信することもできる。接続 3 1 7 は、この接続がオプションであることを示すために一点鎖線で表わす。

【 0 1 0 0 】

共プロセッサ 3 0 2 は、例えば、汎用ホスト・コンピュータに、インターフェースを通して接続していて、実行する異なるプログラムとともに動的にロードすることができる、柔軟な共プロセッサとして、読出し専用メモリに、または多数の他の構成に記憶しているそのプログラムにより、一つの固定アルゴリズムを実行する特定用途向け IC (ASIC

10

20

30

40

50

）に埋設されている一つのモジュールの形で実行することができる。埋設した A S I C 用途の場合には、データにとっては、図 1 8 のレジスタ・ファイルのポート r 3 を通してよりも、各プロセッサ素子上のポートを通して直接アレーを入力し、出力したほうが便利である。

【 0 1 0 1 】

Q R 分解、逆置換、マトリックス反転、マトリックス - マトリックス乗算、および共分散および相互相関の形成のいくつかの例のための、本発明のプロセッサ素子の線形アレーの動作を以下に詳細に説明する。

【 0 1 0 2 】

< Q R 分解 >

すでに説明したように、Q R 分解は、二次元三角収縮アレーを使用して、従来技術により達成される。この節においては、図 1 4 に示す本発明の線形アレー上で、同じアルゴリズムを、かなり少ないハードウェアを使用して、ほとんど同じ性能で実行する方法について以下に説明する。

【 0 1 0 3 】

図 2 示すものから図 1 4 に示すものへの、相互接続のマッピングについて、最初に説明する。以下に説明するように、仮想の二次元三角アレーは、物理的な一次線形アレーにマッピングすることができる。三角形のアレーの丸い (r o n d) 各ヘッドプロセッサ素子は、線形アレーの一つのヘッドプロセッサ素子にマッピングされる。丸いプロセッサ素子の右に隣接する、三角アレーの四角い (s q u a r e) 通常の各プロセッサ素子は、丸いプロセッサ素子の右に隣接する線形アレーの通常のプロセッサ素子にマッピングされる。このパターンは継続して行われる。図 1 4 の線形アレー 2 2 0 のプロセッサ素子間の相互接続は、二方向の相互接続である。二次元三角アレーの一つの素子は、データをすぐ下の列の送り、これは線形アレーでマッピングされ、データを左に送る。このようにして、二次元三角アレー上で行われたすべての計算は、線形アレーにマッピングされるが、例外が一つだけある。すなわち、二次元の場合に可能な本当の平行状態ではなく、線形アレーは、行列の新しいコラム上で計算がスタートする度に、計算を位相 ϕ だけずらさなければならないことである。そうすることにより、以下により詳細に説明するように、Q R 分解の全待ち時間が若干長くなる。

【 0 1 0 4 】

この例の場合には、図 7 のレジスタ・ファイルの唯一の使用方法は、結果が発生した場合、その結果を書き込むことである。上記結果はレジスタ・ファイル内に残り、プロセッサにより書き戻す際には示されない。

10

20

30

【表 8】

命令 ニーモニック	丸い 要素	四角い 要素	説 明
c s r g	y		右および g 1 レジスタからの入力、c および s の計算
c s r v	y		右および最後の数値からの入力、c および s の計算
c s t g	y		頂部および g 1 レジスタからの入力、c および s の計算
c s t v	y		頂部および最後の数値からの入力、c および s の計算
l d r t	y	y	g 1 レジスタを右端からロード
l d r w	y	y	l d r t および r g v w
l d t p	y	y	g 1 レジスタを一番上からロード
r g r w	y	y	レジスタ・ファイルの右からの書き込み
r g v w	y	y	レジスタ・ファイルの最後の数値からの書き込み
r o r g	y	y	右および g 1 レジスタからの入力の回転
r o r v	y	y	右および最後の数値からの入力の回転
r o t g	y	y	頂部および g 1 レジスタからの入力の回転
r o t v	y	y	頂部および最後の数値からの入力の回転

表 8 - 命令ニーモニック

【0105】

図 8 は、図 1 4 の線形アレー 2 2 0 のプロセッサ素子のための、可能な一組の命令を示す。ニーモニックは最初のコラム内に表示されている。第二および第三のコラム内の「y」は、ニーモニックが、それぞれ、丸いまたは四角いプロセッサ素子に、適用することができることを示す。第四のコラムは、命令の実行内容を示す。説明が示すように、頂部または右側からロードすることができる各プロセッサ素子の入力のところに、「g 1」レジスタが位置するものと仮定する。

【0106】

テーブル 9 は、テーブル 8 に示す命令を使用して、QR 分解を行うプログラムである。「c s t v 2」の 2 ように、ニーモニックに続く数字は、プロセッサ素子により無視されるもので、プログラムの理解を助けるために、ソース・コードだけに存在するものである。入力バランクである場合には、「n o o p」命令をお実行すべきことを示す。「n o o p」は、新しい計算をスタートしない。しかし、進行中の任意の前の計算に対しては、パイプライン処理を続行する。一番上の行は列の意味を示す。第一列は、ステップおよびサブステップで測定した経過時間のカウンタを示す。サブステップは、テーブルの 1 行を占有し、パイプラインの説明の上に示す長さの時間を必要とする。この例の場合、命令の終了の待ち時間は 5 φ であり、一つのステップと等しい。第二から第八までの列は、図 1 4 の 1 7 のプロセッサ素子を制御する命令に対応する。

【0107】

このテーブルの一つの行は、超長語命令と見なすことができる。プロセッサ素子の線形アレーを制御するための超長語命令を順番に並べる方法は、当業者にとっては周知のもの

/4																	
/5																	
4/1	estv4	rotrv3	rotrv2	rotrv1	ldtp												
/2	carv16	ldrt															
/3																	
/4																	
/5																	
5/1	estv5	rotrv4	rotrv3	rotrv2	rotrv1	ldtp											
/2	carv17	rotrv16	ldrt														
/3																	
/4																	
/5																	
6/1	estv6	rotrv5	rotrv4	rotrv3	rotrv2	rotrv1	ldtp										
/2	carv18	rotrv17	rotrv16	ldrt													
/3	ldrt																
/4																	
/5																	
7/1	estv7	rotrv6	rotrv5	rotrv4	rotrv3	rotrv2	rotrv1	ldtp									
/2	carv19	rotrv18	rotrv17	rotrv16	ldrt												
/3	carv30	ldrt															
/4																	
/5																	
8/1	estv8	rotrv7	rotrv6	rotrv5	rotrv4	rotrv3	rotrv2	rotrv1	ldtp								

10

20

30

40

/2	carv20	rorv19	rorv18	rorv17	rong16	ldrt											
/3	carv31	rong30	ldrt														
/4																	
/5																	
9/1	carv9	rorv8	rorv7	rorv6	rorv5	rorv4	rorv3	rorv2	rotg1	ldtp							
/2	carv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt										
/3	carv32	rorv31	rong30	ldrt													
/4	ldrt																
/5																	
10/1	carv10	rorv9	rorv8	rorv7	rorv6	rorv5	rorv4	rorv3	rorv2	rotg1	ldtp						
/2	carv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt									
/3	carv33	rorv32	rorv31	rong30	ldrt												
/4	carv43	ldrt															
/5																	
11/1	carv11	rorv10	rorv9	rorv8	rorv7	rorv6	rorv5	rorv4	rorv3	rorv2	rotg1	ldtp					
/2	carv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt								
/3	carv34	rorv33	rorv32	rorv31	rong30	ldrt											
/4	carv44	rong43	ldrt														
/5																	
12/1	carv12	rorv11	rorv10	rorv9	rorv8	rorv7	rorv6	rorv5	rorv4	rorv3	rorv2	rotg1	ldtp				
/2	carv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt							
/3	carv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt										
/4	carv45	rorv44	rong43	ldrt													
/5	ldrt																

10

20

30

40

13/1	catv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3	rotv2	rotg1	ldtp			
/2	carv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt						
/3	carv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt									
/4	carv46	rorv45	rorv44	rong43	ldrt												
/5	carg55	ldrt															
14/1	catv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3	rotv2	rotg1	ldtp		
/2	carv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt					
/3	carv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt								
/4	carv47	rorv46	rorv45	rorv44	rong43	ldrt											
/5	carv56	rong55	ldrt														
15/1	catv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3	rotv2	rotg1	ldtp	
/2	carv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt				
/3	carv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt							
/4	carv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt										
/5	carv57	rorv56	rong55	ldrt													
16/1	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3	rotv2	rotg1	ldtp
/2	carv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt			
/3	carv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt						
/4	carv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt									
/5	carv58	rorv57	rorv56	rong55	ldrt												
17/1	carg66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3	rotv2	rotg1
/2	carv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rorv17	rong16	ldrt		
/3	carv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt					

10

20

30

40

	/4	carv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt						
	/5	carv59	rorv58	rorv57	rorv56	rong55	ldrt									
18/1	carv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4	rotv3
	/2	ngvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rong16	ldrt
	/3	carv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt		
	/4	carv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt					
	/5	carv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt								
19/1	carv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5	rotv4
	/2	ldrt	ngvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18	rong16
	/3	carv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt	
	/4	carv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt				
	/5	carv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt							
20/1	carv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6	rotv5
	/2	cong76	ldrt	ngvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19	rorv18
	/3	ngvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30	ldrt
	/4	carv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt			
	/5	carv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt						
21/1	carv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7	rotv6
	/2	carv77	rong76	ldrt	ngvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	rorv19
	/3		ngvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31	rong30
	/4	carv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt		
	/5	carv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt					
22/1	carv71	rorv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7
	/2	carv78	rorv77	rong76	ldrt	ngvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20

10

20

30

40

/3	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32	rorv31		
/4	rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43	ldrt			
/5	carv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt						
23/1	carv72	rorv71	rorv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8	rotv7
/2	carv79	rorv78	rorv77	rong76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	rorv20	
/3	carv85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33	rorv32		
/4		rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44	rong43			
/5	carv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt					
24/1	carv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9	rotv8
/2	carv80	rorv79	rorv78	rorv77	rong76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	rorv21	
/3	carv86	rong85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34	rorv33		
/4			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45	rorv44			
/5	rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55	ldrt				
25/1	carv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10	rotv9
/2	carv81	rorv80	rorv79	rorv78	rorv77	rong76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	rorv22	
/3	carv87	rorv86	rong85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35	rorv34		
/4	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46	rorv45			
/5		rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56	rong55				
26/1	carv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67	rong66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11	rotv10
/2	carv82	rorv81	rorv80	rorv79	rorv78	rorv77	rong76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	rorv23	
/3	carv88	rorv87	rorv86	rong85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36	rorv35		
/4	carv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47	rorv46			
/5			rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57	rorv56				

10

20

30

40

27/1	rgvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67	rorv66	ldrw0	rotv15	rotv14	rotv13	rotv12	rotv11
/2	carv83	rorv82	rorv81	rorv80	rorv79	rorv78	rorv77	rorv76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	rorv24	
/3	carv89	rorv88	rorv87	rorv86	rorv85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37	rorv36		
/4	carv94	rorv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48	rorv47			
/5				rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58	rorv57				
28/1		rgvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67	rgvw0	rotv15	rotv14	rotv13	rotv12	
/2	carv84	rorv83	rorv82	rorv81	rorv80	rorv79	rorv78	rorv77	rorv76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	rorv25	
/3	carv90	rorv89	rorv88	rorv87	rorv86	rorv85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38	rorv37		
/4	carv95	rorv94	rorv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49	rorv48			
/5	ldrt				rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59	rorv58				
29/1			rgvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68	rorv67		rgvw0	rotv15	rotv14	rotv13
/2	rgvw6	rorv84	rorv83	rorv82	rorv81	rorv80	rorv79	rorv78	rorv77	rorv76	ldrt	rgvw1	rorv29	rorv28	rorv27	rorv26	
/3	carv91	rorv90	rorv89	rorv88	rorv87	rorv86	rorv85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39	rorv38		
/4	carv96	rorv95	rorv94	rorv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50	rorv49			
/5	carv100	ldrt				rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60	rorv59				
30/1				rgvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69	rorv68			rgvw0	rotv15	rotv14
/2		rgvw6	rorv84	rorv83	rorv82	rorv81	rorv80	rorv79	rorv78	rorv77	rorv76		rgvw1	rorv29	rorv28	rorv27	
/3	carv92	rorv91	rorv90	rorv89	rorv88	rorv87	rorv86	rorv85	ldrt		rgvw2	rorv42	rorv41	rorv40	rorv39		
/4	carv97	rorv96	rorv95	rorv94	rorv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51	rorv50			
/5	carv101	rorv100	ldrt				rgvw4	rorv65	rorv64	rorv63	rorv62	rorv61	rorv60				
31/1					rgvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70	rorv69				rgvw0	rotv15
/2			rgvw6	rorv84	rorv83	rorv82	rorv81	rorv80	rorv79	rorv78	rorv77			rgvw1	rorv29	rorv28	
/3	rgvw7	rorv92	rorv91	rorv90	rorv89	rorv88	rorv87	rorv86	rorv85	ldrt		rgvw2	rorv42	rorv41	rorv40		
/4	carv98	rorv97	rorv96	rorv95	rorv94	rorv93	ldrt			rgvw3	rorv54	rorv53	rorv52	rorv51			

10

20

30

40

/5	csrv102	rorv101	rong100	ldrt				ngvw4	rorv65	rorv64	rorv63	rorv62	rorv61				
32/1	ldrt					ngvw5	rorv75	rorv74	rorv73	rorv72	rorv71	rorv70					ngvw0
/2				ngvw6	rorv84	rorv83	rorv82	rorv81	rorv80	rorv79	rorv78				ngvw1	rorv29	
/3		ngvw7	rorv92	rorv91	rorv90	rorv89	rorv88	rorv87	rorv86	rong85			ngvw2	rorv42	rorv41		
/4	csrv99	rorv98	rorv97	rorv96	rorv95	rorv94	rong93	ldrt			ngvw3	rorv54	rorv53	rorv52			
/5	csrv103	rorv102	rorv101	rong100	ldrt				ngvw4	rorv65	rorv64	rorv63	rorv62				
33/1	csrg106	ldrt					ngvw5	rorv75	rorv74	rorv73	rorv72	rorv71					
/2				ngvw6	rorv84	rorv83	rorv82	rorv81	rorv80	rorv79					ngvw1		
/3		ngvw7	rorv92	rorv91	rorv90	rorv89	rorv88	rorv87	rorv86				ngvw2	rorv42			
/4	ngvw8	rorv99	rorv98	rorv97	rorv96	rorv95	rorv94	rong93	ldrt			ngvw3	rorv54	rorv53			
/5	csrv104	rorv103	rorv102	rorv101	rong100	ldrt				ngvw4	rorv65	rorv64	rorv63				
34/1	csrv107	rong106	ldrt					ngvw5	rorv75	rorv74	rorv73	rorv72					
/2						ngvw6	rorv84	rorv83	rorv82	rorv81	rorv80						
/3			ngvw7	rorv92	rorv91	rorv90	rorv89	rorv88	rorv87					ngvw2			
/4		ngvw8	rorv99	rorv98	rorv97	rorv96	rorv95	rorv94	rong93				ngvw3	rorv54			
/5	csrv105	rorv104	rorv103	rorv102	rorv101	rong100	ldrt				ngvw4	rorv65	rorv64				
35/1	csrv108	rorv107	rong106	ldrt					ngvw5	rorv75	rorv74	rorv73					
/2	ldrt						ngvw6	rorv84	rorv83	rorv82	rorv81						
/3				ngvw7	rorv92	rorv91	rorv90	rorv89	rorv88								
/4		ngvw8	rorv99	rorv98	rorv97	rorv96	rorv95	rorv94					ngvw3				
/5	ngvw9	rorv105	rorv104	rorv103	rorv102	rorv101	rong100	ldrt				ngvw4	rorv65				
36/1	csrv109	rorv108	rorv107	rong106	ldrt					ngvw5	rorv75	rorv74					
/2	csrg111	ldrt						ngvw6	rorv84	rorv83	rorv82						

10

20

30

40

/3						rgvw7	rorv92	rorv91	rorv90	rorv89							
/4				rgvw8	rorv99	rorv98	rorv97	rorv96	rorv95								
/5		rgvw9	rorv105	rorv104	rorv103	rorv102	rorv101	rong100					rgvw4				
37/1	carv110	rorv109	rorv108	rorv107	rong106	ldrt					rgvw5	rorv75					
/2	carv112	rong111	ldrt						rgvw6	rorv84	rorv83						
/3							rgvw7	rorv92	rorv91	rorv90							
/4					rgvw8	rorv99	rorv98	rorv97	rorv96								
/5			rgvw9	rorv105	rorv104	rorv103	rorv102	rorv101									
38/1	rgvw10	rorv110	rorv109	rorv108	rorv107	rong106	ldrt					rgvw5					
/2	carv113	rorv112	rong111	ldrt						rgvw6	rorv84						
/3	ldrt							rgvw7	rorv92	rorv91							
/4						rgvw8	rorv99	rorv98	rorv97								
/5				rgvw9	rorv105	rorv104	rorv103	rorv102									
39/1		rgvw10	rorv110	rorv109	rorv108	rorv107	rong106										
/2	carv114	rorv113	rorv112	rong111	ldrt						rgvw6						
/3	carv115	ldrt							rgvw7	rorv92							
/4							rgvw8	rorv99	rorv98								
/5					rgvw9	rorv105	rorv104	rorv103									
40/1			rgvw10	rorv110	rorv109	rorv108	rorv107										
/2	rgvw11	rorv114	rorv113	rorv112	rong111	ldrt											
/3	carv116	rong115	ldrt							rgvw7							
/4								rgvw8	rorv99								
/5						rgvw9	rorv105	rorv104									
41/1				rgvw10	rorv110	rorv109	rorv108										

10

20

30

40

/2		rgvw11	rorv114	rorv113	rorv112	rong111											
/3	carv117	rorv116	rong115	ldrt													
/4	ldrt							rgvw8									
/5							rgvw9	rorv105									
42/1					rgvw10	rorv110	rorv109										
/2			rgvw11	rorv114	rorv113	rorv112											
/3	rgvw12	rorv117	rorv116	rong115	ldrt												
/4	carv118	ldrt															
/5								rgvw9									
43/1						rgvw10	rorv110										
/2				rgvw11	rorv114	rorv113											
/3		rgvw12	rorv117	rorv116	rong115												
/4	carv119	rong118	ldrt														
/5																	
44/1							rgvw10										
/2					rgvw11	rorv114											
/3			rgvw12	rorv117	rorv116												
/4	rgvw13	rorv119	rong118	ldrt													
/5	ldrt																
45/1																	
/2						rgvw11											
/3				rgvw12	rorv117												
/4		rgvw13	rorv119	rong118													

10

20

30

40

/5	carg120	ldrt																	
46/1																			
/2																			
/3																			
/4																			
/5	rgvw14	rorg120	ldrt																
47/1																			
/2																			
/3																			
/4																			
/5																			
48/1	rgvw15																		
/2																			
/3																			
/4																			
/5																			
49/1																			
util	62%	62%	62%	60%	59%	57%	54%	51%	48%	44%	40%	36%	31%	26%	20%	14%	7%		

10

20

30

40

50

【 0 1 0 9 】

上記例の場合には、三角形に変換される式の行列要素は、アレーの頂部のところの入力を通して、図 1 4 の線形アレー 2 2 0 に入力される。他の実施形態の場合には、三角形に変換される行列要素は、アレーで行われた前の計算により、そこに残留している状態で、アレーのレジスタ・ファイルに予め位置することができる。もう一つの他の実施形態の場合には、三角形に変換される行列要素は、図 7 のポート r 3 を通して、DMA インターフェースのような他のインターフェースにより、レジスタ・ファイルに導入される。

【 0 1 1 0 】

すでに説明したように、二次元三角アレーを通して線形アレーへ行くための待ち時間の延長は、毎回、アルゴリズムにおいて、新しい列をゼロにするプロセスを開始する機会であり、線形アレーは、一つのサブステップφだけ遅延する。テーブル 9 の第二の列を見れば、例示としてのプログラムの場合には、1 5 の新しい列をゼロに変換するための機会の回数に対応して、これが 1 5 回行われることがわかる。それ故、この例の場合には、線形アレー 2 2 0 が必要とする追加の待ち時間は、サブステップ 1 5 回分であり、これは 3 回のステップに等しい。

【 0 1 1 1 】

テーブル 1 0 は、従来の二次元三角アレーの利点の数と、本発明のパイプライン処理の線形アレー 2 2 0 の利点の数との比較を示す。パイプライン処理線形アレー 2 2 0 は、三角アレーが必要とするプロセッサ素子の数の 1 1 % のプロセッサ素子しか必要としないが、待ち時間は 6 % しか増大していないことがわかる。しかし、回路設計にパイプライン段を導入した場合、パイプライン処理線形アレーの「ステップ」時間が、三角アレーのそれ

よりすこし長くなる恐れがある。さらに、線形アレーの各プロセッサ素子は、通常、二次元三角アレー全体にわたって、例えば、分散した形で存在している一時的記憶装置よりも容量が少ない、レジスタ・ファイルの形の一時的記憶装置を含んでいなければならない。しかし、本発明を使用すれば、待ち時間をほんの少し損するだけで、QR分解を行うために必要な回路の数をかなり低減することができる。

【表 10】

	三角アレー	パイプライン 処理線形アレー
プロセッサ素子の数	152	17
最後の命令ステップ	46 / 1	49 / 1

10

表 10 - 17 × 16 QR 分解の利点の数

【0112】

< 逆置換 >

図 19 は、本発明の 5 素子線形アレー 320 である。この線形アレー 320 は、上記式 (13) を解くための二方向相互接続を含む。QR 分解プロセスの終了時に計算を行う、アレー 320 のヘッドプロセッサ素子 322 は、 r 行列である、 r_{11} 、 r_{22} 、 r_{33} および r_{44} のすべての主要な対角線方向の素子を保持する。その右に隣接するプロセッサ素子は、右に隣接する対角線方向の素子、すなわち、 r_{12} 、 r_{23} 、 r_{34} および y_4 を保持する。

20

【0113】

テーブル 11 は、図 19 の線形アレー 320 が、式 (13) を解く方法の全体的な概要を示す。

【表 1 1】

	rnd1	sqr2	sqr3	sqr4	sqr5
Step 1	$1/r_{44}$				
Step 2	x_4				
Step 3	$1/r_{33}$	$y_3 -$ $r_{34}x_4$			
Step 4	x_3		$y_2 -$ $r_{24}x_4$		
Step 5	$1/r_{22}$	$y_2 -$ $r_{24}x_4 -$ $r_{23}x_3$		$y_1 -$ $r_{14}x_4$	
Step 6	x_2		$y_1 -$ $r_{14}x_4 -$ $r_{13}x_3$		
Step 7	$1/r_{11}$	$y_1 -$ $r_{14}x_4 -$ $r_{13}x_3 -$ $r_{12}x_2$			
Step 8	x_1				

表11-逆置換による解

【 0 1 1 4】

ステップ1においては、ヘッド・プロセッサ素子322で、 r_{44} の逆数が計算される。この逆数もrnd1で示す。ステップ2においては、ヘッド・プロセッサ素子は、 r_{44} の逆数に、sqr2で示す上記プロセッサ素子からその右に送られた、 y_4 の数値を掛けることにより、 x_4 の解を計算する。ステップ3においては、ヘッド・プロセッサ素子は、 r_{33} の逆数を計算する。その右(sqr2)の通常のプロセッサ素子は、その左からそこに送られてきた x_4 と、そのレジスタ・ファイルに記憶している r_{34} とを掛ける。得られ

10

20

30

40

50

る積が、右からそこへ送られてきた y_3 の数値から引かれる。ステップ 4 においては、ヘッド・プロセッサ素子は、 r_{33} の逆数に、右からそこへ送られてきた $y_3 - r_{34} \times x_4$ を、掛けることにより x_3 を計算する。sqr3 で示す第三のプロセッサ素子は、同様に、 $y_2 - r_{24} \times x_4$ を計算する。図に示すように、このプロセスは、 x_1 の解が得らるステップ 8 まで継続して行われる。乗算が行われるすべての場所は太字で示す。ステップ 5 において、プロセッサ素子、sqr2 が行う計算の中で、必要な乗算は $r_{23} \times x_3$ だけであることに留意されたい。残りは右からそこへ送られる。これらステップの待ち時間は、図に示していない。実際には、ある種の演算は前もって行うことができる。例えば、 r_{33} の逆数の計算は、逆数 r_{44} の計算がスタートした後、一回のサブステップ時間が経過した後で、スタートすることができる。この特定のアルゴリズム用のパイプラインの充填効率は低いことに留意されたい。

10

【0115】

<マトリックス反転>

すでに説明したように、QR 分解を行った後で、共通の R を共有する多重逆置換を行うことにより、行列を反転することができる。この節においては、ただ一回の逆置換を行う間の、全待ち時間を少し長くするだけで、パイプライン処理素子の線形アレー上で、複数の逆置換を可能にする方法について説明する。

【0116】

式(18)の複数の逆置換問題は、共通の行列 R を共有しているので、R の主な対角線方向の要素だけの逆数を j のすべての数値に対して一回計算しさえすればよい。

20

【表12】

表12ー反転前のレジスタの記憶

rnd1	sqr2	sqr3	sqr4	sqr5	sqr6	sqr7	sqr8
r_{11}	r_{12}	r_{13}	r_{14}	y_{11}	y_{12}	y_{13}	y_{14}
r_{22}	r_{23}	r_{24}	y_{21}	y_{22}	y_{23}	y_{24}	
r_{33}	r_{34}	y_{31}	y_{32}	y_{33}	y_{34}		
r_{44}	y_{41}	y_{42}	y_{43}	y_{44}			

30

40

【0117】

テーブル12は、QR 分解の終了時に、プロセッサ素子の8素子線形アレーのレジスタ・アレーに記憶しているものを示す。レジスタ・ファイルの内容は、式(18)の素子である。

【表 1 3】

表13ーマトリックス反転の例

	rnd1	sqr2	sqr3	sqr4	sqr5	sqr6	sqr7	sqr8
Step 1/1	$1/r_{44}$							
Step 1/2	$1/r_{33}$							
Step	$1/r_{22}$							

10

20

1/3								
Step 1/4	$1/r_{11}$							
Step 1/5								
Step 2/1	x_{41}							
Step 2/2		x_{42}						
Step 2/3			x_{43}					
Step 2/4				x_{44}				
Step 2/5								
Step 3/1		$y_{31} -$ $r_{34}x_{41}$						
Step			$y_{32} -$					

10

20

30

3/2			$\Gamma_{34}X_{42}$					
Step 3/3				$y_{33} -$ $\Gamma_{34}X_{43}$				
Step 3/4					$y_{34} -$ $\Gamma_{34}X_{44}$			
Step 3/5								
Step 4/1	x_{31}		$y_{21} -$ $\Gamma_{24}X_{41}$					
Step 4/2		x_{32}		$y_{22} -$ $\Gamma_{24}X_{42}$				
Step 4/3			x_{33}		$y_{23} -$ $\Gamma_{24}X_{43}$			
Step 4/4				x_{34}		$y_{24} -$ $\Gamma_{24}X_{44}$		
Step 4/5								
Step		$y_{21} -$		$y_{11} -$				

10

20

30

5/1		$\Gamma_{24} X_{41} -$ $\Gamma_{23} X_{31}$		$\Gamma_{14} X_{41}$				
Step 5/2			$y_{22} -$ $\Gamma_{24} X_{42} -$ $\Gamma_{23} X_{32}$		$y_{12} -$ $\Gamma_{14} X_{42}$			
Step 5/3				$y_{23} -$ $\Gamma_{24} X_{43} -$ $\Gamma_{23} X_{33}$		$y_{13} -$ $\Gamma_{14} X_{43}$		
Step 5/4					$y_{24} -$ $\Gamma_{24} X_{44} -$ $\Gamma_{23} X_{34}$		$y_{14} -$ $\Gamma_{14} X_{44}$	
Step 5/5								
Step 6/1	x_{21}		$y_{11} -$ $\Gamma_{14} X_{41} -$ $\Gamma_{13} X_{31}$					
Step 6/2		x_{22}		$y_{12} -$ $\Gamma_{14} X_{42} -$ $\Gamma_{13} X_{32}$				
Step			x_{23}		$y_{13} -$			

10

20

30

6/3					$\Gamma_{14}X_{43} -$ $\Gamma_{13}X_{33}$			
Step 6/4				X_{24}		$y_{14} -$ $\Gamma_{14}X_{44} -$ $\Gamma_{13}X_{34}$		
Step 6/5								
Step 7/1		$y_{11} -$ $\Gamma_{14}X_{41} -$ $\Gamma_{13}X_{31} -$ $\Gamma_{12}X_{21}$						
Step 7/2			$y_{12} -$ $\Gamma_{14}X_{42} -$ $\Gamma_{13}X_{32} -$ $\Gamma_{12}X_{22}$					
Step 7/3				$y_{13} -$ $\Gamma_{14}X_{43} -$ $\Gamma_{13}X_{33} -$ $\Gamma_{12}X_{23}$				
Step 7/4					$y_{14} -$ $\Gamma_{14}X_{44} -$			

10

20

30

					$\Gamma_{13}X_{34} -$ $\Gamma_{12}X_{24}$			
Step 7/5								
Step 8/1	x_{11}							
Step 8/2		x_{12}						
Step 8/3			x_{13}					
Step 8/4				x_{14}				

10

20

30

40

50

【 0 1 1 8 】

テーブル 1 3 は、本発明の 8 素子線形アレーが、行列を反転する方法を示す。このテーブルは、基本的には、アレーの未使用のパイプライン段にインターリーブした、テーブル 1 1 の例の四つのコピーを示す。図 7 の例示としての実施形態の場合には、1 回のサイクルの間に、二つまでの複素数を右から左に移動させることができ、他の二つまでの複素数を左から右に移動させることができる。テーブル 1 3 の反転例は、1 サイクル当りの一つのプロセッサ素子当り、せいぜい一回の複素数乗算しか行わないが、一方、ハードウェアは、一つのプロセッサ素子当りの 1 サイクル当り、一回以上の乗算を行うことができる。さらに、多くの利用可能な多くの追加の未使用のサブステップが、パイプライン内に存在する。当業者であれば、実際に、マトリックス反転の解を見つけたすために、その内部で、R の逆数および対角線方向に位置しない素子が右に移動し、部分的な結果が左に移動する、多くの可能な命令の組およびプログラムの解が存在することを理解することができる。四つの逆置換を行うための全待ち時間が、一回だけ逆置換を行うための待ち時間より、8 % しか長くないこと、およびアレーのパイプラインは、多くの残りのアイドルなプロセッサ素子について、まだ少ししか使用されていないことに留意されたい。

【 0 1 1 9 】

< マトリックス - マトリックス乗算 >

この節においては、図 1 5 の例示としての線形アレー 2 3 0 を使用して、第三の複素数行列、 $AB \equiv C$ を形成するために、 8×8 複素数行列を掛け算する方法を説明する。使用する技術の場合、計算は、ブロックまたは部分行列に分割される。図 2 0 は、1 6 の 2×2 の積の部分行列に分割された、 8×8 複素数積行列 C を示す。この図においては、 c_{35} 、 c_{36} 、 c_{45} および c_{46} を示す、一つの部分行列を強調してある。以下に示す例の場合には、図 1 5 の四つの素子アレー 2 3 0 の各プロセッサ素子は、図 2 0 の四つの列のうちの一つを計算するために専用使用される。この場合、左から三番目のプロセッサ素子により計算される部分行列を強調してある。図 2 0 の四つの行のうちの一つの行全体が、アレ

一の四つのプロセッサ素子により同時に計算される。

【 0 1 2 0 】

図 2 0 の一つの行を処理している間に、アレー 2 3 0 は、アレーを通して A の行の数値を循環させる。一方、B の行は指定のプロセッサ素子に留まる。図 2 1 は、マトリックス・マトリックス乗算の一つのステップを示す。A の行 1 および行 2 上の複素数の数値のペアは、各プロセッサ素子の、i l c および i l s 入力 (図 7 参照) 上で、入手することができる。これらのペアの数値には、各プロセッサ素子の B の二つの列からの一組の複素数が掛けられる。図 2 2 は、複数の組の数値が、次のプロセッサ素子の方向へ時計方向にシフトされ、次の乗算がスタートする次のステップを示す。上記四つのステップが行われた後で、A の同じ二つの行上の数値の他の組、すなわち、 a_{12} 、 a_{22} 、 a_{14} 、 a_{24} 、 a_{16} 、 a_{26} 、 a_{18} 、 a_{28} がロードされ、さらに四つのステップに対してプロセスが継続される。この時点において、C の行 1 および 2 のすべての結果を生成するために、必要な、すべての乗算がスタートする。その後で、同じプロセスが、行 3 および 4 に対して再びスタートする。

10

20

30

【表 1 4】

命令ニーモニック	説 明
	r 1, r 2 から g レジスタおよび左の c, s をロードする。
	r 1 から g を乗算し、累算し、ロードする。
	r 1, r 2 から g および h を乗算し、累算し、ロードする。
	左の c, s に h を乗算し、累算し、r 2, r 1 から左の c, s および g をロードする。
	r 2, r 1 から、左および g を乗算し、累算し、ロードする。
	r 2, r 1 から、左および g を乗算し、累算し、ロードする。
	c, s および g を乗算し、r 1 から g をロードする。
	r 1, r 2 を使用して結果を書き込む。

表 1 4 - マトリックス・マトリックス乗算に対する命令

【 0 1 2 1 】

テーブル 1 4 は、マトリックス・マトリックス乗算を行うために、テーブル 8 にすでに示した命令の組に追加できる、いくつかの可能な命令を示す。テーブル 1 5 内は、第三の複素数行列、 $AB \equiv C$ を形成する目的で、二つの 8×8 複素数行列を乗算するために、図 1 5 の線形アレー 2 3 0 を制御するためのプログラムを示す。このプログラムの冒頭のところに、A および B の最初の二つの列が、左側において、第一のプロセッサ素子に記憶されている。第三および第四の列は、第二のプロセッサ素子等にすでに記憶されている。すでに形成済みの積 C の最初の二つの列は、第一のプロセッサ素子に保持され、第三および第四の列は第二のプロセッサ素子等の内部に保持される。テーブル 1 5 のプログラム・リストにおいては、第一の四つの列は、使用する命令ニーモニックを含む。四つの連続しているラインは、四つのプロセッサ素子を、それぞれ、制御するための個々の命令を示す。ニーモニックの右側の列の内部には、レジスタ・ファイルに対する二つの各ポートの制御を示すフィールドに対する数値を示す。フィールド名、d r o w、x および c は、テーブル 6 の制御に対応する。

40

50

【表 15】

表15- マトリックスマトリックス乗算用のプログラム

```

# Program for multiplication of two complex 8x8 matrices on a four element
# array. The two matrices to be multiplied are initialized in the register
# files before the beginning of this program. The results are left in the
# register file. Text below to the right of column 18 are comments.
#
# [ r1 ] [ r2 ]
# dd x c dd x c
# rr rr
# oo oo
# ww ww <- Everything between the arrows are comments ->
lg1l,04,0,0,00,1,0 g=b11,b12 il=a11,a21
lg1l,05,0,0,00,1,0 g=b33,b34 il=a13,a23
lg1l,06,0,0,00,1,0 g=b55,b56 il=a15,a25
lg1l,07,0,0,00,1,0 g=b77,b78 il=a17,a27
1/1-----
mcg1,07,0,0,00,0,0 g=b71,b72 c11 =a11b11 c12,c21,c22
mcg1,04,0,0,00,0,0 g=b13,b14 c13 =a13b33 c14,c23,c24
mcg1,05,0,0,00,0,0 g=b35,b36 c15 =a15b55 c16,c25,c26
mcg1,06,0,0,00,0,0 g=b57,b58 c17 =a17b77 c18,c27,c28
1/2-----
mag1,06,0,0,00,0,0 g=b51,b52 c11+=a17b71 c12,c21,c22
mag1,07,0,0,00,0,0 c13+=a11b13 c14,c23,c24
mag1,04,0,0,00,0,0 c15+=a13b35 c16,c25,c26
mag1,05,0,0,00,0,0 c17+=a15b57 c18,c27,c28
1/3-----
mag1,05,0,0,00,0,0 g=b31,b32 c11+=a15b51 c12,c21,c22
mag1,06,0,0,00,0,0
mag1,07,0,0,00,0,0
mag1,04,0,0,00,0,0
1/4-----
mal1,04,0,1,00,1,1 g=b21,b22 il=a12,a22 c11+=a13b31 c12,c21,c22
mal1,05,0,1,00,1,1
mal1,06,0,1,00,1,1
mal1,07,0,1,00,1,1
1/5-----
mag1,07,0,1,00,0,0 g=b81,b82 c11+=a12b21 c12,c21,c22

```

10

20

30

mag1,04,0,1,00,0,0		
mag1,05,0,1,00,0,0		
mag1,06,0,1,00,0,0		
2/1-----		
mag1,06,0,1,00,0,0 g=b61,b62	c11+=a18b81 c12,c21,c22	
mag1,07,0,1,00,0,0		
mag1,04,0,1,00,0,0		
mag1,05,0,1,00,0,0		
2/2-----		
mag1,05,0,1,00,0,0 g=b41,b42	c11+=a16b61 c12,c21,c22	10
mag1,06,0,1,00,0,0		
mag1,07,0,1,00,0,0		
mag1,04,0,1,00,0,0		
2/3-----		
mal1,04,0,0,01,1,0 g=b11,b12 il=a31,a41	c11+=a14b41 c12,c21,c22	
mal1,05,0,0,01,1,0		
mal1,06,0,0,01,1,0		
mal1,07,0,0,01,1,0		
2/4-----		
mcg1,07,0,0,00,0,0 g=b71,b72	c31 =a31b11 c32,c41,c42	20
mcg1,04,0,0,00,0,0		
mcg1,05,0,0,00,0,0		
mcg1,06,0,0,00,0,0		
2/5-----		
mag1,06,0,0,00,0,0 g=b51,b52	c31+=a37b71 c32,c41,c42	
mag1,07,0,0,00,0,0		
mag1,04,0,0,00,0,0		
mag1,05,0,0,00,0,0		
3/1-----		
magh,05,0,0,07,0,1 g=b31,b32 ga=b81,b82	c31+=a35b51 c32,c41,c42	30
magh,06,0,0,04,0,1		
magh,07,0,0,05,0,1		
magh,04,0,0,06,0,1		
3/2-----		
mal1,04,0,1,01,1,1 g=b21,b22 il=a32,a42	c31+=a33b31 c32,c41,c42	
mal1,05,0,1,01,1,1		
mal1,06,0,1,01,1,1		
mal1,07,0,1,01,1,1		
3/3-----		
maw1,08,0,0,08,0,1 r1<=c11,12 r2<=c21,22	c31+=a32b21 c32,c41,c42	40
maw1,08,0,0,08,0,1 r1<=c13,14 r2<=c23,24		

maw1,08,0,0,08,0,1 r1<=c15,16 r2<=c25,26
 maw1,08,0,0,08,0,1 r1<=c17,18 r2<=c27,28
 3/4-----

mah1,06,0,1,00,0,0 g=b61,b62

c31+=a38b81 c32,c41,c42

mah1,07,0,1,00,0,0

mah1,04,0,1,00,0,0

mah1,05,0,1,00,0,0

3/5-----

mag1,05,0,1,00,0,0 g=b41,b42

c31+=a36b61 c32,c41,c42

mag1,06,0,1,00,0,0

mag1,07,0,1,00,0,0

mag1,04,0,1,00,0,0

4/1-----

mal1,04,0,0,02,1,0 g=b11,b12 il=a51,a61

c31+=a34b41 c32,c41,c42

mal1,05,0,0,02,1,0

mal1,06,0,0,02,1,0

mal1,07,0,0,02,1,0

4/2-----

mog1,07,0,0,00,0,0 g=b71,b72

c51 =a51b11 c52,c61,c62

mog1,04,0,0,00,0,0

mog1,05,0,0,00,0,0

mog1,06,0,0,00,0,0

4/3-----

mag1,06,0,0,00,0,0 g=b51,b52

c51+=a57b71 c52,c61,c62

mag1,07,0,0,00,0,0

mag1,04,0,0,00,0,0

mag1,05,0,0,00,0,0

4/4-----

mag1,05,0,0,00,0,0 g=b31,b32

c51+=a55b51 c52,c61,c62

mag1,06,0,0,00,0,0

mag1,07,0,0,00,0,0

mag1,04,0,0,00,0,0

4/5-----

mal1,04,0,1,02,1,1 g=b21,b22 il=a52,a62

c51+=a53b31 c52,c61,c62

mal1,05,0,1,02,1,1

mal1,06,0,1,02,1,1

mal1,07,0,1,02,1,1

5/1-----

maw1,09,0,0,09,0,1 r1<=c31,32 r2<=c41,42

c51+=a52b21 c52,c61,c62

maw1,09,0,0,09,0,1 r1<=c33,34 r2<=c43,44

maw1,09,0,0,09,0,1 r1<=c35,36 r2<=c45,46

10

20

30

40

maw1,09,0,0,09,0,1 r1<=c37,38 r2<=c47,48

5/2-----

mahl,06,0,1,00,0,0 g=b61,b62

c51+=a58b81 c52,c61,c62

mahl,07,0,1,00,0,0

mahl,04,0,1,00,0,0

mahl,05,0,1,00,0,0

5/3-----

mag1,05,0,1,00,0,0 g=b41,b42

c51+=a56b61 c52,c61,c62

mag1,06,0,1,00,0,0

mag1,07,0,1,00,0,0

mag1,04,0,1,00,0,0

5/4-----

mal1,04,0,0,03,1,0 g=b11,b12 il=a71,a81

c51+=a54b41 c52,c61,c62

mal1,05,0,0,03,1,0

mal1,06,0,0,03,1,0

mal1,07,0,0,03,1,0

5/5-----

mcg1,07,0,0,00,0,0 g=b71,b72

c71 =a71b11 c72,c81,c82

mcg1,04,0,0,00,0,0

mcg1,05,0,0,00,0,0

mcg1,06,0,0,00,0,0

6/1-----

mag1,06,0,0,00,0,0 g=b51,b52

c71+=a77b71 c72,c81,c82

mag1,07,0,0,00,0,0

mag1,04,0,0,00,0,0

mag1,05,0,0,00,0,0

6/2-----

mag1,05,0,0,00,0,0 g=b31,b32

c71+=a75b51 c72,c81,c82

mag1,06,0,0,00,0,0

mag1,07,0,0,00,0,0

mag1,04,0,0,00,0,0

6/3-----

mal1,04,0,1,03,1,1 g=b21,b22 il=a72,a82

c71+=a73b31 c72,c81,c82

mal1,05,0,1,03,1,1

mal1,06,0,1,03,1,1

mal1,07,0,1,03,1,1

6/4-----

maw1,10,0,0,10,0,1 r1<=c51,52 r2<=c61,62

c71+=a72b21 c72,c81,c82

maw1,10,0,0,10,0,1 r1<=c53,54 r2<=c63,64

maw1,10,0,0,10,0,1 r1<=c55,56 r2<=c65,66

maw1,10,0,0,10,0,1 r1<=c57,58 r2<=c67,68

10

20

30

40

```

6/5-----
mah1,06,0,1,00,0,0 g=b61,b62          c71+=a78b81 c72,c81,c82
mah1,07,0,1,00,0,0
mah1,04,0,1,00,0,0
mah1,05,0,1,00,0,0
7/1-----
mag1,05,0,1,00,0,0 g=b41,b42          c71+=a76b61 c72,c81,c82
mag1,06,0,1,00,0,0
mag1,07,0,1,00,0,0
mag1,04,0,1,00,0,0
7/2-----
mall,04,0,0,00,0,0 g=b11,b12          c71+=a74b41 c72,c81,c82
mall,05,0,0,00,0,0
mall,06,0,0,00,0,0
mall,07,0,0,00,0,0
7/3-----
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
7/4-----
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
7/5-----
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
8/1-----
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
8/2-----
zsw1,11,0,0,11,0,1 r1<=c71,72 r2<=c81,82
zsw1,11,0,0,11,0,1 r1<=c73,74 r2<=c83,84
zsw1,11,0,0,11,0,1 r1<=c75,76 r2<=c85,86
zsw1,11,0,0,11,0,1 r1<=c77,78 r2<=c87,88
8/3-----

```

10

20

30

40

```

noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
8/4-----
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
noop,00,0,0,00,0,0
8/5-----

```

10

【 0 1 2 2 】

テーブル 1 5 のプログラムは、初期値を含む各プロセッサ素子の二つの g レジスタ、および二つの入力左レジスタをロードすることによりスタートする。次のサブステップは、四つのクロス乗積の乗算をスタートし、A 値をアレーの周囲での時計方向のシフトをスタートする。次の命令は、累算 C クロス乗積に加算するために、乗算 - 累算命令をスタートする。サブステップ 1 / 4 においては、A の新しい数値をレジスタ・ファイルから読み出す。サブステップ 2 / 3 においては、各プロセッサ素子の C 内の四つの素子、すなわち、第一プロセッサ素子の c 1 1、c 1 2、c 2 1 および c 2 2、第二のプロセッサ素子の c 1 3、c 1 4、c 2 3、c 2 4 等の計算を終了するために、最後の乗算 - 累算がスタートする。パイプラインの待ち時間のために、これらの結果は、サブステップ 3 / 3 まで、レジスタ・ファイルに書き戻されない。一方、アレーは、サブステップ 2 / 4 において、C の次の組の数値の計算をスタートする。最後の乗算はサブステップ 7 / 2 でスタートし、パイプラインの待ち時間経過後、サブステップ 8 / 2 において、最終的な結果がレジスタ・ファイルに書き込まれる。それ故、 8×8 複素数マトリックス - マトリックス乗算は、アレー 2 3 0 上で終了するまで、4 0 サブステップ以下の時間しか掛からない。

20

【 0 1 2 3 】

複素数行列に（例えば、 7×7 のような）奇数の大きさを乗算するために、何時でも次の偶数の大きさに行列をゼロで充填することができ、その後で、 8×8 乗算のために上記手順を行うことができる。しかし、そうすると、不必要な余分な乗算を行わなければならないために、効率が低下する。当業者であれば、別の方法として、奇数の大きさの行列を処理するために、適当な命令を、テーブル 1 4 の行列に追加することができることをすぐに理解することができるだろう。

30

【 0 1 2 4 】

各レジスタ・ファイルにもっと多くの列を記憶することによって、同じ大きさのアレー上で、もっと大きなアレーの乗算を行うことができる。例えば、第一のプロセッサ素子に第一の四つの列を記憶し、第二のプロセッサ素子等の上に列 5 - 8 を記憶することによって、図 1 5 の線形アレー 2 3 0 上で、 16×16 の複素数マトリックス - マトリックス乗算を行うことができる。アレーのレジスタ・ファイルに入りきらない大きさの、行列の場合には、そのような行列を入れることができる大きさのブロックに分解して、周知のブロック行列乗算方法を使用することができる。この場合には、ホスト・プロセッサ、または第三のレジスタ・ファイル・ポートを使用する専用ロジックを、ブロックの緊密に接続しているアップローディングおよびダウンローディングと協力させなければならない。

40

【 0 1 2 5 】

< 共分散および相互相関 >

この節においては、共分散および相互相関を同時に計算するための、図 1 6 の線形アレー 2 4 0 の使用方法を説明する。式 (2 3) および (2 4) は、共分散および相互相関を計算するためには、フォームの項、 $x \times^H$ および $x y_d$ を計算しなければならないことを示す。

50

【 0 1 2 6 】

上記のマトリックス・マトリックス乗算と比較すると、共分散の計算はもっと簡単である。二つの $N \times N$ 行列を乗算する場合には、 N^3 の乗算を行わなければならない。共分散だけの計算なら、 N^2 の乗算を行いさえすればよい。下記の例の場合には、入力ベクトル x （例えば、アンテナのアレーからのデータ）、および期待値 y_d は、図 2 3 に示すように、頂部からアレー 2 4 0 内に入り、一番左の四つの各プロセッサ素子、および 5 番目のプロセッサ素子用の g_1 レジスタ用の、図 7 の g_1 、 h_2 、 $i_{lc0}(1)$ および $i_{ls0}(1)$ レジスタにロードされる。次のサブステップにおいては、第一の四つの各プロセッサ素子は、前のステップにおいて、それ自身をすでに入力している二つの数値の四つのクロス乗積を計算する。例えば、左側の第一のプロセッサ素子は、四つの項、すなわち、 $x_1 x_1^*$ 、 $x_1 x_2^*$ 、 $x_2 x_1^*$ および $x_2 x_2^*$ を計算する。同時に、 $i_{lc0}(1)$ および $i_{ls0}(1)$ レジスタ内の数値が右に送られる。次のサブステップにおいては、第一の四つの各プロセッサ素子は、その左側にあった数値と g_1 、および h_2 内に保持している数値との四つのクロス乗積を計算する。右側のプロセッサ素子は、二つの積、 $x_7 y_d^*$ および $x_8 y_d^*$ を計算する。図 2 4 は、第三のサブステップの時計方向の相互接続上のデータである。各乗算によるパイプライン遅延の終わりのところで、完了した項を、レジスタ・ファイルに書き込むことができる。別の方法としては、時間平均を更新するために、レジスタ・ファイルに記憶した前の数値により、完了した項を最初に加重し、平均することができる。その後で、図に示す例に対する共分散および相互相関を数ステップで完了することができる。当業者であれば、共分散および相互相関を計算するために、他の方法でアレーを構成し、プログラムすることができることを、理解することができるだろう。

10

20

【 0 1 2 7 】

< 平方根正規化プロセス >

図 2 5、図 2 6 および図 2 7 を参照しながら、図 1 0 のところですでに説明した平方根正規化プロセスについて、さらに詳細に説明する。本発明のこの機能は、ある関数に対するアーギュメントの範囲縮小、および必要な機能を達成するための移行の結果の変換を助けるデジタル・ハードウェアを提供する。説明の都合上、上記関数は下記式で表わされるものと仮定する。

【 数 1 3 】

$$y(x) = \frac{1}{\sqrt{x}} \quad (26)$$

30

【 0 1 2 8 】

図 2 5 は、この逆平方根機能のグラフである。このグラフから、 x の数値が小さい場合には、逆平方根機能が非常に急勾配になることが分かる。このグラフの陰をつけた部分は、 $0.5 < y(x) < 1$ および $1 < x < 4$ の範囲に対応する。陰をつけた部分においては、関数の勾配は緩やかで、テーブル内の数値間に補間するというような周知の技術を使用して、もっと容易に達成することができる。

40

【 0 1 2 9 】

図 2 5 の陰をつけた部分に対応する、縮小した範囲内の数値を生成するための正規化プロセスは、識別を使用することができる。

【 数 1 4 】

$$\frac{1}{\sqrt{2^{2n} x}} = \frac{1}{2^n \sqrt{x}} \quad (27)$$

50

n が整数である場合で、シフトが、ビット $2n$ の偶数に制限されている場合には、「偶数」正規化を行うことができ、その場合には、二つの最上位のデータ・ビットは、ロジック 1 を含む。下記のテーブル 16 に多数の例を示す。

【表 16】

正規化前のアーギュメント x	正規化された x	$2n$
$.11011_b = .84375$	$11.011_b = 3.375$	-2
$101.1_b = 5.5$	$01.011_b = 1.375$	2
$.0001101_b = .1015625$	$01.101_b = 1.625$	-4
$.000010111_b = .044921875$	$10.111_b = 2.875$	-6

表16- x の正規化の例

【0130】

テーブル 16 の最初の二つの列の「=」の左側の数値は、固定小数点 2 進表示であり、「=」の右側の数値は十進法表示である。

【0131】

元のアーギュメントが、 $0.04 - 6$ の範囲内の合ったことに留意されたい。正規化された x の範囲は、 $1.0 \leq x < 4$ である。正規化された x の 2 進小数点の位置は、任意の点である。重要なことは、最小の x に対する最大の x の比率であり、正規化後は 4 に等しい。しかし、 $1 - 4$ の範囲は x を選択するのに適した領域である。何故なら、この領域においては、関数の勾配が急でないからである。そのため、補間または他の周知の技術により、高い精度を達成することができる。

【0132】

正規化した x が決定されると、整級数展開、テーブル駆動補間法、およびニュートン・ラプソン回帰のような、当業者にとっては周知の技術を使用して、正規化した数値 x の逆平方根の計算を進めることができる。

【0133】

図 26 は、上記の「偶数」正規化プロセスの可能なハードウェアによる実行である。正規化を行う前のアーギュメント x の隣接するビットの各ペアは、図に示すように、1 である場合には、他方または両方は、ロジック 1 の数値を持つことを示すように、一連の OR ゲート 325 内の、対応する二つの入力 OR ゲートに入力することができる。図 26 の例の場合には、W ビットは、2 進小数点の左側のすべてのビットの数を示し、この例の場合には偶数で 12 である。F ビットは、 x の小数部分のビットの全部の数を示すが、この例の場合には 8 である。一連の OR ゲート 325 は、 x のビットの隣接するペアの方を向いている、10 の OR ゲートを含む。

【0134】

一連の OR ゲート 325 の出力は、現在のハードウェア正規化装置の周知のタイプの優先順位エンコーダ 327 の入力になる。エンコーダ 327 は、アーギュメントの最上位ビットの場所に近い、ロジック 1 の出力と一緒に、特定の OR ゲートに対応する $2n$ の数値を出力する。エンコーダ 327 の出力のところの数値は、正規化された x を形成するため

に、アーギュメントを $2n$ だけシフトするたる形シフタ 330 を制御する。

【0135】

より詳細に説明すると、優先順位エンコーダ 327 は、左から右の方を向いている、第一のロジック 1 入力の位置に対応する一つの数を出力する。この例の場合には、最初の 1 は左から数えて第二の OR ゲートからのものである。OR ゲートからの入力の次に示す 0 - 18 の数字は、優先順位エンコーダ 327 が出力する $2n$ の数値である。それ故、この例の場合、 $2n = 2$ が出力である。すでに説明したように、数値 $2n$ は一番左の位置、または一番左の位置の次の位置に、何時でもロジック 1 を持つ正規化した仮数を形成するために、 x をシフトするたる形シフタ 330 を制御するために使用される。

【0136】

図 26 の正規化した仮数のビット部分は、「オフセット」と呼ばれるが、これについては、図 10 のところですでに説明した。これらのビットは、例えば、読出し専用メモリ (ROM)、または他のタイプのメモリに記憶しているテーブルのような、参照用テーブルから、関数の近似値を発見するための、アドレスとして使用することができる。この例の場合には、オフセットは、32 語を含むテーブルを示す五つのビットを持つ。しかし、0

$x < 1$ に対応する、これら語の最も下の部分は、決して参照されることはないので、参照用テーブルは 24 語を含んでいればそれで十分である。図 26 の場合も、オフセットの右側のいくつかのビットには「 dx 」がつけられている。これらビットは、 x がオフセットの数値より大きい量を示す。線形補間アルゴリズムを使用する場合には、参照用テーブルは、 y (オフセット) の数値と、オフセットのところの y (正規化した x) の勾配の両方を含む。正規化した x のところの y (正規化した x) の数値を発見するために、 dx の数値にはテーブルから発見した勾配が掛けられ、オフセットのところの数値に加算される。

【0137】

正規化した x の逆平方根を計算した後で、結果を、ビットの数の半分だけ、正規化シフトの方向とは反対方向にシフトすることによって、元のアーギュメントの必要な逆平方根を入手することができる。すなわち、正規化の際に、右側へ $2n = 6$ ビットだけシフトさせた場合には、非正規化により、結果は定数 + ($n = 3$) ビットだけ、左側にシフトされる。それ故、上記識別を行うハードウェアを構成することによって、アーギュメントの範囲を容易に狭くすることができ、また結果を容易に調整することができる。

【0138】

再び図 26 の例について説明するが、 x の 2 進小数点は、左から数えて W ビットであることに留意されたい。参照用テーブルの数値は、テーブル 16 に示す左から数えて 2 ビット目の位置にある 2 進小数点に基づいている。それ故、非正規化を行うためには、たる形シフタ 330 による n ビットの可変シフトに加えて、(W ビット - 2) / 2 に等しいシフトを何時でも行わなければならない。それ故、上記の y (正規化した x) の数値は、逆の方向に ($n - 1 - (W$ ビット / 2)) ビット分だけシフトさせ、その結果、必要な $y(x)$ とした、たる形シフタにより非正規化することができる。

【0139】

図 27 は、ビットの全数が奇数である場合の、正規化プロセスにおける違いを示す。この例の場合には、 W ビットの数 11 である。全数の数を偶数にするために、余分なゼロが x の前に追加される。この例の場合には、一組の OR ゲート 325' は、図 26 の一組の OR ゲート 325 に対応するが、第一の OR ゲートは除去されていて、前に追加したビットの右のビットは、優先順位エンコーダ 327' に直接入力される。

【0140】

逆平方根の計算に基づいて、上記正規化技術を説明してきたが、この技術は、平方根の計算にも適用することができる。この技術は、簡単な方法で、立法根等のような他の分数べきにも適用を広げることができる。例えば、立法根の場合には、3 ビットの倍数分等だけシフトするように正規化装置を構成することができる。


【0141】

上記の本発明の実施形態は例示としてのものに過ぎない。他の実施形態は、プロセッサ素子およびその線形アレーに対して他の構成を使用することができ、上記以外の計算も行うことができる。当業者であれば、添付の特許請求の範囲に含まれる、上記および多数の他の実施形態を容易に思いつづることができるだろう。


【図 1】

1	→	2	→	3	→	4	→	5	→	6
aaaay		aaaay		aaaay		aaaay		aaaay		aaaay
xxxxx		xxxxx		xxxxx		xxxxx		xxxxx		xxxxx
0xxxx		0xxxx		0xxxx		0xxxx		0xxxx		0xxxx
xxxxx		0xxxx		0xxxx		00xxx		00xxx		00xxx
xxxxx		xxxxx		0xxxx		0xxxx		00xxx		000xx


【図 2】




【図 3】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【図 8】




【図 9】




【図 10】




【図 12】




【図 11】




【図 13】




【図 14】




【図 15】




【図 18】




【図 19】




【図 16】




【図 17】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 2 5】



【図 2 6】



【図 2 7】



フロントページの続き

(72)発明者 アラン ジョエル グリーンバーガー

アメリカ合衆国 1 8 1 0 4 ペンシルヴァニア, サウス ホワイトホール タウンシップ, エヌ
3 3 ストリート 1 1 3 3

Fターム(参考) 5B056 AA05 BB71 CC03