



(12) 发明专利申请

(10) 申请公布号 CN 112614896 A

(43) 申请公布日 2021.04.06

(21) 申请号 202011564030.7

B82Y 30/00 (2011.01)

(22) 申请日 2020.12.25

(71) 申请人 广东省科学院半导体研究所
地址 510651 广东省广州市天河区长兴路
363号

(72) 发明人 庞超 龚政 胡诗彝 郭婵
潘章旭 刘久澄 龚岩芬 王建太
邹胜晗 陈志涛

(74) 专利代理机构 北京超凡宏宇专利代理事务
所(特殊普通合伙) 11463
代理人 刘曾


(51) Int. Cl.
H01L 29/786 (2006.01)
H01L 29/24 (2006.01)
H01L 21/34 (2006.01)

权利要求书1页 说明书7页 附图1页

(54) 发明名称
一种薄膜晶体管及其制备方法

(57) 摘要

本发明的实施例提供了一种薄膜晶体管及其制备方法,涉及半导体技术领域,薄膜晶体管包括衬底、栅极、栅绝缘层、有源层、源极和漏极,本发明提供的薄膜晶体管,通过采用具有p型半导体特性的多元硫化物二维纳米片薄膜制备有源层,而二维纳米片是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料,其层间时较弱的范德华作用力,不用考虑晶格匹配的限制,故本发明减缓了生长材料间的晶格失配现象,提升了晶体质量。同时,本申请中采用具有p型半导体特性的多元硫化物,其无需再进行掺杂,工艺流程简单,不需要进行材料掺杂工艺,成本低廉,并且保留了材料自身固有性质,有助于提升器件性能。



1. 一种薄膜晶体管,其特征在于,包括:
衬底;
位于所述衬底上的栅极;
位于所述衬底上,并覆盖在所述栅极上的栅绝缘层;
位于所述栅绝缘层上的有源层;
以及,与所述有源层连接的源极和漏极;
其中,所述有源层采用具有p型半导体特性的多元硫化物二维纳米片薄膜制成。
2. 根据权利要求1所述的薄膜晶体管,其特征在于,所述有源层为含铜的多元硫化物二维纳米片薄膜。
3. 根据权利要求2所述的薄膜晶体管,其特征在于,所述有源层采用 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 中至少一种材料。
4. 根据权利要求1-3任一项所述的薄膜晶体管,其特征在于,所述有源层的厚度为5-200nm。
5. 根据权利要求1所述的薄膜晶体管,其特征在于,所述源极和所述漏极分别与所述有源层的两侧连接,并与所述衬底的上表面、所述栅绝缘层的上表面接触。
6. 一种薄膜晶体管的制备方法,其特征在于,包括以下步骤:
在衬底上制备栅极;
在所述栅极表面制备栅绝缘层;
在所述栅绝缘层上制备有源层;
在所述有源层的表面制备源极和漏极;
其中,所述有源层采用具有p型半导体特性的多元硫化物二维纳米薄膜制成。
7. 根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述栅绝缘层上制备有源层的步骤,包括:
在所述栅绝缘层的上表面沉积p型 $\text{Cu}_2\text{FeSnS}_4$ 二维纳米片薄膜;
进行退火处理。
8. 根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述栅绝缘层上制备有源层的步骤,包括:
在所述栅绝缘层的上表面旋涂p型 $\text{Cu}_2\text{FeSnS}_4$ 纳米片乙醇溶液;
进行退火处理。
9. 根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述栅极表面制备栅绝缘层的步骤,包括:
在所述栅极表面通过阳极氧化或化学气相沉积的方法形成所述栅绝缘层。
10. 根据权利要求6所述的薄膜晶体管的制备方法,其特征在于,在所述有源层的表面制备源极和漏极的步骤,包括:
在所述有源层的上表面通过化学气象沉积或直流溅射的方法形成源极和漏极。

一种薄膜晶体管及其制备方法

技术领域

[0001] 本发明涉及半导体技术领域,具体而言,涉及一种薄膜晶体管及其制备方法。

背景技术

[0002] 具有可控的电子传输性能的单极型(n型或p型)的场效应晶体管是应用电子器件的关键部分。现阶段p型场效应晶体管制备工艺需要经过衬底材料热生长,掺杂等多道复杂工艺,掺杂后的材料的自身固有性质会受到影响,而且需要生长材料之间的晶格匹配度高,否则会出现晶格失配现象,影响晶体质量。

发明内容

[0003] 本发明的目的包括,例如,提供了一种薄膜晶体管及其制备方法,其工艺流程简单,不需要进行材料掺杂工艺,成本低廉,保留了材料自身固有性质,且减缓了生长材料间的晶格失配现象,提升了晶体质量。

[0004] 本发明的实施例可以这样实现:

[0005] 第一方面,本发明提供一种薄膜晶体管,包括:

[0006] 衬底;

[0007] 位于所述衬底上的栅极;

[0008] 位于所述衬底上,并覆盖在所述栅极上的栅绝缘层;

[0009] 位于所述栅绝缘层上的有源层;

[0010] 以及,与所述有源层连接的源极和漏极;

[0011] 其中,所述有源层采用具有p型半导体特性的多元硫化物二维纳米片薄膜制成。

[0012] 在可选的实施方式中,所述有源层为含铜的多元硫化物二维纳米片薄膜。

[0013] 在可选的实施方式中,所述有源层采用 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 中至少一种材料。

[0014] 在可选的实施方式中,所述有源层的厚度为5-200nm。

[0015] 在可选的实施方式中,所述源极和所述漏极分别与所述有源层的两侧连接,并与所述衬底的上表面、所述栅绝缘层的上表面接触。

[0016] 第二方面,本发明提供一种薄膜晶体管的制备方法,包括以下步骤:

[0017] 在衬底上制备栅极;

[0018] 在所述栅极表面制备栅绝缘层;

[0019] 在所述栅绝缘层上制备有源层;

[0020] 在所述有源层的表面制备源极和漏极;

[0021] 其中,所述有源层采用具有p型半导体特性的多元硫化物薄膜制成。

[0022] 在可选的实施方式中,在所述栅绝缘层上制备有源层的步骤,包括:

[0023] 在所述栅绝缘层的上表面沉积p型 $\text{Cu}_2\text{FeSnS}_4$ 二维纳米片薄膜;

[0024] 进行退火处理。

[0025] 在可选的实施方式中,在所述栅绝缘层上制备有源层的步骤,包括:

- [0026] 在所述栅绝缘层的上表面旋涂p型 $\text{Cu}_2\text{FeSnS}_4$ 纳米片乙醇溶液；
- [0027] 进行退火处理。
- [0028] 在可选的实施方式中,在所述栅极表面制备栅绝缘层的步骤,包括:
- [0029] 在所述栅极表面通过阳极氧化或化学气相沉积的方法形成所述栅绝缘层。
- [0030] 在可选的实施方式中,在所述有源层的表面制备源极和漏极的步骤,包括:
- [0031] 在所述有源层的上表面通过化学气象沉积或直流溅射的方法形成源极和漏极。
- [0032] 本发明实施例的有益效果包括,例如:
- [0033] 本发明提供的薄膜晶体管,通过采用具有p型半导体特性的多元硫化物二维纳米片薄膜制备有源层,而二维纳米片是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料,其层间时较弱的范德华作用力,不用考虑晶格匹配的限制,故本发明减缓了生长材料间的晶格失配现象,提升了晶体质量。同时,本申请中采用具有p型半导体特性的多元硫化物,其无需再进行掺杂,工艺流程简单,不需要进行材料掺杂工艺,成本低廉,并且保留了材料自身固有性质,有助于提升器件性能。

附图说明

[0034] 为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。

[0035] 图1为本发明第一实施例提供的薄膜晶体管的结构示意图;

[0036] 图2为本发明第二实施例提供的薄膜晶体管的制备方法的步骤框图。

[0037] 图标:100-薄膜晶体管;110-衬底;130-栅极;150-栅绝缘层;170-有源层;180-源极;190-漏极。

具体实施方式

[0038] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

[0039] 因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0040] 应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。

[0041] 在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。

[0042] 此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。

[0043] 正如背景技术中所公开的,现阶段p型场效应晶体管制备工艺需要经过衬底材料热生长,掺杂等多道复杂工艺,掺杂后的材料的自身固有性质会受到影响,而且需要生长材料之间的晶格匹配度高,否则会出现晶格失配现象,影响晶体质量。

[0044] 二维材料是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料。二维材料具备以下优势:具有原子级的厚度,使其中的电荷载流子浓度和光电性质可以通过局域电场等手段进行有效的调控;带隙分布于0-6eV,可以实现较广范围的电磁光谱响应;层间是较弱的范德华作用力,不用考虑晶格匹配的限制,从而满足不同的需求和器件应用。因此,二维层状化合物在各类光电器件方面的应用受到了研究人员的广泛关注,由于其独特的晶体结构和能带特征,更是有希望成为下一代最有潜力的纳米电子器件或光电器件,例如场效应晶体管(FET),互补金属氧化物半导体(COMS)发明者和光电探测器等。

[0045] 为了解决上述问题,本发明提供了一种基于p型多元硫化物的薄膜晶体管及其制备方法,其利用p型二维硫化物晶体制备场效应晶体管,工艺流程简单,对衬底和材料间晶格匹配要求低,不需要进行材料掺杂等工艺,需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。

[0046] 第一实施例

[0047] 参见图1,本实施例提供了一种薄膜晶体管100,其工艺流程简单,不需要进行材料掺杂工艺,成本低廉,保留了材料自身固有性质,且减缓了生长材料间的晶格失配现象,提升了晶体质量。

[0048] 本实施例提供的薄膜晶体管100,包括衬底110、栅极130、栅绝缘层150、有源层170、源极180和漏极190,其中,栅极130位于衬底110上,栅绝缘层150位于衬底110上并覆盖在栅极130上,有源层170位于栅绝缘层150上,源极180和漏极190与有源层170连接,其中,有源层170采用具有p型半导体特性的多元硫化物二维纳米片薄膜制成。

[0049] 需要说明的是,本实施例中有源层170采用具有p型半导体特性的二维材料制成,二维材料是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料。二维材料具备以下优势:具有原子级的厚度,使其中的电荷载流子浓度和光电性质可以通过局域电场等手段进行有效的调控;带隙分布于0-6eV,可以实现较广范围的电磁光谱响应;层间是较弱的范德华作用力,不用考虑晶格匹配的限制,从而满足不同的需求和器件应用。故本实施例提供的薄膜晶体管100减缓了生长材料间的晶格失配现象,提升了晶体质量。此外,由于材料自身具有p型半导体特性,故无需额外进行掺杂,避免了复杂的掺杂工艺,简化了工艺流程,降低了工艺成本,并且保留了材料自身的固有属性,有助于提升器件性能。

[0050] 在本实施例中,衬底110是玻璃、石英、单晶硅、蓝宝石或塑料中的至少一种,或者其他能够生长III族氮化物的材料,优选地,本实施例中采用玻璃衬底110。衬底110可以采用常规的制备方法沉积形成,具体地,可以采用VPE(Vapour Phase Epitaxy,气相外延)、CVD(Chemical Vapor Deposition,化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition,低压力化学气相沉积)、MOCVD(Metal-organic Chemical Vapor Deposition,

金属有机化合物化学气相沉积)、PECVD(Plasma Enhanced Chemical Vapor Deposition, 等离子体增强化学气相沉积)、PLD(Pulsed Laser Deposition, 脉冲激光沉积)、原子层外延、MBE(Molecular Beam Epitaxy, 分子束外延)、溅射、蒸发等。

[0051] 在本实施例中,栅极130沉积在衬底110的上表面,栅极130采用导电材料,可以是铝、多晶硅、铜、钼、铬或上述材料的合金。本实施例中栅极130的厚度在50-10000nm之间。优选地,栅极130为铝合金薄膜或钼薄膜,且厚度为300nm(铝合金薄膜)或200nm(钼薄膜)。栅极130的沉积方法可以是化学气相沉积、直流溅射、等离子体增强化学气相沉积等。具体地,本实施例中优选采用直流溅射法结合湿法刻蚀在衬底110的上表面形成栅极130。

[0052] 在本实施例中,栅绝缘层150位于衬底110的上表面和栅极130的上表面,其中,栅绝缘层150采用不导电薄膜材料,例如氧化铝、氧化硅、氮化硅、氧化钪、氧化锆或氧化钛中至少一种形成。同时栅绝缘层150可以通过阳极氧化或者化学气象沉积的方法制备形成,其厚度在2-1000nm之间。优选地,本实施例中栅绝缘层150采用氧化铝或者氮化硅,且厚度为200nm。

[0053] 在本实施例中,有源层170位于栅绝缘层150的上表面,并通过在栅绝缘层150的上表面旋涂多元硫化物溶液的方法制成。具体地,有源层170为含铜的多元硫化物二维纳米片薄膜,优选地,有源层170采用 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 中至少一种材料,其中 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 均具有p型半导体特性,使得其在后续工艺中无需再进行掺杂工艺,当然,此处有源层170也可以采用其他具有p型半导体特性的多元硫化物材料,在此不作具体限定。而由于采用了旋涂溶液的方法,能够形成具有p型半导体特性的多元硫化物二维纳米片薄膜,即形成了二维材料,解决了晶格失配的问题,保证了晶体质量。

[0054] 在本实施例中,有源层170局部覆盖栅绝缘层150,具体地,有源层170位于栅绝缘层150的上表面中部,且有源层170的厚度为5-200nm,优选地,有源层170的厚度为25nm,其中有源层170的厚度可以通过控制旋涂的工艺条件实现。在形成有源层170后,需要进行退火处理,从而得到了厚度为25nm的p型 CuSbS_2 薄膜。

[0055] 在本实施例中,源极180和漏极190分别与有源层170的两侧连接,并与衬底110的上表面、栅绝缘层150的上表面接触。具体地,源极180和漏极190同时形成在衬底110、栅绝缘层150、有源层170的上表面。其中,源极180和漏极190均为金属电极,可以采用含铜金属如纯铜或者铜合金制成,其中优选采用纯铜制成,含铜电极具有低的电阻率,能够有效降低阻抗延迟;源极180和漏极190的沟道宽度和长度可根据实际需要设置。使用电阻率较低的铜($1.68 \times 10^{-7} \Omega \cdot \text{m}$)来取代传统的铝($2.7 \times 10^{-7} \Omega \cdot \text{m}$)作为源漏电极材料,所得器件获得了低阻抗延迟的效果。同时,源极180和漏极190可以采用直流溅射法结合金属掩模版图形化后制成,当然,此处源极180和漏极190也可以采用其他方法制成。

[0056] 综上所述,本实施例提供了一种薄膜晶体管100,其底部是衬底110,衬底110上设置有一栅极130,栅极130的表面有栅绝缘层150包覆隔绝,栅绝缘层150之上是有源层170,有源层170两侧是源极180和漏极190,源极180和漏极190分别与有源层170的两侧、栅绝缘层150的两侧以及衬底110的上表面相接触。通过采用具有p型半导体特性的多元硫化物二维纳米片薄膜制备有源层170,而二维纳米片是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料,其层间时较弱的范德华作用力,不用考虑晶格匹配的限制,故本发明减缓了生长材料间的晶格失配现象,提升了晶体质

量。同时,本申请中采用具有p型半导体特性的多元硫化物,其无需再进行掺杂,工艺流程简单,不需要进行材料掺杂工艺,成本低廉,并且保留了材料自身固有性质,有助于提升器件性能。

[0057] 第二实施例

[0058] 参见图2,本实施例提供了一种薄膜晶体管100的制备方法,用于制备如第一实施例提供的薄膜晶体管100,该制备方法包括以下步骤:

[0059] S1:在衬底110上制备栅极130。

[0060] 具体而言,提供一衬底110,在衬底110的上表面使用直流磁控溅射的方法沉积50-10000nm的薄膜,并使其图形化后作为栅极130。其中,衬底110是玻璃、石英、单晶硅、蓝宝石或塑料中的至少一种,或者其他能够生长III族氮化物的材料,优选地,本实施例中采用玻璃衬底110。栅极130沉积在衬底110的上表面,栅极130采用导电材料,可以是铝、多晶硅、铜、钼、铬或上述材料的合金。本实施例中栅极130的厚度在50-10000nm之间。优选地,栅极130为铝合金薄膜或钼薄膜,且厚度为300nm(铝合金薄膜)或200nm(钼薄膜)。栅极130的沉积方法可以是化学气相沉积、直流溅射、等离子体增强化学气相沉积等。具体地,本实施例中优选采用直流溅射法结合湿法刻蚀在衬底110的上表面形成栅极130。

[0061] 衬底110可以采用常规的制备方法沉积形成,具体地,可以采用VPE(Vapour Phase Epitaxy,气相外延)、CVD(Chemical Vapor Deposition,化学气相沉积)、LPCVD(Low Pressure Chemical Vapor Deposition,低压力化学气相沉积)、MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉积)、PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相沉积)、PLD(Pulsed Laser Deposition,脉冲激光沉积)、原子层外延、MBE(Molecular Beam Epitaxy,分子束外延)、溅射、蒸发等。

[0062] S2:在栅极130表面制备栅绝缘层150。

[0063] 具体而言,在栅极130的上表面和衬底110的上表面通过阳极氧化或者化学气相沉积的方法制备2-1000nm的不导电薄膜作为栅绝缘层150。其中,栅绝缘层150覆盖在栅极130上,栅绝缘层150采用氧化铝、氧化硅、氮化硅、氧化钪、氧化锆或氧化钛中至少一种材料。

[0064] S3:在栅绝缘层150上制备有源层170。

[0065] 具体而言,在栅绝缘层150的上表面旋涂5-200nm的p型多元硫化物半导体薄膜作为有源层170,并进行退火处理。有源层170通过在栅绝缘层150的上表面旋涂多元硫化物溶液的方法制成。有源层170为含铜的多元硫化物二维纳米片薄膜,优选地,有源层170采用 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 中至少一种材料,其中 $\text{Cu}_2\text{FeSnS}_4$ 和 CuSbS_2 均具有p型半导体特性,使得其在后续工艺中无需再进行掺杂工艺,当然,此处有源层170也可以采用其他具有p型半导体特性的多元硫化物材料,在此不作具体限定。而由于采用了旋涂溶液的方法,能够形成具有p型半导体特性的多元硫化物二维纳米片薄膜,即形成了二维材料,解决了晶格失配的问题,保证了晶体质量。

[0066] 在本实施例中,在完成栅绝缘层150的制备后,将器件转移至氮气手套箱,旋涂p型 CuSbS_2 纳米片乙醇溶液,旋涂完成后,再进行退火处理,得到厚度在5-200nm之间的p型 CuSbS_2 薄膜。

[0067] 需要说明的是,在其他较佳的实施例中,此处栅绝缘层150上也可以通过化学气

象沉积或者物理气象沉积的方法形成有源层170,具体地,在栅绝缘层150的上表面沉积p型 $\text{Cu}_2\text{FeSnS}_4$ 二维纳米片薄膜,进行退火处理后形成有源层170。

[0068] S4:在有源层170的表面制备源极180和漏极190。

[0069] 具体而言,使用直流溅射法或化学气象沉积法在有源层170上沉积含铜金属薄膜,使之图形化后形成具有一定沟道宽度和长度的源极180和漏极190。其中源极180和漏极190分别与有源层170的两侧连接,并与衬底110的上表面、栅绝缘层150的上表面接触,源极180和漏极190均为金属电极,可以采用含铜金属如纯铜或者铜合金制成,其中优选采用纯铜制成,含铜电极具有低的电阻率,能够有效降低阻抗延迟;源极180和漏极190的沟道宽度和长度可根据实际需要设置。使用电阻率较低的铜($1.68 \times 10^{-7} \Omega \cdot \text{m}$)来取代传统的铝($2.7 \times 10^{-7} \Omega \cdot \text{m}$)作为源漏电极材料,所得器件获得了低阻抗延迟的效果。

[0070] 下面对薄膜晶体管100的实际制备过程进行举例说明,薄膜晶体管100通过如下步骤制备(其中数值仅仅是举例说明):

[0071] 方法1:

[0072] (1)在玻璃基底上直流溅射并湿法刻蚀沉积300nm的铝合金薄膜做为底栅极130,并湿法刻蚀使之图形化。

[0073] (2)使用化学阳极氧化的方法在栅极130表面形成一层200nm的氧化铝薄膜,从而形成栅绝缘层150。

[0074] (3)将在步骤(2)中完成栅绝缘层150制备的器件转移至氮气手套箱,以3000转/分钟的转速,旋涂浓度为20mg/mL的p型 $\text{Cu}_2\text{FeSnS}_4$ 纳米片乙醇溶液,旋涂时间40s,旋涂完成后,在400°C下进行退火处理10min,得到厚度为25nm的p型 $\text{Cu}_2\text{FeSnS}_4$ 薄膜,以形成有源层170。

[0075] (4)使用直流溅射制备纯铜的源极180和漏极190,通过金属掩模版使之图形化,沟道宽度为625 μm ,长度为495 μm ,制得薄膜晶体管100。

[0076] 方法2:

[0077] (1)在玻璃基底上直流溅射并湿法刻蚀沉积200nm的钼薄膜做为底栅极130,并湿法刻蚀使之图形化。

[0078] (2)使用等离子增强化学气相沉积的方法在栅极130表面形成一层200nm的氮化硅薄膜,形成栅绝缘层150。

[0079] (3)将在步骤(2)中完成栅绝缘层150制备的器件转移至氮气手套箱,以3000转/分钟的转速,旋涂浓度为20mg/mL的p型 CuSbS_2 纳米片乙醇溶液,旋涂时间40s,旋涂完成后,在300°C下进行退火处理10min,得到厚度为25nm的p型 CuSbS_2 薄膜,以形成有源层170。

[0080] (4)使用直流溅射制备铜铬锆合金的源极180和漏极190,通过金属掩模版使之图形化,沟道宽度为625 μm ,长度为495 μm ,制得薄膜晶体管100。

[0081] 本实施例提供的一种薄膜晶体管100的制备方法,通过采用具有p型半导体特性的多元硫化物二维纳米片薄膜制备有源层170,并且通过旋涂方法形成二维材料,而二维纳米片是一种在厚度方向上仅仅具有单个或者多个原子层,并且依靠层间的范德瓦尔斯力堆积而成的层状材料,其层间时较弱的范德华作用力,不用考虑晶格匹配的限制,故本发明减缓了生长材料间的晶格失配现象,提升了晶体质量。同时,本申请中采用具有p型半导体特性的多元硫化物,其无需再进行掺杂,工艺流程简单,不需要进行材料掺杂工艺,成本低廉,并且保留了材料自身固有性质,有助于提升器件性能。

[0082] 以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。




图1




图2