

A1

**DEMANDE
DE BREVET D'INVENTION**

②①

N° 79 28692

⑤④ Dispositif de mise en parallèle de transistors bipolaires de puissance en très haute fréquence et amplification utilisant ce dispositif.

⑤① Classification internationale (Int. Cl. ³). H 01 L 27/08; H 03 F 3/20.

②② Date de dépôt..... 21 novembre 1979.

③③ ③② ③① Priorité revendiquée :

④① Date de la mise à la disposition du
public de la demande..... B.O.P.I. — « Listes » n° 22 du 29-5-1981.

⑦① Déposant : Société dite : THOMSON-CSF, SA, résidant en France.

⑦② Invention de : Jean-Claude Resneau, Marius Cirio et Jean Doyen.

⑦③ Titulaire :

⑦④ Mandataire : Thomson-CSF, SCPI,
173, bd Haussmann, 75360 Paris Cedex 08.

L'invention concerne un dispositif de mise en parallèle de transistors bipolaires , en très haute fréquence, notamment ceux destinés à être placés entre une ligne d'entrée et une ligne de sortie à deux plans conducteurs parallèles. L'invention concerne également un amplificateur à très haute
5 fréquence et à grande puissance, par exemple de 500 watts, utilisant un tel dispositif.

En très haute fréquence, notamment à partir du gigahertz, les transistors bipolaires sont fréquemment montés dans les circuits d'utilisation en isolant le collecteur de la masse. Il en résulte, en pratique, la nécessité
10 d'isoler de la masse, la face postérieure du substrat du transistor, (celle qui est opposée à la face comportant les électrodes de base et d'émetteur).

Dans le cas d'un transistor de forte puissance, notamment à partir de quelques dizaines de watts, il devient impératif de dissiper les calories dégagées lors du fonctionnement du transistor. On interpose alors entre la
15 masse et la face postérieure du substrat du transistor une plaque en oxyde de béryllium, matériau qui présente simultanément un bon pouvoir isolant, une bonne conductivité thermique et un coefficient de dilatation assez proche de celui du silicium. On est cependant limité dans cette voie par la dimension des plaques d'oxyde de béryllium utilisables, pour les transistors de très forte
20 puissance, réalisés en pratique par une multiplicité de transistors monolithiques ("puces") mis en parallèles. En effet, on doit redouter , lors de la soudure de la puce sur son support, des fêlures provenant de la très grande différence de coefficient de dilatation entre l'oxyde de béryllium et le cuivre du support. En outre, dans le cas où l'on utilise plusieurs "puces" de
25 transistors, soit autant de substrats différents placés sur une même plaque d'oxyde de béryllium, on rencontre des difficultés pour les souder collectivement et pour effectuer les connexions de mise en parallèle de façon claire, sans risquer des mélanges indésirables.

L'invention permet de résoudre une grande part de ces difficultés.

30 Le dispositif selon l'invention est du type comportant une première

plaque servant de plan de masse électrique et thermique, qui est par exemple constitué par le fond métallique d'un boîtier, et une deuxième plaque électriquement isolante et thermiquement conductrice, supportant deux plages métallisées destinées à être raccordées respectivement à un ensemble de premières électrodes mises en parallèle appartenant aux
5 différents transistors et à un ensemble de deuxièmes électrodes mises en parallèle appartenant aux mêmes transistors, la troisième électrode de chacun de ces transistors étant mise à la masse.

Il est principalement caractérisé en ce que :

10 1. Les transistors étant réalisés sous forme de $2n$ (n étant un nombre entier égal ou supérieur à 1) ensembles monolithiques, ces ensembles sont respectivement placés sur $2n$ plaquettes électriquement isolantes et thermiquement conductrices soudées à la première plaque, en raccordant les premières électrodes à une première série de bornes (occupant par exemple
15 une position centrale) et en raccordant les deuxièmes électrodes à une deuxième série de bornes (occupant par exemple des positions latérales).

2. Les plages métallisées sont raccordées respectivement aux bornes de chaque série par des conducteurs traversant la deuxième plaque, les transistors étant insérés entre la première et la deuxième plaque.

20 L'invention sera mieux comprise, et d'autres caractéristiques apparaîtront au moyen de la description qui suit, et des dessins qui l'accompagnent, parmi lesquels :

- la figure 1 est une vue en plan représentant schématiquement l'organisation de transistors de puissance ainsi que leur moyens de raccor-
25 dement et leur disposition dans un fond de boîtier suivant un exemple de réalisation de l'invention ;

la figure 2 est une vue en perspective d'un des transistors dans l'exemple précité ;

- la figure 3 est une vue en plan de la deuxième plaque portant des
30 plages métallisées d'une configuration particulière à l'exemple de réalisation précité.

Dans la réalisation décrite ci-après, et illustrée par les figures 1 à 3, quatre transistors de puissance (de l'ordre de 100 watts chacun) sont placés comme l'indique la figure 1 dans le fond d'un boîtier rectangulaire 10 en
35 cuivre doré.

Ces transistors, par exemple au silicium, sont monolithiques et représentés figure 1 de façon symbolique tandis qu'au contraire, à la figure 2, on a représenté deux peignes de connexions raccordées à des bornes 11 (de base) et 12 (d'émetteur). Il s'agit en fait d'une représentation encore très simplifiée. Sur chaque puce de silicium on trouve en effet :

a) une ou plusieurs rangées de transistors élémentaires comportant chacun une base et un émetteur en forme de peignes interdigités (non représentés), dont les connexions sont réalisées sous forme de métallisations déposées sur la silice recouvrant le silicium et convergent vers un certain nombre de points communs destinés au raccordement par fils aériens ;

b) des départs de connexions aériennes tels que le fil 101 (de base) et 102 (d'émetteur) vers les bornes 11 et 12 (figure 2) et, bien que non représentés figure 1, vers les bornes analogues 21 et 22 pour le transistor 2, 31 et 32 pour le transistor 3, etc ...

Ces bornes, comme les puces de silicium elles-mêmes, sont soudées sur des plaquettes d'oxyde de béryllium 5 à 8, elles-mêmes soudées au fond du boîtier 10.

En outre, le collecteur du transistor est réalisé dans une région du substrat qui affleure à la face postérieure de celui-ci. Le substrat est lui-même soudé par cette face à une plage métallisée 51 de la plaquette 5. Cette plage a une surface qui débordé la puce et se prolonge sous les bornes 13 et 14, dont l'une ou l'autre peut servir de borne de collecteur. La plage métallisée 51 est visible figure 2 entre la puce 1 et les bornes 13 et 14. La borne utilisée pour le raccordement électrique avec le circuit extérieur au transistor est par exemple la borne 14 occupant, comme on le voit figure 1, une position plus centrale dans le boîtier que la borne 13.

Enfin la borne 12 est raccordée au fond du boîtier par l'intermédiaire d'une plage métallisée 52 déposée sur la tranche de la plaquette et débordant sur les deux grandes faces de celle-ci

Les quatre bornes 11 à 14 d'un même transistor sont par exemple constituées à l'aide de bandes de cuivre doré repliées en forme d'U et soudées sur la plaquette 5. Les bornes 11 et 14 supportent des picots cylindriques (tels que 111 pour la borne 11) d'axes perpendiculaires au fond du boîtier. Les bornes 12 et 13 ne comportent pas de tels picots.

Les picots des bornes 14, 24, 34 et 44 occupent une position plus centrale que les picots des bornes 11, 21, 31 et 41.

Figure 3 on a représenté une plaque 15 en céramique servant de couvercle au boîtier 10 en même temps que de surface de raccordement électrique des circuits d'entrée et de sortie d'un amplificateur dont le composant actif est constitué par l'ensemble des quatre transistors. Les plages de départ et/ou d'arrivée de ces circuits sont matérialisées sur la face supérieure du couvercle du boîtier par exemple par des conducteurs métalliques 6 et 7 qui sont par exemple des bandes en cuivre ou en nickel doré soudées sur la plaque 15.

Cette plaque 15 comporte elle-même huit perforations traversant de part en part la céramique et la plage métallique correspondante. On a attribué à ces perforations des repères 110, 210, 310 et 410 pour rappeler ceux des bornes des picots de base destinés à les traverser, et des repères 140, 240, 340 et 440 pour rappeler ceux des bornes des picots de collecteur destinés à les traverser, lorsqu'on referme le boîtier en utilisant à cet effet la plaque 15. Celle-ci comporte en outre, sur le pourtour de sa face opposée aux conducteurs 6 et 7, une métallisation destinée à permettre la soudure avec le rebord du boîtier 10 de façon à réaliser l'étanchéité du boîtier.

On notera que les conducteurs 6 et 7 ont des formes complémentaires, étudiées de façon à grouper les picots en deux ensembles de quatre : les perforations 110 à 410 sont groupées deux par deux sur deux plages métalliques 61 et 62 symétriques par rapport au centre de la plaque 15 et encadrent le conducteur 7 où deux plages 71 et 72 regroupent deux par deux les perforations 140 à 440. On assure ainsi la meilleure réduction possible des inductances parasites dans le cas d'un groupe de quatre transistors.

L'invention est applicable à des amplificateurs de puissance, en très haute fréquence, mettant en oeuvre 2 n transistors. Il suffit de ranger les transistors en n colonnes disposées sur la première plaque sur des plaquettes individuelles munies de bornes et de picots analogues à ceux du dispositif à 4 transistors. Les plages métalliques sont disposées de façon analogue à celle de la figure 3.

REVENDICATIONS

1. Dispositif de mise en parallèle de transistors bipolaires destinés à fonctionner à grande puissance, en très haute fréquence du type comportant une première plaque servant de plan de masse électrique et thermique et une deuxième plaque électriquement isolante, supportant deux plages métallisées
5 destinées à être raccordées respectivement à l'ensemble des premières électrodes mises en parallèle des transistors et à l'ensemble des deuxièmes électrodes mises en parallèle des mêmes transistors, les troisièmes électrodes étant à la masse, le dispositif étant caractérisé en ce que :

a) Les transistors étant réalisés sous forme de $2n$ (n étant un nombre
10 entier égal ou supérieur à un) ensembles monolithiques, ces ensembles sont respectivement placés sur $2n$ plaquettes électriquement isolantes et thermiquement conductrices soudées à la première plage, en raccordant les premières électrodes à une première série de bornes et en raccordant les deuxièmes électrodes à une deuxième série de bornes ;

15 b) Les plages métallisées sont raccordées respectivement aux bornes de chaque série par des conducteurs traversant la deuxième plaque électriquement isolante, les transistors étant insérés entre la première et la deuxième plaque.

2. Dispositif selon la revendication 1, caractérisé en ce que les
20 transistors sont contenus dans un boîtier dont le fond est constitué par la première plaque et le couvercle par la deuxième plaque.

3. Dispositif selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les premières et deuxièmes électrodes sont les bases et les collecteurs des transistors, et les troisièmes électrodes sont les émetteurs
25 des transistors.

4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les transistors sont au nombre de quatre, rangés deux à deux en deux colonnes, les plaquettes isolantes supportant les différents transistors étant munies de trois bornes au moins dont l'une est à la masse et
30 les deux autres supportent des picots constituant les conducteurs traversant la deuxième plaque.

5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les ensembles monolithiques sont en silicium, les plaquettes en

oxyde de béryllium et la deuxième plaque est en céramique recouverte de plages métalliques.

6. Dispositif selon la revendication 2, caractérisé en ce que la deuxième plaque, électriquement isolante, est munie d'une métallisation sur ses
5 bords de façon à ce qu'elle puisse être soudée au rebord du boîtier en assurant ainsi l'étanchéité de celui-ci.

FIG. 3

