

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7654342号
(P7654342)

(45)発行日 令和7年4月1日(2025.4.1)

(24)登録日 令和7年3月24日(2025.3.24)

(51)国際特許分類	F I			
H 1 0 F 39/12 (2025.01)	H 1 0 F 39/12	D		
G 0 1 S 7/481(2006.01)	G 0 1 S 7/481	A		
G 0 1 S 7/4863(2020.01)	G 0 1 S 7/4863			
G 0 1 S 17/894(2020.01)	G 0 1 S 17/894			
H 1 0 F 39/18 (2025.01)	H 1 0 F 39/18	A		
請求項の数 8 (全40頁) 最終頁に続く				

(21)出願番号	特願2023-147620(P2023-147620)	(73)特許権者	316005926
(22)出願日	令和5年9月12日(2023.9.12)		ソニーセミコンダクタソリューションズ株式会社
(62)分割の表示	特願2018-135395(P2018-135395)の分割		神奈川県厚木市旭町四丁目1 4 番1 号
原出願日	平成30年7月18日(2018.7.18)	(74)代理人	100121131
(65)公開番号	特開2023-179474(P2023-179474 A)		弁理士 西川 孝
(43)公開日	令和5年12月19日(2023.12.19)	(74)代理人	100168686
審査請求日	令和5年9月19日(2023.9.19)		弁理士 三浦 勇介
前置審査		(72)発明者	蛸子 芳樹
			神奈川県厚木市旭町四丁目1 4 番1 号
			ソニーセミコンダクタソリューションズ株式会社内
		(72)発明者	関 宏司
			神奈川県厚木市旭町四丁目1 4 番1 号
			ソニーセミコンダクタソリューションズ
			最終頁に続く

(54)【発明の名称】 受光素子、測距モジュール、および、電子機器

(57)【特許請求の範囲】

【請求項1】

オンチップレンズと、

第1配線層と、

前記オンチップレンズと前記第1配線層との間に配される第1半導体層とを備え、

前記第1半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、

前記第1半導体層の深さ方向の少なくとも一部について、隣接する画素どうしの前記第1半導体層を分離する画素間分離部と

を備え、

前記第1半導体層は、別の半導体層である第2半導体層と前記第1配線層を介して貼り合わされて構成され、

前記第2半導体層は、

第1の付加容量を前記第1の電荷蓄積部に接続する第1の切替トランジスタと、

第2の付加容量を前記第2の電荷蓄積部に接続する第2の切替トランジスタと

を備え、

前記第1配線層は、遮光部材を備える1層を少なくとも有し、

前記第1半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられ、
前記第1の付加容量および前記第2の付加容量は、前記第2半導体層の前記第1半導体層側と反対側に形成された第2配線層に形成されている

受光素子。

【請求項2】

前記画素間分離部は、深さ方向に前記第1半導体層を貫通して構成される

請求項1に記載の受光素子。

10

【請求項3】

前記第1の付加容量および前記第2の付加容量は、前記第2配線層の配線容量で構成される

請求項1に記載の受光素子。

【請求項4】

前記遮光部材は、2層で構成される

請求項1に記載の受光素子。

【請求項5】

前記第1半導体層の画素境界部に、画素間遮光膜をさらに備える

請求項1に記載の受光素子。

20

【請求項6】

前記第2半導体層は、増幅トランジスタ、選択トランジスタをさらに備える

請求項1に記載の受光素子。

【請求項7】

オンチップレンズと、

第1配線層と、

前記オンチップレンズと前記第1配線層との間に配される第1半導体層とを備え、

前記第1半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、

前記第1半導体層の少なくとも一部の深さで、隣接する画素どうしの前記第1半導体層を分離する画素間分離部と

を備え、

前記第1半導体層は、別の半導体層である第2半導体層と前記第1配線層を介して貼り合わされて構成され、

前記第2半導体層は、

第1の付加容量を前記第1の電荷蓄積部に接続する第1の切替トランジスタと、

第2の付加容量を前記第2の電荷蓄積部に接続する第2の切替トランジスタと

を備え、

40

前記第1配線層は、遮光部材を備える1層を少なくとも有し、

前記第1半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられ、
前記第1の付加容量および前記第2の付加容量は、前記第2半導体層の前記第1半導体層側と反対側に形成された第2配線層に形成されている

受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

50

前記照射光の照射タイミングを制御する発光制御部と
を備える測距モジュール。

【請求項 8】

オンチップレンズと、

第 1 配線層と、

前記オンチップレンズと前記第 1 配線層との間に配される第 1 半導体層とを備え、

前記第 1 半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第 1 の電荷蓄積部に転送する第 1 の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第 2 の電荷蓄積部に転送する第 2 の転送トランジスタと、

前記第 1 半導体層の少なくとも一部の深さで、隣接する画素どうしの前記第 1 半導体層を分離する画素間分離部と

を備え、

前記第 1 半導体層は、別の半導体層である第 2 半導体層と前記第 1 配線層を介して貼り合わされて構成され、

前記第 2 半導体層は、

第 1 の付加容量を前記第 1 の電荷蓄積部に接続する第 1 の切替トランジスタと、

第 2 の付加容量を前記第 2 の電荷蓄積部に接続する第 2 の切替トランジスタと

を備え、

前記第 1 配線層は、遮光部材を備える 1 層を少なくとも有し、

前記第 1 半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられ、

前記第 1 の付加容量および前記第 2 の付加容量は、前記第 2 半導体層の前記第 1 半導体層側と反対側に形成された第 2 配線層に形成されている

受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

前記照射光の照射タイミングを制御する発光制御部と

を備える測距モジュール

を備える電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、受光素子、測距モジュール、および、電子機器に関し、特に、特性を向上させることができるようにした受光素子、測距モジュール、および、電子機器に関する。

【背景技術】

【0002】

従来、間接ToF (Time of Flight) 方式を利用した測距システムが知られている。このような測距システムでは、ある位相でLED (Light Emitting Diode) やレーザを用いて照射されたアクティブ光が対象物にあたって反射した光を受光することで得られる信号電荷を高速に異なる領域に振り分けることのできるセンサが必要不可欠である。

【0003】

そこで、例えばセンサの基板に直接電圧を印加して基板内に電流を発生させることで、基板内の広範囲の領域を高速に変調できるようにした技術が提案されている (例えば、特許文献 1 参照)。このようなセンサは、CAPD (Current Assisted Photonic Demodulator) センサとも呼ばれている。

【先行技術文献】

【特許文献】

10

20

30

40

50

【0004】

【文献】特開2011-86904号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上述した技術では十分な特性のCAPDセンサを得ることは困難であった。

【0006】

例えば上述したCAPDセンサは、基板における外部からの光を受光する側の面に配線等が配置された表面照射型のセンサとなっている。

【0007】

光電変換領域の確保のためにPD (Photodiode)、すなわち光電変換部の受光面側には配線など、入射してくる光の光路を遮るものがないことが望ましい。しかし、表面照射型のCAPDセンサでは、構造によってはPDの受光面側に電荷取り出し用の配線や各種制御線、信号線を配置せざるを得ないものがあり、光電変換領域が制限されてしまう。つまり、十分な光電変換領域を確保することができず、画素感度等の特性が低下してしまうことがある。

【0008】

また、外光のある場所でCAPDセンサを使用することを考えた場合、外光成分はアクティブ光を用いて測距を行う間接ToF方式にとってはノイズ成分となるため、十分なSN比 (Signal to Noise ratio) を確保して距離情報を得るためには、十分な飽和信号量 (Qs) を確保する必要がある。しかし、表面照射型のCAPDセンサでは、配線レイアウトに制限があるため、容量を確保するために追加のトランジスタを設ける等、配線容量以外の手法を用いる工夫が必要であった。

【0009】

光源には、太陽光の窓に相当する波長940nm近傍の近赤外線を使うケースが多い。近赤外線は、半導体層であるシリコンの吸収係数が低いため量子効率が低い、光電変換領域となるシリコンの膜厚を厚くする必要がある。シリコンが厚い場合には、光電変換した電荷が電荷を吸引するための電極に到達するまでの時間がかかるために、振り分けが切り替わったあとに、電極に到達して、誤信号になることがある。その結果、測距精度が悪化してしまう可能性がある。すなわち、センサの特性が低下してしまう可能性がある。

【0010】

本技術は、このような状況に鑑みてなされたものであり、ToFセンサの特性を向上させることができるようにするものである。

【課題を解決するための手段】

【0011】

本技術の第1の側面の受光素子は、

オンチップレンズと、

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、

前記半導体層の深さ方向の少なくとも一部について、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える1層を少なくとも有し、

前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスア

10

20

30

40

50

イ構造で構成され、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている。

【0012】

本技術の第1の側面においては、オンチップレンズと、配線層と、前記オンチップレンズと前記配線層との間に配される半導体層とが設けられ、前記半導体層には、フォトダイオードと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、前記半導体層の深さ方向の少なくとも一部について、隣接する画素どうしの前記半導体層を分離する画素間分離部とが設けられ、前記配線層には、遮光部材を備える1層が少なくとも設けられ、前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている。

10

【0013】

本技術の第2の側面の測距モジュールは、

オンチップレンズと、

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、

前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える1層を少なくとも有し、

前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、

30

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

前記照射光の照射タイミングを制御する発光制御部と

を備える。

【0014】

本技術の第2の側面においては、オンチップレンズと、配線層と、前記オンチップレンズと前記配線層との間に配される半導体層とが設けられ、前記半導体層には、フォトダイオードと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第1の電荷蓄積部に転送する第1の転送トランジスタと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第2の電荷蓄積部に転送する第2の転送トランジスタと、前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部とが設けられ、前記配線層には、遮光部材を備える1層が少なくとも設けられ、前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、前記遮光部材が、平面視において前記フォトダイオードと重なるように設けられている受光素子と、周期的に明るさが変動する照射光を照射する光源と、前記照射光の照射タイミングを制御する発光制御部とが設けられている。

40

【0015】

本技術の第3の側面の電子機器は、

オンチップレンズと、

50

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第１の電荷蓄積部に転送する第１の転送トランジスタと、

前記フォトダイオードで生成された電荷を、前記フォトダイオードから第２の電荷蓄積部に転送する第２の転送トランジスタと、

前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える１層を少なくとも有し、

前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

前記照射光の照射タイミングを制御する発光制御部と

を備える測距モジュール

を備える。

【００１６】

本技術の第３の側面においては、オンチップレンズと、配線層と、前記オンチップレンズと前記配線層との間に配される半導体層とが設けられ、前記半導体層には、フォトダイオードと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第１の電荷蓄積部に転送する第１の転送トランジスタと、前記フォトダイオードで生成された電荷を、前記フォトダイオードから第２の電荷蓄積部に転送する第２の転送トランジスタと、前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部とが設けられ、前記配線層には、遮光部材を備える１層が少なくとも設けられ、前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造で構成され、前記遮光部材が、平面視において前記フォトダイオードと重なるように設けられている受光素子と、周期的に明るさが変動する照射光を照射する光源と、前記照射光の照射タイミングを制御する発光制御部とを備える測距モジュールとが設けられている。

【発明の効果】

【００１７】

本技術の第１乃至第３の側面によれば、特性を向上させることができる。

【００１８】

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載された何れかの効果であってもよい。

【図面の簡単な説明】

【００１９】

【図１】本技術を適用した受光素子の概略構成例を示すブロック図である。

【図２】画素の第１構成例を示す断面図である。

【図３】図２の画素の回路構成例を示す図である。

【図４】図３の画素回路の配置例を示す平面図である。

【図５】図２の画素のその他の回路構成例を示す図である。

【図６】図５の画素回路の配置例を示す平面図である。

【図７】裏面照射型の効果を説明する図である。

【図８】裏面照射型の効果を説明する図である。

【図９】裏面照射型の効果を説明する図である。

- 【図 1 0】裏面照射型の効果を説明する図である。
- 【図 1 1】裏面照射型の効果を説明する図である。
- 【図 1 2】画素の第 2 構成例を示す断面図である。
- 【図 1 3】画素の第 3 構成例を示す断面図である。
- 【図 1 4】画素の第 4 構成例を示す断面図である。
- 【図 1 5】画素の第 5 構成例を示す断面図である。
- 【図 1 6】モスアイ構造の構成例を示す斜視図である。
- 【図 1 7】モスアイ構造のその他の構成例を示す斜視図である。
- 【図 1 8】モスアイ構造のさらにその他の構成例を示す斜視図である。
- 【図 1 9】画素の第 6 構成例を示す断面図である。
- 【図 2 0】第 6 構成例の製造方法を説明する図である。
- 【図 2 1】4 タップの画素構成例を示す図である。
- 【図 2 2】本技術を適用した測距モジュールの構成例を示すブロック図である。
- 【図 2 3】本技術を適用した電子機器としてのスマートフォンの構成例を示すブロック図である。
- 【図 2 4】車両制御システムの概略的な構成の一例を示すブロック図である。
- 【図 2 5】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

10

【発明を実施するための形態】

【0 0 2 0】

以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。

20

1. 受光素子の構成例
2. 画素の第 1 構成例に係る断面図
3. 画素の回路構成例
4. 画素の平面図
5. 画素のその他の回路構成例
6. 画素の平面図
7. 裏面照射型の効果
8. 画素の第 2 構成例に係る断面図
9. 画素の第 3 構成例に係る断面図
- 1 0. 画素の第 4 構成例に係る断面図
- 1 1. 画素の第 5 構成例に係る断面図
- 1 2. 画素の第 6 構成例に係る断面図
- 1 3. 4 タップの画素構成例
- 1 4. 測距モジュールの構成例
- 1 5. 電子機器の構成例
- 1 6. 移動体への応用例

30

【0 0 2 1】

< 1. 受光素子の構成例 >

図 1 は、本技術を適用した受光素子の概略構成例を示すブロック図である。

40

【0 0 2 2】

図 1 に示される受光素子 1 は、間接 ToF 方式による測距情報を出力する素子である。

【0 0 2 3】

受光素子 1 は、所定の光源から照射された光（照射光）が物体にあたって反射されてきた光（反射光）を受光し、物体までの距離情報をデプス値として格納したデプス画像を出力する。なお、光源から照射される照射光は、例えば、波長が 7 8 0 nm 乃至 1 0 0 0 nm の範囲の赤外光であり、オンオフが所定の周期で繰り返されるパルス光である。

【0 0 2 4】

受光素子 1 は、図示せぬ半導体基板上に形成された画素アレイ部 2 1 と、画素アレイ部 2 1 と同じ半導体基板上に集積された周辺回路部とを有する。周辺回路部は、例えば垂直

50

駆動部 22、カラム処理部 23、水平駆動部 24、およびシステム制御部 25 等から構成されている。

【0025】

受光素子 1 には、さらに信号処理部 26 およびデータ格納部 27 も設けられている。なお、信号処理部 26 およびデータ格納部 27 は、受光素子 1 と同じ基板上に搭載してもよいし、受光素子 1 とは別のモジュール内の基板上に配置してもよい。

【0026】

画素アレイ部 21 は、受光した光量に応じた電荷を生成し、その電荷に応じた信号を出力する画素 10 が行方向および列方向の行列状に 2 次元配置された構成となっている。すなわち、画素アレイ部 21 は、入射した光を光電変換し、その結果得られた電荷に応じた信号を出力する画素 10 を複数有する。画素 10 の詳細については、図 2 以降で後述する。

【0027】

ここで、行方向とは、水平方向の画素 10 の配列方向をいい、列方向とは、垂直方向の画素 10 の配列方向をいう。行方向は、図中、横方向であり、列方向は図中、縦方向である。

【0028】

画素アレイ部 21 においては、行列状の画素配列に対して、画素行ごとに画素駆動線 28 が行方向に沿って配線されるとともに、各画素列に 2 つの垂直信号線 29 が列方向に沿って配線されている。例えば画素駆動線 28 は、画素 10 から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図 1 では、画素駆動線 28 について 1 本の配線として示しているが、1 本に限られるものではない。画素駆動線 28 の一端は、垂直駆動部 22 の各行に対応した出力端に接続されている。

【0029】

垂直駆動部 22 は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部 21 の各画素 10 を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部 22 は、垂直駆動部 22 を制御するシステム制御部 25 とともに、画素アレイ部 21 の各画素 10 の動作を制御する駆動部を構成している。

【0030】

垂直駆動部 22 による駆動制御に応じて画素行の各画素 10 から出力される検出信号は、垂直信号線 29 を通してカラム処理部 23 に入力される。カラム処理部 23 は、各画素 10 から垂直信号線 29 を通して出力される検出信号に対して所定の信号処理を行うとともに、信号処理後の検出信号を一時的に保持する。具体的には、カラム処理部 23 は、信号処理としてノイズ除去処理や AD (Analog to Digital) 変換処理などを行う。

【0031】

水平駆動部 24 は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部 23 の画素列に対応する単位回路を順番に選択する。この水平駆動部 24 による選択走査により、カラム処理部 23 において単位回路ごとに信号処理された検出信号が順番に出力される。

【0032】

システム制御部 25 は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、そのタイミングジェネレータで生成された各種のタイミング信号を基に、垂直駆動部 22、カラム処理部 23、および水平駆動部 24 などの駆動制御を行う。

【0033】

信号処理部 26 は、少なくとも演算処理機能を有し、カラム処理部 23 から出力される検出信号に基づいて演算処理等の種々の信号処理を行う。データ格納部 27 は、信号処理部 26 での信号処理にあたって、その処理に必要なデータを一時的に格納する。

【0034】

以上のように構成される受光素子 1 は、物体までの距離情報をデプス値として画素値に格納したデプス画像を出力する。受光素子 1 は、例えば、車両に搭載され、車外にある対象物までの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定

10

20

30

40

50

し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用の装置などに搭載することができる。

【0035】

<2. 画素の第1構成例に係る断面図>

図2は、画素アレイ部21に配置される画素10の第1構成例を示す断面図である。

【0036】

受光素子1は、半導体基板41と、その表面側（図中下側）に形成された多層配線層42とを備える。

【0037】

半導体基板41は、例えばシリコン（Si）で構成され、例えば1乃至6 μm の厚みを有して形成されている。半導体基板41では、例えば、P型（第1導電型）の半導体領域51に、N型（第2導電型）の半導体領域52が画素単位に形成されることにより、フォトダイオードPDが画素単位に形成されている。半導体基板41の表裏両面に設けられているP型の半導体領域51は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。

【0038】

図2において上側となる半導体基板41の上面が、半導体基板41の裏面であり、光が入射される光入射面となる。半導体基板41の裏面側上面には、反射防止膜43が形成されている。

【0039】

反射防止膜43は、例えば、例えば、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD（Atomic Layer Deposition）法による高誘電率（High-k）の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム（ HfO_2 ）や、酸化アルミニウム（ Al_2O_3 ）、酸化チタン（ TiO_2 ）、STO（Strontium Titan Oxide）などを用いることができる。図2の例では、反射防止膜43は、酸化ハフニウム膜53、酸化アルミニウム膜54、および酸化シリコン膜55が積層されて構成されている。

【0040】

反射防止膜43の上面であって、半導体基板41の隣接する画素10の境界部44（以下、画素境界部44とも称する。）には、入射光の隣接画素への入射を防止する画素間遮光膜45が形成されている。画素間遮光膜45の材料は、光を遮光する材料であればよく、例えば、タングステン（W）、アルミニウム（Al）又は銅（Cu）などの金属材料を用いることができる。

【0041】

反射防止膜43の上面と、画素間遮光膜45の上面には、平坦化膜46が、例えば、酸化シリコン（ SiO_2 ）、窒化シリコン（ SiN ）、酸窒化シリコン（ SiON ）等の絶縁膜、または、樹脂などの有機材料により形成されている。

【0042】

そして、平坦化膜46の上面には、オンチップレンズ47が画素ごとに形成されている。オンチップレンズ47は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン-アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ47によって集光された光は、フォトダイオードPDに効率良く入射される。

【0043】

また、半導体基板41の裏面側の画素境界部44には、半導体基板41の裏面側（オンチップレンズ47側）から基板深さ方向に所定の深さまで、半導体基板41の深さ方向に隣接画素どうしを分離する画素間分離部61が形成されている。画素間分離部61の底面および側壁を含む外周部は、反射防止膜43の一部である酸化ハフニウム膜53で覆われている。画素間分離部61は、入射光が隣の画素10へ突き抜けることを防止し、自画素内に閉じ込めるとともに、隣接する画素10からの入射光の漏れ込みを防止する。

【0044】

図2の例では、反射防止膜43の最上層の材料である酸化シリコン膜55を、裏面側から掘り込んだトレンチ（溝）に埋め込むことにより酸化シリコン膜55と画素間分離部6

10

20

30

40

50

1を同時形成するため、反射防止膜43としての積層膜の一部である酸化シリコン膜55と、画素間分離部61とが同一の材料で構成されているが、必ずしも同一である必要はない。画素間分離部61として裏面側から掘り込んだトレンチ（溝）に埋め込む材料は、例えば、タングステン（W）、アルミニウム（Al）、チタン（Ti）、窒化チタン（TiN）等の金属材料でもよい。

【0045】

一方、多層配線層42が形成された半導体基板41の表面側には、各画素10に形成された1つのフォトダイオードPDに対して、2つの転送トランジスタTRG1およびTRG2が形成されている。また、半導体基板41の表面側には、フォトダイオードPDから転送された電荷を一時保持する電荷蓄積部としての浮遊拡散領域FD1およびFD2が、高濃度のN型半導体領域（N型拡散領域）により形成されている。

10

【0046】

多層配線層42は、複数の金属膜Mと、その間の層間絶縁膜62とで構成される。図2では、第1金属膜M1乃至第3金属膜M3の3層で構成される例が示されている。

【0047】

多層配線層42の複数の金属膜Mのうち、半導体基板41に最も近い第1金属膜M1の、フォトダイオードPDの形成領域の下方に位置する領域、換言すれば、平面視において、フォトダイオードPDの形成領域と少なくとも一部が重なる領域には、銅やアルミニウムなどのメタル（金属）配線が遮光部材63として形成されている。

【0048】

20

遮光部材63は、オンチップレンズ47を介して光入射面から半導体基板41内に入射し、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光を、半導体基板41に最も近い第1金属膜M1で遮光し、それより下方の第2金属膜M2や第3金属膜M3へ透過させないようにする。この遮光機能により、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光が、第1金属膜M1より下の金属膜Mで散乱し、近傍画素へ入射してしまうことを抑制できる。これにより、近傍画素で誤って光を検知してしまうことを防ぐことができる。

【0049】

また、遮光部材63は、オンチップレンズ47を介して光入射面から半導体基板41内に入射し、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光を、遮光部材63で反射させて半導体基板41内へと再度入射させる機能も有する。したがって、遮光部材63は、反射部材でもあるとも言える。この反射機能により、半導体基板41内で光電変換される赤外光の量をより多くし、量子効率（QE）、つまり赤外光に対する画素10の感度を向上させることができる。

30

【0050】

なお、遮光部材63は、金属材料の他、ポリシリコンや酸化膜などで反射または遮光する構造を形成してもよい。

【0051】

また、遮光部材63は、1層の金属膜Mで構成せずに、例えば第1金属膜M1と第2金属膜M2とで格子状に形成するなどして、複数の金属膜Mで構成してもよい。

40

【0052】

多層配線層42の複数の金属膜Mのうち、所定の金属膜Mである、例えば、第2金属膜M2には、例えば、歯形状にパターン形成することにより、配線容量64が形成されている。遮光部材63と配線容量64とは同じ層（金属膜M）に形成してもよいが、異なる層に形成する場合には、配線容量64が、遮光部材63よりも半導体基板41から遠い層に形成される。換言すれば、遮光部材63が、配線容量64よりも半導体基板41の近くに形成される。

【0053】

以上のように、受光素子1は、オンチップレンズ47と多層配線層42との間に半導体層である半導体基板41を配置し、オンチップレンズ47が形成された裏面側から入射光

50

をフォトダイオードPDに入射させる裏面照射型の構造を有する。

【0054】

また、画素10は、各画素に設けられたフォトダイオードPDに対して、2つの転送トランジスタTRG1およびTRG2を備え、フォトダイオードPDで光電変換されて生成された電荷（電子）を、浮遊拡散領域FD1またはFD2に振り分け可能に構成されている。

【0055】

さらに、第1構成例に係る画素10は、画素境界部44に画素間分離部61を形成することにより、入射光が隣の画素10へ突き抜けることを防止し、自画素内に閉じ込めるとともに、隣接する画素10からの入射光の漏れ込みを防止する。そして、フォトダイオードPDの形成領域の下方の金属膜Mに遮光部材63を設けることにより、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光を、遮光部材63で反射させて半導体基板41内へと再度入射させる。

【0056】

以上の構成により、半導体基板41内で光電変換される赤外光の量をより多くし、量子効率（QE）、つまり赤外光に対する画素10の感度を向上させることができる。

【0057】

<3. 画素の回路構成例>

図3は、画素アレイ部21に2次元配置された画素10の回路構成を示している。

【0058】

画素10は、光電変換素子としてフォトダイオードPDを備える。また、画素10は、転送トランジスタTRG、浮遊拡散領域FD、付加容量FDL、切替トランジスタFDG、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELをそれぞれ2個ずつ有する。さらに、画素10は、電荷排出トランジスタOFGを有している。

【0059】

ここで、画素10において2個ずつ設けられる転送トランジスタTRG、浮遊拡散領域FD、付加容量FDL、切替トランジスタFDG、増幅トランジスタAMP、リセットトランジスタRST、及び、選択トランジスタSELのそれぞれを区別する場合、図3に示されるように、転送トランジスタTRG1およびTRG2、浮遊拡散領域FD1およびFD2、付加容量FDL1およびFDL2、切替トランジスタFDG1およびFDG2、増幅トランジスタAMP1およびAMP2、リセットトランジスタRST1およびRST2、並びに、選択トランジスタSEL1およびSEL2のように称する。

【0060】

転送トランジスタTRG、切替トランジスタFDG、増幅トランジスタAMP、選択トランジスタSEL、リセットトランジスタRST、及び、電荷排出トランジスタOFGは、例えば、N型のMOSTランジスタで構成される。

【0061】

転送トランジスタTRG1は、ゲート電極に供給される転送駆動信号TRG1gがアクティブ状態になるとこれに应答して導通状態になることで、フォトダイオードPDに蓄積されている電荷を浮遊拡散領域FD1に転送する。転送トランジスタTRG2は、ゲート電極に供給される転送駆動信号TRG2gがアクティブ状態になるとこれに应答して導通状態になることで、フォトダイオードPDに蓄積されている電荷を浮遊拡散領域FD2に転送する。

【0062】

浮遊拡散領域FD1およびFD2は、フォトダイオードPDから転送された電荷を一時保持する電荷蓄積部である。

【0063】

切替トランジスタFDG1は、ゲート電極に供給されるFD駆動信号FDG1gがアクティブ状態になるとこれに应答して導通状態になることで、付加容量FDL1を、浮遊拡散領域FD1に接続させる。切替トランジスタFDG2は、ゲート電極に供給されるFD駆動信号FDG2gがアクティブ状態になるとこれに应答して導通状態になることで、付加容量FDL2を、浮遊拡散領域FD2に接続させる。付加容量FDL1およびFDL2は、図2の配線容量64によ

10

20

30

40

50

って形成されている。

【0064】

リセットトランジスタRST1は、ゲート電極に供給されるリセット駆動信号RSTgがアクティブ状態になるとこれにตอบสนองして導通状態になることで、浮遊拡散領域FD1の電位をリセットする。リセットトランジスタRST2は、ゲート電極に供給されるリセット駆動信号RSTgがアクティブ状態になるとこれにตอบสนองして導通状態になることで、浮遊拡散領域FD2の電位をリセットする。なお、リセットトランジスタRST1およびRST2がアクティブ状態とされるとき、切替トランジスタFDG1およびFDG2も同時にアクティブ状態とされ、付加容量FDL1およびFDL2もリセットされる。

【0065】

垂直駆動部22は、例えば、入射光の光量が多い高照度のとき、切替トランジスタFDG1およびFDG2をアクティブ状態として、浮遊拡散領域FD1と付加容量FDL1を接続するとともに、浮遊拡散領域FD2と付加容量FDL2を接続する。これにより、高照度時に、より多くの電荷を蓄積することができる。

【0066】

一方、入射光の光量が少ない低照度のときには、垂直駆動部22は、切替トランジスタFDG1およびFDG2を非アクティブ状態として、付加容量FDL1およびFDL2を、それぞれ、浮遊拡散領域FD1およびFD2から切り離す。これにより、変換効率を上げることができる。

【0067】

電荷排出トランジスタOFGは、ゲート電極に供給される排出駆動信号OFG1gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、フォトダイオードPDに蓄積された電荷を排出する。

【0068】

増幅トランジスタAMP1は、ソース電極が選択トランジスタSEL1を介して垂直信号線29Aに接続されることにより、不図示の定電流源と接続し、ソースフォロワ回路を構成する。増幅トランジスタAMP2は、ソース電極が選択トランジスタSEL2を介して垂直信号線29Bに接続されることにより、不図示の定電流源と接続し、ソースフォロワ回路を構成する。

【0069】

選択トランジスタSEL1は、増幅トランジスタAMP1のソース電極と垂直信号線29Aとの間に接続されている。選択トランジスタSEL1は、ゲート電極に供給される選択信号SEL1gがアクティブ状態になるとこれにตอบสนองして導通状態となり、増幅トランジスタAMP1から出力される検出信号VSL1を垂直信号線29Aに出力する。

【0070】

選択トランジスタSEL2は、増幅トランジスタAMP2のソース電極と垂直信号線29Bとの間に接続されている。選択トランジスタSEL2は、ゲート電極に供給される選択信号SEL2gがアクティブ状態になるとこれにตอบสนองして導通状態となり、増幅トランジスタAMP2から出力される検出信号VSL2を垂直信号線29Bに出力する。

【0071】

画素10の転送トランジスタTRG1およびTRG2、切替トランジスタFDG1およびFDG2、増幅トランジスタAMP1およびAMP2、選択トランジスタSEL1およびSEL2、並びに、電荷排出トランジスタOFGは、垂直駆動部22によって制御される。

【0072】

図2の画素回路において、付加容量FDL1およびFDL2と、その接続を制御する、切替トランジスタFDG1およびFDG2は省略してもよいが、付加容量FDLを設け、入射光量に応じて使い分けることにより、高ダイナミックレンジを確保することができる。

【0073】

画素10の動作について簡単に説明する。

【0074】

まず、受光を開始する前に、画素10の電荷をリセットするリセット動作が全画素で行われる。すなわち、電荷排出トランジスタOFGと、リセットトランジスタRST1およびRST2、並びに、切替トランジスタFDG1およびFDG2がオンされ、フォトダイオードPD、浮遊拡散領域FD1およびFD2、並びに、付加容量FDL1およびFDL2の蓄積電荷が排出される。

【0075】

蓄積電荷の排出後、全画素で受光が開始される。

【0076】

受光期間では、転送トランジスタTRG1とTRG2とが交互に駆動される。すなわち、第1の期間において、転送トランジスタTRG1がオン、転送トランジスタTRG2がオフに制御される。この第1の期間では、フォトダイオードPDで発生した電荷が、浮遊拡散領域FD1に転送される。第1の期間の次の第2の期間では、転送トランジスタTRG1がオフ、転送トランジスタTRG2がオンに制御される。この第2の期間では、フォトダイオードPDで発生した電荷が、浮遊拡散領域FD2に転送される。これにより、フォトダイオードPDで発生した電荷が、浮遊拡散領域FD1とFD2とに振り分けられて、蓄積される。

【0077】

ここで、光電変換で得られた電荷（電子）の読み出しが行われる方の転送トランジスタTRGおよび浮遊拡散領域FDをアクティブタップ（active tap）とも称することとする。逆に、光電変換で得られた電荷の読み出しが行われない方の転送トランジスタTRGおよび浮遊拡散領域FDをイナクティブタップ（inactive tap）とも称することとする。

【0078】

そして、受光期間が終了すると、画素アレイ部21の各画素10が、線順次に選択される。選択された画素10では、選択トランジスタSEL1およびSEL2がオンされる。これにより、浮遊拡散領域FD1に蓄積された電荷が、検出信号VSL1として、垂直信号線29Aを介してカラム処理部23に出力される。浮遊拡散領域FD2に蓄積された電荷は、検出信号VSL2として、垂直信号線29Bを介してカラム処理部23に出力される。

【0079】

以上で1回の受光動作が終了し、リセット動作から始まる次の受光動作が実行される。

【0080】

画素10が受光する反射光は、光源が照射したタイミングから、対象物までの距離に応じて遅延されている。対象物までの距離に応じた遅延時間によって、2つの浮遊拡散領域FD1とFD2に蓄積される電荷の配分比が変化するため、2つの浮遊拡散領域FD1とFD2に蓄積される電荷の配分比から、物体までの距離を求めることができる。

【0081】

<4. 画素の平面図>

図4は、図3に示した画素回路の配置例を示した平面図である。

【0082】

図4における横方向は、図1の行方向（水平方向）に対応し、縦方向は図1の列方向（垂直方向）に対応する。

【0083】

図4に示されるように、矩形の画素10の中央部の領域に、フォトダイオードPDがN型の半導体領域52で形成されている。

【0084】

フォトダイオードPDの外側であって、矩形の画素10の四辺の所定の一边に沿って、転送トランジスタTRG1、切替トランジスタFDG1、リセットトランジスタRST1、増幅トランジスタAMP1、及び、選択トランジスタSEL1が直線的に並んで配置され、矩形の画素10の四辺の他の一边に沿って、転送トランジスタTRG2、切替トランジスタFDG2、リセットトランジスタRST2、増幅トランジスタAMP2、及び、選択トランジスタSEL2が直線的に並んで配置されている。

【0085】

さらに、転送トランジスタTRG、切替トランジスタFDG、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELが形成されている画素10の二辺とは別の辺に、電荷排出トランジスタOFGが配置されている。

【0086】

なお、図3に示した画素回路の配置は、この例に限られず、その他の配置としてもよい。

【0087】

<5. 画素のその他の回路構成例>

図5は、画素10のその他の回路構成例を示している。

【0088】

図5において、図3と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。

【0089】

画素10は、光電変換素子としてフォトダイオードPDを備える。また、画素10は、第1転送トランジスタTRGa、第2転送トランジスタTRGb、メモリMEM、浮遊拡散領域FD、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELをそれぞれ2個ずつ有する。

【0090】

ここで、画素10において2個ずつ設けられる第1転送トランジスタTRGa、第2転送トランジスタTRGb、メモリMEM、浮遊拡散領域FD、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELのそれぞれを区別する場合、図5に示されるように、第1転送トランジスタTRGa1およびTRGa2、第2転送トランジスタTRGb1およびTRGb2、転送トランジスタTRG1およびTRG2、メモリMEM1およびMEM2、浮遊拡散領域FD1およびFD2、増幅トランジスタAMP1およびAMP2、並びに、選択トランジスタSEL1およびSEL2のように称する。

【0091】

従って、図3の画素回路と、図5の画素回路を比較すると、転送トランジスタTRGが、2種類の第1転送トランジスタTRGaおよび第2転送トランジスタTRGbに変更され、メモリMEMが追加されている。また、付加容量FDLと切替トランジスタFDGが省略されている。

【0092】

第1転送トランジスタTRGa、第2転送トランジスタTRGb、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELは、例えば、N型のMOSトランジスタで構成される。

【0093】

図3に示した画素回路では、フォトダイオードPDで生成された電荷を、浮遊拡散領域FD1およびFD2に転送して保持するようにしたが、図5の画素回路では、電荷蓄積部として設けられたメモリMEM1およびMEM2に転送されて、保持される。

【0094】

即ち、第1転送トランジスタTRGa1は、ゲート電極に供給される第1転送駆動信号TRGa1gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、フォトダイオードPDに蓄積されている電荷をメモリMEM1に転送する。第1転送トランジスタTRGa2は、ゲート電極に供給される第1転送駆動信号TRGa2gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、フォトダイオードPDに蓄積されている電荷をメモリMEM2に転送する。

【0095】

また、第2転送トランジスタTRGb1は、ゲート電極に供給される第2転送駆動信号TRGb1gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、メモリMEM1に蓄積されている電荷を、浮遊拡散領域FD1に転送する。第2転送トランジスタTRGb2は、ゲート電極に供給される第2転送駆動信号TRGb2gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、メモリMEM2に蓄積されている電荷を、浮遊拡散領域FD2

に転送する。

【0096】

リセットトランジスタRST1は、ゲート電極に供給されるリセット駆動信号RST1gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、浮遊拡散領域FD1の電位をリセットする。リセットトランジスタRST2は、ゲート電極に供給されるリセット駆動信号RST2gがアクティブ状態になるとこれにตอบสนองして導通状態になることで、浮遊拡散領域FD2の電位をリセットする。なお、リセットトランジスタRST1およびRST2がアクティブ状態とされるとき、第2転送トランジスタTRGb1およびTRGb2も同時にアクティブ状態とされ、メモリMEM1およびMEM2もリセットされる。

【0097】

図5の画素回路では、フォトダイオードPDで発生した電荷が、メモリMEM1とMEM2とに振り分けられて、蓄積される。そして、読み出されるタイミングで、メモリMEM1とMEM2に保持されている電荷が、それぞれ、浮遊拡散領域FD1とFD2に転送され、画素10から出力される。

【0098】

<6. 画素の平面図>

図6は、図5に示した画素回路の配置例を示した平面図である。

【0099】

図6における横方向は、図1の行方向（水平方向）に対応し、縦方向は図1の列方向（垂直方向）に対応する。

【0100】

図6に示されるように、矩形の画素10の中央部の領域に、フォトダイオードPDがN型の半導体領域52で形成されている。

【0101】

フォトダイオードPDの外側であって、矩形の画素10の四辺の所定の一边に沿って、第1転送トランジスタTRGa1、第2転送トランジスタTRGb1、リセットトランジスタRST1、増幅トランジスタAMP1、及び、選択トランジスタSEL1が直線的に並んで配置され、矩形の画素10の四辺の他の一边に沿って、第1転送トランジスタTRGa2、第2転送トランジスタTRGb2、リセットトランジスタRST2、リセットトランジスタRST2、増幅トランジスタAMP2、及び、選択トランジスタSEL2が直線的に並んで配置されている。メモリMEM1およびMEM2は、例えば、埋め込み型のN型拡散領域により形成される。

【0102】

なお、図5に示した画素回路の配置は、この例に限られず、その他の配置としてもよい。

【0103】

<7. 裏面照射型の効果>

以上のような受光素子1によれば、以下のような効果を奏することができる。

【0104】

まず受光素子1は裏面照射型であることから、量子効率(QE)×開口率(FF(Fill Factor))を最大化することができ、受光素子1による測距特性を向上させることができる。

【0105】

例えば図7の矢印W11に示すように、通常表面照射型のイメージセンサは、光電変換部であるPD101における外部からの光が入射する光入射面側に配線102や配線103が形成された構造となっている。

【0106】

そのため、例えば外部から矢印A21や矢印A22に示すように、ある程度の角度を持ってPD101に対して斜めに入射してくる光の一部は、配線102や配線103に遮られてPD101に入射されないようなことが生じる。

【0107】

これに対して、裏面照射型のイメージセンサは、例えば矢印W12に示すように、光電変換部であるPD104における外部からの光が入射する光入射面とは反対側の面上に配線

10

20

30

40

50

105や配線106が形成された構造となっている。

【0108】

そのため、表面照射型における場合と比較して十分な開口率を確保することができる。すなわち、例えば外部から矢印A23や矢印A24に示すように、ある程度の角度を持ってPD104に対して斜めに入射してくる光は配線に遮られることなくPD104に入射する。これにより、より多くの光を受光して画素の感度を向上させることができる。

【0109】

このような裏面照射型とすることにより得られる画素感度の向上効果は、裏面照射型のToFセンサである受光素子1においても得ることができる。

【0110】

すなわち、表面照射型のToFセンサでは、矢印W13に示すように、光電変換部であるPD111の光入射面側に、配線112や配線113が形成された構造となっている。そのため、例えば外部から矢印A25や矢印A26に示すように、ある程度の角度を持ってPD111に対して斜めに入射してくる光の一部が配線112や配線113等に遮られてPD111に入射されないようなことが生じる。

【0111】

これに対して、裏面照射型のToFセンサは、例えば矢印W14に示すように、光電変換部であるPD115の光入射面とは反対側の面の部分に、電荷読み出し用の転送トランジスタが形成された構造となっている。また、PD115の光入射面とは反対側の面に、配線117や配線118が形成されている。これにより、例えば矢印A28や矢印A29に示すように、ある程度の角度を持ってPD115に対して斜めに入射してくる光は配線に遮られることなくPD115に入射する。

【0112】

したがって、裏面照射型のToFセンサでは、表面照射型における場合と比較して十分な開口率を確保することができるので、量子効率(QE)×開口率(FF)を最大化することができ、測距特性を向上させることができる。

【0113】

図8は、表面照射型と裏面照射型のToFセンサの画素断面図を示している。

【0114】

図8左側の表面照射型のToFセンサでは、図中、基板141の上側が、光入射面であり、基板141の光入射面側に、複数層の配線を含む配線層152、画素間遮光膜153、および、オンチップレンズ154が積層されている。

【0115】

図8右側の裏面照射型のToFセンサでは、図中、光入射面とは反対側となる基板142の下側に、複数層の配線を含む配線層152が形成されており、光入射面側である基板142の上側に、画素間遮光膜153、および、オンチップレンズ154が積層されている。

【0116】

なお、図8においてグレーの台形状は、赤外光がオンチップレンズ154で集光されることにより、光強度が強い領域を示している。

【0117】

例えば、表面照射型のToFセンサでは、基板141の光入射面側に電荷読み出し用の転送トランジスタTG1およびTG2が存在する領域R11がある。表面照射型のToFセンサでは、基板141の光入射面近傍の領域R11では赤外光の強度は強いため、領域R11内で赤外光の光電変換が行われる確率が高くなる。つまり、イナクティブタツ近傍に入射する赤外光の光量は多いため、アクティブタツで検出できなくなってしまう信号キャリアが多くなり、電荷分離効率が低下してしまう。

【0118】

これに対して、裏面照射型のToFセンサでは、基板142の光入射面から遠い位置、つまり光入射面側とは反対側の面近傍の位置に、アクティブタツおよびイナクティブタツが形成される領域R12がある。基板142は、図2に示した半導体基板41に対応し

10

20

30

40

50

ている。

【0119】

基板142の光入射面側とは反対側の面の部分に領域R12があり、領域R12は光入射面から遠い位置にあるため、その領域R12近傍では、入射した赤外光の強度は比較的弱くなっている。

【0120】

基板142の中心付近や光入射面近傍などの赤外光の強度が強い領域において光電変換により得られた信号キャリアは、アクティブタップおよびイナクティブタップが形成する電界勾配によってアクティブタップへと導かれ、アクティブタップの浮遊拡散領域FDで検出される。

【0121】

一方、イナクティブタップを含む領域R12近傍では、入射した赤外光の強度は比較的弱いので、領域R12内で赤外光の光電変換が行われる確率は低くなる。つまり、イナクティブタップ近傍に入射する赤外光の光量は少ないため、イナクティブタップ近傍での光電変換により発生し、イナクティブタップの浮遊拡散領域FDへと移動してしまう信号キャリア（電子）の数は少なくなり、電荷分離効率を向上させることができる。結果として測距特性を改善することができる。

【0122】

さらに、裏面照射型の受光素子1では、半導体基板41の薄層化を実現することができるので、信号キャリアである電子（電荷）の取り出し効率を向上させることができる。

【0123】

例えば、表面照射型のToFセンサでは開口率を十分に確保できないため、図9の矢印W31に示すように、より高い量子効率を確保し、量子効率×開口率の低下を抑制するために基板171をある程度厚くする必要がある。

【0124】

そうすると、基板171内における光入射面とは反対側の面近傍の領域、例えば領域R21の部分においてポテンシャルの傾斜が緩やかになり、実質的に基板171と垂直な方向の電界が弱くなってしまう。この場合、信号キャリアの移動速度が遅くなるので、光電変換が行われてからアクティブタップの浮遊拡散領域FDへ信号キャリアが転送されるまでに必要となる時間が長くなってしまう。なお、図9では、基板171内の矢印は、基板171における基板171と垂直な方向の電界を表している。

【0125】

また、基板171が厚いと、基板171内のアクティブタップから遠い位置から、アクティブタップの浮遊拡散領域FDまでの信号キャリアの移動距離が長くなる。したがって、アクティブタップから遠い位置では、光電変換が行われてからアクティブタップの浮遊拡散領域FDへ信号キャリアが転送されるまでに必要となる時間がさらに長くなってしまう。そのため、転送トランジスタTGの振り分けが切り替わったあとに、アクティブタップへ到達して、誤信号になることがある。

【0126】

図10は、基板171の厚み方向の位置と、信号キャリアの移動速度との関係を示している。領域R21は拡散電流領域に対応する。

【0127】

このように基板171が厚くなると、例えば駆動周波数が高いとき、つまりタップのアクティブとイナクティブの切り替えを高速で行うときに、領域R21などのアクティブタップから遠い位置で発生した電子を完全にアクティブタップの浮遊拡散領域FDに引き込みきれなくなってしまう。すなわち、タップがアクティブとなっている時間が短いと、領域R21内等で発生した電子（電荷）をアクティブタップの浮遊拡散領域FDで検出できなくなってしまうことが生じ、電子の取り出し効率が低下する。

【0128】

これに対して裏面照射型のToFセンサでは、十分な開口率を確保できることから、例え

10

20

30

40

50

ば図9の矢印W32に示すように基板172を薄くしても十分な量子効率×開口率を確保することができる。ここで、基板172は図2の半導体基板41に対応し、基板172内の矢印は、基板172と垂直な方向の電界を表している。

【0129】

図11は、基板172の厚み方向の位置と、信号キャリアの移動速度との関係を示している。

【0130】

このように基板172の厚さを薄くすると、実質的に基板172に垂直な方向の電界が強くなり、信号キャリアの移動速度が速いドリフト電流領域のみの電子（電荷）のみを使用して、信号キャリアの移動速度が遅い拡散電流領域の電子を使用しない。ドリフト電流領域のみの電子（電荷）のみを使用することで、光電変換が行われてからアクティブタップの浮遊拡散領域FDで信号キャリアが検出されるまでに必要となる時間が短くなる。また、基板172の厚さが薄くなると、信号キャリアのアクティブタップの浮遊拡散領域FDまでの移動距離も短くなる。

【0131】

これらのことから、裏面照射型のToFセンサでは、駆動周波数が高いときでも基板172内の各領域で発生した信号キャリア（電子）をアクティブタップの浮遊拡散領域FDに十分に引き込むことができ、電子の取り出し効率を向上させることができる。

【0132】

また、基板172の薄層化により、高い駆動周波数でも十分な電子の取り出し効率を確保することができ、高速駆動耐性を向上させることができる。

【0133】

特に、裏面照射型のToFセンサでは、十分な開口率を得ることができるので、その分だけ画素を微細化することができ、画素の微細化耐性を向上させることができる。

【0134】

その他、受光素子1では裏面照射型とすることでBEOL（Back End Of Line）設計の自由化が可能となり、これにより飽和信号量（Qs）の設計自由度を向上させることができる。

【0135】

< 8. 画素の第2構成例に係る断面図 >

図12は、画素10の第2構成例を示す断面図である。

【0136】

図12において、図2に示した第1構成例と対応する部分については同一の符号を付しており、その部分の説明は適宜省略する。

【0137】

図12の第2構成例では、図2の第1構成例において半導体基板41の裏面側（オンチップレンズ47側）から掘り込んで形成されたDTI（Deep Trench Isolation）である画素間分離部61が、半導体基板41を貫通する画素間分離部211に置き換えられた点がり、その他の点で共通する。

【0138】

画素間分離部211は、半導体基板41の裏面側（オンチップレンズ47側）または表面側から反対側の基板面に貫通するまでトレンチを形成し、その内部に、反射防止膜43の最上層の材料である酸化シリコン膜55を埋め込むことにより形成される。画素間分離部211としてトレンチ内に埋め込む材料は、酸化シリコン膜55等の絶縁膜の他、例えば、タングステン（W）、アルミニウム（Al）、チタン（Ti）、窒化チタン（TiN）等の金属材料でもよい。

【0139】

このような画素間分離部211を形成することにより、隣接する画素どうしを電氣的に完全分離することができる。これにより、入射光が隣の画素10へ突き抜けることを防止し、自画素内に閉じ込めるとともに、隣接する画素10からの入射光の漏れ込みを防止す

10

20

30

40

50

る。

【0140】

第2構成例においても、裏面照射型の画素構造とすることで、表面照射型における場合と比較して十分な開口率を確保することができ、量子効率(QE)×開口率(FF)を最大化することができる。

【0141】

また、多層配線層42の複数の金属膜Mのうち、半導体基板41に最も近い第1金属膜M1の、フォトダイオードPDの形成領域の下方に位置する領域に、遮光部材(反射部材)63を備えることにより、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光を、遮光部材63で反射させて半導体基板41内へと再度入射させる。これにより、半導体基板41内で光電変換される赤外光の量をより多くし、量子効率(QE)、つまり赤外光に対する画素10の感度を向上させることができる。また、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光が、金属膜Mで散乱し、近傍画素へ入射してしまうことを抑制できる。これにより、近傍画素で誤って光を検知してしまうことを防ぐことができる。

【0142】

<9. 画素の第3構成例に係る断面図>

図13は、画素10の第3構成例を示す断面図である。

【0143】

図13において、図2に示した第1構成例と対応する部分については同一の符号を付し、その部分の説明は適宜省略する。

【0144】

図13の第3構成例では、半導体基板41(のP型の半導体領域51)のフォトダイオードPDの形成領域の上方に位置するPD上部領域223が、微細な凹凸が形成されたモスアイ構造となっている。また、半導体基板41のPD上部領域223のモスアイ構造に対応して、その上面に形成された反射防止膜221もモスアイ構造で形成されている。反射防止膜221は、第1構成例と同様に、酸化ハフニウム膜53、酸化アルミニウム膜54、および、酸化シリコン膜55の積層により構成されている。

【0145】

このように、半導体基板41のPD上部領域223をモスアイ構造とすることで、基板界面における急激な屈折率の変化を緩和し、反射光による影響を低減させることができる。

【0146】

なお、図13では、半導体基板41の裏面側(オンチップレンズ47側)から掘り込んで形成されたDTIで形成された画素間分離部61が、図2の第1構成例の画素間分離部61よりも、やや深い位置まで形成されている。画素間分離部61が形成される基板厚み方向の深さは、このように任意の深さとすることができる。

【0147】

第3構成例において、その他の点は、第1構成例と同様である。

【0148】

<10. 画素の第4構成例に係る断面図>

図14は、画素10の第4構成例を示す断面図である。

【0149】

図14において、上述した第1乃至第3構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。

【0150】

図14の第4構成例は、PD上部領域223がモスアイ構造の基板界面と反射防止膜221を有する点で、図13に示した第3構成例と共通する。

【0151】

一方、図14の第4構成例は、半導体基板41全体を貫通する画素間分離部211を有する点で、図12に示した第2構成例と共通する。

【0152】

換言すれば、図14の第4構成例は、第2構成例の画素間分離部211と、第3構成例のモスアイ構造の半導体基板41および反射防止膜221の両方を備える。その他の点は、第2構成例または第3構成例と同様である。

【0153】

第3および第4構成例においても、裏面照射型の画素構造とすることで、表面照射型における場合と比較して十分な開口率を確保することができ、量子効率(QE)×開口率(FF)を最大化することができる。

【0154】

また、多層配線層42の所定の金属膜Mに遮光部材(反射部材)63を備えることにより、赤外光に対する画素10の感度を向上させるとともに、近傍画素で誤って光を検知してしまうことを防ぐことができる。

【0155】

<11. 画素の第5構成例に係る断面図>

図15は、画素10の第5構成例を示す断面図である。

【0156】

図15において、上述した第1乃至第4構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。

【0157】

上述した第1乃至第4構成例において、画素境界部44に設けた画素間分離部61または画素間分離部211は、省略してもよい。

【0158】

例えば、上述した第3構成例の画素間分離部61、または、第4構成例の画素間分離部211を省略すると、図15のような構造となる。

【0159】

図15の第5構成例は、第3構成例の画素間分離部61、または、第4構成例の画素間分離部211を省略した構成を有し、反射防止膜221が、画素境界部44において平坦に形成されている。その他の構成は、第3構成例または第4構成例と同様である。

【0160】

<モスアイ構造の斜視図>

図16のAは、半導体基板41のPD上部領域223に形成されているモスアイ構造の斜視図である。

【0161】

半導体基板41のモスアイ構造は、例えば、図16のAに示されるように、半導体基板41側に頂点を有する略同形状かつ略同じ大きさの複数の四角錐の領域が規則的に(格子状に)設けられた構成とされる。

【0162】

なお、図16のAでは、半導体基板41の上側が、光の入射側、つまりオンチップレンズ47側である。

【0163】

モスアイ構造は、半導体基板41の光入射面側に形成され、フォトダイオードPD側に頂点を有する四角錐形状の複数の領域が規則的に並ぶように配列された逆ピラミッド構造となっている。各四角錐の底面は正方形となっており、各四角錐形状の領域はフォトダイオードPD側に凸となるように、半導体基板41が掘り込まれて形成されている。図16のAにおいて、例えば、矢印W51に示す部分が、各四角錐の領域のフォトダイオードPD側にある頂点部分の凹部となっている。矢印W51に示す凹部は、例えば、曲率を有し、丸みのある形状となっている。

【0164】

なお、モスアイ構造の各四角錐の各凹部だけではなく、図16のBにおいてハッチが施された部分である各四角錐の領域の斜辺部分も、ある程度曲率を持つようにしてもよい。

10

20

30

40

50

このように斜辺部分にも曲率を持たせることで、平坦化膜 4 6 の形成ムラや剥がれの抑制効果をさらに向上させることができる。

【0165】

図 1 7 は、半導体基板 4 1 のモスアイ構造のその他の例を示す斜視図である。

【0166】

図 1 6 では、モスアイ構造はフォトダイオード PD 側に頂点を有する四角錐の領域からなる逆ピラミッド構造とされる例について説明したが、例えば、図 1 7 に示されるように、順ピラミッド構造としてもよい。

【0167】

具体的には、図 1 7 の A に示されるように、モスアイ構造は、半導体基板 4 1 における光の入射側の面に形成されている。そして、このモスアイ構造は、光が入射する側であるオンチップレンズ 4 7 側に頂点を有する複数の四角錐の領域が、規則的に、つまり格子状に配列された順ピラミッド構造となっている。

【0168】

また、図 1 7 の A においても、複数の各四角錐の領域は略同形状および略同じ大きさとなっており、各四角錐の底面は正方形となっている。さらに、各四角錐形状の領域がフォトダイオード PD 側とは反対側に凸となるように、半導体基板 4 1 が掘り込まれてそれらの四角錐形状の領域が形成されている。

【0169】

例えば、矢印 W 7 1 に示す部分が、各四角錐の領域のフォトダイオード PD 側にある底辺部分の凹部となっている。矢印 W 7 1 に示す凹部は、図 1 6 に示した例と同様に、半導体基板 4 1 の光の入射側からフォトダイオード PD へと向かう方向と略平行な断面を見たときに、フォトダイオード PD 側に凸となる部分が曲率を有し、丸みのある形状となっている。

【0170】

図 1 7 の B においてハッチが施された、上に凸の各四角錐の底辺からなる部分が曲率を持つように形成することができ、この場合、図 1 6 に示した例と同様に、半導体基板 4 1 上に形成される平坦化膜 4 6 の形成ムラや剥がれを抑制することができる。

【0171】

図 1 8 は、半導体基板 4 1 のモスアイ構造のさらにその他の例を示す斜視図である。

【0172】

モスアイ構造は、例えば、図 1 8 の A に示すように、微細な凹凸部分の底面が長方形となるようにしてもよい。

【0173】

図 1 8 の A のモスアイ構造は、半導体基板 4 1 の光入射面側に形成されており、画素 1 0 の縦方向（垂直方向）または横方向（水平方向）に長いライン状の凹部を有している。

【0174】

より具体的には、図 1 8 の A のモスアイ構造は、図 1 3 乃至図 1 5 の断面図と同じ方向の断面を見たときに鋸歯形状であり、略同形状かつ略同じ大きさの複数の三角柱を、三角形の 1 つの頂点と、三角柱の 1 つの長方形の面を、フォトダイオード PD に向けた状態で、一方向に並べて得られるような形状となっている。

【0175】

図 1 8 の A において、例えば矢印 W 9 1 に示す部分が凹部となっており、例えば矢印 W 9 2 に示す部分が凸部となっている。各凹部のハッチが施されている部分は、所定の曲率を有する丸みのある形状となっている。したがって、この例においても、半導体基板 4 1 上に形成される平坦化膜 4 6 の形成ムラや剥がれを抑制することができる。

【0176】

また、半導体基板 4 1 のモスアイ構造は、四角錐の形状が略同じ大きさで規則正しく配列された構成の他、図 1 8 の B に示されるように、それぞれ異なる大きさの四角錐の形状が、不規則に配置された構成でもよい。

【0177】

10

20

30

40

50

図18のBに示される例では、オンチップレンズ47側に頂点を有する四角錐の領域が不規則に並ぶ順ピラミッド構造となっている。また、複数の各四角錐の領域の大きさも同じ大きさとはなっていない。すなわち、四角錐の大きさおよび配置がランダムとなっている。

【0178】

例えば、矢印W93や矢印W94に示す部分が凹部となっており、この凹部が曲率を有して、丸みのある形状となっている。これにより、半導体基板41上に形成される平坦化膜46の形成ムラや剥がれを抑制することができる。

【0179】

図18のBでは、オンチップレンズ47側に頂点を有する複数の四角錐の領域がランダムに配列された順ピラミッド構造のモスアイ構造を示したが、図16に示した逆ピラミッド構造においても、複数の四角錐の領域の大きさや配置をランダムとした構造も勿論可能である。

【0180】

PD上部領域223に形成されている半導体基板41のモスアイ構造は、例えば、図16乃至図18に示した形状のように構成することができる。これにより、基板界面における急激な屈折率の変化を緩和し、反射光による影響を低減させることができる。

【0181】

なお、モスアイ構造を採用した第3乃至第5構成例では、モスアイ構造による反射防止効果が十分である場合には、その上の反射防止膜221を省略してもよい。

【0182】

<12. 画素の第6構成例に係る断面図>

図19は、画素10の第6構成例を示す断面図である。

【0183】

図19において、上述した第1乃至第5構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。

【0184】

上述した第1乃至第5構成例では、受光素子1が1枚の半導体基板、即ち半導体基板41のみを用いて構成されていたが、図19の第6構成例では、半導体基板41と半導体基板301の2枚の半導体基板を用いて構成されている。以下では、理解を容易にするため、半導体基板41と半導体基板301を、それぞれ、第1基板41と第2基板301とも称して説明する。

【0185】

図19の第6構成例において、第1基板41の光入射面側に、画素間遮光膜45、平坦化膜46、および、オンチップレンズ47が形成されている点は、図2の第1構成例と同様である。第1基板41の裏面側の画素境界部44には、画素間分離部61が形成されている点も、図2の第1構成例と同様である。

【0186】

また、第1基板41に、光電変換部であるフォトダイオードPDが画素単位に形成されている点、第1基板41の表面側に、2つの転送トランジスタTRG1およびTRG2や、電荷蓄積部としての浮遊拡散領域FD1およびFD2が形成されている点も同様である。

【0187】

一方、図2の第1構成例と異なる点として、第1基板41の表面側である配線層311の絶縁層313が、第2基板301の絶縁層312と貼り合わされている。

【0188】

第1基板41の配線層311には、少なくとも1層の金属膜Mを含み、その金属膜Mを用いて、フォトダイオードPDの形成領域の下方に位置する領域に、遮光部材63が形成されている。

【0189】

第2基板301の貼り合わせ面側である絶縁層312側と反対側の界面には、画素トラ

10

20

30

40

50

ンジスタTr1、Tr2が形成されている。画素トランジスタTr1、Tr2は、例えば、増幅トランジスタAMP、選択トランジスタSELである。

【0190】

すなわち、1枚の半導体基板41（第1基板41）のみを用いて構成される第1乃至第5構成例では、転送トランジスタTRG、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELの全ての画素トランジスタが、半導体基板41に形成されていたが、2枚の半導体基板の積層構造で構成される第6構成例の受光素子1では、転送トランジスタTRG以外の画素トランジスタ、即ち、切替トランジスタFDG、増幅トランジスタAMP、及び、選択トランジスタSELは、第2基板301に形成されている。

【0191】

第2基板301の第1基板41側と反対側には、少なくとも2層の金属膜Mを有する多層配線層321が形成されている。多層配線層321は、第1金属膜M11と、第2金属膜M12、および、層間絶縁膜333を含む。

【0192】

転送トランジスタTRG1を制御する転送駆動信号TRG1gは、第2基板301を貫通するTSV（Through Silicon Via）331-1により、第2基板301の第1金属膜M11から、第1基板41の転送トランジスタTRG1のゲート電極に供給される。転送トランジスタTRG2を制御する転送駆動信号TRG2gは、第2基板301を貫通するTSV331-2により、第2基板301の第1金属膜M11から、第1基板41の転送トランジスタTRG2のゲート電極に供給される。

【0193】

同様に、浮遊拡散領域FD1に蓄積された電荷は、第2基板301を貫通するTSV332-1により、第1基板41側から第2基板301の第1金属膜M11へ伝送される。浮遊拡散領域FD2に蓄積された電荷も、第2基板301を貫通するTSV332-2により、第1基板41側から第2基板301の第1金属膜M11へ伝送される。

【0194】

配線容量64は、第1金属膜M11か、または、第2金属膜M12の不図示の領域に形成されている。配線容量64が形成される金属膜Mは、容量形成のため配線密度が高く形成され、転送トランジスタTRGや切替トランジスタFDGなどのゲート電極に接続される金属膜Mは、誘導電流低減のため、配線密度は低く形成される。画素トランジスタごとに、ゲート電極と接続される配線層（金属膜M）が異なるように構成してもよい。

【0195】

以上のように、第6構成例に係る画素10は、第1基板41と第2基板301の2枚の半導体基板を積層して構成することができ、転送トランジスタTRG以外の画素トランジスタが、光電変換部を有する第1基板41とは異なる第2基板301に形成される。また、画素10の駆動を制御する垂直駆動部22や画素駆動線28、検出信号を伝送する垂直信号線29なども第2基板301に形成される。これにより、画素を微細化することができ、BEOL（Back End Of Line）設計の自由度も高まる。

【0196】

第6構成例においても、裏面照射型の画素構造とすることで、表面照射型における場合と比較して十分な開口率を確保することができ、量子効率（QE）×開口率（FF）を最大化することができる。

【0197】

また、第1基板41に最も近い配線層311のフォトダイオードPDの形成領域と重なる領域に、遮光部材（反射部材）63を備えることにより、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光を、遮光部材63で反射させて半導体基板41内へと再度入射させる。これにより、半導体基板41内で光電変換される赤外光の量をより多くし、量子効率（QE）、つまり赤外光に対する画素10の感度を向上させることができる。また、半導体基板41内で光電変換されずに半導体基板41を透過してしまった赤外光が、第2基板301側へ入射してしまうことを抑制できる。

10

20

30

40

50

【0198】

＜第6構成例の製造方法＞

次に、図20を参照して、第6構成例の製造方法について説明する。

【0199】

初めに、図20のAに示されるように、第1基板41の所定の領域に光電変換部であるフォトダイオードPDや浮遊拡散領域FDが、画素単位に形成された後、転送トランジスタTRGのゲート電極351が形成される。

【0200】

次に、図20のBに示されるように、転送トランジスタTRGのゲート電極351と第1基板41上面に、絶縁膜361が形成された後、フォトダイオードPDの領域に対応して、遮光部材63がパターン形成される。

【0201】

次に、図20のCに示されるように、遮光部材63と絶縁膜361の上に、さらに絶縁膜が積層されて絶縁層313とされ、第1基板41の表面側である配線層311が形成される。そして、増幅トランジスタAMP、選択トランジスタSEL等の画素トランジスタTr1およびTr2が予め形成された第2基板301の裏面側の絶縁層312が、第1基板41の絶縁層313と貼り合わされる。

【0202】

次に、図20のDに示されるように、第2基板301の上面に絶縁層362が形成された後、画素トランジスタTr1およびTr2のゲート電極のコンタクトのためのトレンチ371-1および371-2が形成される。また、転送トランジスタTRG1およびTRG2のゲート電極や、浮遊拡散領域FD1およびFD2など、第1基板41と第2基板301とを電氣的に接続する必要のある部分に対して、第2基板301を貫通するトレンチ372-1、372-2、373-1、および373-2が形成される。

【0203】

次に、図20のEに示されるように、トレンチ371-1および371-2や、トレンチ372-1、372-2、373-1、および373-2に、タングステン(W)等の金属材料が埋め込まれる。これにより、TSV331-1、331-2、332-1、および332-2が形成される。

【0204】

次に、図20のFに示されるように、絶縁層362の上に、第1金属膜M11と第2金属膜M12と絶縁層が形成され、多層配線層321が形成される。

【0205】

図20のFの後、第1基板41の光入射面である裏面側に、反射防止膜43、オンチップレンズ47等が形成されることで、図19の受光素子1が完成する。

【0206】

なお、図19に示した第6構成例は、図2に示した第1構成例を、2枚の半導体基板の積層構造に変形した構成であるが、上述したその他の構成例、即ち、第2構成例乃至第5構成例を、2枚の半導体基板の積層構造に変形した構成も勿論可能である。

【0207】

＜13. 4タップの画素構成例＞

第1構成例乃至第6構成例に係る画素10は、1つのフォトダイオードPDに対して、転送ゲートとして2つの転送トランジスタTRG1およびTRG2を有し、電荷蓄積部として2つの浮遊拡散領域FD1およびFD2とを有し、フォトダイオードPDで生成された電荷を、2つの浮遊拡散領域FD1およびFD2に振り分ける、いわゆる2タップの画素構造であった。

【0208】

これに対して、画素10は、1つのフォトダイオードPDに対して、4つの転送トランジスタTRG1乃至TRG4と、浮遊拡散領域FD1乃至FD4とを有し、フォトダイオードPDで生成された電荷を、4つの浮遊拡散領域FD1乃至FD4に振り分ける、いわゆる4タップ

10

20

30

40

50

の画素構造とすることも可能である。

【0209】

図21は、4タップの画素構造とした場合の、画素10の平面図である。

【0210】

画素10は、第1転送トランジスタTRGa、第2転送トランジスタTRGb、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELをそれぞれ4個ずつ有する。

【0211】

フォトダイオードPDの外側であって、矩形の画素10の四辺の各辺に沿って、第1転送トランジスタTRGa、第2転送トランジスタTRGb、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELのセットが直線的に並んで配置されている。

10

【0212】

図21においては、矩形の画素10の四辺の各辺に沿って配置された、第1転送トランジスタTRGa、第2転送トランジスタTRGb、リセットトランジスタRST、増幅トランジスタAMP、及び、選択トランジスタSELの各セットに、1乃至4のいずれかの数字を付して区別されている。

【0213】

以上のように、画素10は、フォトダイオードPDで生成された電荷を、2タップで振り分ける構造の他、4タップで振り分ける構造も可能であり、2タップに限らず、3タップ以上とすることが可能である。

20

【0214】

例えば、画素10が2タップ構造である場合には、第1のタップと第2のタップとで位相（受光タイミング）を180度ずらすことにより、生成電荷を2つの浮遊拡散領域FDに振り分ける駆動が行われる。これに対して、画素10が4タップ構造である場合には、第1乃至第4のタップとで位相（受光タイミング）を90度ずつ、ずらすことにより、生成電荷を4つの浮遊拡散領域FDに振り分ける駆動を行うことができる。そして、4つの浮遊拡散領域FDに蓄積された電荷の配分比に基づいて、物体までの距離を求めることができる。

【0215】

<14. 測距モジュールの構成例>

30

図22は、上述した受光素子1を用いて測距情報を出力する測距モジュールの構成例を示すブロック図である。

【0216】

測距モジュール500は、発光部511、発光制御部512、および、受光部513を備える。

【0217】

発光部511は、所定波長の光を発する光源を有し、周期的に明るさが変動する照射光を発して物体に照射する。例えば、発光部511は、光源として、波長が780nm乃至1000nmの範囲の赤外光を発する発光ダイオードを有し、発光制御部512から供給される矩形波の発光制御信号CLKpに同期して、照射光を発生する。

40

【0218】

なお、発光制御信号CLKpは、周期信号であれば、矩形波に限定されない。例えば、発光制御信号CLKpは、サイン波であってもよい。

【0219】

発光制御部512は、発光制御信号CLKpを発光部511および受光部513に供給し、照射光の照射タイミングを制御する。この発光制御信号CLKpの周波数は、例えば、20メガヘルツ（MHz）である。なお、発光制御信号CLKpの周波数は、20メガヘルツ（MHz）に限定されず、5メガヘルツ（MHz）などであってもよい。

【0220】

受光部513は、物体から反射した反射光を受光し、受光結果に応じて距離情報を画素

50

ごとに算出し、物体（被写体）までの距離に対応するデプス値を画素値として格納したデプス画像を生成して、出力する。

【0221】

受光部513には、上述した第1乃至第6構成例のいずれかの画素構造を有する受光素子1が用いられる。例えば、受光部513としての受光素子1は、発光制御信号CLKpに基づいて、画素アレイ部21の各画素10の浮遊拡散領域FD1またはFD2に振り分けられた電荷に応じた信号強度から、距離情報を画素ごとに算出する。なお、画素10のタップ数は、上述した4タップなどでもよい。

【0222】

以上のように、間接ToF方式により被写体までの距離情報を求めて出力する測距モジュール500の受光部513として、上述した第1乃至第6構成例のいずれかの画素構造を有する受光素子1を組み込むことができる。これにより、測距モジュール500としての測距特性を向上させることができる。

【0223】

<15. 電子機器の構成例>

なお、受光素子1は、上述したように測距モジュールに適用できる他、例えば、測距機能を備えるデジタルスチルカメラやデジタルビデオカメラなどの撮像装置、測距機能を備えたスマートフォンといった各種の電子機器に適用することができる。

【0224】

図23は、本技術を適用した電子機器としての、スマートフォンの構成例を示すブロック図である。

【0225】

スマートフォン601は、図23に示されるように、測距モジュール602、撮像装置603、ディスプレイ604、スピーカ605、マイクロフォン606、通信モジュール607、センサユニット608、タッチパネル609、および制御ユニット610が、バス611を介して接続されて構成される。また、制御ユニット610では、CPUがプログラムを実行することによって、アプリケーション処理部621およびオペレーションシステム処理部622としての機能を備える。

【0226】

測距モジュール602には、図22の測距モジュール500が適用される。例えば、測距モジュール602は、スマートフォン601の前面に配置され、スマートフォン601のユーザを対象とした測距を行うことにより、そのユーザの顔や手、指などの表面形状のデプス値を測距結果として出力することができる。

【0227】

撮像装置603は、スマートフォン601の前面に配置され、スマートフォン601のユーザを被写体とした撮像を行うことにより、そのユーザが写された画像を取得する。なお、図示しないが、スマートフォン601の背面にも撮像装置603が配置された構成としてもよい。

【0228】

ディスプレイ604は、アプリケーション処理部621およびオペレーションシステム処理部622による処理を行うための操作画面や、撮像装置603が撮像した画像などを表示する。スピーカ605およびマイクロフォン606は、例えば、スマートフォン601により通話を行う際に、相手側の音声の出力、および、ユーザの音声の収音を行う。

【0229】

通信モジュール607は、インターネット、公衆電話回線網、所謂4G回線や5G回線等の無線移動体用の広域通信網、WAN (Wide Area Network)、LAN (Local Area Network) 等の通信網を介したネットワーク通信、Bluetooth (登録商標)、NFC (Near Field Communication) 等の近距離無線通信などを行う。センサユニット608は、速度や加速度、近接などをセンシングし、タッチパネル609は、ディスプレイ604に表示されている操作画面に対するユーザによるタッチ操作を取得する。

10

20

30

40

50

【0230】

アプリケーション処理部621は、スマートフォン601によって様々なサービスを提供するための処理を行う。例えば、アプリケーション処理部621は、測距モジュール602から供給されるデプス値に基づいて、ユーザの表情をバーチャルに再現したコンピュータグラフィックスによる顔を作成し、ディスプレイ604に表示する処理を行うことができる。また、アプリケーション処理部621は、測距モジュール602から供給されるデプス値に基づいて、例えば、任意の立体的な物体の三次元形状データを作成する処理を行うことができる。

【0231】

オペレーションシステム処理部622は、スマートフォン601の基本的な機能および動作を実現するための処理を行う。例えば、オペレーションシステム処理部622は、測距モジュール602から供給されるデプス値に基づいて、ユーザの顔を認証し、スマートフォン601のロックを解除する処理を行うことができる。また、オペレーションシステム処理部622は、測距モジュール602から供給されるデプス値に基づいて、例えば、ユーザのジェスチャを認識する処理を行い、そのジェスチャに従った各種の操作を入力する処理を行うことができる。

【0232】

このように構成されているスマートフォン601では、測距モジュール602として、上述した測距モジュール500を適用することで、例えば、所定の物体までの距離を測定して表示したり、所定の物体の三次元形状データを作成して表示する処理などを行うことができる。

【0233】

<16. 移動体への応用例>

本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

【0234】

図24は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

【0235】

車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図24に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F（interface）12053が図示されている。

【0236】

駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

【0237】

ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリーシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機

10

20

30

40

50

から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

【0238】

車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

10

【0239】

撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

【0240】

車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

20

【0241】

マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS (Advanced Driver Assistance System) の機能実現を目的とした協調制御を行うことができる。

30

【0242】

また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に抛らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

【0243】

また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

40

【0244】

音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図24の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

【0245】

図25は、撮像部12031の設置位置の例を示す図である。

50

【0246】

図25では、車両12100は、撮像部12031として、撮像部12101、12102、12103、12104、12105を有する。

【0247】

撮像部12101、12102、12103、12104、12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102、12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

10

【0248】

なお、図25には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112、12113は、それぞれサイドミラーに設けられた撮像部12102、12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上

20

【0249】

撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

【0250】

例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化（車両12100に対する相対速度）を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度（例えば、0km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

30

【0251】

例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

40

【0252】

撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ない

50

し 1 2 1 0 4 の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ 1 2 0 5 1 が、撮像部 1 2 1 0 1 ないし 1 2 1 0 4 の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部 1 2 0 5 2 は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部 1 2 0 6 2 を制御する。また、音声画像出力部 1 2 0 5 2 は、歩行者を示すアイコン等を所望の位置に表示するように表示部 1 2 0 6 2 を制御してもよい。

【 0 2 5 3 】

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、車外情報検出ユニット 1 2 0 3 0 や撮像部 1 2 0 3 1 に適用され得る。具体的には、受光素子 1 または測距モジュール 5 0 0 を、車外情報検出ユニット 1 2 0 3 0 や撮像部 1 2 0 3 1 の距離検出処理ブロックに適用することができる。車外情報検出ユニット 1 2 0 3 0 や撮像部 1 2 0 3 1 に、本開示に係る技術を適用することにより、人、車、障害物、標識又は路面上の文字等の物体までの距離を高精度に測定することができ、得られた距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。

【 0 2 5 4 】

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

【 0 2 5 5 】

また、上述した受光素子 1 においては、信号キャリアとして電子を用いる例について説明したが、光電変換で発生した正孔を信号キャリアとして用いるようにしてもよい。

【 0 2 5 6 】

例えば、上述した受光素子 1 においては、各実施の形態の全てまたは一部を組み合わせた形態を採用することができる。

【 0 2 5 7 】

また、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。

【 0 2 5 8 】

なお、本技術は以下のような構成も取ることができる。

(1)

オンチップレンズと、

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を第 1 の電荷蓄積部に転送する第 1 の転送トランジスタと、

前記フォトダイオードで生成された電荷を第 2 の電荷蓄積部に転送する第 2 の転送トランジスタと、

前記半導体層の深さ方向の少なくとも一部について、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える 1 層を少なくとも有し、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている受光素子。

(2)

前記画素間分離部は、深さ方向に前記半導体層を貫通して構成される

10

20

30

40

50

前記（１）に記載の受光素子。

（３）

前記半導体層は、

第１の付加容量と、

前記第１の付加容量を前記第１の電荷蓄積部に接続する第１の切替トランジスタと、

第２の付加容量と、

前記第２の付加容量を前記第２の電荷蓄積部に接続する第２の切替トランジスタと

をさらに備える

前記（１）または（２）に記載の受光素子。

（４）

前記第１の付加容量および前記第２の付加容量は、前記配線層の配線容量で構成される

前記（３）に記載の受光素子。

（５）

前記配線層は、前記遮光部材が形成された層と、前記配線容量が形成された層とを含み、

前記配線容量は、前記遮光部材よりも前記半導体層から遠い層に形成されるように構成される

前記（４）に記載の受光素子。

（６）

前記遮光部材は、２層で構成される

前記（１）乃至（５）のいずれかに記載の受光素子。

（７）

前記半導体層の画素境界部に、画素間遮光膜をさらに備える

前記（１）乃至（６）のいずれかに記載の受光素子。

（８）

前記半導体層の前記フォトダイオードの上方の領域は、微細な凹凸が形成されたモスアイ構造である

前記（１）乃至（７）のいずれかに記載の受光素子。

（９）

前記半導体層は、別の半導体層である第２半導体層と前記配線層を介して貼り合わされて構成され、

前記第２半導体層は、増幅トランジスタ、選択トランジスタを少なくとも有する

前記（１）乃至（８）のいずれかに記載の受光素子。

（１０）

オンチップレンズと、

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を第１の電荷蓄積部に転送する第１の転送トランジスタと、

前記フォトダイオードで生成された電荷を第２の電荷蓄積部に転送する第２の転送トランジスタと、

前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える１層を少なくとも有し、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

前記照射光の照射タイミングを制御する発光制御部と

10

20

30

40

50

を備える測距モジュール。

(11)

オンチップレンズと、

配線層と、

前記オンチップレンズと前記配線層との間に配される半導体層とを備え、

前記半導体層は、

フォトダイオードと、

前記フォトダイオードで生成された電荷を第1の電荷蓄積部に転送する第1の転送トランジスタと、

前記フォトダイオードで生成された電荷を第2の電荷蓄積部に転送する第2の転送トランジスタと、

前記半導体層の少なくとも一部の深さで、隣接する画素どうしの前記半導体層を分離する画素間分離部と

を備え、

前記配線層は、遮光部材を備える1層を少なくとも有し、

前記遮光部材は、平面視において前記フォトダイオードと重なるように設けられている受光素子と、

周期的に明るさが変動する照射光を照射する光源と、

前記照射光の照射タイミングを制御する発光制御部と

を備える測距モジュール

を備える電子機器。

【符号の説明】

【0259】

1 受光素子, 10 画素, PD フォトダイオード, RST リセットトランジスタ, SEL 選択トランジスタ, TRG 転送トランジスタ, FD 浮遊拡散領域, FDG 切替トランジスタ, FDL 付加容量, M 金属膜, MEM メモリ, OFG 電荷排出トランジスタ, 21 画素アレイ部, 41 半導体基板(第1基板), 42 多層配線層, 43 反射防止膜, 44 画素境界部(境界部), 45 画素間遮光膜, 47 オンチップレンズ, 61 画素間分離部, 63 遮光部材(反射部材), 64 配線容量, 211 画素間分離部, 221 反射防止膜, 223 PD上部領域, 301 半導体基板(第2基板), 321 多層配線層, 500 測距モジュール, 511 発光部, 512 発光制御部, 513 受光部, 601 スマートフォン, 602 測距モジュール

10

20


30

40

50


【図 5】

FIG. 5




【図 6】

FIG. 6




【図 7】

FIG. 7



【図 8】

FIG. 8



10

20


30

40

50


【図 9】

FIG. 9



【図 10】

FIG. 10




10

20


【図 11】

FIG. 11



【図 12】

FIG. 12




30

40

50


【図 13】

FIG. 13




【図 14】

FIG. 14




【図 15】

FIG. 15




【図 16】

FIG. 16




【図 17】

FIG. 17




【図 18】

FIG. 18




【図 19】

FIG. 19



【図 20】

FIG. 20



10


20

30

40

50

【図 25】



10

20

30

40

50

フロントページの続き

(51)国際特許分類

F I

H 1 0 F	30/20 (2025.01)	H 1 0 F	39/18	F
H 1 0 F	77/00 (2025.01)	H 1 0 F	30/20	
G 0 1 J	1/04 (2006.01)	H 1 0 F	77/00	
G 0 1 J	1/02 (2006.01)	G 0 1 J	1/04	A
G 0 1 J	1/42 (2006.01)	G 0 1 J	1/02	B
		G 0 1 J	1/42	N
		G 0 1 J	1/02	P

株式会社内

(72)発明者 佐野 拓也

神奈川県厚木市旭町四丁目14番1号 ソニーセミコンダクタソリューションズ株式会社内

審査官 黒田 久美子

(56)参考文献

特開2013-033896 (JP, A)
特開2015-029054 (JP, A)
国際公開第2017/126329 (WO, A1)
特開2018-006989 (JP, A)
特開2009-047658 (JP, A)
特開2013-065688 (JP, A)
特開2012-164870 (JP, A)
国際公開第2013/115075 (WO, A1)

(58)調査した分野 (Int.Cl., DB名)

H 1 0 F 39/12
H 1 0 F 30/20
H 1 0 F 77/00
H 1 0 F 39/18
G 0 1 S 7/481
G 0 1 S 7/4863
G 0 1 S 17/894
G 0 1 J 1/04
G 0 1 J 1/02
G 0 1 J 1/42