

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2016 年 7 月 7 日 (07.07.2016)



(10) 国际公布号
WO 2016/106803 A1

- (51) 国际专利分类号:
G09G 3/36 (2006.01) *G02F 1/13* (2006.01)
- (21) 国际申请号: PCT/CN2015/070320
- (22) 国际申请日: 2015 年 1 月 8 日 (08.01.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201410844668.4 2014 年 12 月 30 日 (30.12.2014) CN
- (71) 申请人: 深圳市华星光电技术有限公司 (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国广东省深圳市光明新区塘明大道 9-2 号施北娜, Guangdong 518132 (CN)。
- (72) 发明人: 肖军城 (XIAO, Juncheng); 中国广东省深圳市光明新区塘明大道 9-2 号施北娜, Guangdong 518132 (CN)。 赵莽 (ZHAO, Mang); 中国广东省深圳市光明新区塘明大道 9-2 号施北娜, Guangdong 518132 (CN)。 田勇 (TIAN, Yong); 中国广东省深圳市光明新区塘明大道 9-2 号施北娜, Guangdong 518132 (CN)。

- (74) 代理人: 深圳冀盛智成知识产权事务所 (普通合伙) (ESSEN PATENT & TRADEMARK AGENCY); 中国广东省深圳市福田区深南大道 6021 号喜年中心 A 座 1709-1711, Guangdong 518040 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。
- (84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

[见续页]

(54) Title: GOA CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE

(54) 发明名称: 用于液晶显示装置的 GOA 电路




图 1 / Fig. 1

(57) Abstract: Disclosed is a Gate Driver On Array (GOA) circuit for a liquid crystal display device. The liquid crystal display device comprises a plurality of scanning lines. The GOA circuit comprises a plurality of cascaded GOA units. An N^{th} -level GOA unit controls charging of an N^{th} -level scanning line ($G(N)$) in a display area. The N^{th} -level GOA unit comprises a forward and reverse scanning control circuit (100), a pull-up circuit (200), a bootstrap capacitor circuit (300), a pull-up control circuit (400) and a pull-down holding circuit (500). The pull-up circuit (200), the bootstrap capacitor circuit (300), the pull-up control circuit (400) and the pull-down holding circuit (500) are connected to a gate signal point ($Q(N)$). The pull-up circuit (200), the bootstrap capacitor circuit (300) and the pull-down holding circuit (500) are connected to the N^{th} -level scanning line ($G(N)$). The forward and reverse scanning control circuit (100) is connected to an $(N-1)^{\text{th}}$ -level scanning line ($G(N-1)$) and an $(N+1)^{\text{th}}$ -level scanning line ($G(N+1)$). The GOA circuit is used for improving the stability of the gate signal point and reducing the use of transistors.

(57) 摘要:

[见续页]



本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

公开了一种用于液晶显示装置的阵列基板行扫描驱动 GOA 电路，液晶显示装置包括多条扫描线。GOA 电路包括级联的多个 GOA 单元。第 N 级 GOA 单元控制对显示区域第 N 级扫描线 (G(N)) 充电，该第 N 级 GOA 单元包括正反向扫描控制电路 (100)、上拉电路 (200)、自举电容电路 (300)、上拉控制电路 (400) 及下拉维持电路 (500)。上拉电路 (200)、自举电容电路 (300)、上拉控制电路 (400) 及下拉维持电路 (500) 与栅极信号点 (Q(N)) 连接。上拉电路 (200)、自举电容电路 (300) 及下拉维持电路 (500) 与前述第 N 级扫描线 (G(N)) 连接。所述正反向扫描控制电路 (100) 与第 N-1 级扫描线 (G(N-1)) 以及第 N+1 级扫描线 (G(N+1)) 连接。该 GOA 电路用以提高栅极信号点的稳定性以及减少晶体管的使用。

用于液晶显示装置的GOA电路

技术领域

- [1] 本发明涉及液晶显示技术领域，特别是涉及一种基于LTPS(Low-Temperature Poly-Si)的PMOS(P-channel Metal Oxide Semiconductor)用于液晶显示装置的GOA (Gate Driver On Array，阵列基板行扫描驱动) 电路。

背景技术

- [2] GOA，就是利用现有薄膜晶体管液晶显示器数组(Array)制程将栅极(Gate)行扫描驱动信号电路制作在数组基板上，实现对栅极逐行扫描的驱动方式的一项技术。
- [3] 随着低温多晶硅半导体（LTPS）薄膜晶体管(TFT)的发展，而且由于LTPS半导体本身超高载流子迁移率的特性，相应的面板周边集成电路，也就是GOA便成为大家关注的焦点，并且很多人投入到系统整合面板(System on Panel,SOP) 的相关技术研究，并逐步成为现实，由于LTPS可以用离子布置技术调节TFT类型，可以选择NMOS，PMOS和CMOS的电路，但是CMOS和NMOS在光罩成本上较PMOS会大幅的提升，而且CMOS的电路结构过于复杂，很难做到超窄边框的设计，当针对小尺寸的显示装置时，这个显得尤为重要，PMOS电路在成本上及电路结构上的优势，使其逐渐成为主流。再者，电路的信号使用和功耗考虑是GOA电路的重要考虑部分，所以在设计LTPS电路时必须考虑到此类问题，并且考虑到小尺寸产品的扫描特性，正反向扫描和正反向控制比较重要的前提下，一种基于LTPS的PMOS的GOA电路对于解决上述问题是有相当帮助的。

对发明的公开

技术问题

- [4] 本发明的目的在于提供一种基于LTPS的PMOS的用于液晶显示装置GOA电路。

问题的解决方案

技术解决方案

- [5] 为实现上述目的，本发明提供一种用于液晶显示装置的GOA电路，所述液晶显

示设备包括多条扫描线，所述GOA电路包含级联的多个GOA单元。第N级GOA单元控制对第N级扫描线充电。该第N级GOA单元包括正反向扫描控制电路、上拉电路、自举电容电路、上拉控制电路及下拉维持电路。

- [6] 下拉维持电路连接所述第N级扫描线。自举电容电路连接所述下拉维持电路。上拉控制电路连接所述自举电容电路。正反向扫描控制电路连接所述上拉控制电路。上拉电路连接所述自举电容电路。
- [7] 所述上拉电路、所述自举电容电路、所述上拉控制电路及所述下拉维持电路共同连接构成一栅极信号点。
- [8] 所述所述上拉电路、所述自举电容电路及所述下拉维持电路分别与所述第N级扫描线连接。
- [9] 所述正反向扫描控制电路分别与第N-1级扫描线以及第N+1级扫描线连接。
- [10] 所述下拉维持电路包括：
- [11] 第一晶体管，其控制端连接其输入端及接收所述第一时钟信号，其输出端连接第一电路点。
- [12] 第二晶体管，其控制端接收第二时钟信号，其输入端连接高恒压源，其输出端连接所述第一电路点。
- [13] 第三晶体管，其控制端连接所述第一电路点，其输入端连接所述高恒压源，其输出端连接所述第N级扫描线。
- [14] 第四晶体管，其控制端接收所述第一时钟信号，其输入端连接所述栅极信号点，其输出端连接所述第N级扫描线。
- [15] 第一电容，其两端连接所述高恒压源及所述第一电路点。
- [16] 在一实施例中，所述正反向扫描控制电路包括：
- [17] 第五晶体管，其控制端接收所述下传控制信号，其输入端连接所述第N-1级扫描线，其输出端连接所述上拉控制电路。
- [18] 第六晶体管，其控制端接收所述上传控制信号，其输入端连接所述第N+1级扫描线，其输出端连接所述第五晶体管的输出端以及所述上拉控制电路。
- [19] 在一实施例中，所述上拉电路包括：
- [20] 第七晶体管，其控制端连接所述栅极信号点，其输入端接收所述第二时钟信号

，其输出端连接所述第N级扫描线。

[21] 在一实施例中，所述自举电容电路包括：

[22] 第二电容，其两端连接所述栅极信号点以及所述第N级扫描线。

[23] 在一实施例中，所述上拉控制电路包括：

[24] 第八晶体管，其控制端接收所述第二时钟信号及连接所述第一晶体管的控制端，其输入端连接所述第五晶体管的输出端以及所述第六晶体管的输出端，其输出端连接所述栅极信号点。

[25] 在一实施例中，所述第一时钟信号与所述第二时钟信号互为反向信号。

[26] 在一实施例中，所述第一至第八晶体管是PMOS晶体管。

发明的有益效果

有益效果

[27] 通过本发明的上述技术方案，产生的有益技术效果在于：

[28] 1. 基于LTPS的PMOS GOA电路设计。

[29] 2. 具备正反向扫描和正反向控制的功能，能够保证显示装置的各种驱动形式，保证电路长时间操作的稳定性。

[30] 3. 通过所述第一时钟信号和所述第一电容、所述第二电容搭配，实现所述第N级扫描线的高电位维持、所述栅极信号点的下拉与上拉的维持功能。通过所述第二时钟信号和所述第一电容、所述第二电容的完美配合，实现所述栅极信号点和所述第N级扫描线的下拉功能。通过这样完美的组合，减少了电路中信号线的使用和晶体管的数量。

[31] 4. 使用所述第四晶体管连接所述栅极信号点与所述第N级扫描线，利用所述第一时钟信号信号进行控制，提高了所述栅极信号点的稳定性，增加了信号的驱动能力。

对附图的简要说明

附图说明

[32] 图1为本发明中的GOA的电路示意图。

[33] 图2为图1中的GOA电路在实际操作时关键节点的波形示意图。

实施该发明的最佳实施例

本发明的最佳实施方式

- [34] 以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
- [35] 图1为本发明中的GOA的电路示意图。所述液晶显示设备包括多个扫描线，所述GOA电路包含级联的多个GOA单元。第N级GOA单元控制对显示区域第N级扫描线充电。该第N级GOA单元包括正反向扫描控制电路（100）、上拉电路（200）、自举电容电路（300）、上拉控制电路（400）及下拉维持电路（500）。
- [36] 下拉维持电路（500）连接所述第N级扫描线（G（N））。自举电容电路（300）连接所述下拉维持电路（500）。上拉控制电路（400）连接所述自举电容电路（300）。正反向扫描控制电路（100）连接所述上拉控制电路（400）。上拉电路（200）连接所述自举电容电路（300）。
- [37] 所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））。所述所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接。所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接。
- [38] 所述下拉维持电路（500）包括：
- [39] 第一晶体管（T4），其控制端连接其输入端及接收所述第一时钟信号（XCK），其输出端连接第一电路点（P（N））。第二晶体管（T6），其控制端接收所述第二时钟信号（CK），其输入端连接所述高恒压源（VGH），其输出端连接所述第一电路点（P（N））。第三晶体管（T8），其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源（VGH），其输出端连接所述第N级扫描线（G（N））。第四晶体管（T5），其控制端接收所述第二时钟信号（CK），其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））。第一电容（C2），其两端连接所述高恒压源（VGH）及所述第一电路点（P（N））。

- [40] 所述正反向扫描控制电路（100）包括第五晶体管(T1)及第六晶体管(T2)。所述第五晶体管(T1)，其控制端接收所述下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）。所述第六晶体管(T2)，其控制端接收所述上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400）。所述正反向扫描控制电路（100）负责电路的正反向扫描，上拉信号的控制作用，在电路内部负责电路的级间传递。
- [41] 所述上拉电路（200）包括第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。
- [42] 所述自举电容电路（300）包括第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。
- [43] 所述上拉控制电路（400）包括第八晶体管（T3），其控制端接收所述第二时钟信号(XCK)及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。
- [44] 所述第一至第八晶体管是PMOS的TFT。其控制端指的是栅极，其输入端指的是源极、其输出端指的是漏极。
- [45] 图2为图1中的GOA电路在实际操作时关键节点的波形示意图。所述上拉电路（200）负责所述第二时钟信号(CK)输出，将合理控制所述栅极信号点（Q（N））电位后，有效的输出所需要的所述第N级扫描线（G（N））驱动波形；这里采用一个特殊的设计，利用所述第四晶体管(T5)将所述栅极信号点（Q（N））与所述第N级扫描线（G（N））连接在一起，使用所述第二时钟信号(CK)进行控制；当第二时钟信号(CK)为低电平时，电路进行下拉时，将所述第N级扫描线（G（N））与所述栅极信号点（Q（N））连通，使所述栅极信号点（Q（N））保持稳定，同时增加输出的驱动能力。当所述第二时钟信号(CK)为低时，第二晶体管(T6)打开，第一电容(C2)存储端被拉高；此时，的三晶体管(T8)关闭，使得所述第N级扫描线（G（N））的输出端不受所述高恒压源(VGH)的影响。

- [46] 所述上拉控制电路(400)负责电路所述栅极信号点(Q(N))的电位下拉和抬升,保证所述第二时钟信号(CK)的顺利输出,所述栅极信号点(Q(N))的电位处理是电路的关键,他将直接决定电路的性能和面板的显示。
- [47] 在设计中用所述第N级扫描线(G(N))信号负责上下级传
- [48] 在信号设置方面,所述高恒压源(VGH)为一个恒压直流的高电位,所述第一时钟信号(XCK)和所述第二时钟信号(CK)是一组互反的时钟信号。
- [49] 综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。

权利要求书

[权利要求 1]

一种用于液晶显示装置的GOA 电路，所述液晶显示装置包括多条扫描线，所述GOA电路包含级联的多个GOA单元，其中第N级GOA单元控制对第N级扫描线（G（N））充电，其中该第N级GOA单元包括：

下拉维持电路（500），连接所述第N级扫描线（G（N））；

自举电容电路（300），连接所述下拉维持电路（500）；

上拉控制电路（400），连接所述自举电容电路（300）；

正反向扫描控制电路（100），连接所述上拉控制电路（400）；

及

上拉电路（200），连接所述自举电容电路（300）；

其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；

所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；

所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；

所述下拉维持电路（500）包括：

第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号（XCK），其输出端连接第一电路点（P（N））；

第二晶体管（T6），其控制端接收第二时钟信号（CK），其输入端连接高恒压源（VGH），其输出端连接所述第一电路点（P（N））；

第三晶体管（T8），其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源（VGH），其输出端连接所述第N级扫描线（G（N））；

第四晶体管（T5），其控制端接收所述第二时钟信号（CK），其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫

描线 (G (N)) ;

第一电容(C2), 其两端连接所述高恒压源(VGH)及所述第一电路点 (P (N)) ,

所述正反向扫描控制电路 (100) 包括:

第五晶体管(T1), 其控制端接收下传控制信号(U2D), 其输入端连接所述第N-1级扫描线 (G (N-1)) , 其输出端连接所述上拉控制电路 (400) ;

第六晶体管(T2), 其控制端接收上传控制信号(D2U), 其输入端连接所述第N+1级扫描线 (G (N+1)) , 其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路 (400) , 所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。

[权利要求 2]

如权利要求1所述的用于液晶显示装置的GOA 电路,其中 所述上拉电路 (200) 包括:

第七晶体管(T7), 其控制端连接所述栅极信号点 (Q (N)) , 其输入端接收所述第二时钟信号(CK), 其输出端连接所述第N级扫描线 (G (N)) 。

[权利要求 3]

如权利要求1所述的用于液晶显示装置的GOA 电路,其中 所述自举电容电路 (300) 包括:

第二电容(C1), 其两端连接所述栅极信号点 (Q (N)) 以及所述第N级扫描线 (G (N)) 。

[权利要求 4]

如权利要求1所述的用于液晶显示装置的GOA 电路其中, 所述上拉控制电路 (400) 包括:

第八晶体管 (T3), 其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管 (T4) 的控制端, 其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端, 其输出端连接所述栅极信号点 (Q (N)) 。

[权利要求 5]

一种用于液晶显示装置的GOA 电路, 所述液晶显示装置包括多条扫描线, 所述GOA电路包含级联的多个GOA单元, 其中第N级GO

A单元控制对第N级扫描线（G（N））充电，其中该第N级GOA单元包括：

下拉维持电路（500），连接所述第N级扫描线（G（N））；

自举电容电路（300），连接所述下拉维持电路（500）；

上拉控制电路（400），连接所述自举电容电路（300）；

正反向扫描控制电路（100），连接所述上拉控制电路（400）；

及

上拉电路（200），连接所述自举电容电路（300）；

其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；

所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；

所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；

所述下拉维持电路（500）包括：

第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号（XCK），其输出端连接第一电路点（P（N））；

第二晶体管（T6），其控制端接收第二时钟信号（CK），其输入端连接高恒压源（VGH），其输出端连接所述第一电路点（P（N））；

第三晶体管（T8），其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源（VGH），其输出端连接所述第N级扫描线（G（N））；

第四晶体管（T5），其控制端接收所述第二时钟信号（CK），其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））；

第一电容（C2），其两端连接所述高恒压源（VGH）及所述第一电路点（P（N）），

所述正反向扫描控制电路（100）包括：

第五晶体管(T1)，其控制端接收下传控制信号(U2D)，其输入端连接所述第N-1级扫描线（G（N-1）），其输出端连接所述上拉控制电路（400）；

第六晶体管(T2)，其控制端接收上传控制信号(D2U)，其输入端连接所述第N+1级扫描线（G（N+1）），其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路（400）。

[权利要求 6] 如权利要求5所述的用于液晶显示装置的GOA 电路,其中 所述上拉电路（200）包括：

第七晶体管(T7)，其控制端连接所述栅极信号点（Q（N）），其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线（G（N））。

[权利要求 7] 如权利要求5所述的用于液晶显示装置的GOA 电路,其中 所述自举电容电路（300）包括：

第二电容(C1)，其两端连接所述栅极信号点（Q（N））以及所述第N级扫描线（G（N））。

[权利要求 8] 如权利要求5所述的用于液晶显示装置的GOA 电路,其中 所述上拉控制电路（400）包括：

第八晶体管（T3），其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管（T4）的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点（Q（N））。

[权利要求 9] 如权利要求5所述的用于液晶显示装置的GOA 电路,其中 所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。

[权利要求 10] 一种用于液晶显示装置的GOA 电路，所述液晶显示装置包括多条扫描线，所述GOA电路包含级联的多个GOA单元，其中第N级GOA单元控制对第N级扫描线（G（N））充电,其中 该第N级GOA单元包括：

下拉维持电路（500），连接所述第N级扫描线（G（N））；
自举电容电路（300），连接所述下拉维持电路（500）；
上拉控制电路（400），连接所述自举电容电路（300）；
正反向扫描控制电路（100），连接所述上拉控制电路（400）；
及
上拉电路（200），连接所述自举电容电路（300）；
其中所述上拉电路（200）、所述自举电容电路（300）、所述上拉控制电路（400）及所述下拉维持电路（500）共同连接构成一栅极信号点（Q（N））；
所述上拉电路（200）、所述自举电容电路（300）及所述下拉维持电路（500）分别与所述第N级扫描线（G（N））连接；
所述正反向扫描控制电路（100）分别与第N-1级扫描线（G（N-1））以及第N+1级扫描线（G（N+1））连接；
所述下拉维持电路（500）包括：
第一晶体管（T4），其控制端连接其输入端及接收第一时钟信号（XCK），其输出端连接第一电路点（P（N））；
第二晶体管（T6），其控制端接收第二时钟信号（CK），其输入端连接高恒压源（VGH），其输出端连接所述第一电路点（P（N））；
第三晶体管（T8），其控制端连接所述第一电路点（P（N）），其输入端连接所述高恒压源（VGH），其输出端连接所述第N级扫描线（G（N））；
第四晶体管（T5），其控制端接收所述第二时钟信号（CK），其输入端连接所述栅极信号点（Q（N）），其输出端连接所述第N级扫描线（G（N））；
一电容（C2），其两端连接所述高恒压源（VGH）及所述第一电路点（P（N））。

[权利要求 11]

如权利要求10所述的用于液晶显示装置的GOA电路,其中所述正反向扫描控制电路（100）包括：

第五晶体管(T1)，其控制端接收下传控制信号(U2D)，其输入端连接所述第N-1级扫描线(G(N-1))，其输出端连接所述上拉控制电路(400)；

第六晶体管(T2)，其控制端接收上传控制信号(D2U)，其输入端连接所述第N+1级扫描线(G(N+1))，其输出端连接所述第五晶体管(T1)的输出端以及所述上拉控制电路(400)。

[权利要求 12]

如权利要求10所述的用于液晶显示装置的GOA电路,其中所述上拉电路(200)包括:

第七晶体管(T7)，其控制端连接所述栅极信号点(Q(N))，其输入端接收所述第二时钟信号(CK)，其输出端连接所述第N级扫描线(G(N))。

[权利要求 13]

如权利要求10所述的用于液晶显示装置的GOA电路,其中所述自举电容电路(300)包括:

第二电容(C1)，其两端连接所述栅极信号点(Q(N))以及所述第N级扫描线(G(N))。

[权利要求 14]

如权利要求10所述的用于液晶显示装置的GOA电路,其中所述上拉控制电路(400)包括:

第八晶体管(T3)，其控制端接收所述第一时钟信号(XCK)及连接所述第一晶体管(T4)的控制端，其输入端连接所述第五晶体管(T1)的输出端以及所述第六晶体管(T2)的输出端，其输出端连接所述栅极信号点(Q(N))。

[权利要求 15]

如权利要求10所述的用于液晶显示装置的GOA电路,其中所述第一时钟信号(XCK)与所述第二时钟信号(CK)互为反向信号。

[权利要求 16]

如权利要求1-15所述的用于液晶显示装置的GOA电路,其中所述第一至第八晶体管是PMOS晶体管。




图 1




图 2

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2015/070320

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/36 (2006.01) i; G02F 1/13 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G; G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, VEN, CNKI: TFT, GOA, shift w register, flip w flop, step+ w register, circulating w register, transistor , bilateral scan+, forward, backward, downward, upward, gate drive, capacitance, clock, timing, pull-up pull-down, odd, even, +1, -1, +2, -2

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 104240765 A (BOE TECHNOLOGY GROUP CO., LTD. et al.) 24 December 2014 (24.12.2014) description, paragraphs [0002]-[0091], and figures 1-11	1-16
A	CN 103985346 A (SHANGHAI TIANMA AM-OLED CO., LTD. et al.) 13 August 2014 (13.08.2014) the whole document	1-16
A	CN 103187040 A (HYDIS TECHNOLOGIES CO., LTD.) 03 July 2013 (03.07.2013) the whole document	1-16
A	CN 104091573 A (BOE TECHNOLOGY GROUP CO., LTD. et al.) 08 October 2014 (08.10.2014) the whole document	1-16
A	US 2010007598 A1 (WINTEK CORP.) 14 January 2010 (14.01.2010) the whole document	1-16

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 15 September 2015	Date of mailing of the international search report 25 September 2015
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer LUO, Yun Telephone No. (86-10) 62085874

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2015/070320

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 104240765 A	24 December 2014	None	
CN 103985346 A	13 August 2014	None	
CN 103187040 A	03 July 2013	JP 2013140665 A	18 July 2013
		US 2013169609 A1	04 July 2013
		TW 201327542 A	01 July 2013
		KR 20130078383 A	10 July 2013
		KR 101354365 B1	23 January 2014
CN 104091573 A	08 October 2014	None	
US 2010007598 A1	14 January 2010	US 8456408 B2	04 June 2013
		TW 201003619 A	16 January 2010
		TWI 380275 B	21 December 2012

国际检索报告

国际申请号

PCT/CN2015/070320

A. 主题的分类

G09G 3/36(2006.01)i; G02F 1/13(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G09G; G02F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS, VEN, CNKI: 移位寄存器, 晶体管, TFT, GOA, 扫描驱动, 门驱动, 双向扫描, 正反向扫描, 上拉, 下拉, 电容, 时钟, 时序, 上一级, 下一级, 前一级, 后一级, +1级, -1级, 奇, 偶, +2级, -2级, shift w register, flip w flop, step+ w register, circulating w register, transistor, bilateral scan+, forward, backward, downward, upword

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 104240765 A (京东方科技集团股份有限公司 等) 2014年 12月 24日 (2014 - 12 - 24) 说明书0002-0091段, 图1-11	1-16
A	CN 103985346 A (上海天马有机发光显示技术有限公司 等) 2014年 8月 13日 (2014 - 08 - 13) 全文	1-16
A	CN 103187040 A (海蒂斯技术有限公司) 2013年 7月 3日 (2013 - 07 - 03) 全文	1-16
A	CN 104091573 A (京东方科技集团股份有限公司 等) 2014年 10月 8日 (2014 - 10 - 08) 全文	1-16
A	US 2010007598 A1 (WINTEK CORP) 2010年 1月 14日 (2010 - 01 - 14) 全文	1-16

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2015年 9月 15日

国际检索报告邮寄日期

2015年 9月 25日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
北京市海淀区蓟门桥西土城路6号
100088 中国

传真号 (86-10)62019451

授权官员

罗赟

电话号码 (86-10)62085874

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/070320

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	104240765	A	2014年 12月 24日	无			
CN	103985346	A	2014年 8月 13日	无			
CN	103187040	A	2013年 7月 3日	JP	2013140665	A	2013年 7月 18日
				US	2013169609	A1	2013年 7月 4日
				TW	201327542	A	2013年 7月 1日
				KR	20130078383	A	2013年 7月 10日
				KR	101354365	B1	2014年 1月 23日
CN	104091573	A	2014年 10月 8日	无			
US	2010007598	A1	2010年 1月 14日	US	8456408	B2	2013年 6月 4日
				TW	201003619	A	2010年 1月 16日
				TW	I380275	B	2012年 12月 21日

表 PCT/ISA/210 (同族专利附件) (2009年7月)