

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-201870

(P2013-201870A)

(43) 公開日 平成25年10月3日(2013.10.3)

(51) Int.Cl.
H02M 7/48 (2007.01)F I
H02M 7/48テーマコード (参考)
5H007

審査請求 未請求 請求項の数 6 O L (全 13 頁)

(21) 出願番号 特願2012-69886 (P2012-69886)
(22) 出願日 平成24年3月26日 (2012.3.26)(71) 出願人 000006013
三菱電機株式会社
東京都千代田区丸の内二丁目7番3号
(74) 代理人 100089118
弁理士 酒井 宏明
(72) 発明者 岸田 行盛
東京都千代田区丸の内二丁目7番3号 三
菱電機株式会社内
Fターム(参考) 5H007 AA17 BB07 CA01 CB02 CB12
DB02 DC02 DC08 EA00 EA04
FA03 FA13 FA19


(54) 【発明の名称】 電力変換器

(57) 【要約】

【課題】 連系する系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子の熱破壊を防ぐことができる電力変換器を得ること。

【解決手段】 系統への出力目標電流である交流電流指令と検出された出力交流電流の瞬時値との偏差が、上下限のしきい値幅内に往復する形で収まるように、上アームと下アームの各スイッチング素子のオン・オフを切り替えて出力電圧の極性を変更することで、系統への出力交流電流を制御するヒステリシス電流制御型の電力変換器において、前記スイッチング素子の素子温度と使用限界温度とを比較し、素子温度が使用限界温度を超える状況である場合に、前記上アームと前記下アームの各スイッチング素子のオン・オフ制御を停止する手段を備えた。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

商用の配電系統への出力目標電流である交流電流指令と検出された出力交流電流の瞬時値との偏差が、上下限の閾値幅内に往復する形で収まるように、上アームと下アームの各スイッチング素子のオン・オフを切り替えて出力電圧の極性を変更することで、前記系統への出力交流電流を制御するヒステリシス電流制御型の電力変換器において、

前記スイッチング素子の素子温度と使用限界温度とを比較し、素子温度が使用限界温度を超える状況である場合に、前記上アームと前記下アームの各スイッチング素子のオン・オフ制御を同時に停止する手段

を備えたことを特徴とする電力変換器。

10

【請求項 2】

商用の配電系統への出力目標電流である交流電流指令と検出された出力交流電流の瞬時値との偏差が、上下限の閾値幅内に往復する形で収まるように、上アームと下アームの各スイッチング素子のオン・オフを切り替えて出力電圧の極性を変更することで、前記系統への出力交流電流を制御するヒステリシス電流制御型の電力変換器において、

前記スイッチング素子の素子温度と使用限界温度とを比較し、前記素子温度が前記使用限界温度を超える状況である場合に、前記素子温度が前記使用限界温度を超えないように前記上アームと前記下アームの各スイッチング素子のオン・オフを切り替える間隔であるスイッチング周波数を制御する手段

を備えたことを特徴とする電力変換器。

20

【請求項 3】

前記スイッチング素子の素子温度は、

計測した素子温度である

ことを特徴とする請求項 1 または 2 に記載の電力変換器。

【請求項 4】

前記スイッチング素子の素子温度は、

前記検出された出力交流電流と前記スイッチング周波数とを用いて推定した素子温度である

ことを特徴とする請求項 1 または 2 に記載の電力変換器。

【請求項 5】

商用の配電系統への出力目標電流である交流電流指令と検出された出力交流電流の瞬時値との偏差が、上下限の閾値幅内に往復する形で収まるように、上アームと下アームの各スイッチング素子のオン・オフを切り替えて出力電圧の極性を変更することで、前記系統への出力交流電流を制御するヒステリシス電流制御型の電力変換器において、

前記出力交流電流が所定値であるときにおける前記スイッチング素子の素子温度でのスイッチング損失を最小にするように、前記上アームと前記下アームの各スイッチング素子のオン・オフを切り替える間隔であるスイッチング周波数を制御する手段

を備えたことを特徴とする電力変換器。

30

【請求項 6】

前記スイッチング素子は、S i C 製である

ことを特徴とする請求項 5 に記載の電力変換器。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ヒステリシス電流制御により直流電力を交流電力へ変換する電力変換器に関するものである。

【背景技術】

【0002】

ヒステリシス電流制御により直流電力を交流電力へ変換する電力変換器は、実際の出力である交流電流瞬時値が、出力目標である交流電流指令の上下に定めた上下限閾値の間に

50

往復する形で収まるように、変換対象の直流電源が印加されるインバータ部の出力電圧の極性およびその極性での電圧出力期間をスイッチング素子のスイッチング動作により切り替えることで、出力交流電流を制御する（例えば非特許文献 1 参照）。

【0003】

ヒステリシス電流制御を用いた電力変換器は、太陽光発電システムを商用の配電系統（系統交流電源）に連系させる電力変換器としても用いられている（例えば特許文献 1 参照）が、この系統連系用の電力変換器では、インバータ部の出力端が AC フィルタを介して配電系統と接続される。AC フィルタは、制御リアクトルとフィルタコンデンサとで構成される。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特許第 3086574 号

【非特許文献】

【0005】

【非特許文献 1】“半導体電力変換回路”（電気学会、1987 年 3 月 31 日発行）

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、ヒステリシス電流制御型の電力変換器では、AC フィルタの制御リアクトルを小さくした場合において、または、連系する配電系統のインピーダンスが小さい場合において、その連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生ずると、配電系統へ出力する交流電流瞬時値が大きく変化し上下限閾値を超える頻度が増える。つまり、スイッチング周波数が増加する。

【0007】

Si（シリコン）製のスイッチング素子では、スイッチング周波数が増加すると、素子温度（ジャンクション温度）の上昇によるスイッチング損失が増えるので、系統連系電力変換器の効率を低下させるという問題がある。放置すると、スイッチング損失がスイッチング素子の電力耐量を規定する使用限界温度を超えることが起こり、スイッチング素子の熱破壊を招来する。

【0008】

この場合、SiC（シリコンカーボン）製のスイッチング素子は、スイッチング周波数が増加すると、Si 製のスイッチング素子とは逆に素子温度（ジャンクション温度）が低下していき、スイッチング損失が減少するという特性があるので、スイッチング素子を Si 製から SiC 製に変更することが考えられる。しかし、SiC 製のスイッチング素子では、スイッチング周波数が或る限度を超えてさらに増加すると、Si 製のスイッチング素子と同様にスイッチング損失が増加するので、系統連系電力変換器の効率を低下させるという問題がある。放置すると、上記したように、スイッチング損失がスイッチング素子の電力耐量を規定する使用限界温度を超えることが起こり、スイッチング素子の熱破壊を招来するが、今の場合はスイッチング周波数が或る限度を超えないように制御できればよいので、対応方法は、上記 Si 製スイッチング素子の場合とは少し異なる。

【0009】

本発明は、上記に鑑みてなされたものであり、連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子の熱破壊を防ぐことができるヒステリシス電流制御型の電力変換器を得ることを目的とする。

【0010】

また、本発明は、上記の発明において、スイッチング素子を SiC 製に変更した場合に生ずる効率低下を防止できる電力変換器を得ることを目的とする。

【課題を解決するための手段】

【0011】

上述した課題を解決し、目的を達成するために、本発明は、商用の配電システムへの出力目標電流である交流電流指令と検出された出力交流電流の瞬時値との偏差が、上下限の閾値幅内に往復する形で収まるように、上アームと下アームの各スイッチング素子のオン・オフを切り替えて出力電圧の極性を変更することで、前記システムへの出力交流電流を制御するヒステリシス電流制御型の電力変換器において、前記スイッチング素子の素子温度と使用限界温度とを比較し、素子温度が使用限界温度を超える状況である場合に、前記上アームと前記下アームの各スイッチング素子のオン・オフ制御を同時に停止する手段を備えたことを特徴とする。

【発明の効果】

10

【0012】

本発明によれば、ヒステリシス電流制御型の電力変換器において、連系するシステムに瞬時電圧低下や電圧不均衡等の動揺が生じ、システムへ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子の熱破壊を防止できるという効果を奏する。

【図面の簡単な説明】

【0013】

【図1】図1は、本発明の実施の形態1による電力変換器の要部構成を示すブロック図である。

【図2】図2は、図1に示すヒステリシス電流制御回路の動作を説明するヒステリシス図である。

20

【図3】図3は、ヒステリシス電流制御により出力電流を制御する動作を説明する波形図である。

【図4】図4は、本発明の実施の形態2による電力変換器の要部構成を示すブロック図である。

【図5】図5は、本発明の実施の形態3による電力変換器の要部構成を示すブロック図である。

【図6】図6は、Si製スイッチング素子におけるジャンクション温度とスイッチング周波数との関係を示す特性図である。

【図7】図7は、本発明の実施の形態4による電力変換器の要部構成を示すブロック図である。

30

【図8】図8は、本発明の実施の形態5による電力変換器の要部構成を示すブロック図である。

【図9】図9は、SiC製スイッチング素子におけるジャンクション温度とスイッチング損失との関係を示す特性図である。

【図10】図10は、SiC製スイッチング素子におけるスイッチング周波数とスイッチング損失との関係を示す特性図である。

【発明を実施するための形態】

【0014】

以下に、本発明にかかる電力変換器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

40

【0015】

実施の形態1.

図1は、本発明の実施の形態1による電力変換器の要部構成を示すブロック図である。図1において、電力変換器1aは、本実施の形態1に関わる構成として、スイッチング回路2と、駆動回路3と、ヒステリシス電流制御回路4と、減算器5と、電流検出器6と、ACフィルタ7と、温度判定回路8と、AND回路9とを備えている。なお、スイッチング回路2と駆動回路3は、全体として、直流電力を交流電力へ変換するインバータ部を構成している。説明の便宜から、2つに分けて示した。

【0016】

50

スイッチング回路 2 は、図 1 では、説明を容易にするため、上アームと下アームのそれぞれに 1 個のスイッチング素子 Q 1, Q 2 を用いた単相ハーフブリッジで構成されるとしている。スイッチング素子 Q 1, Q 2 には、逆並列にダイオード D 1, D 2 が接続されている。スイッチング回路 2 としては、その他、上アームと下アームのそれぞれに 2 個のスイッチング素子を用いた単相フルブリッジや、上アームと下アームのそれぞれに 3 個のスイッチング素子を用いた三相フルブリッジなどによって構成してもよい。

【0017】

スイッチング回路 2 の構成方法は任意であるが、本実施の形態 1 では、スイッチング素子 Q 1, Q 2 のそれぞれに温度センサ 10 a, 10 b が取り付けられている。温度センサ 10 a, 10 b が検出した素子温度は、温度判定回路 8 に入力される。

10

【0018】

変換対象の直流電源は、スイッチング回路 2 の上アームと下アームのそれぞれに配置されるスイッチング素子の直列回路の両端間に設定される。この変換対象直流電源は、太陽電池が発生した直流電圧自体による直流電源である場合と、太陽電池の出力電圧を昇圧または降圧して形成した直流電源である場合とがある。

【0019】

図 1 では、スイッチング回路 2 は、単相ハーフブリッジで構成されるので、直列接続したスイッチング素子 Q 1, Q 2 の直列回路の両端間に設定する変換対象直流電源は、等容量に 2 分割した直流電源 11 a, 11 b で構成してある。そのことを示すため、図 1 では、直列接続したスイッチング素子 Q 1, Q 2 の直列回路の両端間に設定する変換対象直流電源の出力電圧を E とした場合、直流電源 11 a, 11 b の出力電圧は、それぞれ「E/2」であると表記してある。そして、スイッチング回路 2 の出力端は、直列接続したスイッチング素子 Q 1, Q 2 同士の接続端 2 a (以下、接続端 2 a を出力端 2 a と記す。)である。

20

【0020】

要するに、単相ハーフブリッジで構成されるスイッチング回路 2 の出力端 2 a が AC フィルタ 7 を介して連系する系統交流電源 12 の一端に接続され、系統交流電源 12 の他端は、直流電源 11 a, 11 b 同士の直列接続端 (図 1 に示す例では、直流電源 11 a の負極と直流電源 11 b の正極との接続端) に接続されている。

【0021】

AC フィルタ 7 は、制御リアクトル 7 a とフィルタコンデンサ 7 b とを備えている。制御リアクトル 7 a は、一端がスイッチング回路 2 の出力端 2 a に接続され、他端が系統交流電源 12 の一端に接続されている。フィルタコンデンサ 7 b は、制御リアクトル 7 a の他端と、系統交流電源 12 の他端と直流電源 11 a, 11 b 同士の接続端との接続ラインとの間に設けられている。ここで、制御リアクトル 7 a の他端から系統交流電源 12 の一端に至る配電系統には系統インピーダンス 12 a が存在する。

30

【0022】

電流検出器 6 は、スイッチング回路 2 の出力端 2 a と制御リアクトル 7 a の一端との接続ラインに設けられている。図 1 では、電流検出器 6 を計器用変流器 (CT) で構成した場合が示されている。電流検出器 6 にて検出された実際の出力電流 (出力電流瞬時値) i は、減算器 5 の減算入力端 (－) に入力される。減算器 5 の加算入力端 (＋) には、図示しない信号処理部から出力目標である交流電流指令 I^* が入力される。減算器 5 は、交流電流指令 I^* と実際の出力電流 i との偏差 e を求めヒステリシス電流制御回路 4 に出力する。

40

【0023】

まず、図 1 ～図 3 を参照して、ヒステリシス電流制御型電力変換器の一般的な動作について簡単に説明する。なお、図 2 は、図 1 に示すヒステリシス電流制御回路の動作を説明するヒステリシス図である。図 3 は、ヒステリシス電流制御により出力電流を制御する動作を説明する波形図である。

【0024】

50

図 2 に示すように、ヒステリシス電流制御回路 4 では、交流電流指令 I^* に対して所定のヒステリシス幅 I_T を定めて上限閾値 $I^* + I_T$ 及び下限閾値 $I^* - I_T$ が設定され、その上限閾値 $I^* + I_T$ 及び下限閾値 $I^* - I_T$ と減算器 5 にて算出された偏差 e との比較に基づき、スイッチング回路 2 が出力する交流電流の瞬時値 i が上限閾値 $I^* + I_T$ 及び下限閾値 $I^* - I_T$ の間に往復する形で収まるように、スイッチング回路 2 が出力する電圧の極性及びその極性の切り替えタイミング（つまり、その極性の電圧を出力している時間）を指定する指令信号 g を AND 回路 9 経由で駆動回路 3 に出力する。

【0025】

駆動回路 3 は、ヒステリシス電流制御回路 4 からの指令信号 g に基づき、上アームのスイッチング素子 Q_1 と下アームのスイッチング素子 Q_2 とのそれぞれに相補的なスイッチング動作を行わせる駆動信号 g_1 、 g_2 を生成し、それぞれのゲート端子に印加する。

10

【0026】

スイッチング素子 Q_1 がオンし、スイッチング素子 Q_2 がオフしている期間では、出力電圧は $E/2$ であり、出力する交流電流の瞬時値 i は下限閾値 $I^* - I_T$ から上限閾値 $I^* + I_T$ に向かって上昇する。逆に、スイッチング素子 Q_1 がオフし、スイッチング素子 Q_2 がオンしている期間では、出力電圧は $-E/2$ であり、出力する交流電流の瞬時値 i は上限閾値 $I^* + I_T$ から下限閾値 $I^* - I_T$ に向かって下降する。

【0027】

要するに、図 3 に示すように、スイッチング回路 2 が出力する交流電流の瞬時値 i は、上限閾値 $I^* + I_T$ と下限閾値 $I^* - I_T$ との間において上昇と下降とを繰り返すように制御される。出力電圧は、出力交流電流の瞬時値 i が下限閾値 $I^* - I_T$ から上限閾値 $I^* + I_T$ に到達するまでの期間内「 $E/2$ 」であり、出力交流電流の瞬時値 i が上限閾値 $I^* + I_T$ から下限閾値 $I^* - I_T$ に到達するまでの期間内「 $-(E/2)$ 」である。このように交流電流瞬時値 i が上限閾値 $I^* + I_T$ と下限閾値 $I^* - I_T$ との間において上昇と下降とを繰り返すように制御される交流電力が系統交流電源 12 へ供給される。その際に、AC フィルタ 7 により、系統交流電源 12 へ供給される交流電力に含まれる高周波成分が除去される。

20

【0028】

さて、AC フィルタ 7 の制御リアクトル 7a のインダクタンス値が小さい場合、或いは系統インピーダンス 12a のインダクタンス値が小さい場合において、系統交流電源 12 に、瞬時電圧低下や、多相回路における電圧不平衡などの動揺が生じた場合、検出される交流電流瞬時値 i が大きく変化する。そのため、ヒステリシス電流制御回路 4 では、上下限の閾値を超える頻度が多くなるので、スイッチング素子 Q_1 、 Q_2 のオン・オフを切り替える頻度（つまり、スイッチング周波数）が高くなる。

30

【0029】

スイッチング素子 Q_1 、 Q_2 は、IGBT、MOSFET、GCT、IEGT、パワートランジスタ等の自己消弧型スイッチング素子であり、Si（シリコン）製である。Si 製のスイッチング素子は、スイッチング周波数が高くなると、ジャンクション温度（接合部温度）が上昇する。そうすると、電力損失（スイッチング損失）が増加し、電力変換器の効率が悪くなる。これを放置すると、スイッチング損失がスイッチング素子の電力耐量を超えることが起こり、スイッチング素子の熱破壊を招来する。

40

【0030】

そこで、本実施の形態 1 では、スイッチング素子 Q_1 、 Q_2 のそれぞれに温度センサ 10a、10b を取り付け、温度判定回路 8 と AND 回路 9 とを追加してある。

【0031】

温度判定回路 8 は、温度センサ 10a、10b にて検出されたスイッチング素子 Q_1 、 Q_2 それぞれの素子温度と、スイッチング素子 Q_1 、 Q_2 それぞれの使用限界温度とを比較し、素子温度が使用限界温度以下である間、出力を例えば“1”レベルに維持し、素子温度が使用限界温度を超えると出力を直ちに“0”レベルにする。

【0032】

50

A N D回路 9 は、温度判定回路 8 の出力が “ 1 ” レベルである間、ヒステリシス電流制御回路 4 が出力する指令信号 g を駆動回路 3 に出力し、温度判定回路 8 の出力が “ 0 ” レベルになると、指令信号 g の通過を禁止し駆動回路 3 に “ 0 ” レベルを出力する。

【 0 0 3 3 】

駆動回路 3 は、A N D回路 9 の出力が “ 0 ” レベルになると、スイッチング素子 Q 1 , Q 2 を共にオフさせる駆動信号 g 1 , g 2 を生成し、それぞれのゲート端子に印加し、スイッチング回路 2 の交流電力出力動作を停止させる。

【 0 0 3 4 】

これによって、スイッチング素子 Q 1 , Q 2 の熱破壊を防ぐことができる。そして、系統交流電源 1 2 の動揺が収まれば、ヒステリシス電流制御回路 4 では、ヒステリシス電流制御を安定的に実施できるので、スイッチング素子 Q 1 , Q 2 の素子温度が使用限界温度以下に低下すれば、自動的にスイッチング回路 2 を交流電力出力動作に復帰させ得る。

【 0 0 3 5 】

以上のように、本実施の形態 1 によれば、スイッチング素子の素子温度を計測し、素子温度が使用限界温度を超える場合、スイッチング素子をオフさせるようにしたので、連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子を熱破壊から保護できる。

【 0 0 3 6 】

実施の形態 2 .

図 4 は、本発明の実施の形態 2 による電力変換器の要部構成を示すブロック図である。なお、図 4 では、図 1 （実施の形態 1 ）に示した構成要素と同一ないし同等である構成要素には同一の符号が付されている。ここでは、本実施の形態 2 に関わる部分を中心に説明する。

【 0 0 3 7 】

図 4 において、本実施の形態 2 による電力変換器 1 b は、図 1 （実施の形態 1 ）に示した構成において、温度判定回路 8 の出力が、符号を変えたヒステリシス電流制御回路 1 4 に入力され、A N D回路 9 が削除され、ヒステリシス電流制御回路 1 4 の出力 g が駆動回路 3 に直接入力されている。その他の構成は、図 1 と同様である。

【 0 0 3 8 】

ヒステリシス電流制御回路 1 4 は、温度判定回路 8 の出力が “ 1 ” レベルである間は、ヒステリシス電流制御回路 4 と同じに、実施の形態 1 にて説明したヒステリシス幅 I_T を用いた上限閾値 $I^* + I_T$ 及び下限閾値 $I^* - I_T$ によって指令信号 g を生成するが、温度判定回路 8 の出力が “ 0 ” レベルに変化すると、ヒステリシス幅 I_T を ΔI_T 増加させて上下限閾値を、上限閾値 $I^* + (I_T + \Delta I_T)$ 及び下限閾値 $I^* - (I_T + \Delta I_T)$ と変更設定し、それに合わせてスイッチング素子 Q 1 , Q 2 のオン・オフ切替タイミングを設定し、それを内容とする指令信号 g を生成する。

【 0 0 3 9 】

そうすると、オン・オフ切り替わり間隔が短くなるように駆動されていたスイッチング素子 Q 1 , Q 2 は、そのオン・オフ切り替わり間隔が長くなる駆動に変更されるので、スイッチング周波数が低下し素子温度が使用限界温度以下に下がっていく。

【 0 0 4 0 】

以上のように、本実施の形態 2 によれば、スイッチング素子の素子温度を計測し、その計測した素子温度が使用限界温度を超える場合、閾値幅を広げてスイッチング素子のスイッチング周波数を低下させるようにしたので、連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、配電系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子を熱破壊から保護できる。

【 0 0 4 1 】

実施の形態 3 .

図 5 は、本発明の実施の形態 3 による電力変換器の要部構成を示すブロック図である。

なお、図 5 では、図 1（実施の形態 1）に示した構成要素と同一ないし同等である構成要素には同一の符号が付されている。ここでは、本実施の形態 3 に関わる部分を中心に説明する。

【0042】

図 5 において、本実施の形態 3 による電力変換器 1c は、図 1（実施の形態 1）に示した構成において、スイッチング回路 2 に代えて、温度センサ 10a, 10b が削除されたスイッチング回路 16 が設けられている。そして、温度判定回路 8 の入力段に、スイッチングカウンタ回路 17 と素子温度推定回路 18 とが設けられている。

【0043】

スイッチングカウンタ回路 17 は、ヒステリシス電流制御回路 4 が実施の形態 1 にて説明した方法で出力する指令信号 g に示されているスイッチング素子 Q1, Q2 のオン・オフ切替タイミングをカウントしてスイッチング周波数を求め、それを素子温度推定回路 18 に出力する。

【0044】

図 6 は、Si 製スイッチング素子におけるジャンクション温度とスイッチング周波数との関係を示す特性図である。図 6 において、横軸がスイッチング周波数 [Hz]、縦軸がジャンクション温度 T_J [K] である。図 6 の縦軸において、温度 22 は、導通損による温度上昇分に周囲温度を加算した温度である。また、温度 23 は、温度判定回路 8 が用いる使用限界温度である。

【0045】

図 6 では、或る出力電流 I（図 6 では、I = 10 A、I = 20 A、I = 30 A の 3 つを示す）において、ジャンクション温度が、温度 22 からスイッチング周波数の増加に伴い右肩上がりに上昇する素子温度・スイッチング周波数特性 24, 26, 28 が示されている。このように、Si 製スイッチング素子でのジャンクション温度とスイッチング周波数との関係は、正の相関特性を示す。

【0046】

そして、I = 10 A での素子温度・スイッチング周波数特性 24 と使用限界温度 23 との交点でのスイッチング周波数 29 が、I = 10 A である場合の使用最大スイッチング周波数である。I = 20 A での素子温度・スイッチング周波数特性 26 と使用限界温度 23 との交点でのスイッチング周波数 27 が、I = 20 A である場合の使用最大スイッチング周波数である。また、I = 30 A での素子温度・スイッチング周波数特性 28 と使用限界温度 23 との交点でのスイッチング周波数 25 が、I = 30 A である場合の使用最大スイッチング周波数である。

【0047】

素子温度推定回路 18 は、図 6 に示す「或る出力電流 I におけるジャンクション温度とスイッチング周波数との関係」を示す素子温度推定用テーブルを備え、その素子温度推定用テーブルに、電流検出器 6 が検出した出力電流 I と、スイッチングカウンタ回路 17 にて求められたスイッチング周波数とを適用して素子温度（ジャンクション温度）を求め、それを温度判定回路 8 へ出力する。

【0048】

温度判定回路 8 は、素子温度推定回路 18 が推定した素子温度が使用限界温度 23 以下である場合は AND 回路 9 への出力を“1”レベルにする。また、素子温度推定回路 18 が推定した素子温度が使用限界温度 23 を超える場合は AND 回路 9 への出力を“0”レベルにする。

【0049】

そうすると、実施の形態 1 と同様に、AND 回路 9 は、温度判定回路 8 の出力が“1”レベルである間、ヒステリシス電流制御回路 4 が出力する指令信号 g を駆動回路 3 に出力し、温度判定回路 8 の出力が“0”レベルになると、指令信号 g の通過を禁止し駆動回路 3 に“0”レベルを出力する。

【0050】

駆動回路 3 は、A N D 回路 9 の出力が “ 0 ” レベルになると、スイッチング素子 Q 1 , Q 2 を共にオフさせる駆動信号 g 1 , g 2 を生成し、それぞれのゲート端子に印加し、スイッチング回路 2 の交流電力出力動作を停止させる。

【 0 0 5 1 】

これによって、スイッチング素子 Q 1 , Q 2 の熱破壊を防ぐことができる。そして、系統交流電源 1 2 の動揺が収まれば、ヒステリシス電流制御回路 4 では、ヒステリシス電流制御を安定的に実施できるので、スイッチング素子 Q 1 , Q 2 の素子温度が使用限界温度以下に低下すれば、自動的にスイッチング回路 2 を交流電力出力動作に復帰させ得る。

【 0 0 5 2 】

以上のように、本実施の形態 3 によれば、スイッチング素子の素子温度を推定し、推定した素子温度が使用限界温度を超える場合、スイッチング素子をオフさせるようにしたので、連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子を熱破壊から保護できる。

【 0 0 5 3 】

なお、本実施の形態 3 では、高電圧が印加されるスイッチング回路のスイッチング素子に温度センサを取り付ける必要がないので、絶縁の観点で実施の形態 1 , 2 よりも優れていると言える。

【 0 0 5 4 】

実施の形態 4 .

図 7 は、本発明の実施の形態 4 による電力変換器の要部構成を示すブロック図である。なお、図 7 では、図 5（実施の形態 3）に示した構成要素と同一ないし同等である構成要素には同一の符号が付されている。ここでは、本実施の形態 4 に関わる部分を中心に説明する。

【 0 0 5 5 】

図 7 において、本実施の形態 4 による電力変換器 1 d は、図 5（実施の形態 3）に示した構成において、温度判定回路 8 の出力が、符号を変えたヒステリシス電流制御回路 1 4 に入力され、A N D 回路 9 が削除され、ヒステリシス電流制御回路 1 4 の出力 g が駆動回路 3 に直接入力されている。その他の構成は、図 5 と同様である。

【 0 0 5 6 】

ヒステリシス電流制御回路 1 4 は、実施の形態 2 にて説明したように、温度判定回路 8 の出力が “ 1 ” レベルから “ 0 ” レベルに変化すると、上下限の閾値を増加させ、それに基づき指令信号 g を生成する。

【 0 0 5 7 】

そうすると、オン・オフ切り替わり間隔が短くなるように駆動されていたスイッチング素子 Q 1 , Q 2 は、そのオン・オフ切り替わり間隔が長くなる駆動に変更されるので、スイッチング周波数が低下し素子温度が使用限界温度以下に下がっていく。

【 0 0 5 8 】

以上のように、本実施の形態 4 によれば、スイッチング素子の素子温度を推定し、その推定した素子温度が使用限界温度を超える場合、閾値幅を広げてスイッチング素子のスイッチング周波数を低下させるようにしたので、連系する配電系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子を熱破壊から保護できる。

【 0 0 5 9 】

なお、本実施の形態 4 では、実施の形態 3 と同様に、高電圧が印加されるスイッチング回路のスイッチング素子に温度センサを取り付ける必要がないので、絶縁の観点で実施の形態 1 , 2 よりも優れていると言える。

【 0 0 6 0 】

実施の形態 5 .

図 8 は、本発明の実施の形態 5 による電力変換器の要部構成を示すブロック図である。

なお、図 8 では、図 4（実施の形態 2）に示した構成要素と同一ないし同等である構成要素には同一の符号が付されている。ここでは、本実施の形態 5 に関わる部分を中心に説明する。

【0061】

図 8 において、本実施の形態 5 による電力変換器 1 e は、図 4（実施の形態 2）に示した構成において、スイッチング回路 2 代えてスイッチング回路 3 1 が設けられ、温度判定回路 8 に代えてスイッチング損失導出回路 3 2 及びスイッチング周波数導出回路 3 3 が設けられ、ヒステリシス電流制御回路 1 4 に代えてヒステリシス電流制御回路 3 4 が設けられている。その他の構成は、図 4 と同様である。

【0062】

スイッチング回路 3 1 では、スイッチング素子 Q 1, Q 2 が SiC 製である。ここで、図 9 と図 10 を参照して SiC 製スイッチング素子の本実施の形態に関わる特性について説明する。なお、図 9 は、SiC 製スイッチング素子におけるジャンクション温度とスイッチング損失との関係を示す特性図である。図 10 は、SiC 製スイッチング素子におけるスイッチング周波数とスイッチング損失との関係を示す特性図である。

【0063】

図 9 において、横軸はジャンクション温度 [°C] であり、縦軸はスイッチング一回当たりのスイッチング損失 [J] である。図 9 では、或る出力電流 I（図 9 では、 $I = 10\text{ A}$ 、 $I = 20\text{ A}$ 、 $I = 30\text{ A}$ の 3 つを示す）において、スイッチング一回当たりのスイッチング損失がジャンクション温度の増加に伴い右肩下がりに降下する特性が示されている。このように、SiC 製スイッチング素子での「スイッチング一回当たりのスイッチング損失」とジャンクション温度との関係は、負の相関特性を示す。

【0064】

図 10 において、横軸はスイッチング周波数 [Hz] であり、縦軸はスイッチング損失 [W] である。図 10 では、SiC 製スイッチング素子でのスイッチング損失は、或る出力電流 I（図 10 では、 $I = 20\text{ A}$ ）における或る素子温度 T_c （図 10 では、 $T_c = 100^\circ\text{C}$ 、 $T_c = 120^\circ\text{C}$ 、 $T_c = 140^\circ\text{C}$ の 3 つを示す）において、スイッチング周波数の増加に伴い減少するが、或るスイッチング周波数 36 に到達すると、今度は逆に、スイッチング周波数の増加に伴い増加する特性を有することが示されている。このように、SiC 製スイッチング素子では、スイッチング損失の最小値を与えるスイッチング周波数 36 が存在する。

【0065】

そこで、スイッチング損失導出回路 3 2 は、図 9 に示す「或る出力電流 I におけるジャンクション温度とスイッチング一回当たりのスイッチング損失との関係」を示すスイッチング損失導出用テーブルを備え、そのスイッチング損失導出用テーブルに、電流検出器 6 が検出した出力電流 I と、温度センサ 10 a, 10 b にて求められ素子温度とを適用してスイッチング一回当たりのスイッチング損失を求め、それをスイッチング周波数導出回路 3 3 へ出力する。

【0066】

スイッチング周波数導出回路 3 3 は、図 10 に示す「或る出力電流 I におけるスイッチング損失とスイッチング周波数との関係を示す」スイッチング周波数導出用テーブルを備えている。

【0067】

スイッチング周波数導出回路 3 3 は、まず、ヒステリシス電流制御回路 3 4 が実施の形態 1 にて説明した方法で生成する指令信号 g に含まれるスイッチング素子 Q 1, Q 2 のオン・オフ切替タイミングをカウントしてスイッチング周波数（これを「A」とする）を求め、それをスイッチング損失導出回路 3 2 から入力された「スイッチング一回当たりのスイッチング損失」に適用し、スイッチング周波数 A におけるスイッチング損失を求める。

【0068】

次いで、スイッチング周波数導出回路 3 3 は、その求めたスイッチング損失をスイッチ

10

20

30

40

50

ング周波数導出用テーブルに適用し、スイッチング損失の最小値を与えるスイッチング周波数（これを「B」とする）を求め、スイッチング周波数Aとスイッチング周波数Bとをヒステリシス電流制御回路34に出力する。

【0069】

ヒステリシス電流制御回路34は、スイッチング周波数導出回路33からスイッチング周波数Aとスイッチング周波数Bとを受け取ると、スイッチング周波数Aをスイッチング周波数Bに一致させるように、上限閾値 $I^* + I_T$ 及び下限閾値 $I^* - I_T$ におけるヒステリシス幅 I_T を変更し、それに合わせてスイッチング素子Q1, Q2のオン・オフ切替タイミングを設定し、それを内容とする指令信号gを駆動回路2に出力する。

【0070】

スイッチング損失導出回路32、スイッチング周波数導出回路33及びヒステリシス電流制御回路34が以上の動作を繰り返すことにより、電力変換器1eは、スイッチング損失を最小にするスイッチング周波数となるように運転される。

【0071】

以上のように、本実施の形態5によれば、スイッチング素子をSiC製に変更した場合に、電力変換器は、スイッチング損失を最小にするスイッチング周波数となるように運転されるので、電力変換器の効率低下を防止できる。

【産業上の利用可能性】

【0072】

以上のように、本発明にかかる電力変換器は、連系する系統に瞬時電圧低下や電圧不均衡等の動揺が生じ、系統へ出力する交流電流瞬時値が大きく変化し、スイッチング周波数が増加する場合でも、スイッチング素子の熱破壊を防止できるヒステリシス電流制御型の電力変換器として有用である。

【0073】

また、本発明にかかる電力変換器は、上記の発明において、スイッチング素子をSiC製に変更した場合に生ずる効率低下を防止できる電力変換器として有用である。

【符号の説明】

【0074】

- 1a, 1b, 1c, 1d, 1e 電力変換器
- 2, 16, 31 スwitching回路
- 3 駆動回路
- 4, 14, 34 ヒステリシス電流制御回路
- 5 減算器
- 6 電流検出器
- 7 ACフィルタ
- 7a 制御リアクトル
- 7b フィルタコンデンサ
- 8, 19 温度判定回路
- 9, 20 AND回路
- 10a, 10b 温度センサ
- 11a, 11b 直流電源
- 12 系統交流電源
- 12a 系統インピーダンス
- 17 スwitchingカウンタ回路
- 18 スwitching素子温度推定回路
- 32 スwitching損失導出回路
- 33 スwitching周波数導出回路


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】



【圖 7】



【図 9】




Figure 1 is a graph showing the switching loss (スイッチング損失 [W]) versus the switching frequency (スイッチング周波数 [Hz]). The graph displays three U-shaped curves representing different temperatures: $T_c = 100^\circ\text{C}$, $T_c = 120^\circ\text{C}$, and $T_c = 140^\circ\text{C}$. The curves show that switching loss increases with temperature. A dashed vertical line indicates a minimum loss value of approximately 0.36 W at a frequency of about 10 kHz. The current I is specified as 20A.