

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-177154  
(P2009-177154A)

(43) 公開日 平成21年8月6日(2009.8.6)

(5) Int.Cl.	F I	テーマコード (参考)
HO 1 L 21/02 (2006.01)	HO 1 L 27/12 B	2H090
HO 1 L 27/12 (2006.01)	HO 1 L 21/265 Q	3K107
HO 1 L 21/265 (2006.01)	HO 1 L 21/20	5F110
HO 1 L 21/20 (2006.01)	HO 1 L 29/78 627D	5F152
HO 1 L 21/336 (2006.01)	HO 1 L 29/78 627A	

審査請求 未請求 請求項の数 21 O L (全 70 頁) 最終頁に続く

(21) 出願番号 特願2008-326652 (P2008-326652)  
 (22) 出願日 平成20年12月23日 (2008.12.23)  
 (31) 優先権主張番号 特願2007-336454 (P2007-336454)  
 (32) 優先日 平成19年12月27日 (2007.12.27)  
 (33) 優先権主張国 日本国 (JP)

(71) 出願人 000153878  
 株式会社半導体エネルギー研究所  
 神奈川県厚木市長谷398番地  
 (72) 発明者 塚本 直樹  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 (72) 発明者 下村 明久  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 Fターム(参考) 2H090 JB02 JB04 JC01 JC13 JC14  
 JD15 LA04  
 3K107 AA01 BB01 CC28 CC42 CC45  
 DD14 EE03 FF14 GG22 GG26  
 GG28

最終頁に続く


(54) 【発明の名称】 半導体基板の作製方法、および半導体装置の作製方法

(57) 【要約】

【課題】 ガラス基板等の耐熱性の低いベース基板にバッファ層を介して、複数の単結晶半導体層が固定された半導体基板を作製する。

【解決手段】 水素イオンを半導体基板に添加し、水素を多量に含んだ損傷領域と、バッファ層が形成された単結晶半導体基板を複数枚準備する。ベース基板に、この単結晶半導体基板を1枚または複数固定し、周波数が300MHz以上300GHz以下の電磁波を照射してベース基板上の単結晶半導体基板を損傷領域で分割する。単結晶半導体基板の固定と、電磁波の照射を繰り返して、ベース基板上に、必要な数の単結晶半導体基板が固定された半導体基板を作製する。さらに、この半導体基板の単結晶半導体層にレーザー光を照射して、溶融させ、再結晶化させる。

【選択図】 図2



**【特許請求の範囲】****【請求項 1】**

表面にバッファ層が形成され、かつ表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、

前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

ベース基板を用意し、

前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板に 1 枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

前記基板固定処理によって前記ベース基板に固定された 1 枚または複数の前記単結晶半導体基板に対して、周波数が 300 MHz 以上 300 GHz 以下の電磁波を照射して、当該 1 枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

前記基板固定処理および前記電磁波照射処理を 2 回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。

10

**【請求項 2】**

表面に第 1 バッファ層が形成され、かつ表面から所定の深さに損傷領域が形成された複数の単結晶半導体基板を用意し、

前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

表面に第 2 バッファ層が形成されたベース基板を用意し、

前記第 1 バッファ層の表面と前記第 2 バッファ層の表面を接合して、前記ベース基板に 1 枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

前記基板固定処理によって前記ベース基板に固定された 1 枚または複数の前記単結晶半導体基板に対して、周波数が 300 MHz 以上 300 GHz 以下の電磁波を照射して、当該 1 枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

前記基板固定処理および前記電磁波照射処理を 2 回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。

20

**【請求項 3】**

表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、

前記損傷領域は、イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

表面にバッファ層が形成されたベース基板を用意し、

前記単結晶半導体基板の表面と前記バッファ層の表面を接合して、前記ベース基板に 1 枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

前記基板固定処理によって前記ベース基板に固定された 1 枚または複数の前記単結晶半導体基板に対して、周波数が 300 MHz 以上 300 GHz 以下の電磁波を照射して、当該 1 枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

前記基板固定処理および前記電磁波照射処理を 2 回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成することを特徴とする半導体基板の作製方法。

30

40

**【請求項 4】**

表面にバッファ層が形成され、かつ表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、

前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

ベース基板を用意し、

前記バッファ層の表面と前記ベース基板の表面を接合して、前記ベース基板に 1 枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

50

前記基板固定処理によって前記ベース基板に固定された1枚または複数の前記単結晶半導体基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

前記基板固定処理および前記電磁波照射処理を2回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成し、

410 以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、

前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。

10

【請求項5】

表面に第1パuffa層が形成され、かつ表面から所定の深さに損傷領域が形成された複数の単結晶半導体基板を用意し、

前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

表面に第2パuffa層が形成されたベース基板を用意し、

前記第1パuffa層の表面と前記第2パuffa層の表面を接合して、前記ベース基板に1枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

前記基板固定処理によって前記ベース基板に固定された1枚または複数の前記単結晶半導体基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

20

前記基板固定処理および前記電磁波照射処理を2回以上行って、複数の単結晶半導体層が前記ベース基板に固定された半導体基板を形成し、

410 以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、

前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。

【請求項6】

表面から所定の深さの領域に損傷領域が形成された複数の単結晶半導体基板を用意し、前記損傷領域は、水素イオンを加速して前記単結晶半導体基板に照射することで形成された領域であり、

30

表面にパuffa層が形成されたベース基板を用意し、

前記単結晶半導体基板の表面と前記パuffa層の表面を接合して、前記ベース基板に1枚または複数の前記単結晶半導体基板を固定する基板固定処理を行い、

前記基板固定処理によって前記ベース基板に固定された1枚または複数の前記単結晶半導体基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚または複数の単結晶半導体基板を前記損傷領域で分割する電磁波照射処理を行い、

前記基板固定処理および前記電磁波照射処理を2回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成し、

40

410 以上かつ溶融させない温度で、前記半導体基板の前記複数の単結晶半導体層を加熱する加熱処理を行い、

前記加熱処理の後、前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板の作製方法。

【請求項7】

請求項1乃至3のいずれか1項において、

前記基板固定処理および前記電磁波照射処理を2回以上行って前記半導体基板を形成した後、前記半導体基板の前記複数の単結晶半導体層のそれぞれに、レーザ光を照射して、前記複数の単結晶半導体層を溶融するレーザ照射処理を行うことを特徴とする半導体基板

50

の作製方法。

【請求項 8】

請求項 4 乃至 7 のいずれか 1 項において、

前記レーザ光照射工程において、レーザ光の照射面を不活性気体雰囲気にすることを特徴とする半導体基板の作製方法。

【請求項 9】

請求項 8 において、

前記不活性気体は、窒素ガスまたは希ガスであることを特徴とする半導体基板の作製方法。

【請求項 10】

請求項 4 乃至 6 のいずれか 1 項において、

前記加熱処理において、前記複数の単結晶半導体層を  $500$  以上で加熱することを特徴とする半導体基板の作製方法。

【請求項 11】

請求項 4、5、6 および 10 のいずれか 1 項において、

前記加熱処理により、前記複数の単結晶半導体層の水素濃度を  $1 \times 10^{21} \text{ atoms/cm}^3$  以下にすることを特徴とする半導体基板の作製方法。

【請求項 12】

請求項 1 または 4 において、

前記パuffa層および前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記パuffa層および前記単結晶半導体基板の一部を除去することで、前記単結晶半導体基板の上部を、表面に前記パuffa層が形成された複数の凸部に分割し、

前記基板固定処理において、前記複数の凸部が形成された少なくとも 1 枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。

【請求項 13】

請求項 2 または 5 において、

前記第 1 パuffa層および前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記第 1 パuffa層および前記単結晶半導体基板の一部を除去することで、前記単結晶半導体基板の上部を、表面に前記第 1 パuffa層が形成された複数の凸部に分割し、

前記基板固定処理において、前記複数の凸部が形成された少なくとも 1 枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。

【請求項 14】

請求項 3 または 6 において、

前記損傷領域が形成された前記単結晶半導体基板を用意した後、前記単結晶半導体基板の一部を除去し、前記単結晶半導体基板の上部を複数の凸部に分割し、

前記基板固定処理において、前記複数の凸部が形成された少なくとも 1 枚の前記単結晶半導体基板を前記ベース基板に固定することを特徴とする半導体基板の作製方法。

【請求項 15】

請求項 1、3、4、6、12 および 14 のいずれか 1 項において、

前記パuffa層は、前記半導体基板に固定された前記複数の単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板の作製方法。

【請求項 16】

請求項 2、5 および 13 のいずれか 1 項において、

前記第 1 パuffa層および前記第 2 パuffa層の少なくとも一方は、前記半導体基板に固定された前記複数の単結晶半導体層内へのナトリウムの侵入を防ぐためのバリア層を有することを特徴とする半導体基板の作製方法。

【請求項 17】

請求項 15 または 16 において、

前記バリア層は、窒化シリコン膜または窒化酸化シリコン膜であることを特徴とする半導体基板の作製方法。

10

20

30

40

50

## 【請求項 18】

請求項 1 乃至 17 のいずれか 1 項において、  
前記ベース基板はガラス基板であることを特徴とする半導体基板の作製方法。

## 【請求項 19】

請求項 1 乃至 18 のいずれか 1 項に記載の半導体基板の作製方法は、前記単結晶半導体基板に前記損傷領域を形成する処理を含み、

前記損傷領域を形成する処理は、水素ガスを励起して、 $H_3^+$  を含むプラズマを生成し、前記プラズマに含まれる全てのイオン種を加速して、前記単結晶半導体基板に照射することを含むことを特徴とする半導体基板の作製方法。

## 【請求項 20】

請求項 1 乃至 19 のいずれか 1 項において、  
前記電磁波照射処理では、前記単結晶半導体基板の意図的な加熱および冷却を行わないことを特徴とする半導体基板の作製方法。

## 【請求項 21】

請求項 1 乃至 20 のいずれか 1 項に記載の方法で作製された前記半導体基板に固定されている前記単結晶半導体層の少なくとも 1 つを用いて、複数のトランジスタを作製することを特徴とする半導体装置の作製方法。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、単結晶半導体層を有する半導体基板を作製する方法に関する。また、本発明は、単結晶半導体層を有する半導体基板から半導体装置を作製する方法に関する。

## 【背景技術】

## 【0002】

近年、バルク状のシリコンウエハに代わり、SOI (Silicon On Insulator) 基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に絶縁分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力等の付加価値の高い半導体集積回路が実現できる。

## 【0003】

SOI 基板の作製技術として、SIMOX (Separation by Implanted Oxygen) 技術と、貼り合わせ技術がよく知られている。SIMOX 技術とは、単結晶シリコンウエハの所定の深さ高濃度に酸素イオンを注入し、1300 以上で熱処理することで、シリコン酸化物となる埋め込み酸化物 (Buried Oxide) 層 (以下、「BOX 層」と呼ぶ。) を形成するという技術である。この技術では、BOX 層をバルク状の単結晶シリコンウエハに形成することで、単結晶シリコン層が形成されるが、酸素イオンを注入するため、単結晶シリコン層の結晶構造の損傷が大きくなるという欠点がある。

## 【0004】

貼り合わせ技術とは、絶縁膜を介して 2 枚の単結晶シリコンウエハを貼り合わせ、一方の単結晶シリコン基板を分割することで、他方の単結晶シリコンウエハ上に絶縁膜を介して薄い単結晶シリコン層を形成するという技術である (例えば、特許文献 1 参照)。

## 【0005】

特許文献 1 では、単結晶シリコンウエハを劈開するために、まず、単結晶シリコンウエハに  $H^+$  イオン (プロトン) を注入することによって、その内部に微小気泡層を形成する。次に、酸化物で被覆されたシリコンウエハと微小気泡層が形成された単結晶シリコンウエハとを密着させて、熱処理または静電処理を施すことで、2 枚の単結晶シリコンウエハを結合させる。次に、加熱処理によって、微小気泡層で単結晶シリコンウエハを劈開させることで、薄い単結晶シリコン層を形成している。水素イオン等、イオンが高濃度に注入された微小気泡層を半導体基板内部に形成し、この層において基板を分割する技術は、ス

10

20

30

40

50

マートカット法（登録商標）、水素イオン注入法等と呼ばれている。

【0006】

このような水素イオン注入法を用いることで、ガラス基板等の異種材料の基板に単結晶シリコン層を形成して、SOI構造の半導体基板を作製する方法が知られている（特許文献2～5参照）。特許文献2には、水素イオン注入法を利用して透光性基板に単結晶シリコンウエハから分割された単結晶シリコン層を形成し、この単結晶シリコン層を用いた半導体装置の作製方法が開示されている。

【0007】

特許文献3には、800を越える高温の熱処理を必要としないSOI基板の作製方法が記載されている。半導体ウエハをガラス基板に貼り合わせた後、600を越えない温度で加熱処理することで、微小気泡層で半導体ウエハを劈開して、半導体ウエハから半導体薄膜を剥離し、ガラス基板上に半導体薄膜層を形成している。この剥離工程後、レーザー光を照射して、半導体薄膜層の結晶品質を改善するとともに、半導体薄膜層とガラス基板を強固に結合させている。

10

【0008】

特許文献4には、シリコンウエハとガラス基板を貼り合わせることで、マイクロ波を照射することによりイオンが注入されたシリコンウエハを分割すること、シリコンウエハを異種材料でなる基板に貼り合わせた場合、その基板との熱膨張率の違いにより、シリコンウエハを分割するときの温度上昇で2枚の基板の結合構造が破壊されることを防止するために、マイクロ波照射時に2枚の基板を400以下に冷却することが記載されている。

20

【0009】

特許文献5には、1枚のガラス基板上にタイル状に複数の単結晶シリコン層を結合させることが記載されている。特許文献5では、半導体基板（ドナー基板）の分割は、加熱処理で行うのではなく、窒素ガス流のような機械的手段によって、半導体基板を分離破壊することで行っている（12頁40行～44行参照）。

【特許文献1】特開平5-211128号公報

【特許文献2】特開2000-150905号公報

【特許文献3】特開2005-252244号公報

【特許文献4】特開2001-244444号公報

【特許文献5】特表2005-539259号公報

30

【発明の開示】

【発明が解決しようとする課題】

【0010】

ガラス基板はシリコンウエハよりも大面積であり、安価であることから、特許文献5のように、ガラス基板に複数の単結晶シリコン層を設けることで、大面積で安価なSOI基板を作製することが可能になる。また、ガラス基板は透光性であるため、ベース基板にガラス基板を用いることで、表示装置の製造に適したSOI基板を作製することができる。

【0011】

しかしながら、ガラス基板は、加熱によりシュリンクする、歪み点が700以下である、シリコンウエハよりも撓みやすい、表面にうねりがある等の欠点がある。このような欠点により、ベース基板に半導体基板が用いられるSOI基板の作製方法よりも、ガラス基板を用いるSOI基板の作製方法は制約が多くなる。

40

【0012】

上述した水素イオン注入法における半導体基板を薄膜状に分割する処理では、半導体基板中で水素ガスを膨張させるために、半導体基板を400以上の温度で加熱することが望ましいが、この加熱処理で、半導体基板と共にガラス基板も温度上昇させると、ガラス基板がシュリンクするおそれがある。

【0013】

ところで、複数の半導体層をガラス基板に貼り付ける方法には、ガラス基板への半導体基板の貼り付け工程と加熱処理による半導体基板の分割工程とを繰り返して行う方法があ

50

る。しかし、加熱処理を行う度にガラス基板がシュリンクしてしまうと、2回目以降の貼り合わせ工程で、半導体基板の貼り付ける位置を制御できなくなる。

【0014】

このような問題点を解消するための方法の1つとして、本出願人は、半導体基板を貼り付ける前に、加熱炉でガラス基板を600～700程度の高温で加熱処理し、ガラス基板を予めシュリンクさせる方法を開発した。600以上の高温の加熱処理を予めガラス基板に施すことで、SOI基板作製時にガラス基板のシュリンク量を抑えることができる。しかしながら、この高温加熱処理でガラス基板を十分にシュリンクさせるためには、処理時間が16時間程度必要となるので、シュリンクの問題を解消するには、この高温加熱処理は生産性、コスト面での弊害がある。

10

【0015】

また、水素イオン注入法により半導体基板から分割された半導体層の分割面は、平坦性が損なわれている。その一方で、高性能なトランジスタを作製するには、分割面表面の凹凸を抑えて、ゲート絶縁層の絶縁耐圧を高めることが求められている。シリコンウエハに貼り付けられた半導体層の分割面の平坦化処理は機械研磨で行われているが、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがあるため、ガラス基板上に貼り付けられた複数の半導体層の平坦化処理には、加工精度や、歩留まり等の観点から、機械研磨処理は推奨されない。つまり、ガラス基板のような基板がベース基板に用いられると、ベース基板上に固定された半導体層の表面凹凸を改善することが困難であるという問題が顕在化する。

20

【0016】

また、水素イオン注入法では、イオンの添加、半導体基板の分割等により、半導体層の結晶構造が損傷してしまう。その一方で、高性能のトランジスタ作製するためには、半導体層の結晶性を回復することが求められている。シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、1000以上の温度で加熱することで実現できるが、歪み点が700以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。

【0017】

上述した問題点に鑑み、本発明は、シュリンクしやすいガラス基板がベース基板に用いられても、位置決めを精度よく行って、複数の単結晶半導体層をベース基板に固定することが可能な半導体基板の作製方法、および半導体装置の作製方法を提供することを課題の1つとする。

30

【0018】

また、本発明は、シュリンクしやすいガラス基板のようなベース基板に複数の単結晶半導体層が固定された半導体基板を、生産性良く作製することを可能にする半導体基板の作製方法、および半導体装置の作製方法を提供することを課題の1つとする。

【0019】

また、本発明は、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、ベース基板に固定された単結晶半導体層の平坦性の向上、および結晶性の回復を可能とする半導体基板および半導体装置の作製方法を提供することを課題の1つとする。

40

【0020】

なお、本発明は列記した課題の少なくとも1つを解消するものであることを付記する。

【課題を解決するための手段】

【0021】

本発明の半導体基板の作製方法の1つは、表面にバッファ層と、表面から所定の深さの領域に、イオンを加速して照射することで形成された損傷領域とを有する複数の単結晶半導体基板、およびベース基板を用意すること、バッファ層の表面とベース基板の表面を接合して、ベース基板に1枚または複数の単結晶半導体基板を固定する基板固定処理を行うこと、基板固定処理によってベース基板に固定された1枚または複数の単結晶半導体基板

50

に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚または複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うことを含み、さらに、基板固定処理および電磁波照射処理を2回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成することを含む。さらに、本発明の作製方法では、上記方法で作製された半導体基板に対してレーザ照射処理を行うことが好ましい。このレーザ照射処理は、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の単結晶半導体層を溶融する処理である。

#### 【0022】

本発明の半導体基板の作製方法の1つは、表面にパuffa層と、表面から所定の深さの領域に、水素イオンを加速して照射することで形成された損傷領域とが形成された複数の単結晶半導体基板、およびベース基板を用意すること、パuffa層の表面とベース基板の表面を接合して、ベース基板に1枚または複数の単結晶半導体基板を固定する基板固定処理を行うこと、基板固定処理によってベース基板に固定された1枚または複数の単結晶半導体基板に対して、周波数が300MHz以上300GHz以下の電磁波を照射して、当該1枚または複数の単結晶半導体基板を、損傷領域で分割する電磁波照射処理を行うことを含み、さらに、基板固定処理および電磁波照射処理を2回以上行って、複数の単結晶半導体層がベース基板に固定された半導体基板を形成することと、410℃以上かつ溶融させない温度で、半導体基板の複数の単結晶半導体層を加熱する加熱処理を行うこと、加熱処理の後、複数の単結晶半導体層のそれぞれに、レーザ光を照射して、複数の単結晶半導体層を溶融するレーザ照射処理を行うこととを含む。

10

20

#### 【0023】

レーザ照射処理前の加熱処理の温度は500℃以上が好ましい。また、この加熱処理によって、複数の単結晶半導体層の水素濃度を $1 \times 10^{21} \text{ atoms/cm}^3$ 以下にすることが好ましい。なお、単結晶半導体層の水素濃度は、二次イオン質量分析法(SIMS、Secondary Ion Mass Spectrometry)で分析した水素濃度の最小値で定義される。

#### 【0024】

本発明において、パuffa層は単結晶半導体基板の表面だけでなく、ベース基板の表面にも形成することができる。また、パuffa層は、ベース基板の表面のみに形成することができる。また、パuffa層は、ベース基板側から単結晶半導体層中にナトリウムが拡散することを防止できるバリア層を含むことが好ましい。バリア層として窒化酸化シリコン膜、窒化シリコン膜を用いることができる。

30

#### 【0025】

なお、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶は単結晶とする。

#### 【0026】

また、結晶構造を有する層の再結晶化とは、その結晶構造と異なる状態(例えば、液相状態)を経て、再び結晶構造を有する層になることをいう。また、単結晶半導体を再結晶化して、単結晶半導体になることを、本明細書では、再単結晶化ということとする。

40

#### 【0027】

本発明の半導体基板および半導体装置の作製方法において、レーザ光の照射により、単結晶半導体層のレーザ光が照射されている領域の表面から深さ方向の一部を溶融する。例えば、レーザ光の照射で、単結晶半導体層の表面およびその表面近傍を溶融する。または、レーザ光の照射により、単結晶半導体層のレーザ光が照射されている領域の深さ方向の全てを溶融する。

#### 【発明の効果】

#### 【0028】

本発明において、基板固定処理、電磁波照射処理およびレーザ照射処理をプロセス温度

50



700 以下で行うことができるため、ベース基板に歪み温度が700 以下のガラス基板を用いることが可能である。

【0029】

また、単結晶半導体基板を分割するための処理を、周波数が300MHz以上300GHz以下の電磁波を照射することで行うため、ベース基板の温度上昇を400 以下に抑えることができる。したがって、ベース基板にガラス基板を用いて、複数回、単結晶半導体基板の分割処理を行っても、ベース基板をほとんどシュリンクさせないので、複数回の基板固定処理を行って、ガラス基板上に複数の単結晶半導体層を固定することが可能になる。さらに、基板固定処理において、単結晶半導体基板の固定位置を精度良く決めることができる。

10

【0030】

また、本発明では、レーザ照射処理により複数の単結晶半導体層を溶融させているため、ガラス基板のような耐熱性が低く、かつ撓みやすい基板をベース基板に用いても、ベース基板に固定されている単結晶半導体層の平坦性の向上、および結晶性の回復が可能になる。

【0031】

なお、本発明は、列記した効果の少なくとも1つを有するものであることを付記する。

【発明を実施するための最良の形態】

【0032】

以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は実施形態および実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法等について繰り返しになる説明は省略している。

20

【0033】

(実施形態1)

本実施形態では、バッファ層を介して単結晶半導体層がベース基板に固定されている半導体基板およびその作製方法について説明する。さらに、本実施形態では、ベース基板に固定された単結晶半導体層の平坦化処理、および結晶性回復処理について説明する。

30

【0034】

本実施形態では、半導体基板の構成について説明する。図1A~図1Cは、半導体基板の構成例を示す斜視図である。図1A~図1Cに示す半導体基板11~13は、それぞれ、絶縁層を介して1枚のベース基板20に複数の単結晶半導体層21が貼り付けられている基板である。単結晶半導体層21は、単結晶半導体基板を分割することで形成される層である。半導体基板11~13はいわゆるSOI構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。

【0035】

図1Aに示すように、半導体基板11は、バッファ層22を介して複数の単結晶半導体層21がベース基板20に固定されている基板である。バッファ層22は、単結晶半導体基板に形成される層である。バッファ層22の表面とベース基板20の表面が接合することで、単結晶半導体層21がベース基板20に固定されている。

40

【0036】

図1Bに示すように、半導体基板12は、半導体基板11にバッファ層23を追加した半導体基板であり、バッファ層22、23を介して複数の単結晶半導体層21がベース基板20上に設けられている。バッファ層23はベース基板20に形成される層である。バッファ層22とバッファ層23が接合することで、単結晶半導体層21がベース基板20に固定されている。

【0037】

図1Cに示すように、半導体基板13は、バッファ層23を介して複数の単結晶半導体

50

層 2 1 がベース基板 2 0 に固定されている基板である。バッファ層 2 3 と単結晶半導体層 2 1 の表面が接合することで、単結晶半導体層 2 1 がベース基板 2 0 に固定されている。

【 0 0 3 8 】

ベース基板 2 0 には、絶縁表面を有する基板を用いることができる。また、ベース基板は、単結晶半導体基板と同程度の熱膨張係数を有するものが好ましい。例えば、ベース基板 2 0 の熱膨張係数は  $25 \times 10^{-7} /$  以上  $50 \times 10^{-7} /$  以下が好ましい。また、ベース基板 2 0 は、歪み点が 580 以上 700 以下であるものが好ましく、その歪み点は、600 以上 700 以下がより好ましい。

【 0 0 3 9 】

例えば、ベース基板 2 0 にはガラス基板を用いることができる。ガラス基板としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような無アルカリガラス基板を用いることが好ましい。なお、ベース基板 2 0 はガラス基板に限定されるものではなく、セラミック基板、石英基板やサファイア基板等の絶縁体である絶縁性基板、シリコンやガリウムヒ素等半導体である半導体基板等を用いることも可能である。

10

【 0 0 4 0 】

ベース基板 2 0 には、300 mm × 300 mm 以上の大面積基板を用いることができる。このような大面積基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第 3 世代 (550 mm × 650 mm)、第 3.5 世代 (600 mm × 720 mm)、第 4 世代 (680 mm × 880 mm、または 730 mm × 920 mm)、第 5 世代 (1100 mm × 1300 mm)、第 6 世代 (1500 mm × 1850 mm)、第 7 世代 (1870 mm × 2200 mm)、第 8 世代 (2200 mm × 2400 mm) 等のサイズの基板が知られている。大面積のマザーガラス基板をベース基板 2 0 に用いて半導体基板 1 1 ~ 1 3 を製造することで、半導体基板 1 1 ~ 1 3 の大面積化が実現できる。

20

【 0 0 4 1 】

単結晶半導体層 2 1 は、単結晶半導体基板を分割することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができる、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板等の第 1 4 族元素である単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。

30

【 0 0 4 2 】

バッファ層 2 2、2 3 は、単層構造または積層構造の絶縁層である。バッファ層 2 2、2 3 を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜等のシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の金属の酸化物である絶縁膜、窒化アルミニウム等の金属の窒化物である絶縁膜、酸化窒化アルミニウム膜等の金属の酸化窒化物である絶縁膜、窒化酸化アルミニウム膜等の金属の窒化酸化物である絶縁膜を用いることもできる。

40

【 0 0 4 3 】

これらの絶縁膜は、化学気相法 (CVD 法)、スパッタ法、原子層エピタキシ法 (ALE 法)、単結晶半導体基板を酸化するまたは窒化する等の方法により形成することができる。CVD 法には、減圧 CVD 法、熱 CVD 法、プラズマ励起 CVD 法 (以下、PECVD 法という) 等がある。PECVD 法は、350 以下の低温処理であり、また他の CVD 法よりも成膜速度が速いので、好ましい。

【 0 0 4 4 】

なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多き物質とし、また、窒化酸化物とは、その組成として、酸素原子よりも窒素原子の数が多き物質とする。酸化窒化シリコンとは、例えば、窒素よりも酸素を多く含み、かつ

50

、酸素を55原子%乃至65原子%含み、窒素を1原子%乃至20原子%含み、Siを25原子%乃至35原子%含む物質が挙げられる。酸化窒化シリコンは、水素を0.1原子%乃至10原子%の濃度で含んでもよい。また、窒化酸化シリコンとは、例えば、酸素よりも窒素を多く含み、かつ、酸素を15原子%乃至30原子%含み、窒素を20原子%乃至35原子%含み、Siを25原子%乃至35原子%含む物質が挙げられる。なお、窒化酸化シリコン膜は、水素を15原子%乃至25原子%の濃度で含んでもよい。

【0045】

バッファ層22、23には、バリア層として機能する絶縁膜を少なくとも1層含ませることが好ましい。なお、半導体基板12においては、バッファ層22またはバッファ層23の少なくとも一方にバリア層を設ければよい。

10

【0046】

バリア層は半導体基板の作製時、半導体基板を用いた半導体装置の作製時、および、半導体装置の使用時等に、アルカリ金属、アルカリ土類金属等の、半導体装置の信頼性を低下させる不純物(代表的には、ナトリウム)が、ベース基板20から単結晶半導体層21に侵入することを防ぐための膜である。バリア層を形成することで、半導体基板および半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。

【0047】

バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜等がある。これらの絶縁膜は、厚さ5nm以上200nm以下に形成することができる。

20

【0048】

なお、バッファ層22、23を積層構造とする場合は、バッファ層22、23は金属、合金または金属化合物等である導電層、シリコン等である半導体層を含んでもよい。ただし、バッファ層22、23において、単結晶半導体層21と接する層、接合面を形成する層は絶縁膜で形成されることが望ましい。

【0049】

本実施形態の半導体基板11、12および13を用いて半導体装置を作製することができる。半導体基板11、12および13において、ベース基板20に固定されている複数の単結晶半導体層21の少なくとも1つを用いて、トランジスタ、ダイオード、容量素子、抵抗素子、メモリトランジスタ等の各種の半導体素子が作製される。また、これらの半導体素子を組み合わせることで各種の集積回路が作製される。

30

【0050】

(実施形態2)

本実施形態では半導体基板の作製方法を説明する。図2は、本発明の半導体基板の作製方法のフローチャートである。図2のフローを用いて、図1A、図1Bおよび図1Cに示す半導体基板11~13を作製することができる。

【0051】

ベース基板の準備を行い(ステップS1)、ベース基板に固定する複数の単結晶半導体基板の準備を行う(ステップS2)。ステップS1では、必要に応じてベース基板表面にバッファ層が形成される。例えば、図1Bの半導体基板12、または図1Cの半導体基板13を作製する場合は、ステップS1で、バッファ層が形成されたベース基板を用意する。

40

【0052】

ステップS2では、単結晶半導体基板を分割するため、イオン(例えば、水素イオン)が単結晶半導体基板に添加され、単結晶半導体基板の所定の深さに損傷領域が形成される。また、必要に応じて、単結晶半導体基板の表面にバッファ層が形成される。図1Aの半導体基板11、または図1Bの半導体基板12を作製する場合は、ステップS2で、バッファ層が形成された単結晶半導体基板を用意する。ステップS2では、損傷領域が形成された、または損傷領域およびバッファ層双方が形成された単結晶半導体基板を複数枚準備

50

する。

【0053】

次に、ステップS1で準備したベース基板とステップS2で準備した単結晶半導体基板を貼り合わせる基板固定処理を行う(ステップS3)。基板固定処理では、1枚のベース基板に、1枚または2枚以上の単結晶半導体基板を貼り付ける。

【0054】

次に、基板固定処理で、ベース基板に貼り付けられた1枚または複数の単結晶半導体基板に、周波数が300MHz以上300GHz以下の電磁波を照射し、当該単結晶半導体基板を損傷領域で分割させる(ステップS4)。この電磁波照射処理により、ベース基板に、1または複数の単結晶半導体層が固定される。

10

【0055】

所定の数の単結晶半導体層がベース基板に固定されるまで、ステップS3とステップS4を繰り返す(ステップS5)。ステップS5を完了することで、本発明の半導体基板が作製される。

【0056】

本発明では、周波数が300MHz以上300GHz以下の電磁波の照射で単結晶半導体基板を分割しているため、単結晶半導体基板の温度上昇を400以下に抑えることができ、かつ電磁波の照射は、5分以下と短時間で完了することができる。また、ガラス基板はこの周波数帯域の電磁波はほとんど吸収しない。したがって、冷却する等、ガラス基板の意図的な温度制御をしなくとも、電磁波照射処理でシュリンクが生ずる温度にガラス基板が加熱されることがないので、ガラス基板のシュリンクを抑えることが可能である。したがって、単結晶半導体基板の貼り付け工程(基板固定処理)、および単結晶半導体基板の分割工程(電磁波照射処理)を繰り返しても、精度良く、ガラス基板に複数の単結晶半導体層を貼り付けることが可能である。

20

【0057】

電磁波照射処理で用いられる電磁波は波長が1m以下1mm以上であり、UHF(Ultra High Frequency)、SHF(Super High Frequency)、およびEHF(Extremely High Frequency)のうちのいずれかの帯域の電磁波である。各帯域の周波数は以下の通りである。

- ・UHF 300MHz以上3GHz以下
- ・SHF 3GHz以上以下30GHz以下
- ・EHF 30GHz以上以下300GHz以下

30

【0058】

必要な数の単結晶半導体層がベース基板に固定されることで、本発明に係る半導体基板が作製される。さらに、本実施形態では、半導体基板の複数の単結晶半導体層にレーザ光を照射するレーザ照射処理を行う(ステップS6)。レーザ照射処理は、ベース基板に貼り付けられた単結晶半導体層の結晶性の回復のための処理である。レーザ光を照射することで単結晶半導体層を溶融させて、単結晶半導体層を再結晶化させる。また、レーザ照射処理は、単結晶半導体層を溶融させて、その表面を平坦化する処理でもある。

40

【0059】

本実施形態において、単結晶半導体層の平坦化処理として、機械研磨、化学機械研磨などの研磨処理を行うこともできる。また、単結晶半導体層の結晶性の回復処理として、輻射や熱伝導により単結晶半導体層を加熱する加熱処理を行うこともできる。この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置等を用いることができる。

【0060】

ステップS1~ステップS6により、結晶性および平坦性が良好な複数の単結晶半導体層がベース基板に固定された半導体基板を作製することができる。以下、図2の各工程を具体的に説明する。本実施形態では、半導体基板の作製方法の一例として、図1Aの半導体基板11と同様の積層構造を有する半導体基板の作製方法について説明する。

50

## 【0061】

図3Aは、本実施形態の方法で作製される半導体基板51の断面図であり、図3Bはその平面図である。図3Bの切断線a1 - a2による断面図が図3Aである。

## 【0062】

半導体基板11と同様、半導体基板51は、ベース基板100上にバッファ層102を介して複数の単結晶半導体層101が設けられている。半導体基板51では、ベース基板100とバッファ層102が接合することで各単結晶半導体層101がベース基板100に固定されている。バッファ層102は、絶縁層111～113でなる3層構造の絶縁層である。単結晶半導体層101は5行5列の行列状に配置されている。

## 【0063】

以下、図4～図11を参照して、半導体基板51の作製方法を説明する。

## 【0064】

所望の大きさ、形状に加工された単結晶半導体基板110を用意する。図4は、単結晶半導体基板110の構成の一例を説明するための斜視図である。単結晶半導体基板110を矩形のベース基板100に貼り合わせることで、縮小投影型露光装置等の露光装置の露光領域が矩形であること等を考慮すると、図4に示すように単結晶半導体基板110の形状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形には正方形および長方形を含む。また、本実施形態では、矩形の単結晶半導体基板110の角部110aを面取りしている。これは隣接する2つの単結晶半導体層101の間隔をできるだけ短くして、ベース基板100に貼り付けるためである。

## 【0065】

もちろん、単結晶半導体基板110は、図4の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板110を用いることができる。例えば、その形状は、四角形、五角形、六角形等の多角形、円形、または不定形でもよい。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板110に用いることも可能である。なお、円形状のウエハには、オリエンテーションフラットが形成されているものを含む。

## 【0066】

円形状の単結晶半導体ウエハには、シリコンやゲルマニウム等の半導体ウエハ、ガリウムヒ素やインジウムリン等の化合物半導体ウエハ等がある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径400mm、直径450mmの円形のウエハが知られている。

## 【0067】

矩形の単結晶半導体基板110は、円形状の単結晶半導体ウエハを切断することで形成することができる。ウエハの切断には、ダイサー或いはワイヤソー等の切断装置を用いればよい。また、レーザ光、プラズマ、電子ビーム等の高エネルギービームを照射することで、単結晶半導体ウエハを切断することができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形の単結晶半導体基板110を作製することができる。

## 【0068】

基板固定処理では、複数の単結晶半導体基板110が貼り付けられるが、その面方位は、同じでも異なってもよい。例えば、単結晶半導体基板110に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の単結晶半導体基板を用いる場合は、その主表面の面方位は、(100)であってもよいし、(110)面であってもよいし、(111)であってもよい。また、1枚のベース基板100に貼り付けられる複数の単結晶半導体基板110は、導電型(n型、i型またはp型)、抵抗値等の電気的特性が同じでも、異なってもよい。

## 【0069】

次に、図5A～図5Eを参照して、単結晶半導体基板110に、バッファ層102およ

10

20

30

40

50

び損傷領域を作製する方法を説明する。

【0070】

まず、単結晶半導体基板110を洗浄し、清浄にする。次に、単結晶半導体基板110に絶縁層111と絶縁層112の積層膜を形成する(図5A参照)。ここでは、絶縁層112をバリア層として形成する。絶縁層111と絶縁層112の組み合わせには、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜等がある。

【0071】

酸化窒化シリコン膜は、プロセスガスに $\text{SiH}_4$ および $\text{N}_2\text{O}$ を用いてPECVD法により形成することができる。酸化シリコン膜は、プロセスガスに有機シランガスと酸素を用いて、PECVD法により形成することができる。また、単結晶半導体基板110が単結晶シリコン基板の場合は、単結晶半導体基板を酸化することで、酸化シリコン膜を形成することができる。窒化酸化シリコン膜は、プロセスガスに $\text{SiH}_4$ 、 $\text{N}_2\text{O}$ 、 $\text{NH}_3$ および $\text{H}_2$ を用いてPECVD法で形成することができる。また、PECVD法でプロセスガスに $\text{SiH}_4$ 、 $\text{N}_2$ 、 $\text{NH}_3$ および $\text{H}_2$ を用いることでも、窒化シリコン膜を形成することができる。

10

【0072】

なお、有機シランとは、テトラエトキシシラン(TEOS:化学式 $\text{Si}(\text{OC}_2\text{H}_5)_4$ )、テトラメチルシラン(TMS:化学式 $\text{Si}(\text{CH}_3)_4$ )、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン( $\text{SiH}(\text{OC}_2\text{H}_5)_3$ )、またはトリスジメチルアミノシラン( $\text{SiH}(\text{N}(\text{CH}_3)_2)_3$ )等の化合物である。

20

【0073】

例えば、PECVD法で、酸化窒化シリコンでなる絶縁層111、および、窒化酸化シリコンでなる絶縁層112を形成するには、まず、単結晶半導体基板110をPECVD装置のチャンパーに搬入する。そして、絶縁層111形成用のプロセスガスとして $\text{SiH}_4$ および $\text{N}_2\text{O}$ をチャンパーに供給し、このプロセスガスのプラズマを生成し、酸化窒化シリコン膜を単結晶半導体基板110上に形成する。次に、チャンパーに導入するガスを絶縁層112形成用のプロセスガスに変更する。ここでは、 $\text{SiH}_4$ 、 $\text{N}_2\text{O}$ 、 $\text{NH}_3$ 、および $\text{H}_2$ を用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンパーを有するPECVD装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜とを異なるチャンパーで形成することもできる。もちろん、チャンパーに導入するガスを変更することで、絶縁層111として酸化シリコン膜を形成することもできるし、絶縁層112として窒化シリコン膜を形成することもできる。

30

【0074】

このように、絶縁層111および絶縁層112を連続して成膜することで、スルーブットが向上する。また、大気に触れさせることなく絶縁層111、絶縁層112を形成できるので、絶縁層111と絶縁層112の界面が大気によって汚染されることを防止することができる。

40

【0075】

また、絶縁層111として、単結晶半導体基板110を酸化処理して酸化膜を形成することができる。この酸化処理には、熱酸化処理、酸素ラジカル(Oラジカル)または水酸化ラジカル(OHラジカル)を含んだプラズマによるプラズマ処理、オゾン添加水( $\text{O}_3$ 水)による酸化処理等がある。

【0076】

熱酸化処理は、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ雰囲気中で、単結晶半導体基板110を酸化することで、ハロゲンを含んだ酸化膜を絶縁層111として形成することができる。ハロゲンを含

50

むガスとして、 $\text{HCl}$ 、 $\text{HF}$ 、 $\text{NF}_3$ 、 $\text{HBr}$ 、 $\text{Cl}_2$ 、 $\text{ClF}_3$ 、 $\text{BCl}_3$ 、 $\text{F}_2$ 、 $\text{Br}_2$ 等から選ばれた一種類又は複数種類のガスを用いることができる。例えば、酸素に対し $\text{HCl}$ を0.5~10体積%（例えば、3体積%）の割合で含む雰囲気中で、900以上1100以下の加熱温度で熱酸化を行うとよい。処理時間は0.1~6時間とすればよく、0.5~1時間とすることが好ましい。形成される酸化膜の膜厚は、10nm~1000nm（好ましくは50nm~200nm）にすることができ、例えば、熱酸化処理で、絶縁層111として厚さ100nmの酸化膜を形成することができる。

#### 【0077】

次に、イオン114を単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに、結晶構造が損傷された損傷領域115を形成する（図5B参照）。

10

#### 【0078】

イオン114は、ソースガスを励起して、プラズマ化することで生成される。ソースガスのプラズマから電界の作用によりプラズマに含まれるイオン114を引き出し、加速して、単結晶半導体基板110に照射する。ソースガスには水素ガス、ハロゲンガス、ヘリウムガス等を用いることができる。

#### 【0079】

イオンを単結晶半導体基板110に導入するには、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、プラズマから特定の質量を有するイオンを引き出すための質量分離装置を備えており、特定の質量を有するイオン114だけを単結晶半導体基板110に添加することができる。イオンドーピング装置は、質量分離装置を備えているものと、備えていないものがある。質量分離装置を備えていないイオンドーピング装置では、プラズマ中の全てのイオン種が加速されて、処理物に照射される。

20

#### 【0080】

イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、ソースガスを放電させる電極等である。ソースガスを放電させる電極として、フィラメント型の電極や高周波放電用の電極等が用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極、およびこれらの電極に電力を供給するための電源等で構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で生成されたイオンは、加速機構の電極に設けられた開口やスリットを通過することで、加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。

30

#### 【0081】

単結晶半導体基板110において、損傷領域115が形成される領域の深さは、イオン114の加速エネルギーとイオン114の入射角度によって調節することができる。加速エネルギーは加速電圧、ドーズ量等により調節できる。イオン114の平均侵入深さとほぼ同じ深さの領域に損傷領域115が形成される。そのため、イオン114を単結晶半導体基板110に侵入させる深さを調節することで、単結晶半導体基板110から分離される単結晶半導体層117（図6B参照）の厚さを制御することができる。

40

#### 【0082】

本実施形態では、イオンドーピング装置で、イオン114を単結晶半導体基板110に添加する。また、イオン114を生成するためのソースガスに水素ガス（ $\text{H}_2$ ガス）を用いることとする。イオンドーピング装置では、水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオン114を単結晶半導体基板110に照射する。よって、イオン114として、 $\text{H}^+$ 、 $\text{H}_2^+$ 、および $\text{H}_3^+$ が照射される。

#### 【0083】

イオンドーピング装置において、水素ガスから生成されるイオン種（ $\text{H}^+$ 、 $\text{H}_2^+$ 、 $\text{H}_3^+$ ）の総量に対して $\text{H}_3^+$ の割合を50%以上とすることが好ましい。より好ましくは

50

、 $H_3^+$ の割合を80%以上とする。質量分離機能を備えないイオンドーピング装置を用いる場合、プラズマ中に生成される複数のイオン種のうち、1つのイオン種の割合を50%以上とすることが好ましく、80%以上とすることが好ましい。それは、同じ質量のイオンを照射することで、単結晶半導体基板110の同じ深さに集中させてイオンを添加することができるからである。

#### 【0084】

損傷領域115を浅い領域に形成するためには、イオン114の加速電圧を低くする必要があるが、プラズマ中の $H_3^+$ イオンの割合を高くすることで、原子状水素(H)を効率よく、単結晶半導体基板110の浅い領域に添加することができる。 $H_3^+$ イオンは $H^+$ イオンの3倍の質量を持つことから、同じ深さに水素原子を1つ添加する場合、 $H_3^+$ イオンの加速電圧は、 $H^+$ イオンの加速電圧の3倍にすることが可能である。イオンの加速電圧を大きくできれば、イオンの照射処理のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。

10

#### 【0085】

また、イオン114を単結晶半導体基板110に添加する工程は、イオン注入装置で行うこともできる。イオン注入装置を用いる場合は、水素ガスを励起して生成された $H^+$ イオンおよび $H_2^+$ イオンを質量分離して、 $H^+$ イオンまたは $H_2^+$ イオンの一方のイオンを加速して、単結晶半導体基板110に照射する。

#### 【0086】

水素イオンを添加する場合は、損傷領域115には、 $1 \times 10^{21} \text{ atoms/cm}^3$ よりも多く水素(H)を含ませることが好ましい。これは、単結晶半導体基板110に局所的に高濃度の水素を添加することで、結晶格子を破壊して、損傷領域115を脆い、多孔質構造にするためである。損傷領域115の水素濃度は、イオン114のドーズ量や加速電圧等で制御することができる。

20

#### 【0087】

損傷領域115を形成した後、図5Cに示すように、絶縁層112の上面に絶縁層113を形成する。この工程で、絶縁層111、112および113でなる3層構造のバッファ層102が形成される。ここでは、バッファ層102および損傷領域115が形成された単結晶半導体基板110を「ドナー基板150」と呼ぶこととする。

#### 【0088】

絶縁層113はベース基板100と接合する接合層である。絶縁層113により、平滑で親水性の接合面を単結晶半導体基板110の表面に形成するため、絶縁層113の平均粗さRaは、0.7nm以下が好ましく、0.4nm以下がより好ましい。また、絶縁層113の厚さは10nm以上200nm以下とすることができる。好ましい厚さは5nm以上500nm以下であり、より好ましくは10nm以上200nm以下である。

30

#### 【0089】

例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜等を、絶縁層113として形成することができる。CVD法で形成されるこれらの絶縁膜は、絶縁層111、112を構成する絶縁膜と同様に形成することができる。なお、絶縁層113を形成する工程では、単結晶半導体基板110の加熱温度は350以下とする。これは、損傷領域115を形成するために添加したイオンが気体となって、損傷領域115から抜けないようにするためである。

40

#### 【0090】

例えば、ソースガスにTEOSと $O_2$ を用いて、PECVD法により、酸化シリコン膜でなる絶縁層113を形成するためには、チャンパーに、流量15sccmでTEOSを導入し、流量750sccmで $O_2$ を導入する。そして、成膜圧力100Pa、成膜温度300、RF出力300W、電源周波数13.56MHzでの条件下で、プロセスガスを放電させることで、酸化シリコン膜を形成する。

#### 【0091】

次に、ドナー基板150の周辺部を部分的に除去し、切り欠き部116を形成する。切

50



り欠き部 116 が形成されたドナー基板 150 を「ドナー基板 151」と呼ぶこととする。図 5D はドナー基板 151 の断面図であり、図 5E はその平面図である。図 5E の切断線 b1 - b2 による断面図が図 5D である。

【0092】

切り欠き部 116 は、半導体基板 51 において、隣接する単結晶半導体層 101 の間隔をできるだけ狭くするために形成される。切り欠き部 116 の幅  $W_{116}$  は例えば 1mm 以上 30mm 以下とすることができる。また、損傷領域 115 で単結晶半導体基板 110 を分割することによって、単結晶半導体基板 110 から分割された層がベース基板 100 に残るようにするため、切り欠き部 116 は、損傷領域 115 よりも深く形成される。切り欠き部 116 の形成には、エッチング処理、およびレーザ光を照射し被処理物を昇華させるレーザ加工処理等を用いることができる。

10

【0093】

以下、図 6A ~ 図 6E、図 8 ~ 図 11 を参照して、基板固定処理および電磁波照射処理工程を説明する。本実施形態では、基板固定処理および電磁波照射処理工程をそれぞれ 2 回行うことにより、ベース基板 100 に、25 の単結晶半導体層を 5 行 5 列の行列状に固定する。

【0094】

図 6A は、1 回目の基板固定処理を説明する断面図である。図 8 はその平面図である。図 8 の切断線 a1 - a2 による断面図が図 6A である。なお、説明の都合、1 回目の基板固定処理で、ベース基板 100 に固定されるドナー基板 151 に参照符号「151 - 1」を付し、2 回目で固定されるドナー基板 151 に参照符号「151 - 2」を付している。

20

【0095】

図 6A に示すように、ドナー基板 151 - 1 表面（パuffa 層 102 表面）とベース基板 100 表面を密着させる。ベース基板 100 表面とパuffa 層 102 表面との接合の結合力は、接合が形成される初期段階においてファン・デル・ワールス力が作用し、パuffa 層 102 表面とベース基板 100 表面に圧力を加えると、互いの表面の密接部分に共有結合が形成され、より強固な結合力をもつ接合が形成される。

【0096】

例えば、単結晶半導体基板 110 側から、ドナー基板 151 - 1 の一部に圧力を加えると、圧力をかけた部分からパuffa 層 102 とベース基板 100 が接合しはじめ、接合部分がパuffa 層 102 の全面におよぶ。その結果、ベース基板 100 にドナー基板 151 - 1 が固定される。この基板固定処理工程は、加熱処理を伴わず、常温（室温）で行うことができるため、ベース基板 100 に、ガラス基板のように耐熱温度が 700 以下の低耐熱性の基板を用いることが可能である。

30

【0097】

1 回目の基板固定処理では、図 8 に示すように、13 枚のドナー基板 151 - 1 を同じ行および同じ列で隣り合わないよう配置する。これは、ドナー基板 151 - 1 の隣に 2 回目以降の基板固定処理でドナー基板 151 - 2 を固定できる空間を残すためである。点線で示す領域 121 は、2 回目の基板固定処理でドナー基板 151 - 2 が固定される領域である。本実施形態では、2 回の基板固定処理および電磁波照射処理で、25 の単結晶半導体層をベース基板 100 に固定するため、図 8 に示すように、ドナー基板 151 - 1 は、1 行ごとに、互い違いに並べている。

40

【0098】

単結晶半導体基板 110 の角部を面取りしているため（図 4 参照）、2 枚のドナー基板 151 - 1 の角部が隣り合う部分 122（点線で囲まれた部分 122）において、2 枚のドナー基板 151 - 1 の角部を近接することができる。このようにすることで、半導体基板 51 において隣り合う単結晶半導体層 101 の間隔を小さくすることができる。

【0099】

次に、1 回目の電磁波照射処理を行う。この処理は、ドナー基板 151 - 1 を損傷領域 115 で分割するため処理である。図 6B は 1 回目の電磁波照射処理を説明する断面図で

50

あり、図 9 はその平面図である。図 9 の切断線 b 1 - b 2 による断面図が図 6 B である。

【 0 1 0 0 】

図 6 B に示すように、周波数が 3 0 0 M H z 以上 3 0 0 G H z 以下の電磁波 1 2 3 をドナー基板 1 5 1 - 1 に照射すると、電磁波 1 2 3 の電場の作用により半導体基板 1 1 0 が発熱する。半導体基板 1 1 0 の温度上昇により、損傷領域 1 1 5 に形成されている微小な孔には、損傷領域 1 1 5 の形成で添加した元素または分子が凝集し、内部の圧力が上昇する。圧力の上昇により、損傷領域 1 1 5 の微小な孔に体積変化が起こり、損傷領域 1 1 5 に亀裂が生じ、損傷領域 1 1 5 沿って単結晶半導体基板 1 1 0 が劈開される。バッファ層 1 0 2 はベース基板 1 0 0 に接合しているので、ベース基板 1 0 0 上には、ドナー基板 1 5 1 - 1 ( 単結晶半導体基板 1 1 0 ) から分離された単結晶半導体層 1 1 7 が固定される。なお、単結晶半導体基板 1 2 4 は、単結晶半導体層 1 1 7 が分離された単結晶半導体基板 1 1 0 に対応する。

10

【 0 1 0 1 】

この電磁波照射処理は、マイクロ波加熱装置、およびミリ波加熱装置を用いて行うことができる。マイクロ波加熱装置は、マイクロ波の輻射によって処理物を加熱する装置であり、ミリ波加熱装置は、ミリ波の輻射によって処理物を加熱する装置である。また電磁波 1 2 3 の照射時間は 5 分以下と短時間であり、1 分以上 3 分以下とすることができる。

【 0 1 0 2 】

1 回目の電磁波照射処理が完了したら、2 回目の基板固定処理を行う。図 6 C は、2 回目の基板固定処理を説明する断面図である。図 1 0 はその平面図である。図 1 0 の切断線 c 1 - c 2 による断面図が図 6 C である。2 回目の基板固定処理では、ベース基板 1 0 0 の領域 1 2 1 に、ドナー基板 1 5 1 - 2 を固定する。2 回目の基板固定処理も 1 回目と同様に行い、ドナー基板 1 5 1 - 2 の表面 ( バッファ層 1 0 2 の表面 ) とベース基板 1 0 0 の表面を接合させる。

20

【 0 1 0 3 】

1 点鎖線で囲んだ部分 1 2 5 に示すように、ドナー基板 1 5 1 - 2 に切り欠き部 1 1 6 が形成されていることにより、ドナー基板 1 5 1 - 2 の周囲が単結晶半導体層 1 1 7 に重なるように、ドナー基板 1 5 1 - 2 をベース基板 1 0 0 に固定することができる。その結果として、ドナー基板 1 5 1 - 1 から分割された単結晶半導体層 1 1 7 に対して、ドナー基板 1 5 1 - 2 から分割される単結晶半導体層 1 1 7 を近接させることができる。

30

【 0 1 0 4 】

なお、最初の基板固定処理に用いるドナー基板 1 5 1 - 1 には、切り欠き部 1 1 6 を形成していないドナー基板 1 5 0 でもよい。2 回目以降の基板固定処理では、切り欠き部 1 1 6 が形成されたドナー基板 1 5 1 を用いることが好ましい。それは、2 回目以降の基板固定処理では、単結晶半導体層 1 1 7 に隣り合うようにドナー基板 1 5 1 を固定する場合があるため、切り欠き部 1 1 6 を形成したドナー基板 1 5 1 を用いることで、2 つの単結晶半導体層 1 1 7 の間隔をより狭めることができるからである。

【 0 1 0 5 】

2 回目の基板固定処理が完了したら、2 回目の電磁波照射処理を行う。図 6 D は、2 回目の電磁波照射処理を説明する断面図である。2 回目の電磁波照射処理も、1 回目と同様に行い、ドナー基板 1 5 1 - 2 に電磁波 1 2 3 を照射し、単結晶半導体基板 1 1 0 を損傷領域 1 1 5 で分割する。

40

【 0 1 0 6 】

基板固定処理と電磁波照射処理を 2 回繰り返すことで、図 6 E および図 1 1 に示すように、バッファ層 1 0 2 を介して、5 行 5 列の行列状に 2 5 の単結晶半導体層 1 1 7 がベース基板 1 0 0 に固定された半導体基板 1 5 3 が形成される。図 1 1 は半導体基板 1 5 3 の平面図である。図 1 1 の切断線 e 1 - e 2 による断面図が図 6 E である。

【 0 1 0 7 】

本実施形態では、次に、半導体基板 1 5 3 の単結晶半導体層 1 1 7 に対して、レーザー光を照射するレーザー照射処理を行う。図 7 はレーザー照射処理を説明する断面図である。

50

## 【0108】

損傷領域115の形成、ドナー基板151の分割等の処理によって、単結晶半導体層117は、元々の単結晶半導体基板110よりも結晶性が損なわれてしまう。例えば、加工前の単結晶半導体基板110には無かった転位等の結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層117に形成される。また、単結晶半導体層117の表面は単結晶半導体基板110からの分離面であるので、その平坦性も損なわれている。そこで、本実施形態では、単結晶半導体層117の結晶性を回復させるために、単結晶半導体層117を溶融させ、再結晶化させる。この再結晶化のために単結晶半導体層117にレーザ光を照射する。また、単結晶半導体層117の表面を平坦化するために、レーザ光を照射し、単結晶半導体層117を溶融させる。

10

## 【0109】

図7に示すように、レーザ光119を単結晶半導体層117に対して走査しながら、レーザ光119を単結晶半導体層117の分離面の全面に照射する。レーザ光119の走査は、例えば、レーザ光119を移動せずに、単結晶半導体層117が固定されたベース基板100を移動する。矢印126は、ベース基板100の移動方向を示す。

## 【0110】

レーザ光119を照射すると、単結晶半導体層117がレーザ光119を吸収し、レーザ光119が照射された部分が温度上昇する。その部分の温度が融点以上の温度になると、溶融する。レーザ光119が照射されなくなると、単結晶半導体層117の溶融部分の温度は下がり、やがて、溶融部分は凝固し、再結晶化する。レーザ光119を走査することで単結晶半導体層117全面にレーザ光119を照射して、再単結晶化された単結晶半導体層101を形成することができる。

20

## 【0111】

レーザ光119の照射によって、単結晶半導体層101は、単結晶半導体層117よりも結晶性が向上される。これは単結晶半導体層117を溶融させることで、単結晶半導体層中のダングリングボンドや、単結晶半導体層とバッファ層界面に存在する欠陥のようなミクロの欠陥等を修復することができるからである。なお、単結晶半導体層101、117の結晶性は、電子後方散乱回折像(EBSPE; Electron Back Scatter Diffraction Pattern)の測定、X線回折像の測定、光学顕微鏡および電子顕微鏡による観察、ならびにラマン分光スペクトルの測定等により評価することができる。

30

## 【0112】

レーザ光119の照射によって、単結晶半導体層117のレーザ光119が照射されている領域を、部分溶融または完全溶融させる。なお、単結晶半導体層117が完全溶融状態であるとは、表面から下面までの層全体が溶融されていることをいう。半導体基板153では、完全溶融状態とは、単結晶半導体層117の上面からバッファ層102との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層117を部分溶融させるとは、溶融されている深さがバッファ層102との界面(単結晶半導体層117の厚さ)よりも浅くなるように、単結晶半導体層117を溶融させることである。つまり、単結晶半導体層117が部分溶融状態であるとは、上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。

40

## 【0113】

単結晶半導体層117において、レーザ光119の照射により溶融された部分は、凝固することで再結晶化するが、この部分は、固相のまま残った単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が(100)の単結晶シリコンウエハを単結晶半導体基板110に用いた場合、単結晶半導体層117の主表面の面方位は、(100)であり、レーザ照射処理によって溶融し、再結晶化された単結晶半導体層101の主表面の面方位は(100)になる。

## 【0114】

レーザ光119の照射によって、単結晶半導体層117を部分溶融または完全溶融させる

50

ことで、表面が平坦な単結晶半導体層 101 を形成することができる。これは、単結晶半導体層 117 の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形するからである。つまり、液体部分は凹部、および凸部が無くなるように変形し、この液体部分が凝固し、再結晶化するため、表面が平坦化された単結晶半導体層 101 を形成することができる。単結晶半導体層 101 の表面を平坦化することで、単結晶半導体層 101 上に形成されるゲート絶縁膜の膜厚を 5 nm 乃至 50 nm 程度まで薄くすることが可能である。よって、ゲート電圧を抑え、なおかつ、高いオン電流のトランジスタを形成することができる。

#### 【0115】

レーザ光 119 を照射するときに、単結晶半導体層 117 を加熱せずに、その温度を室温のままとしてもよいし、単結晶半導体層 117 を加熱してもよい。加熱温度は、ベース基板 100 の歪み点以下の温度であり、200 以上 650 以下とすることができる。レーザ光 119 の照射時に単結晶半導体層 117 を加熱することで、単結晶半導体層 117 の溶融に必要なレーザ光 119 のエネルギーを低下することができる。エネルギーが低くなると、レーザ光 119 のビーム形状の幅（走査方向の長さ）を長くできるため、走査速度を速くすることができ、1枚の半導体基板 153 を処理するタクトタイムを短くすることができる。

#### 【0116】

レーザ発振器には、発振の仕方により、パルス発振、連続発振レーザ、疑似連続発振レーザパルスに分けることができる。単結晶半導体層 117 を溶融し、再単結晶化させるには、パルス発振レーザを用いることが推奨される。パルス発振レーザを用いる場合は、レーザ光が1パルス（1ショット）照射されると、次のパルスが照射されるまでに、パルスが照射された領域は、溶融し、凝固して再結晶化する。つまり、1つのパルスが照射されて溶融された領域は、次のパルスを照射が照射される時には再結晶化し、固相状態に戻っている。したがって、パルス発振レーザから発振されたレーザ光によって溶融された領域が凝固するときは、溶融されていない単結晶から結晶成長し、単結晶構造となることが、最も安定な状態となる。

#### 【0117】

他方、連続発振レーザはレーザ光を常時照射するので、レーザ光の走査によって、溶融領域（液相領域）と固相領域の界面がその方向に移動する。そのため、溶融された部分が凝固するときに、結晶成長が均一になりやすく、結晶軸の方向が揃わず、粒界ができやすくなる。このことは、疑似連続発振レーザ発振器も同様である。

#### 【0118】

パルス発振レーザには、繰り返し周波数が 10 MHz 未満、好ましくは 10 kHz 以下のレーザを用いることができる。繰り返し周波数を 10 MHz 未満とすることで、レーザ光の1ショット毎に、次のショットが照射される前に照射領域を溶融、凝固させることができる。また、パルス発振レーザから照射されるレーザ光のパルス幅は 10 ns 以上 500 ns 以下とすることができる。

#### 【0119】

レーザ照射処理に用いるパルス発振レーザには、例えば、XeClレーザ、KrFレーザ等のエキシマレーザ、Arレーザ、Krレーザ等の気体レーザがある。また、固体レーザも用いることができ、例えば、YAGレーザ、YVO<sub>4</sub>レーザ、YLFレーザ、YAlO<sub>3</sub>レーザ、GdVO<sub>4</sub>レーザ、KGWレーザ、KYWレーザ、Y<sub>2</sub>O<sub>3</sub>レーザ等がある。レーザ光としては、これらレーザ発振器の基本波、高調波（第2高調波、第3高調波、第4高調波等）を用いることができる。これらの固体レーザには、同じレーザ媒質を用いても、発振の仕方が連続発振、または疑似連続となる発振器もある。

#### 【0120】

また、レーザ光 119 を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザ光 119 の波長は、単結晶半導体層 117 に吸収される波長とする。その波長は、レーザ光 119 の表皮深さ（skin depth）等を

10

20

30

40

50

考慮して決定することができる。例えば、波長は250 nm以上1 μm以下とすることができ、300 nm以上700 nm以下が好ましい。

【0121】

レーザ光119のエネルギーは、レーザ光119の波長、レーザ光119の表皮深さ、単結晶半導体層117厚さ等を考慮して決定することができる。例えば、波長300 nm以上400 nm以下のパルス発振レーザを用いた場合、レーザ光119のエネルギー密度は、300 mJ/cm<sup>2</sup>以上800 mJ/cm<sup>2</sup>以下の範囲とすることができる。

【0122】

レーザ光119の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、不活性気体雰囲気のいずれでもよい。大気雰囲気および不活性気体雰囲気共に、単結晶半導体層117の結晶性の回復および平坦化の効果を得ることができる。また、大気雰囲気よりも不活性気体雰囲気が好ましい。それは、窒素等の不活性気体雰囲気のほうが、大気雰囲気よりも単結晶半導体層117の平坦性を向上させる効果が高いからである。また、不活性気体雰囲気のほうが大気雰囲気よりも、裂け目のような変形や層の変質が発生することが抑えられ、結晶欠陥の減少および平坦化を実現するためのレーザ光119の使用可能なエネルギー範囲が広くなるという利点もある。

10

【0123】

不活性気体雰囲気中でレーザ光119を照射するには、気密性のあるチャンバー内でレーザ光119を照射すればよい。このチャンバー内に不活性気体を供給することで、不活性気体雰囲気中で、レーザ光119を照射することができる。チャンバーを用いない場合は、単結晶半導体層117におけるレーザ光119の照射面に不活性気体を吹き付けながら、その照射面にレーザ光119を照射することで、不活性気体雰囲気でのレーザ光119の照射を実現することができる。

20

【0124】

不活性気体とは、レーザ光の照射によって、単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス(N<sub>2</sub>ガス)、アルゴンやキセノン等の希ガス等がある。また、不活性気体の酸素濃度は30 ppm以下であることが好ましく、10 ppm以下がより好ましい。

【0125】

また、レーザ照射処理を気密性のあるチャンバー内でおこなう場合は、チャンバー内を減圧し、真空状態とすることで、不活性気体雰囲気でのレーザ照射処理を行うのと同様の効果を得ることができる。チャンバー内の圧力は12 Pa以下が好ましく、4 Pa以下がより好ましい。

30

【0126】

また、レーザ光119を光学系を通過させて、照射面でのレーザ光119のビーム形状を線状または矩形状にする。このことにより、スループット良くレーザ光119の照射を行うことができる。

【0127】

レーザ光119を単結晶半導体層117に照射する前に、単結晶半導体層117の表面に形成されている自然酸化膜等の酸化膜を除去する処理を行ってもよい。それは、単結晶半導体層117表面に酸化膜が存在する状態で、レーザ光119を照射しても、平坦化の効果が十分に得られない場合があるからである。酸化膜の除去処理は、フッ酸で単結晶半導体層117を処理することで行うことができる。フッ酸による処理は、単結晶半導体層117の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導体層117から酸化膜が除去されたことが確認できる。

40

【0128】

図7のレーザ光119の照射処理は、次のように行うことができる。まず、単結晶半導体層117を1/100に希釈されたフッ酸で110秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層117が貼り付けられたベース基板100(半導体基板153)をレーザ照射装置のステージ上に配置する。単結晶半導体層117を加熱する場合は

50

、ステージに設けられた抵抗加熱装置等の加熱手段により、単結晶半導体層 117 を 200 以上 650 以下の温度に加熱する。例えば、加熱温度を 500 とする。

【0129】

レーザ光 119 のレーザ発振器として、XeClエキシマレーザ（波長：308nm、パルス幅：25ns、繰り返し周波数60Hz）を用いる。光学系により、レーザ光 119 の断面を線状に整形する。レーザ光 119 を単結晶半導体層 117 に対して走査しながら、レーザ光 119 を単結晶半導体層 117 に照射する。レーザ光 119 の走査は、レーザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザ光の走査速度に対応する。レーザ光 119 の走査速度を調節して、単結晶半導体層 117 の同じ領域にレーザ光 119 が 1 以上 20 ショット以下照射されるようにする。レーザ光 119 のショット数は 1 以上 11 以下が好ましい。ショット数が小さいほど、レーザ照射処理のタクトタイムを短縮できる。

10

【0130】

単結晶半導体層 117 にレーザ光 119 を照射する前に、単結晶半導体層 117 をエッチングしてもよい。このエッチングにより、単結晶半導体層 117 の分離面に残っている損傷領域 115 を除去することができる。損傷領域 115 を除去することで、レーザ光 119 の照射による表面の平坦および結晶性の回復の効果を高めることができる。

【0131】

このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンおよび四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄および弗化窒素等の弗化物ガス、ならびに酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液に水酸化テトラメチルアンモニウム（tetramethylammonium hydroxide、略称；TMAH）溶液を用いることができる。

20

【0132】

このエッチングを行う場合も、単結晶半導体層 117 にレーザ光 119 を照射する前に、エッチング処理された単結晶半導体層 117 表面に形成されている自然酸化膜等の酸化膜を除去する処理を行うとよい。酸化膜の除去処理は、フッ酸で単結晶半導体層 117 を処理することで行うことができる。

【0133】

半導体基板 153 に対してレーザ照射処理を行うことで、半導体基板 51 が完成する（図 3A および図 3B 参照）。

30

【0134】

なお、レーザ光 119 を照射した後、単結晶半導体層 101 を溶融させない温度で加熱する加熱処理を行うこともできる。この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、RTA 装置等を用いることができる。単結晶半導体層 101 の欠陥を修復するため、単結晶半導体層 101 の加熱温度は 400 以上とするが、単結晶半導体層 101 を溶融させない温度であり、かつベース基板 100 の歪み点以下の温度とする。この加熱温度は 500 以上が好ましく、例えば、加熱温度は 500 以上 700 以下とすることができ、550 以上に単結晶半導体層 101 を加熱することがより好ましい。

40

【0135】

加熱処理の雰囲気は不活性気体雰囲気とすることができる。不活性気体とは、この加熱処理において単結晶半導体層の表面と反応して酸化膜を形成しない分子または原子の気体である。例えば、不活性気体には、窒素ガス（N<sub>2</sub>ガス）、アルゴンやキセノン等の希ガス等がある。また、不活性気体雰囲気中の酸素濃度は 30ppm 以下であることが好ましく、10ppm 以下がより好ましい。また、加熱処理の雰囲気を減圧状態（真空状態）にすることで、単結晶半導体層表面の酸化を防止することができる。圧力は  $1 \times 10^{-3}$  Pa 以上  $5 \times 10^{-3}$  Pa 以下が好ましい。

【0136】

この加熱処理を加熱炉によって行う場合、例えば、雰囲気を窒素ガス雰囲気とする。そ

50

して、単結晶半導体層 101 を処理温度 500 で 1 時間加熱した後、加熱温度を 550 以上 650 以下に上昇させ、この温度で 4 時間加熱する。あるいは、処理温度 500 で単結晶半導体層 101 を 1 時間加熱した後、加熱温度を 600 に上昇させ、600 の温度で 4 時間加熱する。RTA 装置で行う場合は、雰囲気窒素を窒素ガス雰囲気とし、処理温度 600 以上 700 以下、処理時間 0.5 分以上 30 分以下の加熱処理を行う。

#### 【0137】

レーザ照射処理後の加熱処理の効果の 1 つは、単結晶半導体層 101 のライフタイムの向上である。ライフタイムが長いほど、半導体中の欠陥、不純物が少ない。よってライフタイムが長い単結晶半導体層 101 により、優れた電気特性を有し、かつ高信頼性のトランジスタを作製することができる。

10

#### 【0138】

レーザ光 119 を照射した後、単結晶半導体層 101 をエッチングして、薄膜化してもよい。単結晶半導体層 101 の厚さは、単結晶半導体層 101 から形成される素子の特性に合わせて決めことができ、例えば、その厚さは 70 nm 以下 5 nm 以上とすればよい。この薄膜化工程は、加熱処理の前に行うことが好ましい。それは、薄膜化工程のエッチングによる単結晶半導体層 101 の損傷を加熱処理によって、回復することができるからである。

#### 【0139】

単結晶半導体層 101 を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化シリコンおよび四塩化炭素等の塩化物ガス、塩素ガス、弗化硫黄および弗化窒素等の弗化物ガス、ならびに酸素ガス等を用いることができる。ウエットエッチング法では、エッチング液に TMAH 溶液を用いることができる。

20

#### 【0140】

本発明の作製方法では、基板固定処理、電磁波照射処理およびレーザ照射処理（図 6A ~ 図 6E、図 7 参照）をプロセス温度 700 以下で行うことができるため、ベース基板 100 に歪み温度が 700 以下のガラス基板を用いることが可能である。

#### 【0141】

また、単結晶半導体基板 110 を分割するための処理を、周波数が 300 MHz 以上 300 GHz 以下の電磁波 123 を照射することで行うので、ベース基板 100 の温度上昇を 400 以下に抑えることができる。したがって、単結晶半導体基板 110 を分割する処理で、ガラス基板のシュリンクを抑えることが可能になる。このことにより、複数回の単結晶半導体基板の固定処理および分割処理を行って、ベース基板 100 にガラス基板のようなシュリンクしやすい基板に、複数の単結晶半導体層 101 を固定することが可能になる。さらに、シュリンクしやすい基板に複数の単結晶半導体層を位置精度よく固定することが可能になる。

30

#### 【0142】

また、本発明では、電磁波照射処理で、ベース基板 100 および単結晶半導体基板 110 の温度上昇を 400 以下に抑えることができるため、単結晶半導体基板 110 の分割処理で、ベース基板 100 との熱膨張の差で単結晶半導体基板 110 が割れてしまうことを防ぐことができる。よって、単結晶半導体基板 110（具体的には、単結晶シリコン基板）と熱膨張係数が大きく異なる（5 倍以上の差異）石英基板のような異種材料の基板をベース基板 100 に用いることができる。

40

#### 【0143】

なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。

#### 【0144】

（実施形態 3）

本実施形態では、半導体基板の作製方法について説明する。図 12 は、本実施形態の半導体基板の作製方法のフローチャートである。図 12 のフローを用いて、図 1A ~ 図 1C

50

に示す半導体基板 11 ~ 13 を製造することができる。

【0145】

図12において、ステップS11~ステップS15は、図2のステップS1~S5と同様である。ベース基板の準備を行い(ステップS11)、ベース基板に固定する複数の単結晶半導体基板の準備を行う(ステップS12)。本実施形態のステップS12では、単結晶半導体基板に水素イオンを添加することで損傷領域を形成する。次に、ステップS11で準備したベース基板とステップS12で準備した1枚または2枚以上の単結晶半導体基板とを貼り合わせる基板固定処理を行う(ステップS13)。

【0146】

次に、基板固定処理で、ベース基板に貼り付けられた1枚または複数の単結晶半導体基板に、周波数が300MHz以上300GHz以下の電磁波を照射し、当該単結晶半導体基板を損傷領域で分割させる(ステップS14)。この電磁波照射処理により、ベース基板に、1または複数の単結晶半導体層が固定される。所定の数の単結晶半導体層がベース基板に固定されるまで、ステップS13とステップS14を繰り返す(ステップS15)。

10

【0147】

必要な数の単結晶半導体層がベース基板固定されたら、レーザ照射処理を行う前に、加熱処理を行う(ステップS16)。この加熱処理では、410℃以上、かつ溶融させない温度で、単結晶半導体層を加熱する。

【0148】

ステップS12では、損傷領域の形成のため単結晶半導体基板に水素を添加しているので、ベース基板に固定された複数の単結晶半導体層は水素を含む。そこで、ステップS16の目的の1つは、410℃以上で加熱することで、単結晶半導体層から水素ガスを放出させて、その水素濃度を減少させることである。また、この加熱処理によって、基板固定処理で形成された接合部の結合力を増加させることができる。加熱処理の温度は、500℃以上が好ましく、550℃以上がより好ましい。

20

【0149】

次に、ベース基板に貼り付けられた複数の単結晶半導体層にレーザ光を照射する(ステップS17)。このレーザ照射処理は、ベース基板に貼り付けられた単結晶半導体層の結晶性の回復、およびその表面の平坦化のための処理である。

30

【0150】

水素を単結晶半導体基板に添加して損傷領域を形成すると、単結晶半導体基板から分離された単結晶半導体層も水素を多く含むことになる。レーザ光を単結晶半導体層に照射することで、単結晶半導体層から水素が噴出すると、結晶性の回復、平坦化を実現できなくなる。水素濃度が $1 \times 10^{21}$  atomic/cm<sup>3</sup>よりも高いと、結晶性の回復、平坦化を実現できるように、レーザ光のエネルギー密度を制御することが困難になる。

【0151】

そこで、レーザ照射処理の前に、410℃以上の加熱処理を行い、単結晶半導体層の水素濃度を低下させておくことで、レーザ光の照射によって単結晶半導体層から水素ガスが噴出することが防止できる。このことにより、結晶性の回復および平坦化に必要なレーザ光の照射エネルギーの制御が容易になる。つまり、予め加熱処理を行うことで、レーザ照射処理で使用可能な照射エネルギーの範囲が広くなり、結晶性の回復および平坦化をレーザ光の照射で再現性良く行うことが可能になる。レーザ照射処理の効果の再現性を確保するため、ステップS16の加熱処理によって、単結晶半導体層の水素濃度を $1 \times 10^{21}$  atomic/cm<sup>3</sup>以下とすることが好ましく、 $7 \times 10^{20}$  atomic/cm<sup>3</sup>以下とすることがより好ましい。

40

【0152】

ステップS11~ステップS17を行うことで、結晶性および平坦性が良好な複数の単結晶半導体層がベース基板に固定された半導体基板を作製することができる。

【0153】

50



次に、図13A～図13Cを参照して、図12の各処理を具体的に説明する。本実施形態では、半導体基板の作製方法の一例として、図3Aおよび図3Bに図示する半導体基板51の作製方法を説明する。

【0154】

まず、実施形態2で説明した半導体基板51の作製方法に従って、ステップS11～ステップS15を行い、半導体基板153を形成する(図5A～図6E、図8～図11参照)。図13Aに半導体基板153の断面図を示す。

【0155】

次に、加熱処理を行い、単結晶半導体層117の水素濃度を減らす。図13Bは加熱処理を説明する断面図である。図13Bにおいて、矢印は単結晶半導体層117から水素ガス128が気相中に放出されることを概念的に示している。加熱処理により水素濃度が低下した単結晶半導体層117を「単結晶半導体層118」と呼び、加熱処理後の半導体基板153を「半導体基板154」と呼ぶこととする。

10

【0156】

この加熱処理には、拡散炉、抵抗加熱炉等の加熱炉、RTA装置等を用いることができる。単結晶半導体層117を410以上に加熱する。加熱処理の温度は、500以上が好ましく、550以上がより好ましい。また、加熱処理後の単結晶半導体層118の水素濃度を $1 \times 10^{21} \text{ atomic/cm}^3$ 以下にすることが好ましい。この加熱処理を加熱炉によって行う場合、例えば、半導体基板153を処理温度500で1時間加熱した後、加熱温度を550に上昇させ、550で4時間加熱すればよい。また、この加熱処理は、単結晶半導体層117の水素濃度を減少させるという目的ではなく、基板固定処理で形成された接合部分の結合力を向上させる目的で行うことができる。

20

【0157】

次に、半導体基板154の単結晶半導体層118にレーザー光119を照射する。図13Cはレーザー照射処理を説明する断面図である。本実施形態のレーザー照射処理は、図7のレーザー照射処理と同様に行うことができる。レーザー光119を単結晶半導体層118に照射し、溶融させることで、再単結晶化された単結晶半導体層101が形成される。以上で、半導体基板51が完成する(図3Aおよび図3B参照)。

【0158】

なお、本実施形態の半導体基板の作製方法は、他の実施形態の半導体基板の作製方法、および他の実施形態の半導体装置の作製方法と組み合わせることができる。

30

【0159】

(実施形態4)

本実施形態では、半導体基板の作製方法の一例として、図1Bの半導体基板12と同様の積層構造を有する半導体基板の作製方法について説明する。

【0160】

図14Aは、本実施形態の方法で作製される半導体基板52の断面図であり、図14Bはその平面図である。図14Bの切断線a1-a2による断面図が図14Aである。

【0161】

半導体基板12と同様、半導体基板52は、ベース基板100上にバッファ層102およびバッファ層103を介して複数の単結晶半導体層101が設けられている。25の単結晶半導体層101は5行5列の行列状に配置されている。半導体基板52では、バッファ層102とバッファ層103が接合することで各単結晶半導体層101がベース基板100に固定されている。バッファ層102は単結晶半導体基板(単結晶半導体層101)に形成される層である。本実施形態では、バッファ層102を絶縁層131でなる単層構造とする。他方、バッファ層103はベース基板100表面に形成される層である。本実施形態では、バッファ層103を、絶縁層132および絶縁層133でなる2層構造とする。

40

【0162】

以下、図15および図16A～図16Eを参照して、半導体基板52の作製方法を説明

50

する。

【0163】

バッファ層103が表面に形成されたベース基板100を用意する。図15は、バッファ層103付きベース基板100の断面図である。本実施形態では、絶縁層132および絶縁層133でなる積層膜をバッファ層103として形成する。絶縁層132と絶縁層133との組み合わせには、窒化シリコン膜と酸化シリコン膜、窒化シリコン膜と酸化窒化シリコン膜、窒化酸化シリコン膜と酸化シリコン膜、窒化酸化シリコン膜と酸化窒化シリコン膜等がある。これらの膜の形成は、実施形態2のバッファ層102の形成と同様に行うことができる。

【0164】

例えば、PECVD法で、窒化酸化シリコンでなる絶縁層132、酸化窒化シリコンでなる絶縁層133を形成する場合、ベース基板100をPECVD装置のチャンバーに搬入する。そして、絶縁層132形成用のプロセスガスとして $SiH_4$ 、 $N_2O$ 、 $NH_3$ 、および $H_2$ をチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜をベース基板100上に形成する。次に、チャンバーに導入するガスを絶縁層133形成用のプロセスガスに変更する。ここでは、 $SiH_4$ および $N_2O$ を用いる。これらの混合ガスのプラズマを生成して、窒化酸化シリコン膜上に酸化窒化シリコン膜を連続して形成する。また、複数のチャンバーを有するPECVD装置を用いる場合は、窒化酸化シリコン膜と酸化窒化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、絶縁層132として窒化シリコン膜を形成することもできるし、絶縁層133として酸化シリコン膜を形成することもできる。

【0165】

上記のように絶縁層132と絶縁層133を連続して形成することで、スループット良く、ベース基板100表面にバッファ層103を形成することができる。また、大気に触れさせることなく絶縁層132と絶縁層133を形成できるので、絶縁層132と絶縁層133の界面が大気によって汚染されることを防止することができる。

【0166】

次に、図16A～図16Eを参照して、バッファ層102および損傷領域115が形成された単結晶半導体基板110を準備する方法を説明する。

【0167】

まず、単結晶半導体基板110を洗浄し、清浄にする。そして、図16Aに示すように、単結晶半導体基板110表面に保護膜135を形成する。イオン照射処理で、単結晶半導体基板110が金属等の不純物に汚染されることを防止する、照射されるイオンの衝撃で単結晶半導体基板110の表面が損傷することを防止する等の目的のために、保護膜135を形成する。この保護膜135は、CVD法等により、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等の絶縁材料を堆積することで形成できる。また、単結晶半導体基板110を酸化するまたは窒化することで、保護膜135を形成することができる。例えば、単結晶半導体基板110を酸化して、酸化膜でなる保護膜135を形成するには、熱酸化処理（ドライ酸化処理、水蒸気酸化処理）や、オゾン添加水による酸化処理で形成することができる。ドライ酸化処理の場合、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含むガスとして、 $HCl$ 、 $HF$ 、 $NF_3$ 、 $HBr$ 、 $Cl_2$ 、 $ClF_3$ 、 $BCl_3$ 、 $F_2$ 、 $Br_2$ 等から選ばれた一種類又は複数種類のガスを用いることができる。

【0168】

次に、図16Bに示すように、保護膜135を介して、イオン114を単結晶半導体基板110に照射して、単結晶半導体基板110の表面から所定の深さの領域に、損傷領域115を形成する。この工程は、実施形態2の損傷領域115の形成工程（図5B参照）と同様に行うことができる。

【0169】

損傷領域115を形成した後、保護膜135を除去する。次に、図16Cに示すように

10

20

30

40

50

、単結晶半導体基板 110 上面にバッファ層 102 を構成する絶縁層 131 を形成する。バッファ層 102 および損傷領域 115 が形成された単結晶半導体基板 110 を「ドナー基板 160」と呼ぶこととする。

【0170】

絶縁層 131 は、実施形態 2 の絶縁層 113 と同様に形成することができる。また、絶縁層 131 は、実施形態 2 の絶縁層 111 のように、単結晶半導体基板 110 を酸化処理して形成することもできる。なお、酸化処理のプロセス温度は、損傷領域 115 の形成のために添加した元素または分子が単結晶半導体基板 110 から離脱しない温度とし、その加熱温度は 350 以下が好ましい。このような低温の酸化処理には、オゾン添加水による酸化処理、プラズマ処理または高密度プラズマ処理による酸化処理等を用いることができる。

10

【0171】

次に、ドナー基板 160 の周辺部を部分的に除去し、切り欠き部 116 を形成する。切り欠き部 116 が形成されたドナー基板 160 を「ドナー基板 161」と呼ぶこととする。切り欠き部 116 の形成は実施形態 2 と同様に行うことができる。図 16D はドナー基板 161 の断面図であり、図 16E はその平面図である。図 16E の切断線 b1 - b2 による断面図が図 16D である。

【0172】

以上で、バッファ層 103 付きベース基板 100、およびドナー基板 161 が準備される。以降の工程は、実施形態 2 または実施形態 3 と同様に行うことで半導体基板 52 が完成する（図 14A および図 14B 参照）。

20

【0173】

なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態 2 のドナー基板 151 の代わりにドナー基板 161 を用いることで、単層構造のバッファ層 102 を有する半導体基板 51 を作製することができる。逆に、本実施形態において、ドナー基板 161 の代わりにドナー基板 151 を用いることで、3層構造のバッファ層 102 を有する半導体基板 52 を作製することができる。

【0174】

（実施形態 5）

本実施形態では、半導体基板の作製方法の一例として、図 1C の半導体基板 13 と同様の積層構造を有する半導体基板の作製方法について説明する。

30

【0175】

図 17A は、本実施形態の方法で作製される半導体基板 53 の断面図であり、図 17B は平面図である。図 17B の切断線 a1 - a2 による断面図が図 17A である。半導体基板 13 と同様、半導体基板 53 は、ベース基板 100 上にバッファ層 103 を介して複数の単結晶半導体層 101 が設けられている。半導体基板 53 では、単結晶半導体層 101 とバッファ層 103 が接合することで各単結晶半導体層 101 がベース基板 100 に固定されている。バッファ層 103 はベース基板 100 に形成される層である。本実施形態では、バッファ層 103 は絶縁層 132 および絶縁層 133 となる 2層構造である。25の単結晶半導体層 101 は 5行5列の行列状に配置されている。以下、半導体基板 53 の作製方法を説明する。

40

【0176】

まず、バッファ層 103 が形成されたベース基板 100 と、損傷領域 115 が形成された複数の単結晶半導体基板 110 を準備する。実施形態 3 と同様に、ベース基板 100 にバッファ層 103 を形成し、バッファ層 103 付きのベース基板 100 を準備する（図 15 参照）。

【0177】

次に、図 18A ~ 図 18E を参照して、損傷領域 115 が形成された単結晶半導体基板 110 を準備する方法を説明する。この準備工程は、実施形態 4 のドナー基板 161 の作

50

製工程を準用する。まず、単結晶半導体基板 110 を洗浄し、清浄にする。そして、図 18A に示すように、単結晶半導体基板 110 表面に保護膜 135 を形成する。

【0178】

次に、図 18B に示すように、保護膜 135 を介して、イオン 114 を単結晶半導体基板 110 に照射して、単結晶半導体基板 110 の表面から所定の深さの領域に、損傷領域 115 を形成する。

【0179】

損傷領域 115 を形成した後、保護膜 135 を除去する（図 18C 参照）。損傷領域 115 が形成された半導体基板 110 を「ドナー基板 170」と呼ぶこととする。

【0180】

次に、ドナー基板 170 の周辺部を部分的に除去し、切り欠き部 116 を形成する。切り欠き部 116 が形成されたドナー基板 170 を「ドナー基板 171」と呼ぶこととする。図 18D はドナー基板 171 の断面図であり、図 18E はその平面図である。図 18E の切断線 b1 - b2 による断面図が図 18D である。

【0181】

以上で、パッファ層 103 付きベース基板 100、およびドナー基板 171 が準備される。以降の工程は、実施形態 2 または実施形態 3 と同様に行うことで半導体基板 53 が完成する（図 17A および図 17B 参照）。

【0182】

なお、本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。

【0183】

（実施形態 6）

実施形態 2 ~ 5 では、1 枚のドナー基板から 1 つの単結晶半導体層を分割し、ベース基板に固定することで、半導体基板を作製する方法を説明している。本実施形態では、1 枚の単結晶半導体基板から、複数の単結晶半導体層を分割し、それらをベース基板に固定することで半導体基板を作製する方法を説明する。

【0184】

図 19A は、本実施形態の方法で作製される半導体基板 54 の断面図であり、図 19B はその平面図である。図 19B の切断線 a1 - a2 による断面図が図 19A である。半導体基板 11 と同様、半導体基板 54 は、ベース基板 100 上にパッファ層 102 を介して複数の単結晶半導体層 105 が設けられている。半導体基板 54 では、ベース基板 100 とパッファ層 102 が接合することで各単結晶半導体層 105 がベース基板 100 に固定されている。パッファ層 102 は、絶縁層 141、142 でなる 2 層構造である。図 19B の一点鎖線で囲まれた領域 144 内に、3 行 3 列の行列状に配置されている 9 つの単結晶半導体層 105 は、1 枚の単結晶半導体基板 110 から分割された層である。

【0185】

以下、図 20A ~ 図 20E を参照して、損傷領域 115 が形成された単結晶半導体基板 110 を準備する方法を説明する。本実施形態では、この準備工程は、実施形態 2 のドナー基板 151 の作製工程を準用する。

【0186】

まず、単結晶半導体基板 110 を洗浄し、単結晶半導体基板 110 の表面に絶縁層 141 を形成する（図 20A 参照）。絶縁層 141 は、絶縁層 111 と同様に形成することができる。絶縁層 141 として、酸化シリコン膜、酸化窒化シリコン膜が好ましい。

【0187】

次に、絶縁層 141 を介して、イオン 114 を単結晶半導体基板 110 に照射して、単結晶半導体基板 110 の表面から所定の深さの領域に損傷領域 115 を形成する。

【0188】

次に、絶縁層 141 上に絶縁層 142 を形成する（図 20C 参照）。絶縁層 142 は、ベース基板 100 と貼り合わされる層（接合層）として機能する。

10

20

30

40

50

## 【0189】

絶縁層142は絶縁層113と同様に形成することができる。例えば、CVD法で窒化シリコン膜、窒化酸化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を形成することができる。絶縁層142として、窒化シリコン膜又は窒化酸化シリコン膜を形成することで、バリア層として絶縁層142を機能させることができるため、好ましい。PECVD法により、少なくともシランガス、アンモニアガスおよび水素ガスを含む原料ガスを用いて、窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことができる。窒化酸化シリコン膜を形成する場合は、原料ガスに窒素酸化物ガスを添加すればよい。

## 【0190】

以上により、2層構造のバッファ層102および損傷領域115が形成された単結晶半導体基板110が準備される。この単結晶半導体基板110を「ドナー基板180」と呼ぶこととする。

## 【0191】

次に、ドナー基板180を部分的に除去し、切り欠き部146を形成する。切り欠き部146が形成されたドナー基板180を「ドナー基板181」と呼ぶこととする。図20Dは、切り欠き部146が形成されたドナー基板181の断面図であり、図20Eはその平面図である。図20Eの切断線b1-b2による断面図が図20Dである。切り欠き部146を形成することで、ドナー基板181の上部には、複数の凸部181a（本実施形態では9つの凸部181a）が形成される。

## 【0192】

切り欠き部146の形成は次のように行われる。半導体基板54において、隣接する単結晶半導体層105の間隔をできるだけ狭くするため、ドナー基板180の周辺が除去される。さらに、ドナー基板180の上部を複数の領域に分割するために、ドナー基板180を部分的に除去し、ドナー基板180に溝を形成する。本実施形態では、格子状の溝がドナー基板181に形成される。つまり、図20Dおよび図20Eに示すように、切り欠き部146によって、ドナー基板181の上層は、3行3列の行列状に分割される。このように切り欠き部146を形成することにより、1枚のドナー基板181から行列状に配列された9つの単結晶半導体層105をベース基板100に固定することができる。

## 【0193】

また、ドナー基板181を損傷領域115で分割したとき、損傷領域115よりも上部にある部分がベース基板100に残るようにするため、切り欠き部146は損傷領域115よりも深く形成される。このことにより、ドナー基板181を分割することで、複数の凸部181aをベース基板100に固定することができる。

## 【0194】

切り欠き部146はエッチング処理、レーザ光加工処理等によって形成することができる。もちろん、ドナー基板180の上部を分割するための切り欠き部146の形状は、本実施形態に限定されるものではない。ベース基板100に固定される単結晶半導体層105の面積が、半導体素子を形成するために必要な半導体層と同じかそれ以上となるように、ドナー基板180に切り欠き部146を形成すればよい。

## 【0195】

以降の工程は、実施形態2または実施形態3と同様に行うことで、半導体基板54が完成する（図19Aおよび図19B参照）。なお、本実施形態では、半導体基板54を作製するのに、切り欠き部146が形成されたドナー基板181のみを用いたが、一部のドナー基板181には、図5Dの切り欠き部116を形成し、1枚のドナー基板181から1枚の単結晶半導体層105を形成するようにしてもよい。

## 【0196】

本実施形態の半導体基板の作製方法は、他の実施形態に示す半導体基板の作製方法、および半導体装置の作製方法と組み合わせることができる。例えば、実施形態4のバッファ層103付きベース基板100にドナー基板181を固定して半導体基板を作製することができる。また、実施形態5のように、単結晶半導体層105がバッファ層103のみを

10

20

30

40

50

介してベース基板 100 に固定されている半導体基板を作製することができる。また、本実施形態のドナー基板 181 を用いて半導体基板 51 および半導体基板 52 を作製することができる。

#### 【0197】

(実施形態 7)

本実施形態では、本発明に係る半導体基板を用いた半導体装置、およびその作製方法について説明する。本実施形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図 21A ~ 図 21E、図 22A ~ 図 22C、および図 23 の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、n

10

#### 【0198】

単結晶半導体層が貼り付けられた半導体基板を用意する。本実施形態では、図 3 の半導体基板 51 と同様な積層構造を有する半導体基板を用いて、トランジスタを作製する。図 21A は半導体基板の部分的な断面図であり、ベース基板 600 に単結晶半導体層 601 が 3 層の絶縁層 602-1、602-2 および 602-3 を介して固定されている。絶縁層 602-1、602-2 および 602-3 はバッファ層を構成する層である。また、図 21A では、1 枚の単結晶半導体層 601 のみ図示しているが、ベース基板 600 上には、絶縁層 602-3 に接合して複数の単結晶半導体層 601 が設けられている。トランジ

20

#### 【0199】

次に、図 21B に示すように、ベース基板 600 上の単結晶半導体層 601 をエッチングにより所望の形状に加工する（パターンニングする）ことで、単結晶半導体層 604 と単結晶半導体層 605 とを形成する。単結晶半導体層 604 から p 型チャンネル型トランジスタが形成され、単結晶半導体層 605 から n 型チャンネル型トランジスタが形成される。なお、トランジスタの作製には、ベース基板 600 上の全ての単結晶半導体層 601 を用いなくともよく、少なくとも 1 つの単結晶半導体層 601 を用いればよい。また、1 つの単結晶半導体層 601 から、少なくとも 1 つのトランジスタが作製される。

30

#### 【0200】

単結晶半導体層 604 と単結晶半導体層 605 には、閾値電圧を制御するために、ドナーまたはアクセプタとなる不純物元素を添加してもよい。アクセプタとなる不純物元素は p 型不純物元素であり、硼素、アルミニウム、ガリウム等がある。また、ドナーとなる不純物元素は n 型不純物元素であり、リン、砒素等がある。例えば、アクセプタ元素としてボロンを添加する場合、 $5 \times 10^{16} \text{ cm}^{-3}$  以上  $1 \times 10^{17} \text{ cm}^{-3}$  以下の濃度で添加すればよい。閾値電圧を制御するための不純物元素の添加は、エッチングにより加工する前の単結晶半導体層 601 に対して行ってもよいし、単結晶半導体層 604 および単結晶半導体層 605 に対して行ってもよい。

#### 【0201】

単結晶半導体層 601 の形成に弱い p 型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層 601 をエッチングする前に、単結晶半導体層 601 全体にボロンを添加する。このボロンの添加は、p 型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスに  $\text{B}_2\text{H}_6$  を用い、 $1 \times 10^{16} \sim 1 \times 10^{17} / \text{cm}^3$  の濃度でボロンを添加する。ボロンの濃度は、活性化率等を考慮して決定される。例えば、ボロンの濃度は  $6 \times 10^{16} / \text{cm}^3$  とすることができる。次に、半導体基板の単結晶半導体層 601 をエッチングして、単結晶半導体層 604、605 を形成する。そして、単結晶半導体層 605 のみにボロンを添加する。この 2 回目のボロンの添加は、n 型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスに  $\text{B}_2\text{H}_6$  を用い、単結晶半導体層 605 に  $1 \times 10^{16} \sim 1 \times 10^{17} /$

40

50

$\text{cm}^3$  の濃度でボロンを添加する。例えば、ボロンの濃度は  $6 \times 10^{16} / \text{cm}^3$  とすることができる。

#### 【0202】

次に、図21Cに示すように、単結晶半導体層604と単結晶半導体層605を覆うように、絶縁層606を形成する。絶縁層606は、プロセス温度を350以下で、PECVD法により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜等を1層、または2層以上積層して形成することができる。また、絶縁層606を構成する膜は、高密度プラズマ処理を行うことにより単結晶半導体層604と単結晶半導体層605の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばHe、Ar、Kr、Xe等の希ガスと酸素、酸化窒素、アンモニア、窒素等から選ばれたガスとの混合ガスとを用いて行う。この混合ガスに水素を添加することもできる。プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、単結晶半導体層604、605の表面を酸化または窒化することにより、厚さ1~20nm、好ましくは5~10nmの絶縁膜が単結晶半導体層604、605表面に形成される。

10

#### 【0203】

次に、図21Dに示すように、絶縁層606上に、単層構造または積層構造の導電膜を形成する。この導電膜を所定の形状に加工(パターニング)することで、絶縁層606を介して、単結晶半導体層604および単結晶半導体層605上に電極607を形成する。導電膜の形成にはCVD法、スパッタリング法等を用いることができる。導電膜を構成する膜には、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等なる金属膜、上記金属を主成分とする合金膜、および上記金属の化合物膜を用いることができる。また、導電性を付与するリン等の不純物元素をドーピングした、シリコン等の半導体膜を用いることもできる。

20

#### 【0204】

電極607を2層構造の導電膜で形成する場合、その2層構造の導電膜の組み合わせには、窒化タンタル膜とタングステン膜、タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。なお、先に記載された膜が1層目の導電膜である。タングステン膜や窒化タンタル膜は、耐熱性が高いため1層目の導電膜に用いることが好ましい。また、電極607を3層構造の導電膜で形成する場合は、モリブデン膜、アルミニウム膜およびモリブデン膜の積層膜を形成すればよい。

30

#### 【0205】

また電極607を構成する導電膜のエッチング処理には、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング処理を用いることができる。エッチング用ガスとしては、塩素、塩化硼素、塩化シリコンもしくは四塩化炭素等の塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素等のフッ素系ガス又は酸素を適宜用いることができる。エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節すること、またはエッチング処理に使用するマスクの形状を調節することによって、端部がテーパ形状の電極607を形成することができる。

40

#### 【0206】

次に、図21Eに示すように、電極607をマスクとして一導電型を付与する不純物元素を単結晶半導体層604および単結晶半導体層605に添加する。本実施形態では、単結晶半導体層604にアクセプタとなる不純物元素(例えばボロン)を添加し、単結晶半導体層605にドナーとなる不純物元素(例えばリンまたはヒ素)を添加する。この工程は、単結晶半導体層604にソース領域、またはドレイン領域となる不純物領域を形成し

50

、単結晶半導体層 605 に高抵抗領域として機能する不純物領域を形成するための工程である。単結晶半導体層 604 に p 型高濃度不純物領域 608 が形成され、単結晶半導体層 605 に n 型低濃度不純物領域 609 が形成される。n 型低濃度不純物領域 609 は、n 型の高抵抗不純物領域として機能する。また、単結晶半導体層 604、605 において、それぞれ、電極 607 と重なる領域はチャンネル形成領域 610、611 となる。

#### 【0207】

p 型を付与する不純物元素を単結晶半導体層 604 に添加するときには、p 型を付与する不純物元素が添加されないように、単結晶半導体層 605 はマスク等で覆う。他方、n 型を付与する不純物元素を単結晶半導体層 605 に添加するときには、n 型を付与する不純物元素が添加されないように、単結晶半導体層 604 はマスク等で覆う。或いは、先に単結晶半導体層 604 および単結晶半導体層 605 に p 型もしくは n 型のいずれか一方を付与する不純物元素を添加した後、一方の単結晶半導体層のみに、所望の導電型を付与する不純物元素を添加するようにしてもよい。例えば、単結晶半導体層 604、605 双方に n 型の不純物元素を添加した後、単結晶半導体層 604 のみに p 型の不純物元素を添加すればよい。

10

#### 【0208】

次に、図 22A に示すように、電極 607 の側面にサイドウォール 612 を形成する。サイドウォール 612 は、絶縁層 606 および電極 607 を覆うように絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、この絶縁膜を部分的に除去することで形成することができる。また、サイドウォール 612 を形成するための異方性エッチングにより、絶縁層 606 もエッチングされ、電極 607 およびサイドウォール 612 と重なる部分が、ベース基板 600 上に残る。サイドウォール 612 を構成する絶縁膜は、PECVD 法やスパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜等の無機材料でなる膜や、有機樹脂等の有機材料を含む膜を、1 層または 2 層以上積層して形成することができる。本実施形態では、膜厚 100 nm の酸化シリコン膜を PECVD 法によって形成する。酸化シリコン膜を異方性エッチング処理するためのエッチング用ガスには、 $\text{CHF}_3$  とヘリウムの混合ガスを用いることができる。

20

#### 【0209】

次に図 22B に示すように、電極 607 およびサイドウォール 612 をマスクとして単結晶半導体層 605 に n 導電型を付与する不純物元素を添加する。この工程は、単結晶半導体層 605 にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、単結晶半導体層 604 はマスク等で覆い、単結晶半導体層 605 のみに n 型を付与する不純物元素を添加する。電極 607 およびサイドウォール 612 がマスクとなり、単結晶半導体層 605 に一对の n 型高濃度不純物領域 614 が自己整合的に形成される。

30

#### 【0210】

次に、単結晶半導体層 604 を覆うマスクを除去した後、加熱処理を行い、単結晶半導体層 604 に添加した p 型を付与する不純物元素、および単結晶半導体層 605 に添加した n 型を付与する不純物元素を活性化する。図 21A ~ 図 22B に示す一連の工程により、ベース基板 600 上に p チャンネル型トランジスタ 617、および n チャンネル型トランジスタ 618 が形成される。

40

#### 【0211】

なお、ソース領域およびドレイン領域の抵抗を下げるために、単結晶半導体層 604 の p 型高濃度不純物領域 608、単結晶半導体層 605 の n 型高濃度不純物領域 614 をシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、単結晶半導体層 604、605 に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成することで行うことができる。この金属にはコバルトまたはニッケルが好ましく、チタン (Ti)、タングステン (W)、モリブデン (Mo)、ジルコニウム (Zr)、Hf (ハフニウム)、タンタル (Ta)、バナジウム (V)、ネオジム (Nd)、クロム (Cr)、白金 (Pt)、パラジウム (Pd) 等を用いることがで

50



きる。単結晶半導体層 604、605 の厚さが薄い場合には、この領域の単結晶半導体層 604、単結晶半導体層 605 の底部までシリサイド化させてもよい。シリサイド化のための加熱処理には、加熱炉、RTA 装置、およびレーザ照射装置を用いることができる。

#### 【0212】

次に図 22C に示すように、p チャネル型トランジスタ 617 および n チャネル型トランジスタ 618 を覆うように絶縁膜 619 を形成する。絶縁膜 619 として、水素を含む絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、 $N_2O$  を含むソースガスを用いて、PECVD 法により、膜厚 600 nm 程度の水素を含む窒化酸化シリコン膜を形成する。水素を絶縁膜 619 に含ませるのは、絶縁膜 619 から水素を拡散させて、単結晶半導体層 604、単結晶半導体層 605 の未結合手を終端させることができるからである。また、窒化酸化シリコンでなる絶縁膜 619 を形成することで、アルカリ金属やアルカリ土類金属等の不純物（代表的には、ナトリウム）が p チャネル型トランジスタ 617 および n チャネル型トランジスタ 618 へ侵入するのを防ぐバリア層が形成される。

10

#### 【0213】

次に、p チャネル型トランジスタ 617 および n チャネル型トランジスタ 618 を覆うように、絶縁膜 619 上に、単層構造または積層構造の絶縁膜 620 を形成する。絶縁膜 620 を構成する膜には、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料でなる膜を用いることができる。また上記有機材料膜の他に、低誘電率材料（low-k 材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、窒化酸化シリコン、PSG（リンガラス）、BPSG（リンボロンガラス）、アルミナ等でなる膜を用いることができる。なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成された Si-O-Si 結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、およびアリアル基のうち、少なくとも 1 種を有していてもよい。また、絶縁膜 620 の形成方法には、その材料に応じて、CVD 法、スパッタ法、SOG 法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。

20

#### 【0214】

次に、窒素雰囲気中で、400 ~ 450 程度（例えば、410）の温度での加熱処理を 1 時間程度行い、絶縁膜 619 から水素を拡散させ、単結晶半導体層 604 および単結晶半導体層 605 の未結合手を水素で終端する。

30

#### 【0215】

次に p 型高濃度不純物領域 608 および n 型高濃度不純物領域 614 を露出するように、絶縁膜 619 および絶縁膜 620 にコンタクトホールを形成する。コンタクトホールの形成は、 $CHF_3$  と He の混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。次に、絶縁膜 620 上に、単層構造または積層構造の導電膜を形成する。この導電膜をエッチング処理して、図 23 に示すように、該コンタクトホールを介して p 型高濃度不純物領域 608 に接続される導電膜 621、および n 型高濃度不純物領域 614 に接続される導電膜 622 を形成する。

40

#### 【0216】

図 23 には、p チャネル型トランジスタ 617 および n チャネル型トランジスタ 618 の平面図と、この平面図の切断線 D1-D2 に沿った断面図を共に示している。なお、図 23 の平面図では、導電膜 621、622、絶縁膜 619、絶縁膜 620 が省略されている。

#### 【0217】

導電膜 621、622 を構成する導電膜は、CVD 法やスパッタリング法等により形成することができる。この導電膜として、アルミニウム (Al)、タングステン (W)、チタン (Ti)、タンタル (Ta)、モリブデン (Mo)、ニッケル (Ni)、白金 (Pt)、銅 (Cu)、金 (Au)、銀 (Ag)、マンガン (Mn)、ネオジム (Nd) 等である金属膜、上記金属を主成分とする合金膜、上記金属の化合物膜を用いることができる。

50

アルミニウムを主成分とする膜は抵抗値が低いので、導電膜 6 2 1、6 2 2 を構成する導電膜として好ましい。また、低抵抗な膜として、炭素、シリコン、ニッケル、銅等を添加したアルミニウム膜は、純アルミニウム膜と比較してヒロックが発生しにくいいため、好ましい。

#### 【 0 2 1 8 】

アルミニウムを主成分とする膜を導電膜 6 2 1、6 2 2 に用いる場合は、アルミニウムを主成分とする膜を導電材料となるバリア膜で挟むように形成すると、アルミニウムのヒロックの発生を防止することができる。バリア膜を構成する導電膜には、チタン膜、窒化チタン膜、モリブデン膜および窒化モリブデン膜等を用いることができる。例えば、導電膜 6 2 1、6 2 2 を積層構造とする場合、チタン膜、窒化チタン膜、アルミニウムシリコン ( A l - S i ) 膜、チタン膜および窒化チタン膜が積層された 5 層構造とすることができる。この構造の場合、アルミニウムシリコン膜の代わりに純アルミニウム膜を用いてもよい。

10

#### 【 0 2 1 9 】

本実施形態では、pチャネル型トランジスタ 6 1 7 と nチャネル型トランジスタ 6 1 8 が、それぞれゲートとして機能する電極 6 0 7 を 1 つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電氣的に接続されているマルチゲート構造のトランジスタとすることができる。

#### 【 0 2 2 0 】

本発明の半導体基板が有する単結晶半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、本発明により、同じ半導体基板に作製される複数のトランジスタの閾値電圧や、移動度等の電氣的特性のばらつきを小さくすることができる。また、単結晶半導体層には結晶粒界がないため、結晶粒界に起因するリーク電流を抑えることができ、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。

20

#### 【 0 2 2 1 】

レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体層のレイアウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の設計における制約が少ない。

30

#### 【 0 2 2 2 】

本発明に係る半導体基板を用いて、複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。例えば、nチャネル型トランジスタとpチャネル型トランジスタを相補的に組み合わせることによってCMOS構造の回路を構成することができる。

#### 【 0 2 2 3 】

CMOS構造の回路と配線や他の半導体素子等を組み合わせることでマイクロプロセッサ等の半導体装置を作製することができる。

#### 【 0 2 2 4 】

マイクロプロセッサに、CMOS構造を含む集積回路を形成することで、マイクロプロセッサの処理速度の高速化のみならず、低消費電力化を図ることができる。

40

#### 【 0 2 2 5 】

図 2 4 を用いて、マイクロプロセッサについて説明する。図 2 4 はマイクロプロセッサ 2 0 0 0 の構成例を示すブロック図である。

#### 【 0 2 2 6 】

マイクロプロセッサ 2 0 0 0 は、演算回路 2 0 0 1 ( A r i t h m e t i c l o g i c u n i t . A L U と も い う 。 ) 、 演算回路制御部 2 0 0 2 ( A L U C o n t r o l l e r ) 、 命令解析部 2 0 0 3 ( I n s t r u c t i o n D e c o d e r ) 、 割り込み制御部 2 0 0 4 ( I n t e r r u p t C o n t r o l l e r ) 、 タイミング制御部 2 0 0 5 ( T i m i n g C o n t r o l l e r ) 、 レジスタ 2 0 0 6 ( R e g i s t e r )

50

、レジスタ制御部2007 (Register Controller)、バスインターフェース2008、読み出し専用メモリ2009 (ROM2009)、およびメモリインターフェース2010を有している。

【0227】

バスインターフェース2008を介してマイクロプロセッサ2000に入力された命令は、命令解析部2003に入力され、デコードされた後、演算回路制御部2002、割り込み制御部2004、レジスタ制御部2007、およびタイミング制御部2005に入力される。演算回路制御部2002、割り込み制御部2004、レジスタ制御部2007、およびタイミング制御部2005は、デコードされた命令に基づき、様々な制御を行う。

【0228】

演算回路制御部2002は、演算回路2001の動作を制御するための信号を生成する。また、割り込み制御部2004は、マイクロプロセッサ2000のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部2004は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部2007は、レジスタ2006のアドレスを生成し、マイクロプロセッサ2000の状態に応じてレジスタ2006の読み出しや書き込みを行う。タイミング制御部2005は、演算回路2001、演算回路制御部2002、命令解析部2003、割り込み制御部2004、およびレジスタ制御部2007の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部2005は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図24に示すように、内部クロック信号CLK2は他の回路に入力される。

【0229】

また、本発明に係る半導体基板から、演算処理機能の他に、非接触でデータの送受信を行う機能を備えた半導体装置を作製することができる。図25は、このような半導体装置の構成例を示すブロック図である。図25に示す半導体装置2020は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。

【0230】

図25に示すように、半導体装置2020は、アナログ回路部2021、デジタル回路部2022、アンテナ2023、および容量部2024を有している。アナログ回路部2021は、共振容量を有する共振回路2031、定電圧回路2032、整流回路2033、復調回路2034、変調回路2035、リセット回路2036、発振回路2037および電源管理回路2038を有している。デジタル回路部2022は、RFインターフェース2041、制御レジスタ2042、クロックコントローラ2043、中央演算処理ユニット2044 (CPU2044)、CPUインターフェース2045、ランダムアクセスメモリ2046 (RAM2046)、読み出し専用メモリ2047 (ROM2047)を有している。

【0231】

半導体装置2020の動作の概要は以下の通りである。アンテナ2023が受信した信号は共振回路2031により誘導起電力を生じる。誘導起電力は、整流回路2033を経て容量部2024に充電される。この容量部2024はセラミックコンデンサーや電気二重層コンデンサー等のキャパシタで形成されていることが好ましい。容量部2024は、半導体装置2020を構成する基板に集積されている必要はなく、他の部品として半導体装置2020に組み込むこともできる。

【0232】

リセット回路2036は、デジタル回路部2022をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路2037は、定電圧回路2032により生成される制御信号に応じて、クロック信号の周波数とデューティ比を変更する。復調回路2034は、受信信号を復調する回路であり、変調回路2035は、送信するデータを変調する回路である。

【0233】

10

20

30

40

50

例えば、復調回路2034はローパスフィルタで形成され、振幅変調方式の1種であるASK (Amplitude Shift Keying)方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データをASK方式により振幅を変動させて送信するため、変調回路2035は、共振回路2031の共振点を変化させることで通信信号の振幅を変化させている。

【0234】

クロックコントローラ2043は、電源電圧またはCPU2044における消費電流に応じてクロック信号の周波数とデューティ比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路2038が行っている。

【0235】

アンテナ2023から半導体装置2020に入力された信号は復調回路2034で復調された後、RFインターフェース2041で制御コマンドやデータ等に分解される。制御コマンドは制御レジスタ2042に格納される。制御コマンドには、読み出し専用メモリ2047に記憶されているデータの読み出し、ランダムアクセスメモリ2046へのデータの書き込み、CPU2044への演算命令等が含まれている。

【0236】

CPU2044は、CPUインターフェース2045を介して読み出し専用メモリ2047、ランダムアクセスメモリ2046、制御レジスタ2042にアクセスする。CPUインターフェース2045は、CPU2044が要求するアドレスより、読み出し専用メモリ2047、ランダムアクセスメモリ2046、制御レジスタ2042のいずれかに対するアクセス信号を生成する機能を有している。

【0237】

CPU2044の演算方式は、読み出し専用メモリ2047にOS (オペレーティングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算をCPU2044が処理する方式を適用できる。

【0238】

次に、本発実施形態の半導体装置2020の用途について説明する。図25に示す半導体装置2020は、非接触で無線通信を行う機能を有しており、無線ICチップとして用いることができる。無線ICチップは様々な物品に固定されて使用される。

【0239】

図26A~図26Fを参照して、半導体装置2020を固定された物品を説明する。半導体装置2020は、プリント基板に実装する、物品の表面に貼り付ける、埋め込むことにより、物品に固定される。また、半導体装置2020を紙にすき込み、この紙を用いて、紙幣、有価証券類、無記名債券類、証書を作製することで、これらの紙片に認証機能を付与することができるため、偽造を防止することができる。また、この半導体装置2020は、この状態で、紙にすき込む、あるいは2枚のプラスチック基板の間に挟むことでICカードを作製することが可能である。

【0240】

また、包装用容器類 (包装紙やボトル等、図26C参照)、記録媒体 (DVDソフトやビデオテープ等、図26B参照)、乗り物類 (自転車等、図26D参照)、身の回り品 (靴や眼鏡等)、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札 (図26E、図26F参照)等の物品に設けて使用することができる。包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類および電子機器等に半導体装置2020を取り付けることにより、検品システムやレンタル店の管理システム等の効率化ができる。

【0241】

また、半導体装置2020を、動物、魚類、人体等の生物に用いることができる。以上

10

20

30

40

50

のように、半導体装置 2020 の用途は多岐にわたり、あらゆる物品に用いることが可能である。

【0242】

例えば、半導体装置 2020 を物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に半導体装置 2020 を取り付け、この半導体装置 2020 に記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、製造過程、流通過程および納入先等の情報が読み出され、商品の検品や荷物の分配を効率良く行うことができる。また、半導体装置 2020 を表示装置と一体に設けることで、半導体装置 2020 に記憶されている情報、または受信した情報等を表示装置に表示するようにしてもよい。このような構成により、使用者が視覚により、半導体装置 2020 の通信結果を確認することができる。

10

【0243】

本実施形態の半導体装置およびその作製方法は、他の実施形態と適宜組み合わせることができる。

【0244】

(実施形態 8)

本実施形態では、実施形態 7 とは異なる方法で、トランジスタを作製する方法を説明する。さらに、本実施形態では、半導体装置の構成例として、アクティブマトリクス型表示装置について説明する。まず、図 27A ~ 図 27C を用いて、本実施形態の表示装置の構成について説明する。本実施形態では、表示装置として、アクティブマトリクス型表示装置について説明する。

20

【0245】

図 27A は、本実施形態のアクティブマトリクス表示装置の構成例を示すブロック図である。本発明のアクティブマトリクス型表示装置は、表示部 400、信号線駆動回路 401、走査線駆動回路 402、信号線駆動回路 401 に接続された複数の信号線 403、および走査線駆動回路 402 に接続された複数の走査線 404 を有する。

【0246】

複数の信号線 403 は列方向に配列され、複数の走査線 404 は信号線 403 と交差して行方向に配列されている。表示部 400 には、信号線 403 および走査線 404 がつくる行列に対応して、複数の画素 405 が行列状に配列されている。画素 405 は、走査線 404 および信号線 403 に接続されている。画素 405 はスイッチング素子および表示素子を含む。スイッチング素子は、走査線 404 に入力される信号に従って、画素が選択か非選択かを制御する。表示素子は信号線 403 から入力されるビデオ信号によって階調が制御される。

30

【0247】

図 27B および図 27C を用いて、画素 405 の構成例を説明する。本発明をアクティブマトリクス型液晶表示装置に適用した場合の、画素 405 の構成例を図 27B に示す。画素 405 は、スイッチング素子としてスイッチングトランジスタ 411 を有し、表示素子として液晶素子 412 を有する。スイッチングトランジスタ 411 はゲートが走査線 404 に接続され、ソースまたはドレインの一方が信号線 403 に接続され、他方が液晶素子 412 に接続されている。

40

【0248】

液晶素子 412 は画素電極と対向電極と液晶を含む、画素電極と対向電極がつくる電界により、液晶の配向が制御される。液晶は、2枚の基板の間に封入されている。保持容量 413 は、液晶素子 412 の画素電極の電位を保持するための素子であり、液晶素子 412 の画素電極に接続されている。

【0249】

本発明をアクティブマトリクス型のエレクトロルミネッセンス表示装置(以下、「EL表示装置」と呼ぶ)に適用した場合の、画素 405 の構成例を図 27C に示す。画素 405 は、スイッチング素子として選択用トランジスタ 421 を有し、表示素子として発光素

50

子 4 2 3 を有する。さらに、画素 4 0 5 は、選択用トランジスタ 4 2 1 にゲートが接続された表示制御用トランジスタ 4 2 2 を有する。発光素子 4 2 3 は、一对の電極と、一对の電極に挟まれた発光材料を有する。

#### 【 0 2 5 0 】

次に、本発明の単結晶半導体層を有する半導体基板から、図 2 7 B の画素回路を有するアクティブマトリクス型液晶表示装置の作製方法について説明する。本実施形態では、表示部 4 0 0、ならびに表示部 4 0 0 を駆動する信号線駆動回路 4 0 1 および走査線駆動回路 4 0 2 を同一半導体基板上に形成する。図 2 8 は、本実施形態のアクティブマトリクス型液晶表示装置の構成例を示す断面図である。図 2 8 はアクティブマトリクス型表示装置の主要部を図示しており、表示部 4 0 0 として、スイッチングトランジスタ 4 1 1、液晶素子 4 1 2 および保持容量 4 1 3 が図示されている。さらに、信号線駆動回路 4 0 1 および走査線駆動回路 4 0 2 (ここでは、これらの回路を総称して「駆動回路 4 0 6」と呼ぶこととする。)として、nチャネル型トランジスタ(以下、「n型トランジスタ」と呼ぶ。) 4 3 1、およびpチャネル型トランジスタ(以下、「p型トランジスタ」と呼ぶ。) 4 3 2 となるインバータ回路を図示している。

10

#### 【 0 2 5 1 】

以下、図 2 9 A ~ 図 3 1 C を用いて、液晶表示装置の作製方法を説明する。図 2 9 A ~ 図 3 1 C は、液晶表示装置の作製方法を説明するための断面図であり、図示の仕方は図 2 8 と同様である。

#### 【 0 2 5 2 】

まず、半導体基板を準備する。図 2 9 A は半導体基板の部分的な断面図である。図 2 9 A に示すように、本実施形態では、図 1 4 の半導体基板 5 2 と同じ積層構造を有する半導体基板を用いる。また、ベース基板にガラス基板が用いられ、単結晶半導体層の形成に単結晶シリコンウエハが用いられている。つまり、ガラス基板 5 0 0 はベース基板 1 0 0 に対応し、絶縁層 5 0 1 は、バリア層として機能する絶縁層 1 3 2 に対応し、絶縁層 5 0 2 は絶縁層 1 3 3 に対応する。単結晶シリコン層 5 0 3 は、単結晶半導体層 1 0 1 に対応する。ガラス基板 5 0 0 には、複数の単結晶シリコン層 5 0 3 が形成されているが、図 2 9 A には 1 つの単結晶シリコン層 5 0 3 のみ図示している。1 つの単結晶シリコン層 5 0 3 から、1 つまたは複数の表示装置を作製することができる。また、複数の単結晶シリコン層 5 0 3 から 1 つの表示装置を作製することができる。

20

30

#### 【 0 2 5 3 】

なお、単結晶シリコン層 5 0 3 には、液晶表示装置を構成する n 型トランジスタおよび p 型トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウム等の p 型不純物元素(アクセプタとなる不純物元素)、若しくはリン、砒素等の n 型不純物元素(ドナーとなる不純物元素)を添加することが好ましい。

#### 【 0 2 5 4 】

次に、図 2 9 B に示すように、単結晶シリコン層 5 0 3 をエッチングして、半導体素子の配置に合わせて島状に分離されている単結晶半導体層 5 0 5 ~ 5 0 7 を形成する。

#### 【 0 2 5 5 】

次に、図 2 9 C に示すように、単結晶半導体層 5 0 5 ~ 5 0 7 を覆って、絶縁層 5 1 0 を形成する。絶縁層 5 1 0 はトランジスタのゲート絶縁膜、容量の誘電体を構成する。次いで、絶縁層 5 1 0 上に、電極、および配線を構成する導電膜を形成する。本実施形態では、導電膜 5 1 1 および導電膜 5 1 2 となる 2 層構造の導電膜を形成する。

40

#### 【 0 2 5 6 】

絶縁層 5 1 0 として、CVD法、スパッタリング法、又はALE法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、および窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造の膜を形成する。

#### 【 0 2 5 7 】

なお、絶縁層 5 1 0 は単結晶半導体層 5 0 5 ~ 5 0 7 との界面を形成するので、絶縁層 5 1 0 において、これら単結晶半導体層 5 0 5 ~ 5 0 7 に接する層は、酸化シリコン層、

50

または酸化窒化シリコン層で形成することが好ましい。これは、窒化シリコン層および窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となるおそれがあるからである。

【0258】

電極、配線を形成する導電膜511、512は、金属膜、合金膜または金属化合物膜で形成することができる。例えば、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等なる金属膜、これらの金属元素の合金でなる膜、またはこれらの金属化合物膜等がある。これらの膜はCVD法やスパッタリング法により形成することができる。

【0259】

導電膜511と導電膜512の組み合わせには、例えば、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等がある。なお、窒化タンタル膜とタングステン膜との積層膜は、両者のエッチングの選択比が高く、好ましい。ここでは、導電膜511として、厚さ20nm~100nmの窒化タンタル膜を形成し、導電膜512として、厚さ100nm~400nmのタングステン膜を形成する。なお、電極、配線等を構成する導電膜は、1層でも3層以上の積層膜でもよい。3層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。

【0260】

次に、導電膜512上にレジストマスクを選択的に形成する。そして、2度のエッチング処理により、2層構造の導電膜515~517が形成される(図29D参照)。導電膜515は容量線を構成する。また、導電膜516は走査線404である。また、導電膜517は、CMOSインバータ回路の出力配線である。

【0261】

最初のエッチング処理では、導電膜511および導電膜512をエッチングして、単結晶半導体層505~507上に、断面がテーパー状であり、かつ導電膜511と導電膜512との積層膜を形成する。このエッチングにより、導電膜515~517の下層の導電膜515a~517aが形成される。次に、レジストマスクを導電膜512の上に残したまま2回目のエッチング処理を行う。このエッチング処理では、導電膜512のみをエッチングして、導電膜511よりもその幅を細くし、導電膜515b~517bを形成する。上層の導電膜515~517を形成した後、レジストマスクを除去する。

【0262】

導電膜515~517を形成するエッチング処理は適宜選択することができる。エッチング速度を向上するには、ECR(Electron Cyclotron Resonance)方式やICP(Inductively Coupled Plasma:誘導結合プラズマ)方式等の高密度プラズマ源を用いたドライエッチング装置を用いるとよい。

【0263】

次に、単結晶半導体層505および506にn型低濃度不純物領域521を形成するため、イオンドーピング法、またはイオン注入法により、リン、砒素等のドナー不純物元素を添加する(図30A参照)。このとき、単結晶半導体層507にドナー不純物元素が添加されないようにするため、レジストマスク520を形成しておく。n型低濃度不純物領域521は高抵抗不純物領域として機能する。

【0264】

このドナー不純物元素の添加は、導電膜515~517の上層の導電膜515b~517bをマスクにして行われる。つまり、ドナー不純物元素が下層の導電膜515a~517aを通過するように、ドナー不純物元素を添加する。各単結晶半導体層505、506には、自己整合的にn型低濃度不純物領域521が形成される。例えば、リンを添加する場合には、n型トランジスタ(411、431)の高抵抗領域を形成するために、このn型低濃度不純物領域521に、 $1 \times 10^{17}$  atoms/cm<sup>3</sup>乃至 $5 \times 10^{18}$  atoms/cm<sup>3</sup>の濃度のドナー不純物元素を添加する。

10

20

30

40

50

$\text{ms/cm}^3$  程度の濃度でリンが含まれるようにする。ドナー不純物元素の添加工程の終了後、レジストマスク 520 を除去する。

【0265】

次に、n型トランジスタ(411、431)のソース領域、およびドレイン領域を形成する(図30B参照)。このため、単結晶半導体層505および506の一部、および単結晶半導体層507を覆うレジストマスク522を形成する。そして、レジストマスク522をマスクとして、イオンドーピング法又はイオン注入法により、単結晶半導体層505および506にドナー不純物元素を添加して、n型高濃度不純物領域523を形成する。ここでは、リンを単結晶半導体層505および506に添加し、n型高濃度不純物領域523に、 $5 \times 10^{19} \text{ atoms/cm}^3$  乃至  $5 \times 10^{20} \text{ atoms/cm}^3$  の濃度

10

【0266】

また、単結晶半導体層505、506において、ドナー不純物元素が添加されなかった領域が、それぞれ、チャンネル形成領域524~526となる。2つのチャンネル形成領域524はスイッチングトランジスタ411のチャンネル形成領域であり、チャンネル形成領域526はn型トランジスタ431のチャンネル形成領域である。保持容量413において、絶縁層510が誘電体であり、導電膜515およびチャンネル形成領域525が一对の電極を構成する。また、単結晶半導体層505に形成されたn型高濃度不純物領域523の1つにより、スイッチングトランジスタ411と保持容量413が電氣的に接続される。

20

【0267】

次に、レジストマスク522を除去した後、p型トランジスタ432のソース領域およびドレイン領域を形成する(図30C参照)。このため、単結晶半導体層507の一部、ならびに単結晶半導体層505および506を覆うレジストマスク530を形成する。そして、レジストマスク530をマスクとして、イオンドーピング法又はイオン注入法により、単結晶半導体層507にアクセプタ不純物元素を添加して、p型高濃度不純物領域531を形成する。アクセプタ不純物元素として、硼素、アルミニウム、ガリウム等が用いられる。ここでは、硼素添加し、p型高濃度不純物領域531の硼素濃度が  $1 \times 10^{20} \text{ atoms/cm}^3$  乃至  $5 \times 10^{21} \text{ atoms/cm}^3$  程度になるようにする。単結晶半導体層507において、ドナー不純物元素およびアクセプタ不純物元素が添加されていない領域はチャンネル形成領域532となる。

30

【0268】

レジストマスク530を除去した後、500 以上ガラス基板500の歪み点以下の熱処理を行って、単結晶半導体層505~507に添加したドナー不純物元素およびアクセプタ不純物元素を活性化する。

【0269】

次に、ガラス基板500全面に絶縁膜535を形成する(図31A参照)。絶縁膜535は、無機材料または有機材料でなる単層構造の膜でも、積層構造の膜でもよい。例えば、絶縁膜535を構成する膜として、CVD法やスパッタリング法により、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、又は窒化酸化シリコン膜等を形成することができる。また、ポリイミド膜、ポリアミド膜、ポリビニルフェノール膜、ベンゾシクロブテン膜、アクリル膜、エポキシ膜、シロキサン樹脂等のシロキサン材料でなる膜、およびオキサゾール樹脂膜等の膜を、スピンコート法等の塗布法により形成することができる。例えば、絶縁膜535を2層構造にする場合、1層目に厚さ100nmの窒化酸化シリコン膜を形成し、2層目に厚さ900nmの酸化窒化シリコン層を形成する。

40

【0270】

絶縁膜535にコンタクトホールを形成した後、単層構造または積層構造の導電膜を形成する。この導電膜を構成する膜には、アルミニウム、タングステン、チタン、 tantalum、モリブデン、ニッケル、ネオジム等の金属膜、これら金属元素を含む合金膜、これらの金属化合物膜を用いることができる。例えば、チタンを含有したアルミニウム合金膜、ネ

50



オジムを含有したアルミニウム合金膜等である。導電膜を3層構造とする場合、例えば、アルミニウム膜若しくは上述したようなアルミニウム合金膜を、チタン膜で挟んだ積層膜を形成することができる。

#### 【0271】

形成された導電膜をエッチング処理して、導電膜536～540を形成する(図31A参照)。導電膜536は信号線403であり、導電膜537は、スイッチングトランジスタ411および保持容量413を液晶素子412に電氣的に接続するための電極である。導電膜538はn型トランジスタ431のソース電極であり、導電膜539はp型トランジスタ432のソース電極であり、導電膜540はCMOSインバータの出力配線である。

10

#### 【0272】

次に、ガラス基板500全面にパッシベーション膜542、および絶縁膜543を形成する。ここでは、パッシベーション膜542として厚さ50nm～100nmの窒化シリコン膜をPECVD法で形成する。絶縁膜543は、絶縁膜535と同様に形成することができる(図31B参照)。

#### 【0273】

次に、パッシベーション膜542および絶縁膜543に導電膜537に達するコンタクトホールを形成した後、絶縁膜543上に、透光性の導電膜を形成する。この導電膜をエッチングして、画素電極544を形成する(図31B参照)。

#### 【0274】

画素電極544はバックライト装置からの光が通過する透光性の電極である。そのため、画素電極544を構成する導電膜には、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物膜、インジウムスズ酸化物に酸化シリコンを混ぜたインジウムスズシリコン酸化物膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物膜、酸化亜鉛膜、または酸化スズ膜等を用いることができる。

20

#### 【0275】

そして、表示部400内に、柱状のスペーサ545を形成する。次に、ガラス基板500全面に配向膜546を形成する。スペーサ545は感光性樹脂膜を用いて形成することができる。配向膜546は必要に応じて形成する。また、配向膜546は必要に応じてラビング処理が行われる。

30

#### 【0276】

次に、図31Cを用いて、対向基板の作製方法を説明する。ガラス基板560上に、カラーフィルタ561、およびBM(ブラックマトリクス)562が形成される。表示部400においては、BM562によりスイッチングトランジスタ411および保持容量413が遮光される。また、駆動回路406もBM562で遮光される。

#### 【0277】

カラーフィルタ561およびBM562上に透光性導電膜でなる対向電極563を形成する。対向電極563を構成する導電膜は画素電極544と同様に形成することができる。次に、ガラス基板560全面に配向膜564を形成する。配向膜564は必要に応じて形成する。また、配向膜564は必要に応じてラビング処理が行われる。

40

#### 【0278】

次に、図31Bのガラス基板500と、図31Cのガラス基板560の間に液晶層566を形成することで、液晶表示装置(液晶モジュール)が完成する(図28参照)。液晶素子412は、画素電極544、対向電極563および液晶層566で構成される。

#### 【0279】

液晶層566を形成するには、大別して2つの方法がある。1つは、注入口を残して、ガラス基板500またはガラス基板560の一方の表面に未硬化のシール材を形成し、2枚のガラス基板500とガラス基板560を貼り合わせ、シール材を硬化させる。次に、注入口から液晶材料を注入し、しかる後、注入口を封止する方法である。もう1つは、ガラス基板500またはガラス基板560の一方の表面に未硬化のシール材を形成する。そ

50

して、シール材を形成した基板の表面に液晶材料を滴下し、他方の基板を貼り合わせて、シール材を硬化させる方法である。以上の工程により、アクティブマトリクス型液晶表示装置が作製される。なお、本実施形態では、ガラス基板 500 上に駆動回路部 406 のみを表示部 400 と一体的に作製したが、単結晶シリコン層 503 から駆動回路 406 以外の回路を形成することができる。単結晶シリコン層 503 から素子を形成することができるため、例えば演算回路を構成する CPU、ディスプレイ制御回路を構成する画像処理回路等をガラス基板 500 上に形成することができる。

#### 【0280】

次に、図 27C の画素回路を備えたアクティブマトリクス型 EL 表示装置の作製方法について説明する。図 32 は、本実施形態のアクティブマトリクス型 EL 表示装置の構成例を示す断面図である。図 32 はアクティブマトリクス型 EL 表示装置の主要部を図示しており、表示部 400 として、表示制御用トランジスタ 422 および発光素子 423 が図示されている。さらに、駆動回路 406 として、n 型トランジスタ 431、および p 型トランジスタ 432 となるインバータ回路を図示している。

10

#### 【0281】

以下、図 33 を用いて、EL 表示装置の作製方法を説明する。図 33 は、EL 表示装置の作製方法を説明するための断面図であり、図示の仕方は図 32 と同様である。

#### 【0282】

まず、図 29A ~ 図 31A に示した工程に従って、表示部 400 のトランジスタおよび容量素子、ならびに駆動回路 406 のトランジスタ、容量素子等を作製する。その状態を図 33A に示す。なお、表示制御用トランジスタ 422 において、絶縁膜 535 上に形成された導電膜 571 は発光素子用電源線であり、導電膜 572 は発光素子 423 を構成する画素電極であり、反射電極として機能する。

20

#### 【0283】

次に、パッシベーション膜 542 に導電膜 572 の表面を露出する開口部を形成する。パッシベーション膜 542 上に、導電膜 572 の端部を覆う絶縁膜 573 を形成する（図 33B 参照）。

#### 【0284】

絶縁膜 573 は感光性樹脂で形成することが好ましい。感光性樹脂としては、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料等がある。絶縁膜 573 は、発光素子 423 の EL 層を素子ごとに分割するための隔壁膜として機能する。次に、導電膜 572 上に、EL 層 574 および対向電極 575 を形成する。EL 層 574 としては、少なくとも発光層を形成し、該発光層の他に正孔注入層、正孔輸送層、電子輸送層又は電子注入層を適宜形成することができる。EL 層 574 はインクジェット法等の塗布法や蒸着法により形成することができる。

30

#### 【0285】

対向電極 575 は透光性の電極である。対向電極 575 を構成する導電膜には、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物膜、インジウムスズ酸化物に酸化シリコンを混ぜたインジウムスズシリコン酸化物膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物膜、酸化亜鉛膜、または酸化スズ膜等を用いることができる。

40

#### 【0286】

以上で、導電膜 572 と対向電極 575 との間に、少なくとも発光層を有する EL 層 574 が挟持された発光素子 423 が形成される（図 33B 参照）。

#### 【0287】

次に、ガラス基板 500 の上面にガラス基板 581 を固定する（図 32 参照）。本実施形態では、ガラス基板 500 とガラス基板 581 の間には、固体である樹脂 582 を設けている。樹脂 582 の代わりに、シール材により不活性ガスをガラス基板 500 とガラス基板 581 の中に封入してもよい。また、なお、対向電極 575 を覆うように窒化シリコン膜等なる保護膜を形成してもよい。

#### 【0288】

50

以上の工程によりEL表示装置が作製される。なお、本実施形態では、発光素子423の光は、導電膜572で反射され、対向電極575を通過し、ガラス基板581から外部に取り出されるが、光の取り出す方向はガラス基板500側でも良い。この場合は、導電膜572を透光性の導電膜で形成し、対向電極575を反射電極として形成すればよい。

#### 【0289】

本実施形態の表示装置を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラおよびデジタルカメラ等のカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDVD（digital versatile disc）やハードディスク等の記憶媒体に記憶されている画像データを表示する表示装置を備えた装置）等が含まれる。図34A～図34Hおよび図35A～図35Cを用いて、電気機器の具体的な態様を説明する。

10

#### 【0290】

図34Aはテレビ受像器1900の外観図である。テレビ受像器1900は、筐体1901、支持台1902を有する。筐体1901には、表示部1903、スピーカー部1904、ビデオ入力端子1905等が設けられている。表示部1903には、本発明の半導体装置が用いられている。本発明により、高精細な画像を表示できるテレビ受像器1900を提供することができる。

#### 【0291】

図34Bは、デジタルカメラ1910の外観図である。本体1911の正面部分には受像部1913が設けられており、本体1911の上面部分にはシャッターボタン1916が設けられている。また、本体1911の背面部分には、表示部1912、操作ボタン1914、および外部接続ポート1915が設けられている。表示部1912には、本発明の半導体装置が用いられている。本発明により、高精細な画像を表示することが可能な表示部を備えたデジタルカメラを提供することができる。

20

#### 【0292】

図34Cはノート型パーソナルコンピュータ1920の外観図である。パーソナルコンピュータ1920は、筐体1921および筐体1922を有する。筐体1921には、キーボード1924、外部接続ポート1925、ポインティングデバイス1926が設けられている。また、筐体1922には表示部1923が設けられている。表示部1923には、本発明の半導体装置が用いられている。本発明により、高性能なノート型パーソナルコンピュータを安価に提供することができる。

30

#### 【0293】

図34Dは携帯型情報端末1930の外観図である。筐体1931には、表示部1932、スイッチ1933、操作ボタン1934、および赤外線ポート1935等が設けられている。表示部1932には、本発明の半導体装置が用いられている。本発明により高精細な表示部を有する携帯型情報端末を提供することができる。

#### 【0294】

図34Eには画像再生装置の一例として、DVD再生装置1940の外観図を示す。DVD再生装置1940は筐体1941および筐体1942を有する。筐体1941には、表示部1944、記録媒体読込部1945および操作ボタン1946等が設けられている。また、筐体1942には、スピーカー部1947および表示部1943等が設けられている。表示部1943および表示部1944には、それぞれ、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有するDVD再生装置を提供することができる。

40

#### 【0295】

図34Fは電子書籍1950の外観図である。筐体1951には操作ボタン1953、および複数の表示部1952が設けられている。表示部1952には、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有する電子書籍を提供することが

50

できる。

【0296】

図34Gはビデオカメラ1960の外観図である。筐体1961には外部接続ポート1964、リモコン受信部1965、受像部1966、バッテリー1967、音声入力部1968、および操作キー1969等が設けられている、また、筐体1961には、表示部1962を有する筐体1963が取り付けられている。表示部1962には、本発明の半導体装置が用いられている。本発明により、高性能なビデオカメラを安価に提供することができる。

【0297】

図34Hは携帯電話1970の外観図である。筐体1972には、表示部1973、音声入力部1974、音声出力部1975、操作ボタン1976、および外部接続ポート1977等が設けられている。筐体1972にはアンテナ等が内蔵されている。表示部1973には、本発明の半導体装置が用いられている。本発明により、高精細な表示部を有する携帯電話を安価に提供することができる。よって、携帯電話1970にハイビジョンテレビ放送の受像器を内蔵させることで、その高精細な映像を携帯電話で視聴することができる。

10

【0298】

図35A～図35Cに、本発明を適用した携帯電話1800の構成の一例を示す。図35Aが正面図であり、図35Bが背面図であり、図35Cが展開図である。携帯電話1800は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。携帯電話1800は、カメラを内蔵しており、静止画、動画の撮影が可能となっている。

20

【0299】

携帯電話1800は、筐体1801および筐体1802二つの筐体で構成されている。筐体1801には、表示部1805、スピーカー1806、マイクロフォン1807、操作キー1808、ポインティングデバイス1809、カメラ用レンズ1810、外部接続端子1811、およびイヤホン端子1812等が設けられている。表示部1805には、本発明の半導体装置が用いられており、高画質の表示を行うことができる。筐体1802には、キーボード1815、外部メモリスロット1816、カメラ用レンズ1817、ライト1818等を備えている。また、アンテナは筐体1801内部に内蔵されている。また、上記構成に加えて、非接触型ICチップ、小型記録装置等が内蔵されていてもよい。また、携帯電話1800は、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。

30

【0300】

表示部1805は、使用形態に応じて表示の方向が適宜変化する。表示部1805と同一直線上にカメラ用レンズ1810を備えているため、テレビ電話が可能である。また、表示部1805をファインダーにしてカメラ用レンズ1817およびライト1818で静止画および動画の撮影が可能である。スピーカー1806およびマイクロフォン1807の機能は音声通話に限らず、テレビ電話、録音、再生等の動作に適用される。操作キー1808の操作により、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。また、重なり合った筐体1801と筐体1802はスライドし、図35Cのように展開する。展開させた状態では、携帯電話1800を携帯情報端末として使用できる。この状態では、キーボード1815、ポインティングデバイス1809を用いて、円滑な操作が可能である。外部接続端子1811はACアダプタおよびUSBケーブル等の各種ケーブルと接続可能であり、充電およびパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット1816に記録媒体を挿入することで、より大容量のデータの保存および移動に対応できる。

40

【実施例1】

【0301】

以下、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス基板のシ

50

ユリンクが抑えられること、ならびに、レーザ照射処理による単結晶シリコン層の結晶性の向上および平坦化について説明する。さらに、レーザ照射処理の前に加熱処理を行って、単結晶シリコン層の水素濃度を低下させることで、レーザ照射処理の再現性が向上することを説明する。

#### 【0302】

以上のことを説明するため、本実施例では、ガラス基板と単結晶シリコンウエハを貼り合わせて、単結晶シリコン層がガラス基板に固定された半導体基板を作製する方法を説明する。なお、本実施例では、基板固定処理と電磁波照射処理を1回行い、1枚のガラス基板に1枚の単結晶シリコンウエハを固定している。以下、図36を参照して、本実施例の半導体基板の製造方法について説明する。

10

#### 【0303】

まず、ベース基板および単結晶半導体基板を準備する。図36Aはベース基板の準備工程を説明する断面図である。ベース基板として、ガラス基板200を用いた。ガラス基板200は、厚さ0.7mmの無アルカリガラス基板(商品名AN100)である。

#### 【0304】

図36B-1、図36B-2および図36B-3は、単結晶半導体基板の準備工程を説明する断面図である。単結晶半導体基板として、単結晶シリコンウエハ210を用いた。単結晶シリコンウエハ210は5インチ角の四角い基板である。その導電型はp型で、抵抗率は10・cm程度である。また、結晶方位は、主表面が(100)であり、側面が<110>である。

20

#### 【0305】

本実施例では、バッファ層として、単結晶シリコンウエハ210に形成されるバッファ層を3層の絶縁膜で形成した。バッファ層として単結晶シリコンウエハ210の表面に、酸化窒化シリコン膜201、窒化酸化シリコン膜202、および酸化シリコン膜203を形成した。各膜の厚さは、以下の通りである。

- ・酸化窒化シリコン膜201 100nm
- ・窒化酸化シリコン膜202 50nm
- ・酸化シリコン膜203 50nm

#### 【0306】

単結晶シリコンウエハ210を洗浄した後、その表面にPECVD法により、厚さ100nmの酸化窒化シリコン膜201と、厚さ50nmの窒化酸化シリコン膜202とを形成した(図36B-1参照)。酸化窒化シリコン膜201の成膜条件は次の通りであり、プロセスガスは、SiH<sub>4</sub>、およびN<sub>2</sub>Oであり、その流量比はSiH<sub>4</sub> \ N<sub>2</sub>O = 4 \ 800であり、成膜工程の基板温度は400である。窒化酸化シリコン膜202の成膜条件は次の通りであり、プロセスガスは、SiH<sub>4</sub>、NH<sub>3</sub>、N<sub>2</sub>O、およびH<sub>2</sub>であり、その流量比は、SiH<sub>4</sub> \ NH<sub>3</sub> \ N<sub>2</sub>O \ H<sub>2</sub> = 10 \ 100 \ 20 \ 400あり、成膜工程の基板温度は300である。

30

#### 【0307】

次に、水素イオン204を単結晶シリコンウエハ210に照射し、損傷領域205を形成する(図36B-2参照)。この工程では、イオンドーピング装置を用い、水素イオン204のソースガスに100%水素ガス(H<sub>2</sub>ガス)を用いた。水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して単結晶シリコンウエハ210に照射して、損傷領域205を形成した。イオンドーピング装置において、水素ガスを励起することで、H<sup>+</sup>、H<sub>2</sub><sup>+</sup>、H<sub>3</sub><sup>+</sup>という3種類のイオン種が生成された。これらのイオン種が単結晶シリコンウエハ210に照射された。

40

#### 【0308】

次に、窒化酸化シリコン膜202上に、PECVD法により、厚さ50nmの酸化シリコン膜203を形成した(図36B-3参照)。酸化シリコン膜203の成膜用プロセスガスには、TEOSおよびO<sub>2</sub>を用い、成膜工程の温度は300とした。ここでは、膜201~203および損傷領域205が形成された単結晶シリコンウエハ210を「ドナ

50

「基板 2 1 1」と呼ぶ。

【0309】

図 3 6 C は基板固定処理を説明する断面図である。ガラス基板 2 0 0、および膜 2 0 1 ~ 2 0 3 が形成された単結晶シリコンウエハ 2 1 0 を純水中で超音波洗浄し、さらに、オゾンを含む純水で洗浄した後、ガラス基板 2 0 0 表面と単結晶シリコンウエハ 2 1 0 表面に形成された酸化シリコン膜 2 0 3 を密着させて、接合させた（図 3 6 C 参照）。

【0310】

次に、損傷領域 2 0 5 で、単結晶シリコンウエハ 2 1 0（ドナー基板 2 1 1）を劈開させるため、電磁波 2 0 6 を単結晶シリコンウエハ 2 1 0（ドナー基板 2 1 1）に照射した。図 3 6 D は電磁波照射処理を説明する断面図である。図 3 6 D 中の参照符号 2 0 7 が付された層は、単結晶シリコンウエハ 2 1 0 から分離された単結晶シリコン層 2 0 7 である。ここでは、電磁波照射処理までを行って作製した半導体基板を「半導体基板 x」と呼ぶ。

10

【0311】

本実施例では、2種類の電磁波 2 0 6 を照射した。1つは周波数が 2 . 4 5 G H z（波長約 1 2 c m）の電磁波であり、もう1つは周波数が 2 8 G H z（波長約 1 m m）の電磁波である。電磁波 2 0 6 の照射で、単結晶シリコンウエハ 2 1 0 の温度が 3 0 0 以上 3 5 0 以下の温度に上昇すると、損傷領域 2 0 5 で単結晶シリコンウエハ 2 1 0 の劈開が起こる。また、電磁波 2 0 6 の照射時には、ガラス基板 2 0 0 およびドナー基板 2 1 1 を加熱する、または冷却する等の意図的な温度制御を行っていない。

20

【0312】

以下、特段の断りが無い限り、電磁波照射処理で照射した電磁波 2 0 6 について、周波数が 2 . 4 5 G H z の電磁波を「マイクロ波」と呼び、周波数が 2 8 G H z の電磁波を「ミリ波」と呼ぶこととする。

【0313】

次に、半導体基板 x をレーザー照射処理した。または、半導体基板 x を加熱処理して、単結晶シリコン層 2 0 7 に含まれる水素を低下させた後、レーザー照射処理を行った。

【0314】

図 3 6 E は半導体基板 x の加熱処理を説明する断面図である。加熱処理は加熱炉で行った。まず、加熱炉で半導体基板 x を 5 0 0 で 1 時間の加熱した後、引き続き、5 5 0 で 4 時間加熱した。図 3 6 E には、単結晶シリコン層 2 0 7 が加熱されることによって、単結晶シリコン層 2 0 7 から水素ガス 2 0 9 が気相中に放出されることを図示している。ここでは、加熱処理後の半導体基板 x を「半導体基板 y」と呼び、加熱処理後の単結晶シリコン層 2 0 7 を「単結晶シリコン層 2 0 8」と呼ぶこととする。

30

【0315】

半導体基板 x および半導体基板 y のレーザー照射処理は同様に行った。図 3 6 F、図 3 6 G は、それぞれ、半導体基板 x および半導体基板 y のレーザー照射処理工程を説明する断面図である。

【0316】

単結晶シリコン層 2 0 7 または単結晶シリコン層 2 0 8 にレーザー光 2 1 2 を照射し、溶解させ、再結晶化させた。レーザー発振器には、波長 3 0 8 n m のビームを発振する X e C l エキシマレーザを用いた。レーザー光 2 1 2 のパルス幅は 2 5 n s e c であり、繰り返し周波数は 3 0 H z である。レーザー光 2 1 2 は光学系により、照射面でのビーム形状を線状に集光して、レーザー光 2 1 2 を幅方向（ビーム形状の短軸方向）に走査した。また、レーザー照射時には半導体基板 x および半導体基板 y は加熱せず、これらの温度を室温にした。つまり、半導体基板 x および半導体基板 y の意図的な温度制御は行っていない。

40

【0317】

なお、レーザー照射処理を行う前に、半導体基板 x、および半導体基板 y を純水で洗浄し、1 / 1 0 0 に希釈されたフッ酸で単結晶シリコン層 2 0 7、2 0 8 を処理して、その表面に形成された自然酸化膜を除去した。

50

## 【0318】

ここでは、レーザ照射処理後の半導体基板 x を「半導体基板 A」と呼び（図36H参照）、レーザ照射処理後の半導体基板 y を「半導体基板 B」と呼ぶことにする（図36I参照）。また、レーザ照射処理後の単結晶シリコン層 207 を「単結晶シリコン層 215」と呼び、レーザ照射処理後の単結晶シリコン層 208 を「単結晶シリコン層 216」と呼ぶことにする。

## 【0319】

本実施例の方法で作製した半導体基板の単結晶シリコン層について、ラマンスペクトルの測定、光学顕微鏡による観察、および、水素濃度の測定を行った。以下の実施例で測定結果について説明する。

10

## 【実施例2】

## 【0320】

本実施例では、電磁波照射処理により単結晶シリコンウエハを分割することで、ガラス基板のシュリンクが抑えられることを説明する。本実施例では、電磁波照射処理後の半導体基板 x - 1 のガラス基板 200 のシュリンク量を測定した。

## 【0321】

なお、実施例2～5の説明において、同じ条件で作製された半導体基板（x、y、AおよびB）を区別するため、各半導体基板を分類するルファベットの後に番号「-1」等を付けて、「半導体基板 x - 1」等と呼ぶこととする。

20

## 【0322】

基板固定処理によるシュリンク量を測定するため、ガラス基板 200 と接合する前に、ドナー基板 211 にアライメントマークを形成した。アライメントマークを形成したドナー基板 211 をガラス基板 200 に貼り合わせ、しかる後、電磁波照射処理を行い、半導体基板 x - 1 を作製した。この半導体基板 x - 1 のアライメントマークのズレから、シュリンク量を算出した。また、比較例として、加熱炉による600の熱処理によって単結晶シリコンウエハ 210 を分割した半導体基板 z - 1 を作製し、半導体基板 z - 1 のガラス基板 200 のシュリンク量も算出した。

## 【0323】

図37Aは半導体基板 x - 1 の光学顕微鏡観察写真であり、図37Bは比較例の半導体基板 z - 1 の光学顕微鏡観察写真である。また、図38Aは、半導体基板 x - 1 および z - 1 に形成したアライメントマーク 230 の平面図であり、図38Bはアライメントマーク 230 の形成位置を説明するための平面図である。

30

## 【0324】

半導体基板 x - 1 の損傷領域 205 を形成するための水素イオンドーピングの条件は、加速電圧 50 kV、ドーズ量  $3.5 \times 10^{16}$  ions/cm<sup>3</sup> とした。イオンドーピング装置には、プラズマ放電用電極にフィラメントが用いられている装置を使用した。電磁波照射処理では、周波数が 2.45 GHz のマイクロ波を3分間照射した。マイクロ波のパワーは 900 W とした。半導体基板 x - 1 の単結晶シリコン層 207 の厚さは約 100 nm であった。

## 【0325】

比較例の半導体基板 z - 1 の作製工程では、半導体基板 x - 1 と同じ条件でドナー基板 211 を作製し、ガラス基板 200 に固定したが、単結晶シリコンウエハ 210 を分割するため、電磁波照射処理の代わりに、減圧 CVD 装置（以下、「LPCVD 装置」と呼ぶ。）で 600 の加熱処理を行った。LPCVD 装置のチャンバーの雰囲気窒素を窒素雰囲気にし、チャンバー内に、ドナー基板 211 が接合されたガラス基板 200 を設置した。まず、温度を 200 に上昇し、200 で2時間ドナー基板 211 を加熱した。しかる後、加熱温度を 600 まで上昇させ、600 で2時間、ドナー基板 211 を加熱した。その後、加熱温度を下げ、温度が 400 まで下がった時点で、分割された単結晶シリコンウエハ 210 と、単結晶シリコン層が固定されたガラス基板 200（つまり、半導体基板 z - 1）とを、チャンバーから取り出した。

40

50

## 【0326】

半導体基板 x - 1 および半導体基板 z - 1 には、単結晶シリコンウエハ 210 を分割する前に、アライメントマーク 230 を作製した。アライメントマーク 230 は、ガラス基板 200 上面に形成された、マーク 231 ~ 237 となる (図 38A 参照)。マーク 231、232 および 233 はレジストで形成され、マーク 234、235、236 および 237 は、酸化窒化シリコン膜 201、窒化酸化シリコン膜 202、酸化シリコン膜 203 となる積層膜で形成される。また、図 38B に示すように、アライメントマーク 230 はガラス基板 200 の片側に 3 つ、その反対側に 3 つ形成される。図 38B の領域 240 - 1 ~ 240 - 6 は、アライメントマーク 230 が形成される領域を示している。

## 【0327】

アライメントマーク 230 の形成は次のように行った。ドナー基板 211 を形成した後、単結晶シリコンウエハ 210 をエッチングして、アライメントマーク 230 を形成する領域から、単結晶シリコンウエハ 210 を除去した。そして、単結晶シリコンウエハ 210 を部分的に除去したドナー基板 211 とガラス基板 200 を接合した (図 36C 参照)。この状態では、ガラス基板 200 の領域 240 - 1 ~ 240 - 6 には、単結晶シリコンウエハ 210 が存在していなく、酸化窒化シリコン膜 201、窒化酸化シリコン膜 202 および酸化シリコン膜 203 となる積層膜が存在していた。この積層膜をエッチングして、図 38A に示すマーク 234、235、236 および 237 を、それぞれ、領域 240 - 1 ~ 240 - 6 に形成した。さらに、フォトリソグラフィ工程により、これらの領域 240 - 1 ~ 240 - 6 に、それぞれ、レジストとなるマーク 231、232 および 233 を形成した。以上で、領域 240 - 1 ~ 240 - 6 に、それぞれ、アライメントマーク 230 が形成された。

## 【0328】

図 37A と図 37B を対比すると明らかなように、電磁波照射処理で単結晶シリコンウエハ 210 を分割した半導体基板 x - 1 では、アライメントマーク 230 はほとんどずれてない。他方、600 の加熱処理をした半導体基板 z - 1 では、アライメントマーク 230 が、縦方向、横方向にずれている。なお、半導体基板 x - 1、z - 1 共に、使用したガラス基板 200 に対して、600 以上の高温の熱処理により基板を予めシュリンクさせる処理は行っていない。

## 【0329】

ガラス基板 200 のシュリンク量は、アライメントマーク 230 の 2 つのマーク間の距離 (d - 1、d - 2、d - 3 および d - 4) から算出される (図 38A 参照)。本実施例では、ガラス基板 200 の 4 隅 (領域 240 - 1、領域 240 - 3、領域 240 - 4 および領域 240 - 6) に形成されているアライメントマーク 230 について、距離 d - 1 および距離 d - 2 から横方向のシュリンク量を算出し、距離 d - 3 および距離 d - 4 から縦方向のシュリンク量を算出した。

## 【0330】

半導体基板 x - 1 では、シュリンク量は縦横共に 16 ppm 程度であった。これに対して、半導体基板 z - 1 では、シュリンク量は縦横共に 160 ppm 以上であった。つまり、600 以上の加熱処理の代わりに、電磁波照射処理を行って、単結晶シリコンウエハ 210 を分割することで、ガラス基板 200 のシュリンク量を 1 / 10 以下と、格段に小さくすることができた。

## 【0331】

したがって、基板固定処理と電磁波照射処理を繰り返し行っても、電磁波照射処理でガラス基板がほとんどシュリンクしないので、本発明の半導体基板の作製方法により、2 度目以降の基板固定処理でも、位置決めを精度良く行って、単結晶シリコンウエハをガラス基板に固定することが可能になる。

## 【0332】

電磁波照射処理でガラス基板 200 のシュリンクが抑えられるのは、ガラス基板 200 が 400 以上に加熱されないからである。図 39A は、周波数 2.45 GHz のマイク

10

20

30

40

50



口波を照射したときの単結晶シリコンウエハの温度変化を示すグラフであり、図39Bは、周波数が28GHzのミリ波を照射したときのドナー基板211の温度変化を示すグラフである。

【0333】

図39Aの温度の計測は次のように行った。マイクロ波照射装置で、3分～10分間、マイクロ波を単結晶シリコンウエハに照射した。マイクロ波の照射後、直ちに装置の扉を開け、放射温度計により、装置内におかれている単結晶シリコンウエハの温度を測定した。マイクロ波の照射時間は、180秒(3分)、300秒(5分)、600秒(10分)、および900秒(15分)である。また、マイクロ波のパワーは300W、450Wおよび900Wとした。

10

【0334】

図39Aに示すように、マイクロ波を単結晶シリコンウエハに10分間以上照射しても、単結晶シリコンウエハの温度は350以上には上昇しないことが分かる。よって、マイクロ波はガラス基板200にほとんど吸収されないことから、電磁波照射処理において、ドナー基板211(単結晶シリコンウエハ)が接合したガラス基板200も、マイクロ波の照射によってその温度は350を越えることがない。

【0335】

また、図39Bの温度の計測は次のように行った。ミリ波加熱装置(富士電波工業製FMW-10-28)を用い、ドナー基板211が接合したガラス基板200に対して、周波数28GHz(波長約1mm)のミリ波を照射した。ミリ波を照射しながら装置内の熱電対により単結晶シリコンウエハ210の温度変化を測定した。図39Bにはミリ波のパワーの時間変化も示している。この温度測定では、単結晶シリコンウエハ210の最大到達温度を350に設定し、かつ最大到達温度(350)が2分間保持されるように、装置のプログラムによりミリ波のパワーを調節した。この条件によりミリ波を照射することで、単結晶シリコンウエハ210が分割した。ミリ波はガラス基板200にほとんど吸収されないことから、ミリ波の照射によって、ガラス基板200を400以上に加熱することなく、単結晶シリコンウエハ210を分割することが可能ことが分かった。なお、単結晶シリコンウエハ210の最大到達温度を300に設定して、ミリ波照射を行った場合は、単結晶シリコンウエハ210は分割しなかった。

20

【0336】

以上、述べたとおり、単結晶半導体基板の分割に、300MHz以上300GHzの電磁波を用いることで、従来の加熱炉、やRTA装置による加熱処理(輻射や熱伝導によって、被処理物を加熱する処理)よりもガラス基板のシュリンクを格段に抑えることが可能である。また、その処理時間は5分以下と非常に短い。したがって、電磁波照射処理は、1枚のベース基板に対して、単結晶半導体基板の分割処理を複数回行う半導体基板の作製方法において、非常に有用な分割処理である。

30

【実施例3】

【0337】

本実施例では、半導体基板B-2の単結晶シリコン層216(図36I参照)の結晶性を評価する。結晶性を評価するために、ラマン分光測定および光学顕微鏡観察を行った。さらに、本実施例では、レーザ照射処理される単結晶シリコン層中の水素濃度がレーザ照射処理の効果に影響することを説明する。

40

【0338】

まず、半導体基板B-2の作製方法を説明する。損傷領域205を形成するための水素イオンドーピングの条件は、加速電圧45kV、ドーズ量 $3.5 \times 10^{16}$  ions/cm<sup>3</sup>とした。イオンドーピング装置には、高周波によりプラズマ放電を発生させる装置を使用した。電磁波照射処理では、マイクロ波(周波数2.45GHz)を照射した。使用した装置は、図39Aの温度測定を行ったマイクロ波加熱装置である。パワーを900Wにして、2分間マイクロ波を単結晶シリコンウエハ210に照射して、単結晶シリコンウエハ210を分割し、半導体基板x-2を作製した(図36D参照)。半導体基板x-2

50

の単結晶シリコン層 207 の厚さは、約 90 nm 程度であった。

【0339】

加熱炉でこの半導体基板 x - 2 を加熱処理し、半導体基板 y - 2 を作製した（図 36 E 参照）。加熱炉において半導体基板を 500 で 1 時間加熱し、さらに、550 で 4 時間加熱した。この半導体基板 y - 2 の単結晶シリコン層 208 にエキシマレーザ光を照射し、半導体基板 B - 2 を作製した。レーザ照射処理の条件は次の通りである。

【0340】

レーザ発振器には、波長 308 nm のビームを発振する XeCl エキシマレーザを用いた。レーザ光のパルス幅は 25 ナノ秒であり、繰り返し周波数は 30 Hz であった。走査速度は 1.0 mm / 秒とした。この走査速度は、レーザビームのパルスのオーバーラップ率が 90 % で、同じ領域にパルスが約 10 ショット照射される条件である。また、窒素気体雰囲気とするため、レーザ光の被照射面に窒素ガスを吹き付けながらレーザ光を照射した。

10

【0341】

本実施例では、比較例として半導体基板 - 2 を作製した。半導体基板 - 2 は、レーザ照射処理前の加熱処理を行わず、他は、半導体基板 B - 2 と同じ条件で作製した基板である。つまり、半導体基板 x - 2 をレーザ照射処理して作製した基板が半導体基板 - 2 である。

【0342】

レーザ照射処理において、レーザ光の照射エネルギー密度を変化させて、半導体基板 B - 2 および - 2 に対するレーザ照射処理の効果を確認した。レーザ光の照射エネルギー密度は、以下の通りである。

20

- ・ 497 mJ / cm<sup>2</sup>
- ・ 521 mJ / cm<sup>2</sup>
- ・ 544 mJ / cm<sup>2</sup>
- ・ 568 mJ / cm<sup>2</sup>
- ・ 592 mJ / cm<sup>2</sup>
- ・ 616 mJ / cm<sup>2</sup>
- ・ 639 mJ / cm<sup>2</sup>
- ・ 661 mJ / cm<sup>2</sup>
- ・ 683 mJ / cm<sup>2</sup>
- ・ 704 mJ / cm<sup>2</sup>

30

【0343】

図 40 に、半導体基板 B - 2 および - 2 の単結晶シリコン層のラマン分光の測定結果を示す。図 40 A はラマンシフトのグラフであり、図 40 B はラマンスペクトルの半値全幅 (FWHM; full width at half maximum) のグラフである。グラフの横軸はレーザ光の照射エネルギー密度であり、エネルギー密度が 0 mJ / cm<sup>2</sup> のデータは、レーザ照射処理前の単結晶シリコン層のデータである。ラマンスペクトルは、同じ照射エネルギー密度でレーザ光が照射された単結晶シリコン層について 5 箇所測定している。

40

【0344】

図 41 は、半導体基板 B - 2 および - 2 の単結晶シリコン層の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は 100 倍である。写真に付されている数値はレーザ光の照射エネルギー密度である。

【0345】

図 40 A に示すラマンシフトのピーク波数 (ピーク値ともいう。) は、結晶格子の振動モードで決定される値であり、結晶の種類によって固有の値となる。内部応力のない単結晶シリコンのラマンシフトは 520.6 cm<sup>-1</sup> である。シリコンのラマンシフトがこの波数に近いほど、その結晶構造が単結晶に近く、結晶性が良いことを示しているので、ラマンシフトを結晶性を評価するための指標とすることができる。

50

## 【0346】

また、図40Bに示すFWHMが小さいほど、結晶状態に揺らぎが少なく、均一であることを示している。使用した単結晶シリコンウエハのFWHMは、 $2.64\text{ cm}^{-1}$ であり、単結晶シリコン層のFWHMがこの値に近いほど、その結晶性が単結晶シリコンウエハのように均一な結晶構造を有していることを示しているので、FWHMを結晶性を評価するための指標とすることができる。

## 【0347】

図40Aおよび図40Bのグラフ(ラマン分光測定の結果)から、レーザ照射処理によって、単結晶シリコン層の結晶性を向上させて、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることが可能なことが分かる。また、このラマン分光測定の結果からは、加熱処理をした半導体基板B-2の方が、半導体基板 - 2よりも小さいエネルギー密度で単結晶シリコン層の結晶性が回復することが分かる。

10

## 【0348】

さらに、エネルギー密度が $0\text{ mJ/cm}^2$ の場合の半導体基板B-2と半導体基板 - 2のデータを比較することで、加熱処理により単結晶シリコン層の結晶性が向上していることが分かる。よって、レーザ照射処理前に500以上の加熱処理を行い、単結晶シリコン層の結晶性を向上することで、レーザ照射処理に必要なレーザ光の照射エネルギーを小さくすることができるので、このような加熱処理を行うことは好ましい。

## 【0349】

図41の光学顕微鏡写真は、図40Aおよび図40Bのラマン分光測定を行った単結晶シリコン層の暗視野観察写真である。暗視野観察は、試料に対して斜め方向から光を照明して、試料の散乱光・回折光を観察する方法である。よって、試料の表面が平坦な場合は、照明光の散乱、回折がないため、その観察像は黒い像となる。半導体基板B-2では照射エネルギー密度が $521\text{ mJ/cm}^2$ 以上 $661\text{ mJ/cm}^2$ 以下で、単結晶シリコン層の暗視野観察像のカラー写真は黒い像である。このことは、レーザ光を照射することで、単結晶シリコン層の平坦化できることを示している。なお、平坦化を実現するレーザ光の照射エネルギー密度のしきい値があるが、これは、単結晶シリコン層を溶融させることが必要であるからである。

20

## 【0350】

他方、半導体基板 - 2には、黒い暗視野観察像がない。これは、半導体基板 - 2では、加熱処理を行っていないため、レーザ照射処理前の半導体基板x-2の単結晶シリコン層に多量の水素が存在していることが原因である。レーザ光の照射によって、水素が単結晶シリコン層から噴出すると、その表面を平坦化できなくなる。つまり、レーザ照射処理によって、結晶性の向上および平坦化を再現性良く行うためには、単結晶シリコン層の水素濃度が影響する。

30

## 【0351】

レーザ照射処理前の半導体基板x-2およびy-2について、それぞれ、単結晶シリコン層(207、208)中の水素濃度を測定した。合わせて、レーザ照射処理後の半導体基板B-2および - 2についても、単結晶シリコン層の水素濃度を測定した。水素濃度は、二次イオン質量分析法(SIMS、Secondary Ion Mass Spectrometry)で分析した。

40

## 【0352】

図42は、半導体基板x-2、および半導体基板y-2の水素濃度の深さ方向プロファイルである。図43は、半導体基板B-2、半導体基板 - 2の水素濃度の深さ方向プロファイルである。図43には、レーザ光の照射エネルギー密度が $568\text{ mJ/cm}^2$ 、および $661\text{ mJ/cm}^2$ である半導体基板B-2と、 $568\text{ mJ/cm}^2$ である半導体基板 - 2の測定結果を示している。ただし、図42および図43のグラフにおいて、水素濃度の値は単結晶シリコン層内のみ有効である。

## 【0353】

半導体基板x-2は加熱処理未処理の半導体基板であり、この半導体基板x-2をレー

50

ザ照射処理をしたものが半導体基板 - 2 である。また、半導体基板 y - 2 は加熱処理済みの半導体基板であり、この半導体基板 y - 2 をレーザー照射処理したものが半導体基板 B - 2 である。図 4 2 を参照すると、加熱処理前の半導体基板 x - 2 の単結晶シリコン層 2 0 7 の水素濃度（最小値）は約  $4 \times 10^{21} \text{ atoms/cm}^3$  であり、加熱処理を行うことで、半導体基板 y - 2 の単結晶シリコン層 2 0 8 の水素濃度は、 $5 \times 10^{20} \text{ atoms/cm}^3$  程度に減少している。

【 0 3 5 4 】

したがって、図 4 1 および図 4 2 は、単結晶シリコン層の水素濃度が  $4 \times 10^{21} \text{ atoms/cm}^3$  以上であると、レーザー照射処理で単結晶シリコン層の平坦化が困難になること、また、その水素濃度が  $5 \times 10^{20} \text{ atoms/cm}^3$  程度であると、レーザー光の照射で、単結晶シリコン層の結晶性の回復および平坦化が行えることを示している。

10

【 0 3 5 5 】

また、図 4 3 は半導体基板 x - 2 および半導体基板 y - 2 をそれぞれレーザー照射処理することで、それぞれの単結晶シリコン層の水素が減少することを示している。また、照射エネルギーが高いほど、水素濃度が低くなることも示している。加熱処理を行った半導体基板 B - 2 では、単結晶シリコン層 2 1 6 の水素濃度の最低値は検出下限である。他方、半導体基板 - 2 の単結晶シリコン層の水素濃度の最低値は、約  $1 \times 10^{19} \text{ atoms/cm}^3$  である。

【 0 3 5 6 】

図 4 0 および図 4 1 の結晶性の評価結果と、図 4 2 および図 4 3 の水素濃度の測定結果から、レーザー照射処理を行うには、単結晶シリコン層は、水素濃度が  $1 \times 10^{21} \text{ atoms/cm}^3$  以下であることが好ましいことが分かる。よって、レーザー照射処理前に 4 1 0 以上の加熱処理を半導体基板に行って、その単結晶シリコン層中の水素濃度を低下させておくことで、レーザー照射処理による結晶性の向上および平坦化を再現性良く行うことができる。この加熱処理の温度は 5 0 0 以上が好ましく、5 5 0 以上がより好ましい。これは、温度が高いほど、処理時間を短縮できること、また、単結晶シリコン層の結晶性がより向上するからである。

20

【 実施例 4 】

【 0 3 5 7 】

本実施例では、半導体基板 A - 1 の単結晶シリコン層 2 1 5 の結晶性を評価する。この評価のために、光学顕微鏡観察を行った。まず、半導体基板 A - 1 の作製方法を説明する。

30

【 0 3 5 8 】

損傷領域 2 0 5 を形成するための水素イオンドーピングの条件は、加速電圧 5 0 k V、ドーズ量  $2.2 \times 10^{16} \text{ ions/cm}^2$  とした。イオンドーピング装置には、プラズマ放電用電極にフィラメントが用いられている装置を使用した。電磁波照射処理では、ミリ波（周波数 2 8 G H z）を照射した。ミリ波の照射は、図 3 9 B の温度測定と同様に行った。3 5 0 の温度で 2 分間、単結晶シリコンウエハ 2 1 0 を加熱するように、ミリ波のパワーを制御した。

【 0 3 5 9 】

40

レーザー照射処理は、半導体基板 B - 2 と同じ条件で行ったが、本実施例の半導体基板 A - 1 は、レーザー照射処理前の加熱処理を行っていない（図 3 6 H 参照）。レーザー光の照射エネルギー密度は以下の通りである。

- ・  $574 \text{ mJ/cm}^2$
- ・  $591 \text{ mJ/cm}^2$
- ・  $607 \text{ mJ/cm}^2$
- ・  $623 \text{ mJ/cm}^2$
- ・  $639 \text{ mJ/cm}^2$
- ・  $656 \text{ mJ/cm}^2$
- ・  $672 \text{ mJ/cm}^2$

50

- ・ 688 mJ / cm<sup>2</sup>
- ・ 704 mJ / cm<sup>2</sup>

## 【0360】

図44は、半導体基板A-1の単結晶シリコン層215の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は100倍である。写真に付されている数値はレーザー光の照射エネルギー密度である。半導体基板A-1の単結晶シリコン層215の厚さは、90nm程度である。照射エネルギー密度が623mJ/cm<sup>2</sup>以下では、レーザー照射処理によって、平坦化および結晶性が回復されている。図44の写真は、本実施例の水素ドーピングの条件では、レーザー照射処理前に加熱処理を行わなくとも、レーザー照射処理で単結晶シリコン層の結晶性の向上および平坦化が可能であることを示している。

10

## 【0361】

図45は、レーザー照射処理前の半導体基板A-1の水素濃度の深さ方向プロファイルである。水素濃度はSIMSにより測定した。半導体基板A-1の単結晶シリコン層215の水素濃度は、 $1 \times 10^{21}$  atoms/cm<sup>3</sup>以下であり、約 $2 \times 10^{20}$  atoms/cm<sup>3</sup>である。なお、図45において、水素濃度の値は単結晶シリコン層215内のみ有効である。

## 【実施例5】

## 【0362】

本実施例では、半導体基板B-3の結晶性を評価する。この評価のために、光学顕微鏡観察を行った。まず、半導体基板B-3の作製方法を説明する。

20

## 【0363】

損傷領域205を形成するための水素イオンドーピングの条件は、加速電圧40kV、ドーズ量 $2.2 \times 10^{16}$  ions/cm<sup>3</sup>とした。イオンドーピング装置には、高周波によりプラズマ放電を発生させる装置を使用した。電磁波照射処理では、半導体基板A-1と同じ条件でミリ波を照射した。加熱処理およびレーザー照射処理は、半導体基板B-2と同じ条件で行った。レーザー光の照射エネルギー密度は以下の通りである。

- ・ 565 mJ / cm<sup>2</sup>
- ・ 579 mJ / cm<sup>2</sup>
- ・ 594 mJ / cm<sup>2</sup>
- ・ 609 mJ / cm<sup>2</sup>
- ・ 623 mJ / cm<sup>2</sup>

30

## 【0364】

また、本実施例では、比較例として半導体基板 - 3を作製した。半導体基板 - 3は、レーザー照射処理前の加熱処理を行わずに形成した基板であり、加熱処理工程を除いて半導体基板B-3と同じ条件で作製した。なお、半導体基板 - 3のレーザー照射処理では、レーザー光の照射エネルギー密度は半導体基板B-3と異なり、以下の通りである。

- ・ 574 mJ / cm<sup>2</sup>
- ・ 591 mJ / cm<sup>2</sup>
- ・ 607 mJ / cm<sup>2</sup>
- ・ 623 mJ / cm<sup>2</sup>

40

## 【0365】

図46は、半導体基板B-3および - 3の単結晶シリコン層の光学顕微鏡観察写真であり、暗視野観察による写真である。観察倍率は100倍である。写真に付されている数値はレーザー光の照射エネルギー密度である。なお、半導体基板B-3、および半導体基板 - 3の単結晶シリコン層の厚さは共に85nm程度である。加熱処理を行った半導体基板B-3では、照射エネルギー密度が565mJ/cm<sup>2</sup>以上594mJ/cm<sup>2</sup>以下の範囲で、レーザー光の照射で単結晶シリコン層の平坦化および結晶性が回復されていることが分かる。加熱処理を行っていない半導体基板 - 3では、レーザー光の照射で平坦化が十分されていない。図46の写真は、本実施例の水素ドーピングの条件では、レーザー照射処理前に加熱処理を行って単結晶シリコン層の水素濃度を低減させることが好ましいことを

50

示している。

【0366】

図47は、レーザ照射処理前の半導体基板B-3および-3の水素濃度の深さ方向プロファイルである。水素濃度はSIMSにより測定した。半導体基板-3の単結晶シリコン層の水素濃度は $1 \times 10^{21} \text{ atoms/cm}^3$ 以上である。これに対して、半導体基板B-3の単結晶シリコン層216の水素濃度は、約 $8 \times 10^{20} \text{ atoms/cm}^3$ である。なお、図47において、水素濃度の値は単結晶シリコン層216内のみ有効である。

【図面の簡単な説明】

【0367】

【図1】A～C：半導体基板の斜視図。

【図2】半導体基板の作製方法のフローチャート。

【図3】A：半導体基板の断面図。B：同平面図。

【図4】単結晶半導体基板の斜視図。

【図5】A～D：単結晶半導体基板に、バッファ層および損傷領域を形成する方法の説明する断面図。E：同平面図。

【図6】A～E：基板固定処理および電磁波照射処理を説明する断面図。A：図8の切断線a1-a2による断面図。B：図9の切断線b1-b2による断面図。C：図10の切断線c1-c2による断面図。E：図11の切断線e1-e2による断面図。

【図7】レーザ照射処理を説明する断面図。

【図8】1回目の基板固定処理を説明する平面図。

【図9】1回目の電磁波照射処理を説明する平面図。

【図10】2回目の基板固定処理を説明する平面図。

【図11】2回目の電磁波照射処理を説明する平面図。

【図12】半導体基板の作製方法のフローチャート。

【図13】A～C：半導体基板の作製方法を説明する断面図。

【図14】A半導体基板の断面図。B：同平面図。

【図15】バッファ層が形成されたベース基板の断面図。

【図16】A～D：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。E：同平面図。

【図17】A：半導体基板の断面図。B：同平面図。

【図18】A～D：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。E：同平面図。

【図19】A：半導体基板の断面図。B：同平面図。

【図20】A～D：単結晶半導体基板に、バッファ層および損傷領域を形成する方法を説明する断面図。E：同平面図。

【図21】A～E：半導体装置の作製方法を説明する断面図。

【図22】A～C：半導体装置の作製方法を説明する断面図。

【図23】半導体装置の作製方法を説明する断面図および同平面図。

【図24】マイクロプロセッサの構成例を示すブロック図。

【図25】無線通信機能を有する半導体装置の構成例を示すブロック図。

【図26】無線通信機能を有する半導体装置が固定された物品の外観図。

【図27】A：アクティブマトリクス表示装置の構成例を示すブロック図。B：液晶表示装置の画素の構成例を示す回路図。C：エレクトロルミネセンス装置の画素の構成例を示す回路図。

【図28】アクティブマトリクス型液晶表示装置の構成例を示す断面図。

【図29】A～D：アクティブマトリクス型液晶表示装置の作製方法を示す断面図。

【図30】A～C：アクティブマトリクス型液晶表示装置の作製方法を示す断面図。

【図31】アクティブマトリクス型液晶表示装置の作製方法を示す断面図。

【図32】アクティブマトリクス型EL表示装置の構成例を示す断面図。

10

20

30


40

50


- 【図 3 3】 A、B：アクティブマトリクス型 E L 表示装置の作製方法を示す断面図。
- 【図 3 4】 電子機器の構成例を示す外観図。A：テレビ受像器、B：デジタルカメラ、C：ノート型パーソナルコンピュータ、D：携帯型情報端末、E：DVD再生装置、F 電子書籍、G：ビデオカメラ、H：携帯電話
- 【図 3 5】 携帯電話の構成例を示す外観図。A：正面図。B：背面図。C：展開図。
- 【図 3 6】 半導体基板の作製方法を説明する断面図。A：ベース基板の準備工程。B - 1 ~ B - 3：単結晶半導体基板の準備工程。C：基板固定処理。D：電磁波照射処理。E：半導体基板の加熱処理。F、G：レーザ照射処理。H、I：レーザ照射処理後の半導体基板。
- 【図 3 7】 単結晶シリコン層の光学顕微鏡写真。A：電磁波照射処理後の半導体基板。B：600 の加熱処理後の半導体基板。 10
- 【図 3 8】 A、B：アライメントマーカを説明する図面。
- 【図 3 9】 電磁波照射処理による単結晶シリコンウエハの温度変化のグラフ。A：マイクロ波照射。B：ミリ波照射。
- 【図 4 0】 半導体基板の単結晶シリコン層のラマン分光測定結果。
- 【図 4 1】 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像）。
- 【図 4 2】 S I M S による、レーザ照射処理前の半導体基板の水素濃度の深さ方向プロファイル。
- 【図 4 3】 S I M S による、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。 20
- 【図 4 4】 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像）
- 【図 4 5】 S I M S による、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。
- 【図 4 6】 半導体基板の単結晶シリコン層の光学顕微鏡写真（暗視野観察像）。
- 【図 4 7】 S I M S による、レーザ照射処理後の半導体基板の水素濃度の深さ方向プロファイル。
- 【符号の説明】
- 【 0 3 6 8 】
- 1 1 半導体基板
- 1 2 半導体基板 30
- 1 3 半導体基板
- 2 0 ベース基板
- 2 1 単結晶半導体層
- 2 2 バッファ層
- 2 3 バッファ層
- 5 1 半導体基板
- 5 2 半導体基板
- 5 3 半導体基板
- 5 4 半導体基板
- 1 0 0 ベース基板 40
- 1 0 1 単結晶半導体層
- 1 0 2 バッファ層
- 1 0 3 バッファ層
- 1 0 5 単結晶半導体層
- 1 1 0 単結晶半導体基板
- 1 1 1 絶縁層
- 1 1 2 絶縁層
- 1 1 3 絶縁層
- 1 1 4 イオン
- 1 1 5 損傷領域 50

- 1 1 6 切り欠き部
- 1 1 7 単結晶半導体層
- 1 1 8 単結晶半導体層
- 1 1 9 レーザ光
- 1 2 3 電磁波
- 1 2 4 単結晶半導体基板
- 1 2 8 水素ガス
- 1 5 0 ドナー基板
- 1 5 1 ドナー基板

【 図 1 】




【 図 2 】







【 図 3 】




【 図 5 】




【 図 4 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 1 1 】




【 図 1 0 】





【 図 1 2 】




【 図 1 3 】





【 図 1 4 】








【 図 1 5 】








【 図 1 7 】




【 図 1 6 】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】



【 図 2 1 】




【 図 2 2 】




【図23】

FIG.23




【図25】

FIG.25



【図24】

FIG.24



【図26】

FIG.26A




FIG.26B




FIG.26C




FIG.26D




FIG.26E





FIG.26F



【図27】

FIG.27A




FIG.27B







FIG.27C




【 図 2 8 】




【 図 2 9 】



【 図 3 0 】




【 図 3 1 】



【 図 3 2 】

FIG.32



【 図 3 3 】

FIG.33A





FIG.33B



【 図 3 5 】

FIG.35A




FIG.35B





FIG.35C



【 図 3 4 】

FIG.34A




FIG.34B




FIG.34C




FIG.34D




FIG.34E




FIG.34F




FIG.34G





FIG.34H



【 図 3 6 】

FIG.36A




FIG.36B-1




FIG.36B-2



FIG.36C




FIG.36B-3




FIG.36D




FIG.36E




FIG.36F




FIG.36G




FIG.36H









FIG.36I





【 図 3 8 】




【 図 3 9 】



【 図 4 0 】




【 図 4 2 】






【 図 4 3 】

FIG.43




【 図 4 5 】

FIG.45



【 図 4 7 】

FIG.47



【 図 3 7 】

FIG.37A

半導体基板 x - 1  
マイクロ波照射 (2.45GHz)






FIG.37B

半導体基板 z - 1 (比較例)  
加熱処理 (600°C)



【 図 4 1 】


FIG.41



【 図 4 4 】



# FIG.44

半導体基板A-1



【 図 4 6 】

FIG.46



## フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
<b>H 0 1 L 29/786 (2006.01)</b>	G 0 2 F 1/1333 5 0 0	
<b>G 0 2 F 1/1333 (2006.01)</b>	H 0 5 B 33/14 A	
<b>H 0 1 L 51/50 (2006.01)</b>	H 0 5 B 33/02	
<b>H 0 5 B 33/02 (2006.01)</b>	H 0 1 L 29/78 6 2 7 G	

Fターム(参考)	5F110	AA18	AA28	BB02	BB04	CC02	DD02	DD07	DD12	DD13	DD14
		DD15	DD17	EE01	EE02	EE03	EE04	EE06	EE08	EE14	EE15
		EE22	EE23	EE28	EE32	EE44	EE45	FF02	FF03	FF04	FF09
		FF22	FF26	FF30	GG01	GG02	GG03	GG04	GG12	GG17	GG32
		GG34	HJ01	HJ04	HJ12	HJ13	HJ23	HJ30	HK05	HK40	HL02
		HL03	HL04	HL06	HL11	HL12	HL23	HL24	HM15	NN03	NN04
		NN22	NN23	NN24	NN25	NN27	NN33	NN34	NN35	NN36	NN71
		NN72	NN73	QQ11	QQ17	QQ23					
	5F152	AA07	AA12	AA13	BB01	BB02	BB10	CC02	CC03	CC06	CC07
		CC08	CD13	CD14	CD15	CD16	CE03	CE06	CE08	CE29	CE48
		DD02	DD04	DD06	EE11	EE13	EE14	EE16	FF03	FF04	FF06
		FF07	FF11	FF21	FF24	FF28	FF36	FF39	FG01	FG04	FG08
		FG18	FG23	FH03	LM09	LP01	LP04	MM01	MM02	MM03	MM04
		NN03	NN07	NN12	NN13	NN14	NN16	NP11	NP12	NP13	NP14
		NQ03	NQ04	NQ05	NQ06	NQ17					