I395321

（此處由本局於收文時黏貼條碼）

公告本 760897

發明專利說明書

（本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫）

※申請案號：95107976

※申請日期：95 年 03 月 09 日　　※IPC 分類：H01L 27/105, 21/00

一、發明名稱：

(中) 半導體裝置及其驅動方法

(英) Semiconductor device and driving method thereof

二、申請人：(共 1 人)

1.姓　名：(中) 半導體能源研究所股份有限公司
(英) SEMICONDUCTOR ENERGY LABORATORY CO.,LTD.
代表人：(中) 1.山崎舜平
(英) 1.YAMAZAKI, SHUNPEI
地　址：(中) 日本國神奈川縣厚木市長谷三九八番地
(英) 398, Hase, Atsugi-shi, Kanagawa-ken 243-0036, Japan
國籍：(中英) 日本　JAPAN

三、發明人：(共 3 人)

1.姓　名：(中) 湯川幹央
(英) YUKAWA, MIKIO
國　籍：(中) 日本
(英) JAPAN

2.姓　名：(中) 淺見良信
(英) ASAMI, YOSHINOBU
國　籍：(中) 日本
(英) JAPAN

3.姓　名：(中) 野村亮二
(英) NOMURA, RYOJI
國　籍：(中) 日本
(英) JAPAN

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利□主張國際優先權：

760897

【格式請依：受理國家（地區）；申請日；申請案號數　順序註記】

1.日本　　；2005/03/31；2005-103559 ☑有主張優先權

98年3月3日 修正補充

五、中文發明摘要

發明之名稱：半導體裝置及其驅動方法

包括具有簡單結構的記憶體的半導體裝置、便宜的半導體裝置、其製造方法和驅動方法。一個特徵在於，在具有包括有機化合物作爲電介質的層的記憶體中，藉由施加電壓到一對電極上，在所述電極對之間產生了由於體積突變（比如產生氣泡）導致的狀態變化。藉由基於此狀態變化的作用力，促進了在電極對之間的短路。具體而言，在所述記憶體元件中提供氣泡形成區以在所述第一導電層和第二導電層之間產生氣泡。

六、英文發明摘要

發明之名稱：

七、指定代表圖：

（一）、本案指定代表圖為：第（ 1B ）圖

（二）、本代表圖之元件符號簡單說明：

10：基底

11a-11b：第一導電層

12：絕緣體

13a-13b：有機化合物

14：第二導電層

15：短路部份

16：氣泡

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(1)

九、發明說明

【發明所屬之技術領域】

本發明關於可以儲存資料或者發射和接收資料的半導體裝置，和製造所述半導體裝置的方法。

請注意在本說明書中的術語“半導體裝置”是指可以採用半導體特徵行使功能的一般裝置，而且認爲電-光裝置、半導體電路和電子裝置是半導體裝置。

【先前技術】

近年來，在通過電磁波或者無線電波無接觸發射和接收資料的半導體裝置上的研究非常活躍。這種半導體裝置被稱作 RF（射頻）標籤、無線標籤、電子標籤、轉發器等。目前實際使用的大多數半導體裝置都有電路，而每一所述電路都採用半導體基底（也稱作 IC（積體電路）晶片）和天線。所述 IC 晶片和記憶體或者控制電路結合。

【發明內容】

可以無接觸地發射和接收資料的半導體裝置已經被用於作爲火車票或一些貨幣卡的卡片中，而且爲了拓寬這種半導體裝置的應用範圍，極其需要提供便宜的半導體裝置。基於這種需要，本發明的目標是提供具有簡單結構記憶體的半導體裝置、便宜的半導體裝置及其製造方法。

根據本發明的教導，記憶體採用包括有機化合物作爲電介質的層，並且通過在一對電極上施加電壓，在該電極

對之間產生了由體積突變（比如生成氣泡）導致的狀態變化。本發明的一個特徵是通過採用基於所述狀態變化的作用力促進電極對之間的短路。

本說明書中公開的本發明的結構是半導體裝置，包括多條沿第一方向延伸的位元線；多條沿和所述第一方向垂直的第二方向延伸的字線；和記憶體元件，其中所述記憶體元件具有形成位元線的第一導電層、包括有機化合物的層、形成字線的第二導電層的疊層結構，而且其中所述記憶體元件包括氣泡形成區，以及，氣泡在所述第一導電層和第二導電層之間形成。

請注意，氣泡形成區可以是各自構成所述記憶體元件的一部分的第一導電薄膜、包括有機化合物的層、或者第二導電層的一部分。例如，可以採用容易由熱生成氣泡的導電材料作爲包括在有機記憶體中的所述第一導電層的材料。另外，所述第一導電層可以摻雜有惰性元素，比如氮或氬。在通過濺射方法形成所述第一導電層中，所述第一導電層可以在包括惰性元素比如氬或氮的氣氛中形成，使其包括所述惰性元素。

當包括有機化合物的層的一部分用作氣泡形成區時，使用容易因電壓施加至電極對而產生的焦耳熱等產生氣泡的材料，作爲有機記憶體的電介質。例如，可以採用通過溶解而施予電子以產生氣體的有機材料，通常是羧酸鹽（苯甲酸銨、四丁基乙酸銨等）。在藉由塗覆方法形成包括有機化合物的層的情況下，由於在塗覆步驟中溶劑容易揮

發，所以很容易由於在電極對上施加電壓而生成的焦耳熱等生成氣泡。

另外，當所述包括有機化合物的層在熔融過程中的流動性增加時，容易生成氣泡。因此，所述包括有機化合物的層較佳地採用低玻璃轉變溫度的材料，使得所述包括有機化合物的層容易在施加電壓的過程中熔融。本發明的另一結構是半導體裝置，其包括多條沿著第一方向延伸的位元線；沿著和所述第一方向垂直的第二方向延伸的字線；和記憶體元件，其中所述記憶體元件具有形成所述位元線的第一導電層、包括有機化合物的層、和形成所述字線的第二導電層的疊層結構，而且其中所述包括有機化合物的層包括玻璃轉變溫度爲 50℃ -200℃，較佳地爲 50℃ -100℃的有機化合物。在其中所述有機化合物的玻璃轉變溫度小於 50℃的情況下，有機記憶體的初始特性容易變得不穩定，而且會擔心它受到外部形成的熱量（來自積體電路、IC、面板或在所述記憶體周圍提供的電池）的影響。相反地，在所述有機化合物的玻璃轉變溫度高於 200℃的情況下，由於除非施加了高電壓值的電壓或者施加了長時間的電壓，否則所述包括有機化合物的層難以熔融，流動性差，因此難以生成氣泡。

在藉由蒸鍍方法形成包括有機化合物的層的過程中，所述包括有機化合物的層可以在包括惰性元素比如氮或氬的氣氛中形成，使得所述包括有機化合物的層包括所述惰性元素比如氮或氬。具體而言，由於通過蒸鍍方法形成的

所述包括有機化合物的層具有低的玻璃轉變溫度，200℃或以下，所以在 100℃-300℃的加熱溫度下它可以變成液體或氣體。

另外，可以採用容易由熱量產生氣泡的導電材料作爲所述有機記憶體的第二導電層的材料。在通過蒸鍍方法形成第二導電層時，所述第二導電層可以在包括惰性元素比如氮或氬的氣氛中形成，使其包含所述惰性元素。

在每一上述結構中，半導體裝置具有一個特徵，即，當在第一導電層和第二導電層之間施加電壓以從所述氣泡形成區產生氣泡，並且藉由所述氣泡形成導致的壓力，使所述第一導電層和第二導電層發生短路，從而在記憶體裝置中寫入資料。藉由基於所產生的氣泡的壓力，部分地造成第一導電層和第二導電層之間的間距變化，電壓集中在間距比其他部分窄的部分，從而很容易產生短路。當通過施加電壓產生氣泡時，電壓難以施加到氣泡集中區，這就是促進短路的原因。

在上述每一結構中，半導體裝置具有一個特徵，即，由在第一導電層和第二導電層之間生成的熱從所述氣泡形成區生成氣泡，並且藉由基於所產生的氣泡的壓力，在所述第一導電層和第二導電層之間的間距變化部分導致促進在所述記憶體元件中寫入資料。

由於施加電壓等過程中的體積收縮，形成了微氣泡（1μm-10μm）。在所述包括有機化合物的層上方和下方的金屬佈線可以穿過氣泡發生短路。

另外，氣泡可以在施加電壓之前形成，在所述包括有機化合物的層上方和下方的金屬佈線可以穿過氣泡發生短路。本發明的另一結構是半導體裝置，它包括至少多條沿著第一方向延伸的位元線；多條沿著和所述第一方向垂直的第二方向延伸的字線；和記憶體元件，其中所述記憶體元件具有形成所述位元線的第一導電層、包括有機化合物的層、和形成所述位元線的第二導電層的疊層結構，和其中所述記憶體元件在所述第一導電層和第二導電層之間具有氣泡。

當在施加電壓之前產生氣泡時，藉由所述第一導電層和第二導電層之間生成的熱產生了更多氣泡，並且由藉基於所產生的氣泡的壓力，在第一導電層和第二導電層之間的間距部分改變以促進在記憶體元件中寫入資料。

在上述結構中，氣泡和所述第一導電層的一部分以及所述第二導電層的一部分相重疊，而且第一導電層的所述部分和第二導電層的所述部分的間距比其他部分的大。

本發明的一個特徵是半導體裝置的驅動方法，包括以下步驟：在記憶體裝置上施加電壓，所述記憶體裝置中有第一導電層、包括有機化合物的層、和第二導電層；在所述第一導電層和第二導電層之間形成氣泡；和藉由基於所產生的氣泡的壓力，在所述第一導電層和第二導電層之間短路，以在所述記憶體元件中寫入資料。

本發明的一個特徵是半導體裝置的驅動方法，包括以下步驟：在記憶體裝置上施加電壓以在所述記憶體元件中

產生熱，所述記憶體裝置中有第一導電層、包括有機化合物的層、和第二導電層；藉由在所述記憶體元件中產生的熱，在所述第一導電層和第二導電層之間形成氣泡；和藉由基於所產生的氣泡的壓力，部分改變所述第一導電層和第二導電層之間的間距，以在所述記憶體元件中寫入資料。

在上述每一特徵中，所述包括有機化合物的層包括玻璃轉變溫度爲 50℃ -200℃ 的有機化合物。

根據本發明的教導，可以提供包括具有簡單結構的記憶體的半導體裝置以及可以提供便宜的半導體裝置。而且，根據本發明可以在較低功耗下在記憶胞中寫入資料。

【實施方式】

下述將參考附圖以說明本發明的實施模式。本發明可以以多種不同模式實施，本領域技術人員很容易理解，在不悖離本發明的精神和範圍下，可以對本文公開的模式和細節執行各種方式修改。應該注意的是，不應認爲本發明受限於下述的實施模式的描述。請注意，在附圖中，相同的代號用於表示同一部分或具有相同功能的部分，不對其進行重復描述。

實施模式 1

圖 1A 和 1B 是具有包括有機化合物的層的記憶體元件（下面稱作有機記憶體）的具體橫截面圖，其作爲本發明

的半導體裝置的一個實施例。

圖 1A 顯示在具有絕緣表面的基底 10 上設置的兩個記憶體元件的橫截面。圖 1A 顯示在寫入前的狀態。

在具有絕緣表面的基底 10 上，設置了構成第一記憶體元件的位元線的第一導電層 11a，和構成第二記憶體元件的位元線的第一導電層 11b。可以使用很容易藉由熱以產生氣泡的導電材料作爲第一導電層 11a 和 11b。

另外，設置絕緣體 12 以覆蓋第一導電層的周邊部分。絕緣體 12 設置在相鄰記憶體元件的邊界處，並且覆蓋著所述第一導電層 11a 和 11b 的周邊部分。可以採用具有氧或氮的無機材料的單層或堆疊層作爲絕緣體 12，所述無機材料比如矽氧化物（SiOx）、矽氮化物（SiNx）、矽氧氮化物（SiOxNy）（x>y）和矽氮氧化物（SiNxOy）（x>y）。而且，可以採用有機材料的單層或堆疊層形成絕緣體 12，所述有機材料比如聚醯亞胺、聚醯胺、聚乙烯基苯酚、苯並環丁烯、丙烯醯基（acryl）或環氧樹脂。另外，無機材料和有機材料可以堆疊。

另外，第二導電層 14 可以由單一層或堆疊層形成，所述單一層或堆疊層由選自金（Au）、銀（Ag）、鉑（Pt）、鎳（Ni）、鎢（W）、鉻（Cr）、鉬（Mo）、鐵（Fe）、鈷（Co）、銅（Cu）、鈀（Pd）、碳（C）、鋁（Al）、錳（Mn）、鈦（Ti）、或鉭（Ta）等的元素形成；或者由包含部分這些元素的合金形成。應該注意的是，所述第二導電層 14 較佳地是在電極對上施加電壓產生的氣泡

不會通過的材料。

另外，在所述第一導電層 11a、11b 和第二導電層 14 之間提供了包括有機化合物的層（所述層包括其中包括所述第一記憶體元件的有機化合物 13a 的層和其中包括所述第二記憶體元件的有機化合物 13b 的層）。所述包括有機化合物 13a、13b 的層由導電有機化合物材料的單層或堆疊層形成。作爲所述導電有機化合物材料的具體例子，可以採用具有可運輸載流子的能力的材料。所述包括有機化合物 13a、13b 的層可以由容易通過熱產生氣泡的材料形成。

圖 1B 顯示在所述兩個記憶體元件之一（即第一記憶體元件）上施加了電壓以寫入資料後的狀態的橫截面圖。

在所述第一記憶體元件的第一導電層 11a 和第二導電層 14 上施加了比一定電壓值更高的電壓，因此，所述包括有機化合物 13a 的層被焦耳熱等熔融，從而很容易變成流體。由於施加電壓導致的焦耳熱產生了氣泡 16，或者由於施加電壓後的衝擊而在層介面附近部分導致了剝離。由於基於所形成的氣泡 16 的壓力或部分剝離，第一導電層 11a 和第二導電層 14 的間距部分變化。由於電壓集中在間距比其他部分更窄的部分上，形成了短路部分 15。另外，由於施加電壓導致的衝擊，第一導電層發生變形，而且在有些情況下部分形成了膨脹部分。有種情況是在所述膨脹部分的周邊產生了氣泡或部分剝離。

以此方式，改變了所述第一記憶體元件的導電率，所

以使其可以存儲兩個值，分別對應於初始狀態和導電率變化後的狀態。

另外，下面給出了一些實施例，其中在所述記憶體元件中提供了氣泡形成區。

當形成記憶體元件時，在包括惰性氣體的氣氛中通過蒸鍍方法沈積包括所述記憶體元件的有機化合物 23a 的層。圖 2A 顯示一種狀態，其中藉由向第一導電層 21a 和第二導電層 24a 施加電壓，將來自包括有機化合物 23a 的層的各種氣體成份集中起來，從而形成氣泡 26。此時，可以說所述記憶體元件的氣泡形成區是包括有機化合物層 23a 的層。應該注意到，第一導電層 21a 形成在具有絕緣表面的基底 20 上，而且所述第一導電層 21a 的周邊覆蓋有分隔壁 22。

另外，關於另一實施例，當形成所述記憶體元件時，所述記憶體元件的第一導電層 21b 在包括惰性氣體等的氣氛中通過濺射方法形成。圖 2B 顯示了一種狀態，其中藉由在第一導電層 21b 和第二導電層 24b 上施加電壓，主要來自所述第一導電層 11b 的各種氣體組分富集在一起，從而形成氣泡 26。此時，可以說，所述記憶體元件的氣泡形成區是第一導電層 21b。

另外，關於另一實施例，當形成記憶體元件時，記憶體元件的第一導電層 21c 在包括惰性氣體等的氣氛中藉由濺射方法形成，而所述記憶體元件的第二導電層 24c 在包括惰性氣體等的氣氛中通過蒸鍍方法形成。圖 2c 顯示一

狀態，其中藉由在第一導電層 21c 和第二導電層 24c 上施加電壓，主要來自第一導電層 21c 和第二導電層 24c 的各種氣體成份集中在一起，由此形成氣泡 26。此時，可以說記憶體元件的氣泡形成區是第一導電層 21c 和第二導電層 24c。

本發明不限於上述三個實施例，而且在所述記憶體元件中可以提供氣泡形成區。

圖 3 示出了其中藉由在有機記憶體的電極對上施加電壓而在電極對之間形成氣泡的部分的橫截面 TEM 照片（大小爲 2mmx2mm）。在圖 3 中，可以觀察到形成了直徑爲 7μm-8μm 的氣泡，和存在著其中第二導電層被上推的部分以及其中包括有機化合物的所述層變薄的部分。儘管包括有機化合物的層在施加電壓之前厚度均勻，但在施加電壓後厚度發生了明顯變化。因此，電極對的間距部分改變。應該注意到所述有機記憶體具有短路部分，雖然所述短路部分在圖 3 中沒有示出。

圖 3 所示的有機記憶體的疊層結構採用厚度爲 110nm 的透明導電層作爲第一導電層，其中所述透明導電層採用濺射方法形成。採用 ITO（氧化銦鋅）或 ITSO（含有氧化矽的氧化銦錫，採用含 2wt%-10wt% 氧化矽的 ITO 靶通過濺射方法製造）作爲所述有機記憶體的所述透明導電層。除了 ITSO 以外，可以採用透明導電薄膜，比如含有氧化矽的透光導電氧化物薄膜（IZO），在所述 IZO 中銦氧化物混合了 2%-20% 的鋅氧化物。本文中，含有微量 Si 的

ITO（ITSO）用作所述透明導電層。另外，採用藉由蒸鍍方法製造的厚度爲 270nm 的鋁膜作爲第二導電層。另外，採用通過蒸鍍法製造的厚度爲 35nm 的 TPD（4,4'-二〔N-（3-甲基苯基）-N-苯基-氨基）〕-聯苯）作爲在所述第一導電層和第二導電層之間形成的包括有機化合物的層。應該注意的是 TPD 的玻璃轉變溫度是 60℃。

另外，對其中形成氣泡的部分及其周邊採用 X 射線顯微分析儀（EDX）進行了光譜測量。在圖 11 所示的 TEM 照片中示出了在其中形成氣泡的部分及其周邊進行 EDX 測量的位置。圖 12 給出了在圖 11 中所示位置的 EDX 光譜測量結果。

在 EDX 光譜測量中，測量了用電子束（200keV）輻射所述測量位置得到的二次 X 射線。在每條光譜中觀察到了 Cu 峰。這是因爲在其中形成膠棉膜的網格是 Cu 製成的。可以理解，這並不是因爲所述網格部分被電子束輻射，而是因爲當輻射的電子束和樣品接觸時部分被散射，並且被散射的電子束和所述網格部分接觸，由此觀察到了 Cu 的特徵 X 射線。由於也在作爲參考的膠棉膜的第七條光譜中也觀察到了 Cu，所以可以理解 Cu 峰無關緊要。另外，雖然有光譜顯示有 C 或 Ga，但這可能是因爲雜質或 FIB 入射離子而導致觀察到 C 或 Ga 的譜線。

第一條光譜是玻璃基底的測量結果；第二條光譜是含有微量 Si 的 ITO 的測量結果（第一導電層）；第三條光譜是 TPD 的測量結果；第五條光譜是鋁的測量結果（第二

導電層）；第六條光譜是隨後在 FIB 製程中沈積的碳塗層的測量結果；以及，第七條光譜是作爲參考的膠棉膜的測量結果。

第四條光譜顯示氣泡部分的測量結果，所觀察到的譜線部分是 Cu 和 C。觀察到 Cu 是因爲上述網格。作爲第四條光譜的譜線部分的檢測到的 C 遠小於 TPD 光譜中的 C 峰，而且幾乎和作爲參考的膠棉膜的光譜中的相同。

所以，根據 TEM 觀測結果和 EDX 測量結果，可以確認在氣泡部分沒有物質存在。

實施模式 2

圖 4A 示出了根據本發明教導的記憶體裝置的一個結構實施例。該記憶體裝置包括其中記憶胞 421 以矩陣形式提供的記憶胞陣列 422、具有行解碼器 426a 的位元線驅動電路 426、讀取電路 426b 和寫入電路 426c、包括列解碼器 424a 和電位偏移器 424b 的字線驅動電路 424、和具有佈線電路等並與外面部分發射和接收信號的介面 423。請注意，此處所述記憶體裝置 416 的構造僅僅是一個實施例，所述記憶體裝置可以具有另一電路，比如感應放大器、輸出電路或緩衝器，以及在所述位元線驅動電路中可以提供寫入電路。

所述記憶胞 421 具有形成字線 Wy（1≤ y≤ n）的第一導電層、形成位元線 Bx（1≤ x≤ m）的第二導電層、和包括有機化合物的層。所述包括有機化合物的層在所述第一

導電層和第二導電層之間以單層或堆疊層的形式提供。沿著 X 方向延伸的字線 Wy 和沿著 Y 方向延伸的位元線 Bx 互相交叉，在所述交叉部分形成一個記憶體元件。在本說明書中，所述交叉部分被當作記憶體元件，而由所述字線和位元線包圍的區域（所述區域包括記憶體元件）稱作記憶胞。另外，在相鄰記憶體元件之間提供了由絕緣材料形成的分隔壁，以覆蓋每個第一導電層的周邊。

應該注意到，採用高導電性的元素或化合物等作爲第一和第二導電層的材料。較佳地，可以採用容易通過熱產生氣泡的導電材料。例如，可以採用含有 17wt%-18wt% 氧的 ITO 靶在含有氧的氣氛中藉由濺射方法形成，從而使得所述第一導電層可以包括 18wt% 或更多的氧。代替包括氧的氣氛，所述第一導電層可以在包括例如氮或氬等惰性元素的氣氛中形成，使得所述第一導電層可以包括所述惰性元素。

另外，在所述第一導電層和第二導電層之間提供的包括有機化合物的層是無機絕緣體和有機化合物的混合層，或者有機化合物和無機化合物的混合層，每種情況都藉由電作用而改變。

在本實施模式中，藉由電作用而在記憶胞中寫入資料。具有上述結構的記憶胞的導電率在施加電壓前後發生改變，使得可以儲存兩個數值，所述兩個數值分別對應於初始狀態和導電率改變後的狀態。

在第一導電層和第二導電層之間提供的包括有機化合

物的層可以以單層或者包括多層的堆疊層形式提供。可以採用具有高電洞傳輸性質的有機化合物材料或者具有高電子傳輸性質的有機化合物材料作爲在第一導電層和第二導電層之間提供的有機化合物。包括有機化合物的層可以通過蒸鍍方法、電子束蒸鍍方法、濺射方法、或 CVD 方法等形成。另外，包括有機化合物和無機化合物的混合層可以藉由同時沈積所述材料的每一種來形成。可以藉由將相同不同種類的方法組合起來形成，比如通過電阻加熱蒸鍍的共蒸鍍、通過電子束蒸鍍的共蒸鍍、通過電阻加熱蒸鍍和電子束蒸鍍的共蒸鍍、通過電阻加熱蒸鍍和濺射的成膜、或者通過電子束蒸鍍和濺射的成膜。

芳族胺化合物（換而言之，具有苯環-氮鍵的化合物），比如 4,4'-二〔N-（1-萘基）-N-苯基-氨基〕-聯苯（縮寫成α-NPD）、4,4'-二〔N-（3-甲基苯基）-N-苯基-氨基〕-聯苯（縮寫成 TPD）、4,4',4"-三（N，N-二苯基-氨基）-三苯基胺（縮寫成 TDATA）、4,4',4"-三〔N-（3-甲基苯基）-N-苯基-氨基〕-三苯基胺（縮寫成 MTDATA）、4,4'-二（N-（4-（N,N-二-間甲苯基氨基）苯基）-N-苯基氨基）聯苯（縮寫成 DNTPD），或者酞菁化合物，比如酞菁（縮寫成 H_2Pc）、酞菁銅（縮寫成 CuPc）、酞菁氧釩（縮寫成 VOPc），可以用作具有高電洞輸送性質的有機化合物材料。此處提到的物質主要是電洞遷移率爲 $10^{-6}cm^2/Vs$ 或以上的物質。

由具有喹啉骨架或者苯並喹啉骨架的金屬絡合物製成

的材料，比如三（8-喹啉醇合）鋁（縮寫成 Alq_3）、三（4-甲基-8-喹啉醇合）鋁（縮寫成 $Almq_3$）、二（10-羥基苯並〔h〕-喹啉酸合）鈹（縮寫成 $BeBq_2$）、和二（2-甲基-8-喹啉醇合）-4-苯基苯酚合鋁（縮寫成 BAlq）可以用作具有高電子傳輸性質的有機化合物材料。同樣，可以採用比如具有噁唑基或噻唑基配體的金屬絡合物的材料，比如二〔2-（2-羥苯基）苯並噁唑〕鋅（縮寫成 $Zn(BOX)_2$）和二〔2-（2-羥苯基）苯並噻唑〕鋅（縮寫成 $Zn(BTZ)_2$）。另外，除了金屬絡合物以外，可以採用 2-（4-聯苯基）-5-（4-叔-丁基苯基）-1,3,4-噁二唑（縮寫成 PBD）、1,3-二〔5-（對-叔-丁基苯基）-1,3,4-噁二唑-2-基〕苯（縮寫成 OXD-7）、3-（4-叔-丁基苯基）-4-苯基-5-（4-聯苯基）-1,2,4-三唑（縮寫成 TAZ）、3-（4-叔-丁基苯基）-4-（4-乙基苯基）-5-（4-聯苯基）-1,2,4-三唑（縮寫成 p-EtTAZ）、紅菲繞啉（縮寫成 Bphen）、浴銅靈（縮寫成 BCP）等。此處提到的物質主要是電子遷移率爲 $10^{-6}cm^2/Vs$ 或以上的物質。

此處，說明所述記憶體元件在施加電壓前後的導電率變化。

當在第一導電層和第二導電層之間施加電壓時，電流流動生熱。在第一導電層和第二導電層之間提供的包含有機化合物的層，當溫度上升到形成所述包括有機化合物的層的材料的玻璃轉變溫度時，具有流動性。當所述材料的流動性變高時，第一導電層和第二導電層之間的間距很容

易變化。

施加電壓時，藉由在第一導電層中形成的或者來自所述包括有機化合物的層的氣泡，在電極對之間發生伴隨體積突變的狀態變化。藉由利用基於所述狀態變化的作用力，促進了在電極對之間的短路。另外，在有些情況下，通過施加電壓導致的衝擊，在所述層之間的介面附近發生部分剝離。所以，記憶體元件的導電率在電壓施加前後改變。

由此，可以在低功耗下在所述記憶胞中寫入資料。

隨後，將描述從記憶體元件中讀取資料的操作（參見圖 4B）。此處，讀取電路 426b 包括電阻元件 446 和感應放大器 447。但是，讀取電路 426b 並不限於上述結構，而且讀取電路可以具有任何結構。

藉由在第一導電層和第二導電層上施加電壓以讀取所述記憶體元件的電阻值，進行讀取數據操作。例如，在藉由如上所述施加電動作來寫入資料的情況下，沒有電動作的電阻值 Ra1 和在加入電動作使得在所述兩個導電層之間產生短路的情況下的電阻值 Rb1 滿足 Ra1>Rb1。通過電讀取電阻值的這個差值進行讀取數據操作。

舉例而言，從包括多個記憶胞的記憶胞陣列 422 中，讀取位於第 x 行和第 y 列的一個記憶胞 421 的資料。在此情況下，藉由列解碼器 424a、行解碼器 426a 和選擇器 426c，選擇第 x 行的位元線 Bx 和第 y 列的字線 Wy。隨後，包括在記憶體 421 中的絕緣層和電阻元件 446 處於串聯

連接狀態。因此，電壓施加在這兩個串聯連接的電阻元件的相對端，節點α的電位變爲根據絕緣層 452 的電阻值 Ra 或 Rb 的電阻分壓電位。節點α的電位供給感應放大器 447。在所述感應放大器 447 中進行含有“0”和“1”中的哪一個的判斷。隨後，含有所述感應放大器 447 判斷的“0”或“1”的資訊的信號被提供給外部。

根據上述方法，由利用了電阻值差值和電阻分壓的電壓值讀取記憶體元件中的電阻狀態。但是，可以採用比較電流值的方法。舉例而言，該方法利用了滿足 Ia1< Ib1 的電流值 Ia1 和 Ib1，其中 Ia1 是電動作沒有加到所述第一導電層和第二導電層情況下的電流值，Ib1 是電動作加到所述第一導電層和第二導電層使得在所述兩個導電層之間產生短路情況下的電阻值。

由於具有上述結構的記憶體元件和具有上述記憶體元件的半導體裝置是永久記憶體，所以不需要並入用於存儲資料的電池。可以提供小尺寸的、薄的、輕質半導體裝置。

應該注意到，在本實施模式中採用記憶體電路簡單的被動矩陣型記憶體元件和具有該記憶體元件的半導體裝置爲例說明。但是，即使在採用主動矩陣型記憶體電路的情況下，也可以按照相似方式寫入或讀出資料。

另外，本實施模式可以和實施模式 1 自由結合。

實施模式 3

在實施模式 3 中，說明了和實施模式 2 結構不同的記憶體裝置。具體而言，將顯示記憶體裝置具有主動矩陣結構的情況。

圖 5A 顯示本實施模式所示的記憶體裝置的結構實施例。所述記憶體裝置包括記憶胞 521 以矩陣形式設置的記憶胞陣列 522、具有行解碼器 526a、讀取電路 526b 和選擇器 526c 的位元線驅動電路 526、具有低解碼器 524a 和電位偏移電路 524b 的字線驅動電路 524、和具有寫入電路等並與外部通訊的介面 523。應該注意到，此處所示的記憶體裝置 516 的結構僅僅是一實施例。記憶體裝置 516 可以包括其他電路，比如感應放大器、輸出電路和緩衝器。所述寫入電路可以在所述位元線驅動電路中提供。

所述記憶胞陣列 521 包括形成字線 Wy（1≤ y≤ n）的第一佈線、形成位元線 Bx（1≤ x≤ m）的第二佈線、電晶體 540、記憶體元件 541 和記憶胞 521。記憶體元件 541 具有其中絕緣層（包括有機化合物的層）設置在一對導電層之間的結構。

圖 5B 示出了記憶胞陣列 522 的頂試圖，和圖 5A 的方塊圖對應。

在記憶胞陣列 522 中，在矩陣中提供了沿著第一方向延伸的第一佈線 505a 和第一佈線 505b，以及沿著和第一方向垂直的第二方向延伸的第二佈線 502。第一佈線的每一條與電晶體 540a 和電晶體 540b 的源極電極或汲電極相連。第二佈線與電晶體 540a 和電晶體 540b 的閘極電極相

連。而且，第一導電層 506a 和第一導電層 506b 的每一層與電晶體 540a 和 540b 的源極電極或汲極電極相連，但不和第一佈線相連。隨後，絕緣層 512 和第二導電層 513 堆疊在第一導電層 506a 和第一導電層 506b 的每一層上，以提供記憶體元件 541a 和記憶體元件 541b。在相鄰的每一記憶胞 521 之間提供了分隔壁（絕緣層）507，所述包括有機化合物層 512 和第一導電層 513 堆疊在所述第一導電層和分隔壁 507 上。

在第二導電層 513 上提供了保護層 514。另外，採用薄膜電晶體（TFT）作爲電晶體 540a 和 540b。圖 6 示出了沿著圖 5B 的線 A-B 截取的橫截面。應該注意到，對圖 6 中與圖 5A 或 5B 相同的部分採用了同樣的代號。

圖 6 中給出的記憶體裝置設在具有絕緣表面的基底 500 上，以及提供了第一基底絕緣層 501a、第二基底絕緣層 501b、閘極絕緣層 508、第一層間絕緣層 509 和第二層間絕緣層 511。另外，在基底 500 上，設置了形成電晶體 540a 的半導體層 504a、閘極電極層 502a 以及還充當源極電極層或汲極電極層的佈線 505a。

儘管此處描述的是頂閘極型 TFT 的例子，但是本發明的應用可以和 TFT 結構無關，而且本發明可以應用到底閘極型 TFT（逆交錯式 TFT）或者交錯式 TFT 上。另外，不限於單閘極電晶體，可以採用具有多通道形成區的多閘極電晶體，例如，雙閘極電晶體。

本發明不限於圖 6 所示的 TFT 結構，需要時可以採用

在通道形成區和汲極區（或者源極區）之間具有 LDD 區的輕度摻雜的汲極（LDD）結構。這種結構具有在通道形成區與通過添加高濃度雜質元素形成的源極區或汲極區之間摻雜低濃度雜質元素的區域。這個區域稱作 LDD 區。可替換地，可以採用 GOLD 結構（閘極-汲極重疊的 LDD），其中 LDD 區與在閘極絕緣膜之間的閘極電極重疊。

儘管將在玻璃基底上形成的薄膜電晶體作爲電晶體 540a、540b 的實施例，但是並沒有具體限制。可以採用在例如矽等半導體基底上形成的場效應電晶體（FET）作爲電晶體 540a 和 540b。另外，可將 SOI 基底用作所述基底，而且在其上可以設置元件形成層。所述 SOI 基底可以通過 SIMOX 方法形成，由此方法通過附著晶片或者通過佈植氧離子到 Si 基底中而在裏面形成絕緣層。

在本實施模式中可以按照與實施模式 2 相同的方式寫入或讀取數據。

圖 7A 和 7B 顯示了在主動矩陣型裝置中通過電動作以讀取記憶體元件部分的資料的情況的具體實施例。

說明具有圖 7B 中所示結構的實施例。此處，讀取電路 526b 包括電阻元件和感應放大器 547。但是，所述讀取電路 526b 不限於上述結構，而且所述讀取電路可以具有任何結構。

通過施加電壓到第一導電層和第二導電層上並讀取記憶體元件的電阻值來執行讀取數據的操作。舉例而言，在如上所述通過上述電動作寫入資料的情況下，沒有加入電

動作的電阻值 Ra1 和在加入了電動作以產生短路的情況下的電阻值 Rb1 滿足 Ra1>Rb1。藉由電讀取這種電阻值的差值，進行讀數據操作。

舉例而言，從包括多個記憶胞的記憶胞陣列 522 中讀取位於第 x 行和第 y 列的一個記憶胞 521 的資料。在這種情況下，首先，通過列解碼器 524a、列解碼器 526a 和選擇器 526c 選擇在第 x 行的位元線 Bx 和在第 y 列的字線 Wy。隨後，在記憶胞 521 中包括的絕緣層與電阻元件處於串聯連接狀態。因此，當在這兩個串聯連接的電阻元件的相對端施加電壓時，節點α的電位成爲根據記憶體元件（包括有機化合物的層）的電阻值 Ra 或 Rb 的電阻分壓電位。節點α的電位施加到感應放大器 547 上。在所述感應放大器 547 中，對所含的是“0”和“1”資訊中的哪一個進行判斷。此後，由所述感應放大器 547 判斷的含有資訊“0”或“1”的信號被提供給外部。

圖 7A 顯示資料“0”寫入其中的記憶體元件部分的電流-電壓特徵曲線 551、資料“1”寫入其中的記憶體元件部分的電流-電壓特徵曲線 552、和電阻元件的電流-電壓特徵曲線 553。此處，顯示採用電晶體 546 作爲電阻元件的情況。另外，將描述在讀取資料時，在第一導電層 506a 和第二導電層 513 之間施加 3V 作爲操作電壓的情況。

在圖 7A 中，對於具有資料“0”寫入其中的記憶體元件部分的記憶胞而言，所述記憶體元件部分的電流-電壓特徵曲線 551 和所述電晶體的電流-電壓特徵曲線 553 的

交點是動作點，在此時節點α的電位是 V1（V）。節點α的電位施加到感應放大器 547 上。在所述記憶胞中存儲的資料在感應放大器 547 中識別成“0”。

同時，對於具有其中寫入資料“1”的記憶體元件部分的記憶胞而言，所述記憶體元件部分的電流-電壓特徵曲線 552 和所述電晶體的電流-電壓特徵曲線 555 的交點是動作點，在此時節點α的電位是 V2（V）（V1>V2）。節點α的電位施加到感應放大器 547 上。在所述記憶胞中存儲的資料在感應放大器 547 中識別成“1”。

因此，可以藉由讀取根據所述記憶體元件部分 541 電阻值的所述電阻分壓電位，識別在所述記憶胞中存儲的資料。

本實施模式可以與實施模式 1 或實施模式 2 自由組合。

實施模式 4

實施模式 4 描述了具有上述實施模式所示的記憶體裝置的半導體裝置的實施例，請參考附圖。

在實施模式 4 中示出的半導體裝置的一個特徵在於所述半導體裝置可以無接觸讀寫資料。資料傳輸系統在廣義上分成三種：藉由相對設置的一對線圈相互感應通訊的電磁耦合方法、藉由感應電磁波通訊的電磁感應方法、以及藉由採用電波通訊的電波方法，可以採用這些方法中的任一種。用於發送資料的天線可以以兩種方式提供。一種方

式是在具有多個元件和記憶體元件的基底上設置天線，另一種方法是在具有多個元件和記憶體元件的基底上提供接線部分並且將在另一基底上提供的天線和所述接線部分連接。

首先，參考圖 8，說明在具有多個元件和記憶體元件的基底上設置天線的情況下，半導體裝置結構的結構實施例。

圖 8 示出了包括記憶體裝置的半導體裝置，所述記憶體裝置具有主動矩陣結構。在基底 300 上，設置了包括電晶體 310a 和 310b 的電晶體部分 330、包括電晶體 320a 和 320b 的電晶體部分 340、和包括絕緣層 310a、301b、308、309、311、316 和 314 的元件形成層 335。在所述元件形成層 335 的上側，設置記憶體元件部分 325 以及充當天線的導電層 343。

應該注意到，此處顯示記憶體元件部分 325 或者充當天線的導電層 343 設置在所述元件形成層 335 上側的情況；但是，本發明並不限於此結構，可以在元件形成層 335 的下側或者其同一層裏，設置所述記憶體元件部分 325 或者充當天線的導電層 343。

所述記憶體元件部分 325 包括記憶體元件 315a 和 315b。記憶體元件 315a 藉由在第一導電層 306a 上堆疊分隔壁（絕緣層）307a、分隔壁（絕緣層）307b、絕緣層 312 和第二導電層 313 形成。藉由在第一導電層 306b 上堆疊分隔壁（絕緣層）307b、分隔壁（絕緣層）307c、絕緣

層 312 和第二導電層 313 而設置記憶體元件 315b。而且，形成了充當保護膜的絕緣層 314 來覆蓋第二導電層 313。

在記憶體元件 315a 中，設置了第一導電層 306a，而且第一導電層 306a 連接到電晶體 310a 的源極電極層或汲極電極層。在記憶體元件 315b 中，設置了第一導電層 306b，而且第一導電層 306b 連接到電晶體 310b 的源極電極層或汲極電極層。換句話說，每一記憶體元件連接到一個電晶體上。提供絕緣層 312 整個覆蓋第一導電層 306a、306b 和分隔壁（絕緣層）307a、307b、307c；但是，它可以選擇性地形成在每個記憶胞中。請注意，可以採用上述實施模式描述的材料和製造方法以形成記憶體元件 315a 和 315b。

在記憶體元件 315a 中，可以在第一導電層 306a 和絕緣層 312 之間，或者絕緣層 312 和第二導電層 313 之間，設置整流元件。也可以採用上述任一材料以設置所述整流元件。另外，這對記憶體元件 315b 同樣適用。

此處，在由和第二導電層 313 相同的層形成的導電層 341 上，提供了導電層 342 和 343，作爲天線。充當天線的導電層可以由和第二導電層 313 相同的層形成。

選自金（Au）、鉑（Pt）、鎳（Ni）、鎢（W）、鉬（Mo）、鈷（Co）、銅（Cu）、鋁（Al）、錳（Mn）或鈦（Ti）或含有部分這些元素的合金，可以用作充當天線的導電層 343 的材料。而且，蒸鍍方法、濺射、CVD 方法、任何印刷方法比如凹版印刷或者絲網印刷、液滴排放法

（droplet discharging）等，可以用來形成充當天線的導電層 343。

包括在元件形成層 335 中的電晶體 310a、310b、310c 和 310d 中的每一個可以藉由 p 通道 TFT 或者 n 通道 TFT 或者結合 p 通道 TFT 和 n 通道 TFT 的 CMOS 電路提供。而且，對於在電晶體 310a、310b、310c 和 310d 中包括的半導體層，可以採用任何結構。例如，可以形成雜質區（包括源極區、汲極區或者 LDD 區），而且可以採用 p 通道型或者 n 通道型。可以形成絕緣層（側壁）以和閘極電極的側面相接觸，或者針對源極和汲區和閘極電極之一或全部來形成矽化物層。鎳、鎢、鉬、鈷或鉑等可以用作所述矽化物層的材料。

可以採用有機電晶體以設置包括在元件形成層 335 中的電晶體 310a、310b、310c 和 310d 中的每一個，在有機電晶體中，形成電晶體的半導體層係由有機化合物形成。在這種情況下，包括所述有機電晶體的元件形成層 335 可以採用印刷方法或液滴排放法等形成在基底 300 上，所述基底是可撓性基底，比如塑膠基底。採用印刷方法或液滴排放法等，可以以低成本製造半導體裝置。

而且，元件形成層 335、記憶體元件 315a 和 315b 以及充當天線的導電層 343 可以藉由上述蒸鍍方法、濺射、CVD 方法、印刷方法或液滴排放法等形成。應該注意到，可以採用不同方法形成不同部件。例如，爲了獲得要求高速操作的電晶體，在基底上提供由 Si 或類似物形成的半

導體層，並通過熱處理結晶，然後，可以採用印刷方法或者液滴排放法，在元件形成層的上側以有機電晶體形式提供充當開關元件的電晶體。

應該注意到，可以設置和所述電晶體連接的感測器。就所述感測器而言，可以採用以物理方法或化學方法以檢測比如溫度、濕度、亮度、氣體、重力、壓力、聲響（振動）和加速度等特性的元件。所述感測器可以由比如電阻元件、電容耦合元件、感應耦合元件、光電元件、光電轉換元件、熱電元件、電晶體、熱敏電阻或二極體等半導體元件所形成。

可以藉由剝離技術以轉移至可撓基底。在這種情況下，在第一基底，比如玻璃基底上提供了剝離層或分離層後，形成了 TFT 和記憶體。使剝離發生在所述剝離層內部或其介面處，或者去除所述分離層以從所述第一基底上剝離 TFT 和記憶體。所剝離的 TFT 和記憶體可以轉移到可撓的第二基底上。

另外，這種實施模式可以和實施方案 1、2 或 3 自由結合。

實施模式 5

根據本實施模式的半導體裝置的結構可以參考圖 9A 進行描述。如圖 9A 所示，本發明的半導體裝置 620 具有無接觸資料通訊的功能，包括電源供應電路 611、時脈生成電路 612、資料解調變/調變電路 613、用於控制其他電

路的控制電路 614、介面電路 615、記憶體電路 616、資料匯流排 617、天線（天線線圈）618、感測器 621 和感測器電路 622。

根據由天線 618 輸入的交流信號，通過所述電源供應電路 611 生成了供給半導體裝置 620 中的每個電路的各種電源供應。根據由天線 618 輸入的交流信號，通過時脈生成電路 612 生成了供給半導體裝置 620 中的每個電路的各種時脈信號。資料解調變/調變電路 613 具有對和讀/寫器 619 通訊的資料進行解調變/調變的功能。控制電路 614 具有控制記憶體電路 616 的功能。天線 618 具有發射/接收電磁場或電波的功能。讀/寫器 619 和半導體裝置通訊並對其進行控制，並且控制和所述半導體裝置的資料相關的過程。應該注意到，半導體裝置的結構不限於上述結構，例如可以另外提供其他元件，比如電源供應電壓的限幅電路以及有關加密的硬體。

記憶體電路 616 具有記憶體元件，在所述記憶體元件中，在一對導電層之間設置了由外部電動作或光照射改變的絕緣層。應該注意到，記憶體電路 616 可以僅僅具有絕緣層插入於一對導電層之間的記憶體元件，或者可以具有結構不同的另一記憶體電路。舉例而言，所述具有不同結構的記憶體電路對應於選自 DRAM、SRAM、掩罩 ROM、PROM、EPROM、EEPROM 或快閃記憶體的之一或更多。

採用例如電阻元件、電容耦合元件、感應耦合元件、光電元件、光電轉換元件、熱電元件、電晶體、熱敏電阻

或二極體等半導體元件以形成感測器 623a。感測電路 623a 檢測阻抗、電抗、感抗、電壓或電流的變化，並進行類比/數位（A/D）轉換以輸出信號到控制電路 614。

接下來，參考附圖描述安裝了本發明半導體裝置的電子裝置的模式。此處所示電子裝置是蜂窩式電話，包括框架體 700 和 706、面板 701、外殼 702、印刷電路板 703、操作開關 704 和電池 705（參見圖 9B）。面板 701 被可拆卸地結合到外殼 702 中。外殼 702 裝配到印刷線路板 703 中。外殼 702 的形狀和尺寸根據其中將結合面板 701 的電子裝置適當變化。在印刷線路板 703 上，安裝了多個封裝的半導體裝置，而且本發明的半導體裝置可以用作所述多個封裝的半導體裝置之一。在印刷線路板 703 上安裝的多個半導體裝置具有控制器、中央處理單元（CPU）、記憶體、電源電路、音頻處理電路和發射/接收電路等的功能之一。

面板 701 通過連接膜 708 固定連接到印刷線路板 703 上。上述面板 701、外殼 702 以及印刷電路板 703，和操作開關 704 以及電池 705 一起放置在框架體 700 和 705 中。提供了包括在面板 701 中的像素區 709，以通過在框架體 700 中提供的開放窗口進行觀察。

如上所述，根據本發明的半導體裝置小、薄而且輕，所以該電子裝置的框架體 700 和 706 中的有限空間可以有效利用。

另外，由於本發明的半導體裝置包括具有簡單結構的

記憶體元件，所以可以提供採用便宜半導體裝置的電子裝置，其中在所述簡單結構中，絕緣層（即，包括置於一對電極之間的有機化合物的層）由外部電動作改變並設置在一對導電層之間。而且，由於本發明的半導體裝置容易高度集成，所以可以提供採用包括高容量存儲電路的半導體裝置的電子裝置。

應該注意到，所示框架體 700 和 706 是蜂窩式電話外部的例子，根據本實施模式的電子裝置可以根據其功能或目的用途而進行各種修改。

本實施模式可以和實施模式 1、2、3 或 4 自由結合。

實施模式 6

根據本發明，可以形成用作無線晶片的半導體裝置。無線晶片可以廣泛應用，而且可用於安裝到在比如鈔票、硬幣、證券、無記名債券、證書（駕駛證、居民卡等，參見圖 10A）、包裝物體的容器（包裝紙、瓶子等，參見圖 10C）、記錄媒體（DVD、錄影帶等，參見圖 10B）、車輛（自行車等，參見圖 10D）、個人物品（包、眼鏡等）、食物、植物、動物、人體、衣服、生活器具、和比如電子裝置或包裹運輸標籤的製品（參見圖 10E 和 10F），的物體上。所述電子裝置表示液晶顯示器、EL 顯示器、電視單元（也簡單記爲 TV、TV 機或者 TV 接收器）或蜂窩電話等。

根據本發明的半導體裝置 910 安裝在印刷基底上、附

著到表面上、或者結合以固定到物體裏。例如，半導體裝置結合在書本的紙張裏，或者結合在包裝的有機樹脂裏以在每個物體中固定。就根據本發明的半導體裝置 910 而言，實現了尺寸小、形狀薄以及重量輕，而且即使在固定到所述物體中以後也不會破壞所述物體本身的有吸引力的設計。另外，通過在鈔票、硬幣、證券、無記名債券和證書等中提供根據本發明的半導體裝置 910，可以獲得認證功能，而且通過採用所述認證功能可以防止對其的僞造。另外，通過在包裝物體的容器、記錄介質、個人物品、食物、衣服、生物器具和電子裝置等中提供根據本發明的半導體裝置 910，比如檢測系統的系統可以高效運行。

本實施模式可以和實施模式 1、2、3、4 或 5 自由結合。

本申請基於 2005 年 3 月 31 日向日本專利局申請的專利申請序號 2005-103559，其全部內容在此一併作爲參考。

【圖式簡單說明】

在附圖中：

圖 1A 和 1B 顯示記憶體元件在施加電壓前後的模式的橫截面圖；

圖 2A-2C 顯示如何產生氣泡的橫截面圖；

圖 3 是其中形成了氣泡的部分的 TEM 照片；

圖 4A 和 4B 分別是被動矩陣型記憶體裝置和讀取電路

的圖；

圖 5A 和 5B 是主動矩陣型記憶體裝置的圖；

圖 6 是主動矩陣型記憶體裝置的橫截面圖；

圖 7A 和 7B 分別是電流-電壓特性圖和讀取電路圖；

圖 8 是根據本發明一態樣的半導體裝置的橫截面圖；

圖 9A 和 9B 顯示根據本發明的一態樣的半導體裝置的結構實施例，和具有所述半導體裝置的電子裝置的圖；

圖 10A-10F 顯示根據本發明一態樣的半導體裝置的使用模式；

圖 11 是 TEM 照片，顯示其中形成氣泡的部分的部分放大圖和進行 EDX 能譜測量的位置；和

圖 12 顯示 EDX 能譜測量的結果。

【主要元件符號說明】

10：基底

11a-11b：第一導電層

12：絕緣體

13a-13b：有機化合物

14：第二導電層

15：短路部份

16：氣泡

20：基底

21a-21c：第一導電層

22：分隔壁

23a-23c：有機化合物層

24a-24b：第二導電層

26：氣泡

300：基底

306a-306b：第一導電層

307a-307b：分隔壁

308：絕緣層

309：絕緣層

310a-310b：電晶體

311：絕緣層

312：絕緣層

313：第二導電層

314：絕緣層

315a-315b：記憶體元件

316：絕緣層

320a-320b：電晶體

325：記憶體元件部分

330：電晶體部分

335：元件形成層

340：電晶體部分

341：導電層

342：導電層

343：導電層

416：記憶體裝置

421：記憶胞

422：記憶胞陣列

423：位元線驅動電路

424：字線驅動電路

424a：列解碼器

424b：電位偏移器

426：位元線驅動電路

426a：行解碼器

426b：讀取電路

426c：寫入電路

446：電阻元件

447：感應放大器

500：基底

501a：第一基底絕緣層

501b：第二基底絕緣層

502a ：閘極電極層

504a：半導體層

505a-505b：第一佈線

506a-506b：第二佈線

507：分隔壁

508：閘極絕緣層

509：第一層間絕緣層

511：第二層間絕緣層

512：有機化合物層

513：第二導電層

514：保護層

516：記憶體裝置

521：記憶胞

522：記憶胞陣列

523：介面

524：字線驅動電路

524a：列解碼器

524b：電位偏移器

526：位元線驅動電路

526a：行解碼器

526b：讀取電路

526c：選擇器

540：電晶體

540a-540b：電晶體

541：記憶體元件

541a-541b：記憶體元件

547：感應放大器

611：電源供應電路

612：時脈生成電路

613：資料解調變/調變電路

614：控制電路

615：介面電路

616：記憶體電路

617：資料匯流排

618：天線

619：讀/寫器

620：半導體裝置

621：感測器

622：感測器電路

700：框架體

701：面板

702：外殼

703：印刷電路板

704：操作開關

705：電池

706：框架體

708：連接膜

709：像素區

910：半導體裝置

101年12月7日修正本

第 095107976 號專利申請案中文申請專利範圍修正本

民國 101 年 12 月 7 日修正

十、申請專利範圍

1. 一種半導體裝置，包括：

多個記憶體元件；以及

形成於相鄰記憶體元件之間的分隔壁，

其中每一該記憶體元件具有第一導電層、包括有機化合物的層、和第二導電層的疊層結構，

其中每一該記憶體元件都具有氣泡形成區，

其中該包括有機化合物的層形成於該第一導電層及該分隔壁上，

其中該第二導電層形成於該包括有機化合物的層及該分隔壁上，以及

其中藉由在該第一導電層和該第二導電層上施加電壓，從該氣泡形成區而在該第一導電層和該第二導電層之間產生氣泡，而且藉由該產生的氣泡所導致的壓力，在該第一導電層和該第二導電層之間造成短路，以在該記憶體元件中寫入資料。

2. 如申請專利範圍第 1 項的半導體裝置，其中該包括有機化合物的層包括玻璃轉變溫度爲 50℃-200℃的有機化合物。

3. 如申請專利範圍第 1 項的半導體裝置，又包括多條在第一方向上延伸的位元線和多條在垂直於該第一方向的第二方向上延伸的字線，

其中該第一導電層電連接到該位元線，及該第二導電層電連接到該字線。

4. 一種半導體裝置，包括：

多個記憶體元件；以及

形成於相鄰記憶體元件之間的分隔壁，

其中每一該記憶體元件都具有第一導電層、包括有機化合物的層、和第二導電層的疊層結構，

其中每一該記憶體元件都具有氣泡形成區，而且該氣泡形成區包括該第一導電層的一部分，

其中該包括有機化合物的層形成於該第一導電層及該分隔壁上，

其中該第二導電層形成於該包括有機化合物的層及該分隔壁上，以及

其中藉由在該第一導電層和該第二導電層上施加電壓，從該氣泡形成區而在該第一導電層和該第二導電層之間產生氣泡，而且藉由該產生的氣泡所導致的壓力，在該第一導電層和該第二導電層之間造成短路，以在該記憶體元件中寫入資料。

5. 如申請專利範圍第 4 項的半導體裝置，其中該包括有機化合物的層包括玻璃轉變溫度爲 50℃ -200℃ 的有機化合物。

6. 如申請專利範圍第 4 項的半導體裝置，又包括多條在第一方向上延伸的位元線和多條在垂直於該第一方向的第二方向上延伸的字線，

其中該第一導電層電連接到該位元線，而且該第二導電層電連接到該字線。

7. 一種半導體裝置，包括：

多個記憶體元件；以及

形成於相鄰記憶體元件之間的分隔壁，

其中每一該記憶體元件都具有第一導電層、包括有機化合物的層、和第二導電層的疊層結構，

其中每一該記憶體元件都具有氣泡形成區，而且該氣泡形成區包括該包括有機化合物的層的一部分，

其中該包括有機化合物的層形成於該第一導電層及該分隔壁上，

其中該第二導電層形成於該包括有機化合物的層及該分隔壁上，以及

其中藉由在該第一導電層和該第二導電層上施加電壓，從該氣泡形成區而在該第一導電層和該第二導電層之間產生氣泡，而且藉由該產生的氣泡所導致的壓力，在該第一導電層和該第二導電層之間造成短路，以在該記憶體元件中寫入資料。

8. 如申請專利範圍第 7 項的半導體裝置，其中該包括有機化合物的層包括玻璃轉變溫度爲 50℃-200℃的有機化合物。

9. 如申請專利範圍第 7 項的半導體裝置，還包括多條在第一方向上延伸的位元線和多條在垂直於該第一方向的第二方向上延伸的字線，

其中該第一導電層電連接到該位元線，而且該第二導電層電連接到該字線。

10. 一種半導體裝置，包括：

多個記憶體元件；以及

形成於相鄰記憶體元件之間的分隔壁，

其中每一該記憶體元件都具有第一導電層、包括有機化合物的層、和第二導電層的疊層結構，和

其中每一該記憶體元件都具有氣泡形成區，而且該氣泡形成區包括該第二導電層的一部分，

其中該包括有機化合物的層形成於該第一導電層及該分隔壁上，

其中該第二導電層形成於該包括有機化合物的層及該分隔壁上，以及

其中藉由在該第一導電層和該第二導電層上施加電壓，從該氣泡形成區而在該第一導電層和該第二導電層之間產生氣泡，而且藉由該產生的氣泡所導致的壓力，在該第一導電層和該第二導電層之間造成短路，以在該記憶體元件中寫入資料。

11. 如申請專利範圍第 10 項的半導體裝置，其中該包括有機化合物的層包括玻璃轉變溫度爲 50℃ -200℃ 的有機化合物。

12. 如申請專利範圍第 10 項的半導體裝置，還包括多條在第一方向上延伸的位元線和多條在垂直於該第一方向的第二方向延伸的字線，

其中該第一導電層電連接到該位元線，而且該第二導電層電連接到該字線。

13. 一種半導體裝置，包括：

多條在第一方向上延伸的位元線；

多條在垂直於該第一方向的第二方向上延伸的字線；和

包含記憶體元件的記憶體電路，

其中該記憶體元件具有形成該位元線的第一導電層、包括有機化合物的層、和形成該字線的第二導電層的疊層結構，

其中該記憶體元件在該第一導電層和該第二導電層之間具有氣泡，以及

其中該記憶體元件具有與該第二導電層接觸的該第一導電層的短路部分。

14. 如申請專利範圍第 13 項的半導體裝置，其中該氣泡和該第一導電層的一部分以及該第二導電層的一部分重疊，和

其中該第一導電層的該部分和該第二導電層的該部分的間距大於其他部分。

15. 如申請專利範圍第 13 項的半導體裝置，還包括形成於相鄰記憶體元件之間的分隔壁，

其中該包括有機化合物的層形成於該第一導電層及該分隔壁上，

其中該第二導電層形成於該包括有機化合物的層及該

分隔壁上。

16. 一種半導體裝置驅動方法，包括下列步驟：

在具有第一導電層、包括有機化合物的層、和形成於該第一導電層上的第二導電層的記憶體元件上施加電壓；

在該第一導電層和該第二導電層之間產生氣泡；和

藉由基於該產生的氣泡的壓力，在該第一導電層和該第二導電層之間造成短路，以在該記憶體元件中寫入資料。

17. 如申請專利範圍第 16 項的半導體裝置驅動方法，其中該包括有機化合物的層包括玻璃轉變溫度爲 50℃-200℃的有機化合物。

圖1A




圖1B




圖2A




圖2B





圖2C



101年12月7日修正替換頁

圖 3




圖4A



426
426a
426b
426c
423
B1
B2
B3
Bm
424
W1
422
W2
424a
W3
416
424b
421
Wn

圖4B



426a
Vref
426
446
426b
447
α
426c
Bx
424
Wy
421

圖5A



526
526a
526b
526c
523
B1
B2
B3
Bm
522
W1
W2
W3
Wn
524
524a
524b
516
540
541
521

圖5B



505b
504a
540a
506a
504b
540b
506b
502
505a
A
B
521
507
522

圖6



505a
507
512
513
541a
206a
514
505b
541b
506b
A
B
502a
504a
540a
511
509
508
500
502b
504b
540b
501b
501a

圖7A



552
553
電流
555
554
551
0
V1
節點電壓 α(V)
V2
3

圖7B



526a
Vref
526
546
526b
547
α
526c
Bx
524
Wy
521

圖8



335
343
342
341
307c
306b
315b
325
307b
314
313
306a
315a
312
307a
320b
340
320a
308
301a
301b
300
310b
309
330
314
316
311
310a

圖9A



611
621
622
614
619
618
613
612
620
615
617
616

圖9B



700
708
701
709
702
703
704
705
706

圖10A




圖10B




圖10C




圖10D




圖10E





圖10F



101年12月7日修正替換頁

圖11




圖12

