

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成29年9月28日(2017.9.28)

【公表番号】特表2016-534572(P2016-534572A)

【公表日】平成28年11月4日(2016.11.4)

【年通号数】公開・登録公報2016-062

【出願番号】特願2016-540379(P2016-540379)

【国際特許分類】

H 01 L 21/336 (2006.01)

H 01 L 29/78 (2006.01)

H 01 L 21/8234 (2006.01)

H 01 L 27/088 (2006.01)

【F I】

H 01 L 29/78 301J

H 01 L 29/78 301X

H 01 L 29/78 301C

H 01 L 27/08 102E

【手続補正書】

【提出日】平成29年8月18日(2017.8.18)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板表面から突出するフィン構造であって、

前記基板表面に最も近いベース部分と、

上部部分と、

前記ベース部分から前記上部部分へ延びる側壁の第1のペアであって、前記フィン構造の長さに対応する長さを有する側壁の第1のペアと、

第1の材料を含み、第1のドーパント濃度を前記フィン構造の前記ベース部分に有する第1のドープ領域と、

第2の材料を含み、第2のドーパント濃度を前記フィン構造の前記上部部分に有する第2のドープ領域であって、前記第1の材料は前記第2の材料と異なる、第2のドープ領域とを備える、フィン構造と、

前記側壁の第1のペアの第1の側壁の付近の第1の導電性構造を備えるゲートであって、誘電体層が前記第1の導電性構造を前記第1の側壁から電気的に分離するゲートとを備えるトンネル電界効果トランジスタ、T F E Tデバイス。

【請求項2】

前記ゲートは、前記側壁の第1のペアの第2の側壁の付近の第2の導電性構造をさらに備え、前記誘電体層が前記第2の導電性構造を前記第2の側壁から電気的に分離する、請求項1に記載のT F E Tデバイス。

【請求項3】

前記ゲートは、前記上部部分の付近の第3の導電性構造をさらに備え、前記誘電体層が前記第3の導電性構造を前記上部部分から電気的に分離し、前記第3の導電性構造が前記第1の導電性構造および前記第2の導電性構造に結合される、請求項2に記載のT F E Tデバイス。

**【請求項 4】**

前記フィン構造は、前記ベース部分と前記上部部分との間に中央部分をさらに備え、前記中央部分は前記フィン構造のチャネル領域に相当する、請求項1に記載のT F E Tデバイス。

**【請求項 5】**

チャネル長は前記中央部分の高さに相当する、請求項4に記載のT F E Tデバイス。

**【請求項 6】**

前記ベース部分は前記フィン構造のドレインに相当し、前記上部部分は前記フィン構造のソースに相当する、請求項1に記載のT F E Tデバイス。

**【請求項 7】**

前記第1のドーパント濃度はn-型濃度を含み、前記第2のドーパント濃度はp-型濃度を含む、または

前記第1のドーパント濃度はp-型濃度を含み、前記第2のドーパント濃度はn-型濃度を含む、請求項6に記載のT F E Tデバイス。

**【請求項 8】**

前記ベース部分は前記フィン構造のソースに相当し、前記上部部分は前記フィン構造のドレインに相当する、請求項1に記載のT F E Tデバイス。

**【請求項 9】**

前記第1のドーパント濃度はn-型濃度を含み、前記第2のドーパント濃度はp-型濃度を含む、または

前記第1のドーパント濃度はp-型濃度を含み、前記第2のドーパント濃度はn-型濃度を含む、請求項8に記載のT F E Tデバイス。

**【請求項 10】**

縦型トンネル電界効果トランジスタ、T F E T、デバイスを製作するステップを備える方法であって、

前記縦型T F E Tデバイスを製作するステップは、

ウェル領域、ベース部分、中央部分、および上部部分を基板内に形成するステップであって、前記ベース部分が前記ウェル領域の表面から突出しおよび第1の材料を含み、前記上部部分が前記第1の材料と異なる第2の材料を含み、前記中央部分が前記ベース部分と前記上部部分との間に形成されるステップと、

縦型フィン構造を形成するために前記基板をエッチングするステップであって、前記縦型フィン構造が、前記ベース部分、前記中央部分、および前記上部部分を含むステップと、

誘電体層を前記縦型フィン構造の上に堆積するステップと、

第1のゲート材料を前記誘電体層の上に堆積するステップと

を備える方法。

**【請求項 11】**

前記縦型T F E Tデバイスを製作するステップは、

前記ウェル領域、前記ベース部分、前記中央部分、および前記上部部分を注入するのに先立ち、前記基板の上にフォトレジストをパターニングするステップと、

前記上部部分を露光するために前記フォトレジストを除去するステップであって、前記フォトレジストがフォトレジストストリッピングを介して除去されるステップと、

ハードマスク膜を前記上部部分の上に堆積するステップと、

前記縦型フィン構造を前記基板からエッチングするのに先立ち、前記ハードマスク膜をパターニングするステップと

をさらに備える、請求項10に記載の方法。

**【請求項 12】**

前記縦型T F E Tデバイスを製作するステップは、

酸化物層を形成するステップと、

前記酸化物層を形成した後、前記誘電体層を前記縦型フィン構造の上に堆積するのに先

立ち、前記ハードマスク膜を除去するステップと、  
をさらに備える、請求項1\_1に記載の方法。

【請求項1\_3】

前記酸化物層を形成するステップは、  
前記酸化物層を堆積するステップと、  
化学機械研磨CMPを前記酸化物層の上で実施するステップと、  
前記酸化物層をエッティングするステップと  
を含む、請求項1\_2に記載の方法。

【請求項1\_4】

前記縦型TFTデバイスを製作するステップは、  
層間誘電体酸化物を前記第1のゲート材料の上に堆積するステップと、  
化学機械研磨CMPを前記層間誘電体酸化物の上で実施するステップと、  
前記第1のゲート材料を除去するステップと、  
ゲートメタルを堆積するステップと、  
CMPを前記ゲートメタルの上で実施するステップと  
をさらに含む、請求項1\_0に記載の方法。

【請求項1\_5】

命令を備えるコンピュータ可読記憶媒体であって、前記命令は、プロセッサによって実行された時に、前記プロセッサに、

縦型トンネル電界効果トランジスタTFTデバイスを製作することを開始させ、  
前記縦型TFTデバイスを製作することは、  
ウェル領域、ベース部分、中央部分、および上部部分を基板内に形成することであって、前記ベース部分が前記ウェル領域の表面から突出しおよび第1の材料を含み、前記上部部分が前記第1の材料と異なる第2の材料を含み、前記中央部分が前記ベース部分と前記上部部分との間に形成されることと、  
縦型フィン構造を形成するために前記基板をエッティングすることであって、前記縦型フィン構造が、前記ベース部分、前記中央部分、および前記上部部分を含むことと、  
誘電体層を前記縦型フィン構造の上に堆積することと、  
第1のゲート材料を前記誘電体層の上に堆積することと  
を備える、コンピュータ可読記憶媒体。