



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2025-0065841
(43) 공개일자 2025년05월13일

(51) 국제특허분류(Int. Cl.)
H10D 84/83 (2025.01) G02F 1/1368 (2006.01)
H10D 30/67 (2025.01) H10D 84/01 (2025.01)
H10D 84/03 (2025.01) H10K 50/10 (2023.01)
(52) CPC특허분류
H10D 84/83 (2025.01)
G02F 1/1368 (2013.01)
(21) 출원번호 10-2025-7010214
(22) 출원일자(국제) 2023년09월01일
심사청구일자 없음
(85) 번역문제출일자 2025년03월28일
(86) 국제출원번호 PCT/IB2023/058643
(87) 국제공개번호 WO 2024/052773
국제공개일자 2024년03월14일
(30) 우선권주장
JP-P-2022-142855 2022년09월08일 일본(JP)

(71) 출원인
가부시키가이샤 한도오파이 에네루기 켄큐쇼
일본국 가나가와켄 아쓰기시 하세 398
(72) 발명자
진초 마사미
일본 243-0036 가나가와켄 아쓰기시 하세 398 가
부시키가이샤 한도오파이 에네루기 켄큐쇼 내
시마 유키노리
일본 243-0036 가나가와켄 아쓰기시 하세 398 가
부시키가이샤 한도오파이 에네루기 켄큐쇼 내
(뒷면에 계속)
(74) 대리인
장훈

전체 청구항 수 : 총 8 항


(54) 발명의 명칭 반도체 장치 및 그 제작 방법

(57) 요약

미세화가 가능한 트랜지스터를 제공한다. 전기 특성이 양호한 트랜지스터를 제공한다. 반도체 장치는 제 1 도전층 내지 제 3 도전층, 제 1 반도체층 내지 제 3 반도체층, 제 1 절연층 및 제 2 절연층을 포함한다. 제 2 반도체층은 제 1 도전층 위에 제공되고, 제 1 절연층은 제 2 반도체층 위에 제공되고, 제 2 도전층은 제 1 절연층 위에 제공되고, 제 3 반도체층은 제 2 도전층 위에 제공된다. 제 1 절연층은 제 2 반도체층에 도달하는 개구를 포함한다. 제 1 반도체층은 제 3 반도체층과 접하는 부분, 개구의 내측에서 제 1 절연층의 측면과 접하는 부분, 제 2 반도체층과 접하는 부분을 포함한다. 제 2 절연층은 제 1 반도체층을 덮는다. 제 3 도전층은 제 2 절연층을 개재(介在)하여 제 1 반도체층과 중첩된다. 제 1 반도체층 내지 제 3 반도체층은 실리콘을 포함한다. 제 2 반도체층 및 제 3 반도체층은 같은 불순물 원소를 포함한다. 제 1 절연층은 수소, 질소, 및 실리콘을 포함한다.

대표도

(15)



(52) CPC특허분류

H10D 30/67 (2025.01)

H10D 84/0126 (2025.01)

H10D 84/038 (2025.01)

H10K 50/10 (2023.02)

(72) 발명자

나카다 마사타카

일본 243-0036 가나가와켄 아쓰기시 하세 398 가부
시키키가이샤 한도오따이 에네루기 켄큐쇼 내

요시즈미 켄수케

일본 243-0036 가나가와켄 아쓰기시 하세 398 가부
시키키가이샤 한도오따이 에네루기 켄큐쇼 내

명세서

청구범위

청구항 1

반도체 장치로서,

제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 반도체층, 제 2 반도체층, 제 3 반도체층, 제 1 절연층, 및 제 2 절연층을 포함하고,

상기 제 2 반도체층은 상기 제 1 도전층 위에 제공되고,

상기 제 1 절연층은 상기 제 2 반도체층 위에 제공되고,

상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,

상기 제 3 반도체층은 상기 제 2 도전층 위에 제공되고,

상기 제 1 절연층은 상기 제 2 반도체층에 도달하는 개구를 포함하고,

상기 제 1 반도체층은 상기 제 3 반도체층과 접하는 부분과, 상기 개구의 내측에서 상기 제 1 절연층의 측면과 접하는 부분과, 상기 제 2 반도체층과 접하는 부분을 포함하고,

상기 제 2 절연층은 상기 제 1 반도체층을 덮고,

상기 제 3 도전층은 상기 제 2 절연층을 개재(介在)하여 상기 제 1 반도체층과 중첩되는 부분을 포함하고,

상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하고,

상기 제 2 반도체층 및 상기 제 3 반도체층은 같은 불순물 원소를 포함하고,

상기 제 1 절연층은 수소와, 질소와, 실리콘을 포함하는, 반도체 장치.

청구항 2

제 1 항에 있어서,

상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 비정질 실리콘을 포함하는, 반도체 장치.

청구항 3

제 1 항에 있어서,

상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 다결정 실리콘을 포함하는, 반도체 장치.

청구항 4

제 3 항에 있어서,

상기 제 2 반도체층은 상기 제 1 반도체층과 접하는 제 1 부분과, 상기 제 1 절연층과 접하는 제 2 부분을 포함하고,

상기 제 1 부분은 상기 제 2 부분보다 상기 불순물 원소의 농도가 높은, 반도체 장치.

청구항 5

제 1 항에 있어서,

상기 불순물 원소는 인, 비소, 붕소, 알루미늄 중에서 선택된 한 종류 이상인, 반도체 장치.

청구항 6

반도체 장치의 제작 방법으로서,

절연 평면 위에 제 1 도전층을, 상기 제 1 도전층 위에 불순물 원소를 포함하는 제 2 반도체층을 순차적으로 형성하고,

상기 제 2 반도체층을 덮어 제 1 절연층을 형성하고,

상기 제 1 절연층 위에 제 2 도전층을, 상기 제 2 도전층 위에 상기 불순물 원소를 포함하는 제 3 반도체층을 순차적으로 형성하고,

상기 제 3 반도체층, 상기 제 2 도전층, 및 상기 제 1 절연층 각각의 일부를 에칭하여 상기 제 2 반도체층에 도달하는 개구를 형성하고,

상기 제 3 반도체층, 상기 제 2 반도체층, 및 상기 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성하고,

상기 제 1 반도체층 위에 제 2 절연층을, 상기 제 2 절연층 위에 제 3 도전층을 순차적으로 형성하고,

상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하는, 반도체 장치의 제작 방법.

청구항 7

반도체 장치의 제작 방법으로서,

절연 평면 위에 제 1 도전층을, 상기 제 1 도전층 위에 제 2 반도체층을 순차적으로 형성하고,

상기 제 2 반도체층을 덮어 제 1 절연층을 형성하고,

상기 제 1 절연층 위에 제 2 도전층을, 상기 제 2 도전층 위에 제 3 반도체층을 순차적으로 형성하고,

상기 제 3 반도체층, 상기 제 2 도전층, 및 상기 제 1 절연층 각각의 일부를 에칭하여 상기 제 2 반도체층에 도달하는 개구를 형성하고,

상기 제 2 반도체층에서 상기 개구와 중첩되는 부분과 상기 제 3 반도체층에 불순물 원소를 첨가하고,

상기 제 3 반도체층, 상기 제 2 반도체층, 및 상기 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성하고,

상기 제 1 반도체층 위에 제 2 절연층을, 상기 제 2 절연층 위에 제 3 도전층을 순차적으로 형성하고,

상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 실리콘을 포함하는, 반도체 장치의 제작 방법.

청구항 8

제 6 항 또는 제 7 항에 있어서,

상기 불순물 원소로서는 인, 비소, 붕소, 알루미늄 중에서 선택된 한 종류 이상을 사용하는, 반도체 장치의 제작 방법.

발명의 설명

기술 분야

[0001] 본 발명의 일 형태는 반도체 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 트랜지스터 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 반도체 장치를 포함한 표시 장치에 관한 것이다.

[0002] 또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.

배경 기술

[0003] 트랜지스터의 미세화가 요구되고 있다. 예를 들어 표시 장치에서는 화소에 사용되는 트랜지스터의 점유 면적이

작을수록 화소의 크기를 축소할 수 있기 때문에 고정세화(高精細化)가 가능하다. 또한 단위 면적당 배치할 수 있는 트랜지스터를 늘릴 수 있기 때문에, 화소 내에 많은 트랜지스터를 배치함으로써 화소의 크기를 크게 하지 않고, 예를 들어 보정 기능 등을 화소에 탑재할 수 있다.

[0004] 근년, 디스플레이 패널의 고정세화가 진행되고 있다. 고정세 디스플레이 패널이 요구되는 기기로서, 태블릿 단말기, 스마트폰, 손목시계형 단말기 외에 예를 들어 가상 현실(VR: Virtual Reality) 또는 증강 현실(AR: Augmented Reality)을 위한 기기가 근년 활발히 개발되고 있다. 고정세 디스플레이 패널에는 유기 EL(Electro Luminescence) 소자 또는 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자가 주로 사용되고 있다.

[0005] 특허문헌 1에는 유기 EL 디바이스(유기 EL 소자라고도 함)를 사용한 고정세 표시 장치가 개시되어 있다.

선행기술문헌

특허문헌

[0006] (특허문헌 0001) 국제공개공보 W02016/038508호

발명의 내용

해결하려는 과제

[0007] 본 발명의 일 형태는 미세화가 가능한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 전기 특성이 양호한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 채널 길이를 짧게 할 수 있는 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 점유 면적이 작은 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 고정세화가 용이한 표시 장치를 제공하는 것을 과제 중 하나로 한다.

[0008] 본 발명의 일 형태는 신규 구성을 가지는 트랜지스터, 표시 장치, 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는 신뢰성이 높은 트랜지스터, 표시 장치, 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 선행 기술의 문제점 중 적어도 하나를 적어도 경감하는 것을 과제 중 하나로 한다.

[0009] 또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.

과제의 해결 수단

[0010] 본 발명의 일 형태는 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 1 반도체층, 제 2 반도체층, 제 3 반도체층, 제 1 절연층, 및 제 2 절연층을 포함하는 반도체 장치이다. 제 2 반도체층은 제 1 도전층 위에 제공되고, 제 1 절연층은 제 2 반도체층 위에 제공되고, 제 2 도전층은 제 1 절연층 위에 제공되고, 제 3 반도체층은 제 2 도전층 위에 제공된다. 제 1 절연층은 제 2 반도체층에 도달하는 개구를 포함한다. 제 1 반도체층은 제 3 반도체층과 접하는 부분과, 개구의 내측에서 제 1 절연층의 측면과 접하는 부분과, 제 2 반도체층과 접하는 부분을 포함한다. 제 2 절연층은 제 1 반도체층을 덮는다. 제 3 도전층은 제 2 절연층을 개재(介在)하여 제 1 반도체층과 중첩되는 부분을 포함한다. 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 실리콘을 포함한다. 제 2 반도체층 및 제 3 반도체층은 같은 불순물 원소를 포함한다. 제 1 절연층은 수소와, 질소와, 실리콘을 포함한다.

[0011] 또한 상기에서 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 각각 비정질 실리콘을 포함하는 것이 바람직하다.

[0012] 또는 상기에서 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 각각 다결정 실리콘을 포함하는 것이 바람직하다. 이때 제 2 반도체층은 제 1 반도체층과 접하는 제 1 부분과, 제 1 절연층과 접하는 제 2 부분을 포함하는 것이 바람직하다. 또한 제 1 부분은 제 2 부분보다 불순물 원소의 농도가 높은 것이 바람직하다.

[0013] 또한 상기에서 불순물 원소는 인, 비소, 붕소, 알루미늄 중에서 선택된 한 종류 이상인 것이 바람직하다.

[0014] 본 발명의 다른 일 형태는 반도체 장치의 제작 방법이고, 우선 절연 평면 위에 제 1 도전층을, 제 1 도전층 위에 불순물 원소를 포함하는 제 2 반도체층을 순차적으로 형성한다. 이어서 제 2 반도체층을 덮어 제 1 절연층

을 형성한다. 이어서 제 1 절연층 위에 제 2 도전층을, 제 2 도전층 위에 불순물 원소를 포함하는 제 3 반도체층을 순차적으로 형성한다. 이어서 제 3 반도체층, 제 2 도전층, 및 제 1 절연층 각각의 일부를 에칭한다. 이어서 제 2 반도체층에 도달하는 개구를 형성한다. 이어서 제 3 반도체층, 제 2 반도체층, 및 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성한다. 이어서 제 1 반도체층 위에 제 2 절연층을, 제 2 절연층 위에 제 3 도전층을 순차적으로 형성한다. 또한 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 실리콘을 포함한다.

[0015] 또한 본 발명의 다른 일 형태는 반도체 장치의 제작 방법이고, 우선 절연 평면 위에 제 1 도전층을, 제 1 도전층 위에 제 2 반도체층을 순차적으로 형성한다. 이어서 제 2 반도체층을 덮어 제 1 절연층을 형성한다. 이어서 제 1 절연층 위에 제 2 도전층을, 제 2 도전층 위에 제 3 반도체층을 순차적으로 형성한다. 이어서 제 3 반도체층, 제 2 도전층, 및 제 1 절연층 각각의 일부를 에칭한다. 이어서 제 2 반도체층에 도달하는 개구를 형성한다. 이어서 제 2 반도체층에서 개구와 중첩되는 부분과 제 3 반도체층에 불순물 원소를 첨가한다. 이어서 제 3 반도체층, 제 2 반도체층, 및 제 1 절연층의 측면과 접하는 제 1 반도체층을 형성한다. 이어서 제 1 반도체층 위에 제 2 절연층을, 제 2 절연층 위에 제 3 도전층을 순차적으로 형성한다. 또한 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 실리콘을 포함한다.

[0016] 상기 중 어느 제작 방법에 있어서, 불순물 원소로서는 인, 비소, 붕소, 및 알루미늄 중에서 선택된 한 종류 이상을 사용하는 것이 바람직하다.

발명의 효과

[0017] 본 발명의 일 형태에 따르면, 미세화가 가능한 트랜지스터를 제공할 수 있다. 또는 전기 특성이 양호한 트랜지스터를 제공할 수 있다. 또는 채널 길이를 짧게 할 수 있는 트랜지스터를 제공할 수 있다. 또는 점유 면적이 작은 트랜지스터를 제공할 수 있다. 또는 고정세화가 용이한 표시 장치를 제공할 수 있다.

[0018] 본 발명의 일 형태에 따르면, 신규 구성을 가지는 트랜지스터, 표시 장치, 전자 기기 등을 제공할 수 있다. 본 발명의 일 형태에 따르면 신뢰성이 높은 트랜지스터, 표시 장치, 전자 기기 등을 제공할 수 있다. 본 발명의 일 형태에 따르면, 선행 기술의 문제점 중 적어도 하나를 적어도 경감할 수 있다.

[0019] 또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.

도면의 간단한 설명

[0020] 도 1의 (A) 및 (B)는 반도체 장치의 구성예이다.

도 2는 반도체 장치의 구성예이다.

도 3의 (A)는 반도체 장치의 회로도이다. 도 3의 (B) 및 (C)는 반도체 장치의 구성예이다.

도 4의 (A) 및 (B)는 반도체 장치의 구성예이다.

도 5의 (A) 및 (B)는 반도체 장치의 구성예이다.

도 6의 (A) 내지 (F)는 반도체 장치의 제작 방법을 설명하는 도면이다.

도 7의 (A) 내지 (E)는 반도체 장치의 제작 방법을 설명하는 도면이다.

도 8의 (A) 내지 (C)는 반도체 장치의 제작 방법을 설명하는 도면이다.

도 9의 (A) 내지 (C)는 반도체 장치의 제작 방법을 설명하는 도면이다.

도 10은 표시 장치의 구성예이다.

도 11은 표시 장치의 구성예이다.

도 12는 표시 장치의 구성예이다.

도 13은 표시 장치의 구성예이다.

도 14는 표시 장치의 구성예이다.

도 15의 (A) 내지 (F)는 표시 장치의 제작 방법을 설명하는 도면이다.

도 16의 (A) 내지 (D)는 전자 기기의 구성예이다.

도 17의 (A) 내지 (F)는 전자 기기의 구성예이다.

도 18의 (A) 내지 (G)는 전자 기기의 구성예이다.

발명을 실시하기 위한 구체적인 내용

- [0021] 이하에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
- [0022] 또한 이하에서 설명하는 발명의 구성에서 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
- [0023] 또한 본 명세서에서 설명하는 각 도면에서, 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다.
- [0024] 또한 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것은 아니다.
- [0025] 또한 본 명세서 등에서, "전기적으로 접속"에는 "어떠한 전기적 작용을 가지는 것"을 통하여 접속되는 경우가 포함된다. 여기서 "어떠한 전기적 작용을 가지는 것"은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 예를 들어 "어떠한 전기적 작용을 가지는 것"에는 전극 또는 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
- [0026] 또한 본 명세서 등에서, "상면 형상이 실질적으로 일치"란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 "상면 형상이 실질적으로 일치"라고 하는 경우가 있다.
- [0027] 또한 본 명세서 등에서 어떤 구성 요소의 상면 형상이란, 평면에서 보았을 때의 상기 구성 요소의 윤곽의 형상을 의미한다. 또한 "평면에서 보았을 때"란, 상기 구성 요소의 피형성면 또는 상기 구성 요소가 형성된 지지체(예를 들어 기판)의 표면의 법선 방향에서 보는 것을 의미한다.
- [0028] 또한 이하에서 "위", "아래" 등의 방향을 나타내는 표현은 기본적으로 도면의 방향에 맞추어 사용하는 것으로 한다. 그러나 설명을 용이하게 하는 등의 목적으로 명세서 중의 "위" 또는 "아래"가 의미하는 방향이 도면과 일치하지 않는 경우가 있다. 일례로서는 적층체 등의 적층 순서(또는 형성 순서) 등을 설명하는 경우에, 도면에서 상기 적층체가 제공되는 층의 면(피형성면, 지지면, 접착면, 평탄면 등)이 상기 적층체보다 위쪽에 위치하여도, 그 방향을 아래, 이와 반대의 방향을 위 등이라고 표현하는 경우가 있다.
- [0029] 또한 본 명세서 등에서, "막"이라는 용어와 "층"이라는 용어를 서로 바꿀 수 있다. 예를 들어 "절연층"이라는 용어는 "절연막"이라는 용어와 서로 바꿀 수 있는 경우가 있다.
- [0030] 본 명세서 등에서, 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
- [0031] 또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 혹은 기판에 COG(Chip On Glass) 방식 등으로 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
- [0032] 또한 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능과, 표시면에 손가락 또는 스타일러스 등의 피검지체가 접촉되거나, 가압하거나, 또는 근접되는 것 등을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
- [0033] 터치 패널은 예를 들어 터치 센서를 포함하는 표시 패널(또는 표시 장치), 터치 센서 기능을 가지는 표시 패널

(또는 표시 장치)이라고 부를 수도 있다. 터치 패널은 표시 패널과 터치 센서 패널을 포함할 수도 있다. 또는 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 가질 수도 있다.

[0034] 또한 본 명세서 등에서는, 터치 패널의 기관에 커넥터 또는 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.

[0035] (실시형태 1)

[0036] 본 실시형태에서는 본 발명의 일 형태의 반도체 장치에 대하여 설명한다. 이하에서는 반도체 장치의 일례로서 트랜지스터의 구성에 및 그 제작 방법예에 대하여 설명한다.

[0037] 본 발명의 일 형태의 트랜지스터는 반도체층, 게이트 절연층, 게이트 전극, 제 1 전극, 및 제 2 전극을 포함한다. 제 1 전극은 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 제 2 전극은 이들 중 다른 쪽으로서 기능한다.

[0038] 제 2 전극은 제 1 전극보다 위쪽에 제공된다. 제 1 전극과 제 2 전극 사이에는 스페이서로서 기능하는 절연층이 제공된다. 스페이서에는 제 1 전극에 도달하는 개구가 제공되고, 반도체층은 제 1 전극, 제 2 전극, 및 절연층의 개구 내의 측벽(측면이라고도 함)과 접하여 제공된다. 그리고 반도체층을 덮어 게이트 절연층과 게이트 전극이 제공된다.

[0039] 반도체층은 실리콘, 저마늄 등의 원소 반도체를 포함하는 것이 바람직하다. 특히 실리콘을 포함하는 것이 바람직하다. 또한 이때 제 1 전극 및 제 2 전극은 각각 도전층과, 불순물 원소가 부여된 반도체를 포함하는 층(불순물 반도체층)의 적층 구조를 가지는 것이 바람직하다. 반도체층은 제 1 전극 및 제 2 전극의 불순물 반도체층과 접하도록 제공된다.

[0040] 불순물 원소로서는 인, 비소 등의 n형 도전성을 부여하는 원소, 또는 붕소, 알루미늄 등의 p형 도전성을 부여하는 원소 등을 사용할 수 있다.

[0041] 상기와 같은 구성의 트랜지스터에서는 소스 전극과 드레인 전극이 상이한 높이에 위치하기 때문에, 반도체층을 흐르는 전류는 높이 방향으로 흐른다. 즉 채널 길이 방향은 높이 방향(수직 방향)의 성분을 가진다고 할 수 있기 때문에, 본 발명의 일 형태의 트랜지스터는 VFET(Vertical Field Effect Transistor), 수직형 트랜지스터, 수직형 채널 트랜지스터 등이라고 부를 수도 있다.

[0042] 상기 트랜지스터는 소스 전극, 반도체층, 및 드레인 전극을 각각 중첩시켜 제공할 수 있기 때문에, 반도체층을 평면상으로 배치한, 소위 플레인형 트랜지스터(수평형 트랜지스터, LFET(Lateral FET) 등이라고도 부를 수 있음)에 비하여 점유 면적을 대폭 축소할 수 있다.

[0043] 또한 트랜지스터의 채널 길이는 절연층의 두께에 의하여 정밀하게 제어할 수 있기 때문에, 플레인형 트랜지스터에 비하여 채널 길이의 편차를 매우 작게 할 수 있다. 또한 절연층을 얇게 함으로써 채널 길이가 매우 짧은 트랜지스터를 제작할 수도 있다. 예를 들어 채널 길이가 $2\mu\text{m}$ 이하, $1\mu\text{m}$ 이하, 500nm 이하, 300nm 이하, 200nm 이하, 100nm 이하, 50nm 이하, 30nm 이하, 또는 20nm 이하이고 5nm 이상, 7nm 이상, 또는 10nm 이상인 트랜지스터를 제작할 수 있다. 그러므로 종래의 플랫 패널 디스플레이의 양산용 노광 장치(예를 들어 최소 선 폭 $2\mu\text{m}$ 또는 $1.5\mu\text{m}$ 정도)로는 실현하지 못한 채널 길이가 매우 짧은 트랜지스터를 실현할 수 있다. 또한 최 선단의 LSI 기술에서 사용되는 매우 비싼 노광 장치를 사용하지 않고 채널 길이가 10nm 미만인 트랜지스터를 실현할 수도 있다.

[0044] 상술한 수직형 트랜지스터를 표시 장치에 적용함으로써 종래의 수평형 트랜지스터를 적용한 표시 장치에 비하여 트랜지스터의 점유 면적을 축소할 수 있기 때문에, 화소의 축소, 화소의 다기능화, 개구율의 향상 등이 가능하다. 이로써 종래보다 정세도가 높은 표시 장치, 신뢰성이 높은 표시 장치, 소비 전력이 낮은 표시 장치 등을 실현할 수 있다.

[0045] 이하에서는, 더 구체적인 구성예에 대해서 도면을 참조하여 설명한다.

[0046] [구성예 1]

[0047] 도 1의 (A)에 트랜지스터(10)를 포함하는 반도체 장치의 단면 개략도를 나타내었다. 또한 도 1의 (B)에는 반도체 장치의 사시 개략도를 나타내었다. 도 1의 (B)에서는 트랜지스터(10)의 구성을 보기 쉽게 하기 위하여, 앞쪽의 일부를 잘라서 나타내었다.

- [0048] 트랜지스터(10)는 기판(11) 위에 제공된다. 트랜지스터(10)는 반도체층(21), 절연층(22), 도전층(23), 전극층(24), 및 전극층(25)을 포함한다. 절연층(22)의 일부는 게이트 절연층으로서 기능하고, 도전층(23)의 일부는 게이트 전극으로서 기능한다. 전극층(24)의 일부는 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 전극층(25)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다.
- [0049] 전극층(24)은 기판(11) 측으로부터 도전층(31)과 반도체층(32)이 적층된 적층 구조를 가진다. 또한 전극층(25)은 기판(11) 측으로부터 도전층(33)과 반도체층(34)이 적층된 적층 구조를 가진다. 반도체층(32) 및 반도체층(34)은 각각 반도체층(21)과 동일한 반도체 재료를 포함한다. 또한 반도체층(32) 및 반도체층(34)에는 동일한 불순물 원소가 첨가되고, n형 반도체 또는 p형 반도체의 전기 특성을 나타낸다.
- [0050] 반도체층(21), 반도체층(32), 및 반도체층(34)은 실리콘, 저마늄 등의 원소 반도체를 포함하는 것이 바람직하다. 특히 실리콘을 포함하는 것이 바람직하다. 실리콘으로서는 비정질 실리콘, 미결정 실리콘, 다결정 실리콘, 또는 단결정 실리콘을 사용할 수 있고, 특히 대면적의 유리 기판 위에 형성할 수 있는 비정질 실리콘, 미결정 실리콘, 또는 다결정 실리콘을 사용하는 것이 바람직하다. 이에 의하여 기존의 디스플레이의 백플레인 제조 장치를 사용하여 트랜지스터(10)를 제작할 수 있기 때문에, 큰 설비 투자 없이 종래보다 성능이 높은 표시 장치를 제작할 수 있다.
- [0051] 또한 반도체층에 사용되는 반도체 재료는 원소 반도체에 한정되지 않고, 화합물 반도체, 산화물 반도체, 유기 반도체 등을 사용할 수도 있다.
- [0052] 예를 들어 반도체층(21), 반도체층(32), 및 반도체층(34) 각각에 반도체 재료로서 실리콘을 사용한 경우, n형 도전성을 부여하는 불순물 원소로서는 인, 비소 등을 들 수 있다. 한편, p형 도전성을 부여하는 불순물 원소로서는 붕소, 알루미늄 등을 들 수 있다.
- [0053] 도전층(31) 및 도전층(33)은 각각 반도체층(32), 반도체층(34)보다 저항이 낮은 도전성 재료를 포함하는 것이 바람직하다. 예를 들어 금속, 합금, 도전성 산화물 등을 포함하는 구성으로 할 수 있다. 이에 의하여, 도전층(31) 및 도전층(33) 각각의 일부를 배선으로서 사용할 수 있다. 또한 도전층(31) 및 도전층(33)과 동일한 도전막을 가공하여 형성한 도전층을 배선으로서 사용하여도 좋다.
- [0054] 전극층(24)은 기판(11) 위에 제공되고, 전극층(24)을 덮어 절연층(28)이 제공되어 있다. 또한 절연층(28) 위에 전극층(25)이 제공되어 있다. 전극층(25) 및 절연층(28)에는 전극층(24)의 반도체층(32)에 도달하는 개구(20)가 제공되어 있다. 예를 들어 반도체층(34), 도전층(33), 및 절연층(28)에서 개구(20) 내에 위치하는 측벽(측면)은 반도체층(32)과 중첩된다고도 할 수 있다.
- [0055] 평면에서 보았을 때 개구(20)의 형상을 대표적으로는 원형으로 할 수 있다. 다만 개구(20)의 형상은 원형에 한정되지 않고 다양한 형상으로 할 수 있다. 예를 들어 원형 이외에 타원형, 모서리가 둥근 사각형 등으로 할 수 있다. 또한 정삼각형, 정사각형, 정오각형을 비롯한 정다각형, 정다각형 이외의 다각형으로 하여도 좋다. 또한 별 다각형 등 적어도 하나의 내각이 180° 를 넘는 오목 다각형으로 하면, 채널 폭을 크게 할 수 있다. 그 이외에 타원형, 모서리가 둥근 다각형, 직선과 곡선을 조합한 폐곡선 등으로 할 수 있다.
- [0056] 반도체층(21)은 반도체층(34)의 상면, 개구(20) 내에 위치하는 절연층(28)의 측면, 도전층(33)의 측면 및 반도체층(34)의 측면, 그리고 개구(20)의 바닥에 위치하는 반도체층(32)의 상면과 접한다. 반도체층(21)에서 절연층(28)과 접하는 부분은 채널이 형성되는 영역(채널 형성 영역)으로서 기능한다. 또한 반도체층(21)에서 반도체층(32)과 접하는 부분 및 그 근방에는 반도체층(32)과 동일한 불순물 원소가 포함되어도 좋다. 마찬가지로, 반도체층(21)에서 반도체층(34)과 접하는 부분 및 그 근방에도 반도체층(34)과 동일한 불순물 원소가 포함되어도 좋다. 이로써, 반도체층(32) 또는 반도체층(34)과 반도체층(21) 사이의 접촉 저항이 저감되기 때문에 바람직하다.
- [0057] 절연층(28)은 가열됨으로써 수소를 방출하는 것이 바람직하다. 이에 의하여, 공정 중의 열 등에 의하여 절연층(28)으로부터 반도체층(21)의 채널 형성 영역에 수소가 공급되어, 상기 수소에 의한 반도체층(21) 내의 dangling 본드의 종단(終端)이 가능하므로, 트랜지스터(10)의 신뢰성을 향상시킬 수 있다.
- [0058] 절연층(28)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 또는 질화 실리콘 등의 절연 재료를 사용할 수 있다. 절연층(28)에는 반도체층(21)에 사용하는 재료 및 그 결정성에 따라 최적의 재료를 사용할 수 있다. 예를 들어 반도체층(21)에 비정질 실리콘을 적용한 경우에는, 수소를 포함하는 질화산화 실리콘 또는 질화 실리콘을 절연층(28)에 사용하는 것이 바람직하다. 또한 반도체층(21)에 다결정 실리콘을 사용하는 경우

에는, 수소를 포함하는 산화 실리콘 또는 산화질화 실리콘을 사용하는 것이 바람직하다.

- [0059] 절연층(28)은 스퍼터링법 또는 플라즈마 CVD법 등의 성막 방법으로 형성할 수 있다. 특히 플라즈마 CVD법을 사용하고, 성막 가스에 수소 또는 수소 화합물을 포함하는 가스를 사용한 성막 방법으로 성막함으로써, 수소를 많이 포함하는 막으로 할 수 있다. 그러므로 공정 중의 열 등에 의하여 반도체층(21)에 수소를 많이 공급할 수 있어, 트랜지스터(10)의 전기 특성을 안정시킬 수 있다.
- [0060] 또한 절연층(28)에 사용할 수 있는 재료는 상술한 것에 한정되지 않고, 알루미늄, 하프늄, 이트륨 등의 금속 원소를 포함하는 산화물, 산화질화물, 질화산화물, 질화물 등 다양한 절연성 재료를 사용할 수 있다.
- [0061] 또한 본 명세서 등에서, 산화질화물은 질소보다 산소의 함유량이 많은 재료를 가리킨다. 질화산화물은 산소보다 질소의 함유량이 많은 재료를 가리킨다.
- [0062] 절연층(28), 전극층(25), 및 반도체층(21)을 덮어 절연층(22)이 제공되어 있다. 또한 절연층(22) 위에 도전층(23)이 제공되어 있다. 절연층(22)의 일부 및 도전층(23)의 일부는 개구(20)의 내측에 제공되는 부분을 포함한다.
- [0063] 도전층(23), 도전층(31), 및 도전층(33)에는 다양한 도전성 재료를 사용할 수 있다. 예를 들어 크로뮴, 구리, 알루미늄, 금, 은, 아연, 몰리브데넘, 탄탈럼, 타이타늄, 텅스텐, 망가니즈, 니켈, 철, 코발트, 및 나이오븀 중 한 종류 또는 복수 종류 혹은 상술한 금속 중 한 종류 또는 복수 종류를 성분으로 하는 합금을 사용하여 각각 형성할 수 있다. 또한 도전층(23), 도전층(31), 및 도전층(33)은 단층이어도 좋고 적층 구조를 가져도 좋다.
- [0064] 절연층(22)의 일부는 게이트 절연층으로서 기능한다. 예를 들어 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 및 산화질화 이트륨 중 한 종류 또는 복수 종류를 사용할 수 있다. 이들 외에도 절연층(22)으로서 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물 절연막을 사용할 수도 있다. 또한 절연층(22)은 적층 구조를 가져도 좋고, 예를 들어 산화물 절연막과 질화물 절연막을 각각 하나 이상 포함하는 적층 구조로 하여도 좋다.
- [0065] 상술한 바와 같이, 트랜지스터(10)에서 반도체층(21)은 절연층(28)의 측면과 접하고 채널 형성 영역으로서 기능하는 부분을 포함한다. 여기서 개구(20)의 내부에서 절연층(22)은 반도체층(21)을 사이에 두고 절연층(28)의 측면과 마주 보는 부분을 포함한다고도 할 수 있다. 또한 개구(20)의 내부에서 도전층(23)은 반도체층(21)과 절연층(22)을 사이에 두고 절연층(28)의 측면과 마주 보는 부분을 포함한다고도 할 수 있다. 또한 반도체층(21)과 절연층(22)의 계면 및 절연층(22)과 도전층(23)의 계면은 각각 절연층(28)의 측면과 평행한 부분을 포함한다고도 할 수 있다.
- [0066] 또한 절연층(22) 및 도전층(23)을 덮어 평탄화층, 중간 절연층, 또는 보호층으로서 기능하는 절연층을 제공하여도 좋다. 또한 상기 절연층 위에 전극층(24), 전극층(25), 또는 도전층(23) 등에 전기적으로 접속되는 배선으로서 기능하는 도전층을 제공하여도 좋다. 또한 상기 절연층 위에 표시 소자의 일부를 구성하는 화소 전극이 제공되어 있어도 좋다. 예를 들어 상기 절연층 위에 발광 소자를 구성하는 화소 전극, 유기층, 및 공통 전극 등을 제공하여도 좋다.
- [0067] [변형예]
- [0068] 도 2에는 도 1의 (A)의 변형예를 나타내었다. 도 2에 나타낸 트랜지스터(10)는 반도체층(32)이 영역(32i)과 영역(32d)을 포함하는 점에서 도 1의 (A)의 구성과 주로 상이하다.
- [0069] 영역(32i)은 반도체층(32)에서 절연층(28)으로 덮이는 영역이다. 또한 영역(32d)은 반도체층(32)에서 개구(20)의 바닥에 위치하는 부분이고, 절연층(28)으로 덮이지 않은 영역이다.
- [0070] 여기서, 영역(32d)은 불순물 원소가 첨가된 영역이고, 영역(32i)은 불순물 원소가 첨가되지 않은 영역이다. 그러므로 반도체층(21)과 접하는 영역(32d)은 절연층(28)과 접하는 영역(32i)에 비하여 불순물 원소의 농도가 높다. 영역(32d)과 영역(32i)의 불순물 농도의 차이는 예를 들어 단면에서의 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray Spectroscopy) 분석 또는 전자 에너지 손실 분광법(EELS: Electron Energy-Loss Spectroscopy) 분석 등에 의하여 확인할 수 있다.
- [0071] 도 2에 나타낸 구성은, 개구(20)의 형성 후에 불순물 원소의 첨가 처리(도핑 처리라고도 함)를 수행하여, 반도체층(32)의 개구(20)의 바닥에 위치하는 영역(32d)에 선택적으로 불순물 원소를 첨가함으로써 제작할 수 있다.

이 공정의 자세한 사항에 대해서는, 아래의 제작 방법에서도 설명한다.

- [0072] 여기서, 도 1의 (A)에서의 반도체층(34) 및 반도체층(32)(또는 도 2에서의 영역(32d)) 중 한쪽이 n형 도전성을 부여하는 불순물 원소를 포함하고, 다른 쪽이 p형 도전성을 부여하는 불순물 원소를 포함하는 구성으로 함으로써, p-i-n형 포토다이오드를 제작할 수도 있다.
- [0073] [구성예 2]
- [0074] 이어서 두 종류의 트랜지스터를 조합한 구성에 대하여 설명한다. 이하에서는 n채널 트랜지스터(10n)와 p채널 트랜지스터(10p)를 따로따로 형성함으로써 CMOS 회로를 실현할 수 있는 구성예에 대하여 설명한다. 또한 이하에서는, 상기와 중복되는 내용에 대해서는 그 기재를 참조하고 설명을 생략하는 경우가 있다.
- [0075] n채널 트랜지스터와 p채널 트랜지스터를 사용한 가장 간단한 CMOS 회로 중 하나로서 인버터 회로가 있다. 인버터 회로의 일례를 도 3의 (A)에 나타내었다. n채널 트랜지스터(10n)의 드레인 및 p채널 트랜지스터(10p)의 드레인은 출력 단자(OUT)에 접속된다. 또한 각각의 게이트는 입력 단자(IN)에 접속된다. 트랜지스터(10n)의 소스에는 전위(VSS)가 공급되고, 트랜지스터(10p)의 소스에는 전위(VDD)가 공급된다. 전위(VDD)는 전위(VSS)보다 높다. 입력 단자(IN)에 전위(VDD)가 공급되면, 트랜지스터(10n)가 도통되어 출력 단자(OUT)에 전위(VSS)가 출력된다. 한편 입력 단자(IN)에 전위(VSS)가 공급되면, 트랜지스터(10p)가 도통되어 출력 단자(OUT)에 전위(VDD)가 출력된다.
- [0076] {구성예 2-1}
- [0077] 도 3의 (B)에 트랜지스터(10n)와 트랜지스터(10p)의 단면 개략도를 나타내었다. 도 3의 (B)는 트랜지스터(10n)와 트랜지스터(10p)에서 도전층(33) 및 도전층(23)이 공유된 구성의 예를 나타낸 것이다.
- [0078] 트랜지스터(10n)는 도전층(31a), 반도체층(32a), 반도체층(21a), 도전층(33), 반도체층(34a), 절연층(22), 및 도전층(23)을 포함한다. 또한 트랜지스터(10p)는 도전층(31b), 반도체층(32b), 반도체층(21b), 도전층(33), 반도체층(34b), 절연층(22), 및 도전층(23)을 포함한다.
- [0079] 트랜지스터(10n)에 포함되는 반도체층(32a)은 영역(32i)과 영역(32n)을 포함한다. 영역(32n)과 반도체층(34a)은 인, 비소 등의 n형 도전성을 부여하는 불순물 원소를 포함한다. 한편 트랜지스터(10p)에 포함되는 반도체층(32b)은 영역(32i)과 영역(32p)을 포함한다. 영역(32p)과 반도체층(34b)은 붕소, 알루미늄 등 p형 도전성을 부여하는 불순물 원소를 포함한다.
- [0080] 트랜지스터(10n)와 트랜지스터(10p)는 도전층(33)을 공유한다. 도전층(33) 위에는 반도체층(34a)과 반도체층(34b)이 제공되어 있다. 반도체층(34a)과 반도체층(34b)은 도전층(33) 위에서 떨어져 있고 상이한 불순물을 포함하지만, 이들은 동일한 막을 가공하여 형성되는 것이 바람직하다. 도 3의 (B)에는 도전층(33)의 단부보다 내측에 반도체층(34a)의 단부 및 반도체층(34b)의 단부가 위치하는 예를 나타내었다. 이때 반도체층(34a) 및 반도체층(34b)의 가공과 도전층(33)의 가공에는 상이한 포토마스크를 사용하여도 좋고, 하프톤 마스크 또는 그레이톤 마스크 등의 다계조 마스크를 사용하여도 좋다.
- [0081] 또한 도 3의 (C)에는 트랜지스터(10n)와 트랜지스터(10p)가 반도체층(34)을 공유하는 경우의 예를 나타내었다. 반도체층(34)은 영역(34n), 영역(34p), 및 영역(34x)을 포함한다. 여기서 영역(34x)은 트랜지스터(10n)와 트랜지스터(10p) 사이에 위치한다. 영역(34x)에는 영역(34n)과 동일한 불순물 원소가 첨가되어도 좋고, 영역(34p)과 동일한 불순물 원소가 첨가되어도 좋고, 이들 양쪽이 첨가되어도 좋고, 양쪽이 첨가되지 않아도 된다. 즉 영역(34x)은 n형 도전성을 가져도 좋고, p형 도전성을 가져도 좋고, 어느 도전성도 가지지 않고 i형이어도 좋다.
- [0082] 또한 도 3의 (C)의 예에서는 도전층(33)과 반도체층(34)의 상면 형상이 실질적으로 일치하는 경우의 예를 나타내었다. 즉 도전층(33)의 단부와 반도체층(34)의 단부가 실질적으로 일치한다. 이러한 구성으로 함으로써 도 3의 (B)에 나타낸 예와 비교하여 일부의 공정을 삭감할 수 있기 때문에, 제작 공정을 간략화할 수 있다.
- [0083] 도 3의 (B), (C)에는 일례로서 반도체층(32a) 및 반도체층(32b)이 각각 절연층(28)의 개구의 바닥부에 영역(32n), 영역(32p)을 포함하는 구성을 나타내었지만, 도 4의 (A), (B)에 나타낸 바와 같이 절연층(28)과 중첩되는 부분에도 불순물 원소가 첨가된 구성으로 하여도 좋다. 즉 반도체층(32a) 전체를 n형 불순물 반도체로 하고, 반도체층(32b) 전체를 p형 불순물 반도체로 하여도 좋다.
- [0084] {구성예 2-2}

- [0085] 도 5의 (A)는 트랜지스터(10n)와 트랜지스터(10p)가 도전층(31) 및 도전층(23)을 공유하는 예를 나타낸 것이다.
- [0086] 도 5의 (A)에서는 트랜지스터(10n)와 트랜지스터(10p)가 도전층(31)을 공유하고, 도전층(31)에 적층되는 반도체층(32)은 개별적으로 제공되는 예를 나타내었다. 구체적으로는, 트랜지스터(10n)에 포함되는 반도체층(32a)은 영역(32i)과 영역(32n)을 포함한다. 또한 트랜지스터(10p)에 포함되는 반도체층(32b)은 영역(32i)과 영역(32p)을 포함한다.
- [0087] 또한 트랜지스터(10n)는 절연층(28) 위에 도전층(33a)과 반도체층(34a)을 포함한다. 또한 트랜지스터(10p)는 절연층(28) 위에 도전층(33b)과 반도체층(34b)을 포함한다. 도전층(33a)과 도전층(33b), 반도체층(34a)과 반도체층(34b)은 각각 서로 떨어져 제공되어 있다.
- [0088] 도 5의 (B)는 트랜지스터(10n)와 트랜지스터(10p)가 반도체층(32)을 공유하는 경우의 예를 나타낸 것이다. 반도체층(32)은 영역(32n), 영역(32p), 및 영역(32x)을 포함한다. 영역(32x)에는, 상기 영역(34x)과 마찬가지로 영역(32n)과 동일한 불순물 원소가 첨가되어도 좋고, 영역(32p)과 동일한 불순물 원소가 첨가되어도 좋고, 이들 양쪽이 첨가되어도 좋고, 양쪽이 첨가되지 않아도 된다. 즉 영역(32x)은 n형 도전성을 가져도 좋고, p형 도전성을 가져도 좋고, 어느 도전성도 가지지 않고 i형이어도 좋다.
- [0089] 반도체층(32)과 도전층(31)을 같은 포토마스크를 사용하여 가공함으로써, 제작 공정을 간략화할 수 있기 때문에 바람직하다. 이에 의하여, 도 5의 (B)에 나타낸 바와 같이, 반도체층(32)과 도전층(31)의 상면 형상이 실질적으로 일치한다. 또한 반도체층(34a)과 도전층(33a)의 상면 형상, 반도체층(34b)과 도전층(33b)의 상면 형상도 상기와 마찬가지로 실질적으로 일치하는 것이 바람직하다.
- [0090] 또한 상기에서는 트랜지스터(10n)와 트랜지스터(10p)를 따로따로 형성함으로써 CMOS 회로를 구성하는 경우의 예를 나타내었지만, 트랜지스터(10n)와 트랜지스터(10p)를 각각 단독으로 사용할 수도 있다.
- [0091] 또한 첨가하는 불순물 원소를 다르게 함으로써, p-i-n형 포토다이오드를 동일 기판 위에 형성할 수도 있다. 즉 반도체층(34) 및 반도체층(32) 중 한쪽이 n형 도전성을 부여하는 불순물 원소를 포함하고, 다른 쪽이 p형 도전성을 부여하는 불순물 원소를 포함하는 구성으로 함으로써, p-i-n형 포토다이오드를 제작할 수도 있다.
- [0092] [제작 방법에 1]
- [0093] 이어서 본 발명의 일 형태의 반도체 장치의 제작 방법에 대하여 설명한다. 이하에서는, 상기 구성에 1 및 도 1의 (A), (B) 등을 사용하여 설명한 구성을 예로 들어, 그 제작 방법의 일례에 대하여 설명한다.
- [0094] 또한 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라즈마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법(플라즈마 CVD법), 열 CVD법 등이 있다. 또한 열 CVD법의 하나로써 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
- [0095] 또한 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코팅, 딥 코팅, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법으로 형성할 수 있다.
- [0096] 또한 반도체 장치를 구성하는 박막을 가공할 때, 포토리소그래피법 등을 사용하여 가공할 수 있다. 그 이외에 나노임프린트법, 샌드블라스트법, 리프트 오프법 등을 사용하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등의 차폐 마스크를 사용하는 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
- [0097] 포토리소그래피법으로서 대표적으로는 다음 두 가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
- [0098] 포토리소그래피법에서 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합한 광을 사용할 수 있다. 이들 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서 극단 자외(EUV: Extreme Ultra-Violet)광, X선을 사용하여도 좋다. 또한 노광에 사용하는 광 대신에 전자빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때

문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크가 불필요하다.

- [0099] 박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
- [0100] 도 6의 (A) 내지 (F)는 이하에서 설명하는 반도체 장치의 제작 방법에서의 각 공정에 대응하는 단면 개략도이다. 여기서는 반도체층에 사용하는 반도체막으로서 비정질 실리콘막 또는 미결정 실리콘막을 사용한 경우의 예를 나타낸다.
- [0101] 우선 기판(11)을 준비한다.
- [0102] 기판으로서는 적어도 추후의 열처리에 견딜 수 있을 정도의 내열성을 가지는 기판을 사용할 수 있다. 기판으로서 절연성 기판을 사용하는 경우에는, 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 유기 수지 기판 등을 사용할 수 있다. 또한 실리콘 또는 탄소화 실리콘 등을 재료로서 사용한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄, 질화 갈륨 등으로 이루어지는 화합물 반도체 기판, SOI 기판 등의 반도체 기판을 사용할 수 있다.
- [0103] 이어서 기판(11)의 절연 평면 위에 도전층(31)이 되는 도전막을 성막한다. 상기 도전막은 예를 들어 스퍼터링법 등으로 형성할 수 있다.
- [0104] 이어서 반도체층(32)이 되는, 불순물 원소를 포함하는 반도체막을 도전막 위에 성막한다.
- [0105] 반도체막으로서 비정질 실리콘막 또는 미결정 실리콘막을 사용하는 경우, 플라스마 CVD법을 사용하는 것이 바람직하다. SiH_4 , Si_2H_6 등의 퇴적성 가스, n형 도전성을 부여하는 불순물을 포함하는 가스(예를 들어 PH_3) 또는 p형 도전성을 부여하는 불순물을 포함하는 가스(예를 들어 B_2H_6) 등을 포함하는 혼합 가스를 성막 가스로서 사용하면 불순물 원소가 첨가되기 때문에 n형 또는 p형 도전성을 나타내는 반도체막의 성막이 가능하다.
- [0106] 또한 저마늄막을 사용하는 경우에는 GeH_4 , Ge_2H_6 가스 등의 퇴적성 가스를 성막 가스로서 사용하면 좋다.
- [0107] 반도체막의 결정성은 성막 시의 압력, 가스 유량, 기판 온도, 전력 등의 조건에 의하여 제어할 수 있다. 예를 들어 성막 시의 기판 온도를 높게(예를 들어 100°C 이상 300°C 이하) 함으로써, 입경이 1nm 이상 100nm 이하인 결정립을 포함하는, 결정성이 높은 미결정 실리콘막을 성막할 수 있다.
- [0108] 이어서 반도체막 위에 레지스트 마스크를 형성하고, 반도체막과 도전막의 불필요한 부분을 에칭에 의하여 제거함으로써, 기판(11) 위에 도전층(31)과 반도체층(32)을 형성한다(도 6의 (A)).
- [0109] 이어서 도전층(31) 및 반도체층(32)을 덮어 절연층(28)을 성막한다(도 6의 (B)).
- [0110] 절연층(28)은 플라스마 CVD법을 사용하여 성막하는 것이 바람직하다. 특히 수소 또는 수소 화합물을 포함하는 가스를 성막 가스로서 사용한 플라스마 CVD법으로 성막을 수행함으로써, 수소를 많이 포함하는 막을 형성할 수 있다.
- [0111] 이어서 도전층(33)이 되는 도전막과 반도체층(34)이 되는 반도체막을 절연층(28) 위에 성막한다. 그 후 상기 도전막과 반도체막의 일부를 에칭에 의하여 제거함으로써, 도전층(33) 및 반도체층(34)을 형성한다(도 6의 (C)).
- [0112] 반도체층(34)이 되는 반도체막은 상기 반도체층(32)이 되는 반도체막과 같은 방법으로 형성할 수 있다.
- [0113] 이어서 반도체층(34), 도전층(33), 및 절연층(28)에 반도체층(32)에 도달하는 개구(20)를 형성한다(도 6의 (D)).
- [0114] 특히 절연층(28)의 에칭 공정에서 예를 들어 에칭 시간이 부족하여 개구(20)가 반도체층(32)의 상면에 도달하지 않는 등의 문제가 발생하면, 트랜지스터가 동작하지 않기 때문에 절연층(28)의 에칭은 확실하게 수행할 필요가 있다. 그러나 절연층(28)은 반도체층(32) 등에 비하여 두껍게 형성되는 경우가 있기 때문에, 편차를 고려하면 충분히 오버 에칭을 수행하는 것이 요구되지만, 반도체층(32)이 소실될 우려가 있다. 에칭에 의하여 개구(20)의 바닥에 위치하는 반도체층(32)이 소실되면, 정상적인 트랜지스터 특성을 얻을 수 없다.
- [0115] 그러므로 절연층(28)을 에칭할 때 개구(20)의 바닥부에 위치하는 반도체층(32)이 에칭에 의하여 소실되는 일이 없도록, 절연층(28)의 에칭은 반도체층(32)이 에칭되기 어려운 조건에서 수행하는 것이 바람직하다. 또한 절연층(28)을 복수의 절연막을 적층한 적층막으로 하고, 가장 아래쪽에 위치하는 절연막(즉 반도체층(32)과 접하는 절연막)으로서 에칭 스톱퍼로서 기능하는 절연막을 사용하여도 좋다.

- [0116] 이어서 반도체층(34), 반도체층(32), 및 절연층(28) 위에 반도체막을 성막하고, 불필요한 부분을 에칭에 의하여 제거함으로써, 반도체층(21)을 형성한다(도 6의 (E)).
- [0117] 반도체층(21)이 되는 반도체막은 상기 반도체막과 같은 방법으로 형성할 수 있다. 또한 여기서는 i형 도전성을 가지는 반도체막으로 하기 때문에, 불순물 원소는 불필요하고 성막 가스로서 불순물 원소를 포함하는 가스를 도입할 필요는 없다.
- [0118] 이어서 반도체층(21), 도전층(33), 반도체층(34), 절연층(28) 등을 덮어 절연층(22)을 형성한다. 절연층(22)은 예를 들어 플라즈마 CVD법, 스퍼터링법 등으로 형성할 수 있다. 특히 플라즈마 CVD법을 사용하면, 개구(20)의 내부에도 비교적 균일한 두께의 절연층을 형성할 수 있기 때문에 바람직하다.
- [0119] 이어서 절연층(22) 위에 도전막을 성막하고 불필요한 부분을 에칭에 의하여 제거함으로써 도전층(23)을 형성한다(도 6의 (F)). 도전층(23)은, 도전층(31) 등과 같은 방법으로 형성할 수 있다.
- [0120] 상술한 공정으로 구성예 1에서 나타난 트랜지스터(10)를 제작할 수 있다.
- [0121] [제작 방법에 2]
- [0122] 이하에서는 n채널 트랜지스터(10n)와 p채널 트랜지스터(10p)를 따로따로 형성하는 경우의 제작 방법의 일례에 대하여 설명한다. 또한 여기서는 반도체막으로서 다결정 실리콘을 사용한 경우의 예에 대하여 설명한다. 또한 상술한 제작 방법예 1과 중복되는 부분은 설명을 생략하는 경우가 있다.
- [0123] 도 7의 (A) 내지 도 9의 (C)는 이하에서 설명하는 반도체 장치의 제작 방법에서의 각 공정의 단면 개략도이다.
- [0124] 우선 기판(11) 위에 도전막(31f)과 반도체막(32f)을 순차적으로 형성한다(도 7의 (A)).
- [0125] 도전막(31f)은 나중에 도전층(31a) 및 도전층(31b)이 되는 도전막이다. 도전막(31f)에는 추후의 열처리 등에 대하여 내열성을 가지는 고용점 재료를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 몰리브덴, 타이타늄, 탄탈럼, 크로뮴 등의 금속, 또는 이들 중 한 종류 이상을 포함하는 합금을 도전막(31f)에 사용할 수 있다.
- [0126] 반도체막(32f)으로서는 비정질 실리콘막을 사용할 수 있다. 비정질 실리콘막은 스퍼터링법, 플라즈마 CVD법 등으로 성막할 수 있고, 특히 플라즈마 CVD법으로 성막하면 치밀한 막으로 할 수 있기 때문에 바람직하다.
- [0127] 이어서 반도체막(32f)을 결정화시켜 다결정 실리콘을 포함하는 반도체막(32c)을 형성한다(도 7의 (B)).
- [0128] 반도체막(32f)의 결정화법으로서는, 레이저 광을 사용한 레이저 결정화법, RTA(Rapid Thermal Annealing), 퍼니스 어닐로 등의 열처리 장치를 사용한 열 결정화법, 결정화를 촉진하는 금속 원소를 사용하는 열 결정화법 등을 들 수 있다. 또한 상기 결정화법을 두 가지 이상 조합하여도 좋다. 예를 들어 결정화를 촉진하는 금속 원소를 사용하는 열 결정화법을 사용한 후에, 레이저 결정화법에 의하여 결정성을 더 높여도 좋다.
- [0129] 반도체막(32f)을 결정화시키는 방법의 더 구체적인 예로서는, 우선 반도체막(32f)에 결정화를 촉진하는 금속 원소인 니켈을 포함하는 용액을 도포한 후에, 반도체막(32f) 내에 포함되는 수소를 이탈시키기 위한 열처리(탈수소화 처리)와, 결정화를 위한 열처리를 연속하여 수행하는 방법을 들 수 있다. 탈수소화 처리는 예를 들어 500℃, 1시간의 조건으로 수행하고, 그 후의 결정화를 위한 열처리는 이보다 고온의 550℃, 4시간의 조건으로 수행할 수 있다. 그 후 필요에 따라 레이저 광을 조사하여 결정성을 높일 수 있다.
- [0130] 레이저 광으로서는, 연속 발진 혹은 펄스 발진의 기체 레이저 또는 고체 레이저를 사용할 수 있다. 기체 레이저로서는, YAG 레이저, YVO₄ 레이저, YLF레이저, YAIO₃ 레이저, 글라스 레이저, 루비 레이저, Ti:사파이어 레이저 등을 들 수 있다. 고체 레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm가 도핑된 YAG, YVO₄, TLF, YAIO₃ 등의 결정을 사용한 레이저 등을 들 수 있다.
- [0131] 또한 결정화를 촉진하는 금속 원소를 사용하여 비정질 실리콘막의 결정화를 수행하면, 저온에서 단시간의 결정화가 가능해지며 결정의 방향이 일치한다는 이점이 있는 반면, 금속 원소가 결정화 후의 다결정 실리콘막에 잔존하는 등의 결점이 있다. 그래서 다결정 실리콘막 내의 금속 원소를 제거하기 위하여, 다결정 실리콘막 위에 게터링막으로서 기능하는 비정질 실리콘막을 형성하고 가열 처리를 수행하는 것이 좋다. 이때 비정질 실리콘막으로서 플라즈마 CVD법으로 형성된 치밀한 막보다 밀도가 비교적 낮고 스퍼터링법으로 형성된 막을 사용하면, 게터링의 효과를 높일 수 있기 때문에 바람직하다. 가열 처리에 의하여 비정질 실리콘막 내에 금속 원소를 확산시키고, 그 후 비정질 실리콘막을 에칭에 의하여 제거함으로써, 다결정 반도체막 내의 금속 원소의 농도를 저

하시킬 수 있다.

- [0132] 또한 반도체막(32c)은 채널이 형성되는 반도체층에 사용되는 반도체막이 아니기 때문에, 금속 원소가 포함되어도 문제가 없는 경우가 있다. 그러므로 반도체막(32c)에 대해서는 상술한 금속 원소 제거 공정을 반드시 수행할 필요는 없다.
- [0133] 이어서 반도체막(32c)과 도전막(31f)의 불필요한 부분을 에칭에 의하여 제거함으로써, 도전층(31a), 도전층(31b), 반도체층(32a), 및 반도체층(32b)을 형성한다(도 7의 (C)).
- [0134] 이어서 절연층(28), 도전막(33f), 및 반도체막(34c)을 순차적으로 형성한다(도 7의 (D)).
- [0135] 도전막(33f)은 나중에 도전층(33)이 되는 도전막이다. 도전막(33f)으로서는 도전막(31f)과 마찬가지로 내열성이 높은 도전막을 사용하는 것이 바람직하다.
- [0136] 반도체막(34c)은 다결정 실리콘을 포함하는 반도체막이다. 반도체막(34c)은 비정질 실리콘막을 상기 반도체막(32c)과 같은 결정화 공정으로 결정화시킴으로써 형성할 수 있다.
- [0137] 이어서 반도체막(34c), 도전막(33f), 및 절연층(28)에, 반도체층(32a)에 도달하는 개구(20a)와, 반도체층(32b)에 도달하는 개구(20b)를 형성한다(도 7의 (E)). 개구(20a) 및 개구(20b)의 형성에 대해서는 상기 제작 방법예 1을 참조할 수 있다.
- [0138] 이어서 개구(20b) 및 반도체막(34c)의 일부를 덮으며 개구(20a)와 그 주변을 덮지 않도록 레지스트 마스크(42n)를 형성한다. 그 후 n형 도전성을 부여하는 불순물 원소(41n)의 첨가 처리를 수행한다(도 8의 (A)). 첨가 처리에 의하여 레지스트 마스크(42n)로 덮이지 않은 영역에 위치하는 반도체막(34c)과, 반도체층(32a)의 개구(20a)의 바닥에 위치하는 부분에 각각 불순물 원소(41n)가 첨가된다. 이에 의하여, 반도체막(34c)에 영역(34n)을 형성하고, 반도체층(32a)에 영역(32n)을 형성할 수 있다. 그 후 레지스트 마스크(42n)를 제거한다.
- [0139] 이어서 개구(20a) 및 반도체막(34c)의 일부를 덮으며 개구(20b)와 그 주변을 덮지 않도록 레지스트 마스크(42p)를 형성한다. 그 후 p형 도전성을 부여하는 불순물 원소(41p)의 첨가 처리를 수행한다(도 8의 (B)). 이에 의하여, 반도체막(34c)에 영역(34p)을 형성하고, 반도체층(32b)에 영역(32p)을 형성할 수 있다. 그 후 레지스트 마스크(42p)를 제거한다.
- [0140] 불순물 원소(41n), 불순물 원소(41p)의 첨가 처리에는, 예를 들어 이온 도핑법, 이온 주입법 등을 사용할 수 있다. 또한 여기서는 불순물 원소(41n)의 첨가 처리를 불순물 원소(41p)의 첨가 처리보다 전에 수행하는 경우에 대하여 설명하였지만 이에 한정되지 않고, 불순물 원소(41p)의 첨가 처리를 먼저 수행하여도 좋다.
- [0141] 불순물 원소의 첨가 처리 후에, 불순물 원소의 활성화를 위한 열처리를 수행하여도 좋다. 또한 상기 열처리에 의하여, 반도체막(34c), 반도체층(32a), 및 반도체층(32b)이 첨가 처리로 인한 대미지가 완화되어, 결정성이 회복되는 경우가 있다. 열처리는 예를 들어 550° C에서 4시간의 조건으로 수행할 수 있다.
- [0142] 이어서 반도체막(34c)과 도전막(33f)의 불필요한 부분을 에칭에 의하여 제거함으로써, 도전층(33)과 반도체층(34)의 적층체를 형성할 수 있다(도 8의 (C)).
- [0143] 이때 반도체층(34)에서는 영역(34n)과 영역(34p) 사이에 영역(34x)이 형성된다. 도 8의 (A), (B)에 나타난 바와 같이 영역(34x)은 레지스트 마스크(42n) 및 레지스트 마스크(42p)로 덮인 영역이기 때문에, 여기서는 영역(34x)은 어느 불순물 원소도 첨가되지 않는 영역이다.
- [0144] 이어서 반도체층(34), 절연층(28), 개구(20a), 및 개구(20b)를 덮어 다결정 실리콘을 포함하는 반도체막(21p)을 형성한다(도 9의 (A)).
- [0145] 반도체막(21p)은 비정질 실리콘막을 상기 반도체막(32c)과 같은 결정화 공정으로 결정화시킴으로써 형성할 수 있다. 또한 반도체막(21p)은 그 일부를 채널이 형성되는 반도체층으로서 사용하기 때문에, 결정화의 공정에서 결정화를 촉진하는 금속 원소를 사용한 경우에는 상기 금속 원소를 제거하는 공정을 수행하는 것이 바람직하다.
- [0146] 이어서 반도체막(21p)에서 불필요한 부분을 에칭에 의하여 제거함으로써, 반도체층(21a) 및 반도체층(21b)을 각각 형성한다(도 9의 (B)).
- [0147] 이때, 반도체막(21p)과, 그 아래에 위치하는 반도체층(34)은 각각 다결정 실리콘막이기 때문에, 이들의 에칭 속도의 선택비가 높은 조건을 얻기 어려운 경우가 있다. 이 경우에는 반도체막(21p)과 반도체층(34) 양쪽을 에칭하여도 좋다. 도 9의 (B)에서는 반도체층(34)에서 반도체층(21a) 또는 반도체층(21b)으로 덮이지 않은 부분이

에칭에 의하여 제거된 경우의 예를 나타내었다.

- [0148] 여기서, 반도체막(21p)의 형성 후 또는 반도체막(21p)의 에칭 후에, 트랜지스터의 문턱 전압을 조정하기 위하여 불순물 원소의 첨가 처리를 수행하여도 좋다. 예를 들어 p형 도전성을 부여하는 불순물 원소 또는 n형 도전성을 부여하는 불순물 원소의 첨가 처리를 수행한다. 이때 상술한 불순물 원소(41n), 불순물 원소(41p)의 첨가 처리에 비하여 도즈량이 적은 조건으로 처리를 수행하는 것이 바람직하다. 또한 이때 첨가한 불순물 원소의 활성화를 위한 열처리를 수행하여도 좋다.
- [0149] 이어서 반도체층(21a), 반도체층(21b), 도전층(33), 절연층(28) 등을 덮어 절연층(22)을 형성한다. 그 후 절연층(22) 위에 도전층(23)을 형성한다(도 9의 (C)).
- [0150] 상술한 공정으로, 각각 다결정 반도체가 적용된 트랜지스터(10n)와 트랜지스터(10p)를 따로따로 형성할 수 있다.
- [0151] 또한 도 3의 (B) 내지 도 5의 (B)에서 예시한 구성도, 여기서 나타낸 제작 방법예의 일부(예를 들어 포토마스크의 패턴, 불순물의 첨가 처리의 공정의 순서 등)을 변경함으로써 제작할 수 있다.
- [0152] 여기까지가 제작 방법예에 대한 설명이다.
- [0153] 본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
- [0154] (실시형태 2)
- [0155] 본 실시형태에서는 본 발명의 일 형태의 반도체 장치가 적용된 표시 장치에 대하여 도면을 참조하여 설명한다.
- [0156] 본 실시형태의 표시 장치는 고해상도 표시 장치 또는 대형 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 및 파친코기 등의 대형 게임기 등 비교적 큰 화면을 포함하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치의 표시부에 사용할 수 있다.
- [0157] 또한 본 실시형태의 표시 장치는 고정세 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형 및 팔찌형 등의 정보 단말기(웨어러블 기기)의 표시부, 그리고 헤드 마운트 디스플레이(HMD) 등의 VR용 기기 및 안경형 AR용 기기 등 머리에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
- [0158] 본 발명의 일 형태의 반도체 장치는 표시 장치 또는 상기 표시 장치를 포함하는 모듈에 사용할 수 있다. 상기 표시 장치를 포함하는 모듈로서는 상기 표시 장치에 플렉시블 프린트 회로 기판(Flexible printed circuit, 이하 FPC라고 기재함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 모듈, COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 집적 회로(IC)가 실장된 모듈 등을 들 수 있다.
- [0159] [표시 장치(50A)]
- [0160] 도 10은 표시 장치(50A)의 사시도이다.
- [0161] 표시 장치(50A)는 기판(152)과 기판(151)이 접합된 구성을 가진다. 도 10에서는 기판(152)을 파선으로 나타내었다.
- [0162] 표시 장치(50A)는 표시부(162), 접속부(140), 회로부(164), 배선(165) 등을 포함한다. 도 10에는 표시 장치(50A)에 IC(173) 및 FPC(172)가 실장된 예를 나타내었다. 그러므로 도 10에 나타낸 구성은 표시 장치(50A), IC, 및 FPC를 포함하는 표시 모듈로 간주할 수도 있다.
- [0163] 접속부(140)는 표시부(162)의 외측에 제공된다. 접속부(140)는 표시부(162)의 하나의 변 또는 복수의 변을 따라 제공될 수 있다. 접속부(140)는 하나이어도 좋고 복수이어도 좋다. 도 10에는 표시부의 4개의 변을 둘러싸도록 접속부(140)가 제공된 예를 나타내었다. 접속부(140)에서는 표시 소자의 공통 전극과 도전층이 전기적으로 접속되어 있어, 공통 전극에 전위를 공급할 수 있다.
- [0164] 회로부(164)는 예를 들어 주사선 구동 회로(게이트 드라이버라고도 함)를 포함한다. 또한 회로부(164)는 주사선 구동 회로 및 신호선 구동 회로(소스 드라이버라고도 함)의 양쪽을 포함하여도 좋다.
- [0165] 배선(165)은 표시부(162) 및 회로부(164)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(172)를 통하여 외부로부터 배선(165)에 입력되거나 IC(173)로부터 배선(165)에 입력된다.

- [0166] 도 10에는 COG 방식 또는 COF 방식 등으로 기관(151)에 IC(173)가 제공된 예를 나타내었다. IC(173)에는 예를 들어 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 포함하는 IC를 적용할 수 있다. 또한 표시 장치(50A) 및 표시 모듈에는 IC를 제공하지 않아도 된다. 또한 IC를 COF 방식 등으로 FPC에 실장하여도 좋다.
- [0167] 본 발명의 일 형태의 반도체 장치는 예를 들어 표시 장치(50A)의 표시부(162) 및 회로부(164) 중 한쪽 또는 양쪽에 적용할 수 있다. 또한 본 발명의 일 형태의 반도체 장치는 IC(173)에 적용할 수도 있다.
- [0168] 예를 들어 본 발명의 일 형태의 반도체 장치를 표시 장치의 화소 회로에 적용하는 경우, 화소 회로가 차지하는 면적을 축소할 수 있고, 고정세 표시 장치로 할 수 있다. 또한 예를 들어 본 발명의 일 형태의 반도체 장치를 표시 장치의 구동 회로(예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽)에 적용하는 경우, 구동 회로가 차지하는 면적을 축소할 수 있어, 슬림 베젤의 표시 장치로 할 수 있다. 또한 본 발명의 일 형태의 반도체 장치는 전기 특성이 양호하기 때문에, 표시 장치에 사용함으로써 표시 장치의 신뢰성을 높일 수 있다.
- [0169] 표시부(162)는 표시 장치(50A)에서 화상이 표시되는 영역이고, 주기적으로 배열된 복수의 화소(210)를 포함한다. 도 10에는 하나의 화소(210)의 확대도를 나타내었다.
- [0170] 본 실시형태의 표시 장치에서의 화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 화소의 배열로서는 예를 들어 스트라이프 배열, S 스트라이프 배열, 매트릭스 배열, 델타 배열, 베이어 배열, 및 펜타 일 배열이 있다.
- [0171] 도 10에 나타난 화소(210)는 적색광을 나타내는 부화소(210R), 녹색광을 나타내는 부화소(210G), 및 청색광을 나타내는 부화소(210B)를 포함한다.
- [0172] 표시 소자로서는 다양한 소자를 사용할 수 있고, 예를 들어 액정 소자 및 발광 소자를 사용할 수 있다. 이들 외에, 서터 방식 또는 광 간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식 등을 적용한 표시 소자 등을 사용할 수도 있다. 또한 광원과, 퀀텀닷(quantum dot) 재료를 사용한 색 변환 기술을 적용한 QLED(Quantum-dot LED)를 사용하여도 좋다.
- [0173] 액정 소자로서는 예를 들어 투과형 액정 소자, 반사형 액정 소자, 및 반투과형 액정 소자가 있다.
- [0174] 발광 소자로서는, 예를 들어 LED(Light Emitting Diode), OLED(Organic LED), 반도체 레이저 등의 자발광형 발광 소자가 있다. LED로서는 예를 들어 미니 LED, 마이크로 LED 등을 사용할 수 있다.
- [0175] 발광 소자에 포함되는 발광 물질로서는 예를 들어 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료), 및 무기 화합물(퀀텀닷 재료 등)이 있다.
- [0176] 발광 소자의 발광색은 적외, 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 소자에 마이크로캐비티 구조를 부여함으로써 색 순도를 높일 수 있다.
- [0177] 발광 소자의 한 쌍의 전극 중 한쪽은 양극으로서 기능하고, 다른 쪽은 음극으로서 기능한다. 또한 본 발명의 일 형태의 표시 장치는 발광 소자가 형성된 기관과는 반대 방향으로 광이 방출되는 상면 방출형 구조(탑 이미션형(top-emission) 구조), 발광 소자가 형성된 기관 측에 광이 방출되는 하면 방출형 구조(보텀 이미션형(bottom-emission) 구조), 양면에 광이 방출되는 양면 방출형 구조(듀얼 이미션형(dual-emission) 구조) 중 어느 것을 가져도 좋다.
- [0178] 도 11은 표시 장치(50A) 중 FPC(172)를 포함하는 영역의 일부, 회로부(164)의 일부, 표시부(162)의 일부, 접속부(140)의 일부, 및 단부를 포함하는 영역의 일부를 각각 절단하였을 때의 단면의 일례를 나타낸 것이다.
- [0179] 도 11에 나타난 표시 장치(50A)는 기관(151)과 기관(152) 사이에 트랜지스터(205D1, 205D2, 205R, 205G, 205B), 발광 소자(130R), 발광 소자(130G), 발광 소자(130B) 등을 포함한다. 발광 소자(130R)는 적색광을 나타내는 부화소(210R)에 포함되는 표시 소자이고, 발광 소자(130G)는 녹색광을 나타내는 부화소(210G)에 포함되는 표시 소자이고, 발광 소자(130B)는 청색광을 나타내는 부화소(210B)에 포함되는 표시 소자이다.
- [0180] 표시 장치(50A)에는 SBS 구조가 적용되어 있다. SBS 구조는 발광 소자마다 재료 및 구성을 최적화할 수 있기 때문에, 재료 및 구성의 선택의 자유도가 높아져, 휘도 및 신뢰성을 용이하게 향상시킬 수 있다.

- [0181] 또한 표시 장치(50A)는 톱 이미션형 표시 장치이다. 톱 이미션형 구조에서는 트랜지스터 등을 발광 소자의 발광 영역과 중첩하여 배치할 수 있기 때문에, 보텀 이미션형 구조보다 화소의 개구율을 높게 할 수 있다.
- [0182] 트랜지스터(205D1, 205D2, 205R, 205G, 205B)는 모두 기판(151) 위에 형성되어 있다. 이들 트랜지스터는 동일한 공정으로 제작할 수 있다.
- [0183] 본 실시형태에서는, 트랜지스터(205D1, 205D2, 205R, 205G, 205B)로서 반도체에 실리콘이 적용된 본 발명의 일 형태의 트랜지스터를 사용하는 예를 나타낸다. 예를 들어 트랜지스터(205R, 205G, 및 205B)는 발광 소자에 흐르는 전류를 제어하기 위한 구동 트랜지스터로서 기능한다. 트랜지스터(205R, 205G, 및 205B)에는 n형 트랜지스터 및 p형 트랜지스터 중 어느 것을 사용할 수 있다. 특히 p형 트랜지스터를 사용하는 것이 바람직하다.
- [0184] 도 11에서는, 회로부(164)에 제공된 트랜지스터(205D1 및 205D2)는 구동 회로의 일부를 구성한다. 여기서는 트랜지스터(205D1 및 205D2)로 CMOS 회로를 구성하는 예를 나타내었다. 예를 들어 트랜지스터(205D1) 및 트랜지스터(205D2) 중 어느 한쪽이 n형 트랜지스터이고 다른 쪽이 p형 트랜지스터인 것이 바람직하다.
- [0185] 구체적으로는, 트랜지스터(205D1, 205D2, 205R, 205G, 205B)는 각각 게이트로서 기능하는 도전층(104), 게이트 절연층으로서 기능하는 절연층(106), 각각 소스 전극 또는 드레인 전극으로서 기능하는 도전층(112a) 및 도전층(112b), 반도체층(108), 각각 소스 영역 또는 드레인 영역으로서 기능하는 반도체층(107) 및 반도체층(109), 그리고 절연층(110)을 포함한다. 여기서는 동일한 막을 가공하여 얻어지는 복수의 층을 같은 해치 패턴으로 표시하였다.
- [0186] 이와 같이 표시 장치(50A)는 표시부(162) 및 회로부(164) 양쪽에 본 발명의 일 형태의 트랜지스터를 포함한다. 표시부(162)에 본 발명의 일 형태의 트랜지스터를 사용함으로써, 화소 크기를 축소하고, 정세도를 높일 수 있다. 또한 회로부(164)에 본 발명의 일 형태의 트랜지스터를 사용함으로써, 회로부(164)가 차지하는 면적을 축소할 수 있어, 배젤을 좁힐 수 있다. 본 발명의 일 형태의 트랜지스터에 대해서는 앞의 실시형태의 기재를 참조할 수 있다.
- [0187] 또한 본 실시형태의 표시 장치에 포함되는 트랜지스터는 본 발명의 일 형태의 트랜지스터에 한정되지 않는다. 예를 들어 본 발명의 일 형태의 트랜지스터와, 다른 구조를 가지는 트랜지스터를 조합하여 포함하여도 좋다.
- [0188] 본 실시형태의 표시 장치는 예를 들어 플레이어형 트랜지스터, 스테거형 트랜지스터, 및 역스테거형 트랜지스터 중 어느 하나 이상을 포함하여도 좋다. 본 실시형태의 표시 장치에 포함되는 트랜지스터는 톱 게이트형 트랜지스터로 하여도 좋고, 보텀 게이트형 트랜지스터로 하여도 좋다. 또는 채널이 형성되는 반도체층의 상하에 게이트가 제공되어도 좋다.
- [0189] 본 실시형태의 표시 장치는 실리콘을 채널 형성 영역에 사용한 트랜지스터(Si 트랜지스터)를 포함한다. 실리콘 으로서는 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 등을 들 수 있다. 특히 반도체층에 LTPS를 포함하는 트랜지스터(이하 LTPS 트랜지스터라고도 함)를 사용할 수 있다. LTPS 트랜지스터는 전계 효과 이동도가 높고 주파수 특성이 양호하다. 또한 반도체층에 비정질 실리콘을 포함하는 트랜지스터는 대면적의 유리 기판 위에 균일하게 성막할 수 있기 때문에 생산성이 우수하다.
- [0190] 또한 본 실시형태의 표시 장치는 In-Ga-Zn 산화물(IGZO라고도 표기함)로 대표되는 산화물 반도체(OS: Oxide Semiconductor)를 채널 형성 영역에 사용한 트랜지스터(OS 트랜지스터)를 포함하여도 좋다. 예를 들어 채널이 형성되는 반도체에 실리콘을 사용한 트랜지스터와, 산화물 반도체를 사용한 트랜지스터가 혼재된 표시 장치로 하여도 좋다.
- [0191] 회로부(164)에 포함되는 트랜지스터와 표시부(162)에 포함되는 트랜지스터는 같은 구조를 가져도 좋고, 다른 구조를 가져도 좋다. 회로부(164)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 두 종류 이상의 구조를 채용하여도 좋다. 마찬가지로, 표시부(162)에 포함되는 복수의 트랜지스터에는 하나의 구조를 채용하여도 좋고, 두 종류 이상의 구조를 채용하여도 좋다.
- [0192] 표시부(162)에 포함되는 모든 트랜지스터를 Si 트랜지스터로 하여도 좋고, 표시부(162)에 포함되는 모든 트랜지스터를 OS 트랜지스터로 하여도 좋고, 표시부(162)에 포함되는 트랜지스터의 일부를 OS 트랜지스터로 하고 나머지를 Si 트랜지스터로 하여도 좋다.
- [0193] 예를 들어 표시부(162)에 LTPS 트랜지스터와 OS 트랜지스터의 양쪽을 사용함으로써, 소비 전력이 낮고 구동 능력이 높은 표시 장치를 실현할 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합한 구성을 LTPO라고 부르는 경우가 있다. 또한 더 적합한 예로서는 배선 사이의 도통, 비도통을 제어하기 위한 스위치로서 기능하는

트랜지스터 등으로서 OS 트랜지스터를 적용하고, 전류를 제어하는 트랜지스터 등으로서 LTPS 트랜지스터를 적용하는 구성을 들 수 있다.

- [0194] 예를 들어 표시부(162)에 포함되는 트랜지스터 중 하나는 발광 소자에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능하고, 구동 트랜지스터라고 부를 수도 있다. 구동 트랜지스터의 소스 및 드레인 중 한쪽은 발광 소자의 화소 전극에 전기적으로 접속된다. 상기 구동 트랜지스터로서는 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이로써, 화소 회로에서 발광 소자에 흐르는 전류를 크게 할 수 있다.
- [0195] 한편, 표시부(162)에 포함되는 트랜지스터 중 다른 하나는 화소의 선택, 비선택을 제어하기 위한 스위치로서 기능하고, 선택 트랜지스터라고 부를 수도 있다. 선택 트랜지스터의 게이트는 게이트선에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 소스선(신호선)에 전기적으로 접속된다. 선택 트랜지스터로서는 OS 트랜지스터를 적용하는 것이 바람직하다. 이로써, 프레임 주파수를 매우 낮게(예를 들어 1fps 이하) 하여도 화소의 계조를 유지할 수 있기 때문에, 정지 화상을 표시하는 경우에 드라이버를 정지함으로써, 소비 전력을 절감할 수 있다.
- [0196] 트랜지스터(205D1, 205D2, 205R, 205G, 205B)를 덮도록 절연층(218)이 제공되고, 절연층(218) 위에 절연층(235)이 제공되어 있다.
- [0197] 절연층(218)은 트랜지스터의 보호층으로서 기능하는 것이 바람직하다. 절연층(218)에는 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이 경우, 절연층(218)을 배리어층으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 표시 장치의 신뢰성을 높일 수 있다.
- [0198] 절연층(218)은 1층 이상의 무기 절연막을 포함하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막이 있다. 이들 무기 절연막의 구체적인 예는 상술한 바와 같다.
- [0199] 절연층(235)은 평탄화층으로서의 기능을 가지는 것이 바람직하고, 유기 절연막을 사용하는 것이 적합하다. 유기 절연막에 사용할 수 있는 재료로서는, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미디아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다. 또한 절연층(235)은 유기 절연막과 무기 절연막의 적층 구조를 가져도 좋다. 절연층(235)의 가장 바깥쪽 층은 에칭 보호층으로서의 기능을 가지는 것이 바람직하다. 이로써, 화소 전극(111R, 111G, 111B) 등의 가공 시에 절연층(235)에 오목부가 형성되는 것을 억제할 수 있다. 또는 절연층(235)에는 화소 전극(111R, 111G, 111B) 등의 가공 시에 오목부가 제공되어도 좋다.
- [0200] 절연층(235) 위에 발광 소자(130R, 130G, 130B)가 제공되어 있다.
- [0201] 발광 소자(130R)는 절연층(235) 위의 화소 전극(111R), 화소 전극(111R) 위의 EL층(113R), 및 EL층(113R) 위의 공통 전극(115)을 포함한다. 도 11에 나타난 발광 소자(130R)는 적색광(R)을 방출한다. EL층(113R)은 적색광을 방출하는 발광층을 포함한다.
- [0202] 마찬가지로 발광 소자(130G)는 화소 전극(111G), EL층(113G), 및 공통 전극(115)을 포함한다. 발광 소자(130G)는 녹색광(G)을 방출하고, EL층(113G)은 녹색광을 방출하는 발광층을 포함한다.
- [0203] 마찬가지로 발광 소자(130B)는 화소 전극(111B), EL층(113B), 및 공통 전극(115)을 포함한다. 발광 소자(130B)는 청색광(B)을 방출하고, EL층(113B)은 청색광을 방출하는 발광층을 포함한다.
- [0204] 또한 도 11에서 EL층(113R, 113G, 113B)은 모두 같은 두께를 가지지만, 이에 한정되지 않는다. EL층(113R, 113G, 113B)은 막 두께가 서로 달라도 좋다. 예를 들어 EL층(113R, 113G, 113B)의 막 두께를 각각으로부터 방출되는 광을 강하게 하는 광로 길이에 따라 설정하는 것이 바람직하다. 이로써, 마이크로캐비티 구조를 실현하고, 각 발광 소자로부터 방출되는 광의 색 순도를 높일 수 있다.
- [0205] 화소 전극(111R)은 절연층(106), 절연층(218), 및 절연층(235)에 제공된 개구를 통하여 트랜지스터(205R)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다. 마찬가지로, 화소 전극(111G)은 트랜지스터(205G)에 포함되는 도전층(112b)에 전기적으로 접속되고, 화소 전극(111B)은 트랜지스터(205B)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다.
- [0206] 화소 전극(111R, 111G, 111B)의 각 단부는 절연층(237)에 의하여 덮여 있다. 절연층(237)은 격벽(제방, 뱅크, 스페이서라고도 함)으로서 기능한다. 절연층(237)은 무기 절연 재료 및 유기 절연 재료 중 한쪽 또는 양쪽을

사용하여 단층 구조 또는 적층 구조로 제공될 수 있다. 절연층(237)에는 예를 들어 절연층(218)에 사용할 수 있는 재료 및 절연층(235)에 사용할 수 있는 재료를 적용할 수 있다. 절연층(237)에 의하여 화소 전극과 공통 전극을 전기적으로 절연할 수 있다. 또한 절연층(237)에 의하여 인접한 발광 소자들을 전기적으로 절연할 수 있다.

[0207] 공통 전극(115)은 발광 소자(130R, 130G, 130B)에서 공유되는 하나의 연속적인 막이다. 복수의 발광 소자에서 공유되는 공통 전극(115)은 접속부(140)에 제공된 도전층(123)에 전기적으로 접속된다. 도전층(123)으로서는 화소 전극(111R, 111G, 111B)과 같은 재료를 사용하여 같은 공정으로 형성된 도전층을 사용하는 것이 바람직하다.

[0208] 본 발명의 일 형태의 표시 장치에서, 화소 전극 및 공통 전극 중 광을 추출하는 측의 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한 광을 추출하지 않는 측의 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.

[0209] 또한 광을 추출하지 않는 측의 전극에도 가시광을 투과시키는 도전막을 사용하여도 좋다. 이 경우, 반사층과 EL층 사이에 상기 전극을 배치하는 것이 바람직하다. 즉 EL층으로부터 방출되는 광은 상기 반사층에서 반사되어 표시 장치로부터 추출되어도 좋다.

[0210] 발광 소자의 한 쌍의 전극을 형성하는 재료로서는 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물 등을 적절히 사용할 수 있다. 상기 재료로서 구체적으로는 알루미늄, 마그네슘, 타이타늄, 크로뮴, 망가니즈, 철, 코발트, 니켈, 구리, 갈륨, 아연, 인듐, 주석, 몰리브덴, 탄탈럼, 텅스텐, 팔라듐, 금, 백금, 은, 이트륨, 네오디뮴 등의 금속, 및 이들을 적절히 조합하여 포함한 합금을 들 수 있다. 또한 상기 재료로서는 인듐 주석 산화물(In-Sn 산화물, ITO라고도 함), In-Si-Sn 산화물(ITSO라고도 함), 인듐 아연 산화물(In-Zn 산화물), 및 In-W-Zn 산화물 등을 들 수 있다. 또한 상기 재료로서는 알루미늄, 니켈, 및 란타넘의 합금(Al-Ni-La) 등의 알루미늄을 포함한 합금(알루미늄 합금), 그리고 은과 마그네슘의 합금 및 은과 팔라듐과 구리의 합금(Ag-Pd-Cu, APC라고도 기재함) 등의 은을 포함한 합금을 들 수 있다. 이들 외에, 상기 재료로서는 위에서 예시하지 않은 원소 주기율표의 1족 또는 2족에 속하는 원소(예를 들어 리튬, 세슘, 칼슘, 스트론튬), 유로퓸, 이터븀 등의 희토류 금속, 및 이들을 적절히 조합하여 포함한 합금, 그래핀 등을 들 수 있다.

[0211] 발광 소자에는 미소 광공진기(마이크로캐비티) 구조가 적용되어 있는 것이 바람직하다. 따라서 발광 소자의 한 쌍의 전극 중 한쪽은 가시광 투과성 및 가시광 반사성을 가지는 전극(반투과·반반사 전극)인 것이 바람직하고, 다른 쪽은 가시광 반사성을 가지는 전극(반사 전극)인 것이 바람직하다. 발광 소자가 마이크로캐비티 구조를 가지는 경우, 발광층으로부터 얻어지는 발광을 양쪽 전극 사이에서 공진시켜, 발광 소자로부터 방출되는 광을 강하게 할 수 있다.

[0212] 투명 전극의 광 투과율은 40% 이상으로 한다. 예를 들어 발광 소자의 투명 전극으로서는 가시광(파장 400nm 이상 750nm 미만의 광) 투과율이 40% 이상인 전극을 사용하는 것이 바람직하다. 반투과·반반사 전극의 가시광 반사율은 10% 이상 95% 이하, 바람직하게는 30% 이상 80% 이하로 한다. 반사 전극의 가시광 반사율은 40% 이상 100% 이하, 바람직하게는 70% 이상 100% 이하로 한다. 또한 이들 전극의 저항률은 $1 \times 10^{-2} \Omega \text{cm}$ 이하인 것이 바람직하다.

[0213] EL층(113R, 113G, 113B)은 각각 섬 형상으로 제공되어 있다. 도 11에서는, 인접한 EL층(113R)의 단부와 EL층(113G)의 단부가 중첩되고, 인접한 EL층(113G)의 단부와 EL층(113B)의 단부가 중첩되고, 인접한 EL층(113R)의 단부와 EL층(113B)의 단부가 중첩되어 있다. 파인 메탈 마스크를 사용하여 섬 형상의 EL층을 성막하는 경우, 도 11에 나타난 바와 같이, 인접한 EL층의 단부가 중첩되는 경우가 있지만, 이에 한정되지 않는다. 즉 인접한 EL층들은 서로 중첩되지 않고 서로 떨어져 있어도 좋다. 또한 표시 장치에는, 인접한 EL층들이 서로 중첩되는 부분과, 인접한 EL층들이 서로 중첩되지 않고 서로 떨어져 있는 부분의 양쪽이 존재하여도 좋다.

[0214] EL층(113R, 113G, 113B)은 각각 적어도 발광층을 포함한다. 발광층은 한 종류 또는 복수 종류의 발광 물질을 포함한다. 발광 물질로서는 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 또는 적색 등의 발광색을 나타내는 물질을 적절히 사용한다. 또한 발광 물질로서 근적외광을 방출하는 물질을 사용할 수도 있다.

[0215] 발광 물질로서는 형광 재료, 인광 재료, TADF 재료, 및 퀀텀닷 재료 등을 들 수 있다.

[0216] 발광층은 발광 물질(게스트 재료)에 더하여 한 종류 또는 복수 종류의 유기 화합물(호스트 재료, 어시스트 재료 등)을 포함하여도 좋다. 한 종류 또는 복수 종류의 유기 화합물로서는, 정공 수송성이 높은 물질(정공 수송성

재료) 및 전자 수송성이 높은 물질(전자 수송성 재료) 중 한쪽 또는 양쪽을 사용할 수 있다. 또한 한 종류 또는 복수 종류의 유기 화합물로서 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질, 양극성 재료라고도 함) 또는 TADF 재료를 사용하여도 좋다.

[0217] 발광층은 예를 들어 인광 재료와, 들뜬 복합체를 형성하기 쉬운 정공 수송성 재료와 전자 수송성 재료의 조합을 포함하는 것이 바람직하다. 이러한 구성으로 함으로써, 들뜬 복합체로부터 발광 물질(인광 재료)로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)를 사용한 발광을 효율적으로 얻을 수 있다. 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 들뜬 복합체를 형성하는 조합을 선택함으로써, 에너지 이동이 원활해져 발광을 효율적으로 얻을 수 있다. 이 구성에 의하여, 발광 소자의 고효율, 저전압 구동, 장수명을 동시에 실현할 수 있다.

[0218] EL층은 발광층 외에, 정공 주입성이 높은 물질을 포함한 층(정공 주입층), 정공 수송성 재료를 포함한 층(정공 수송층), 전자 차단성이 높은 물질을 포함한 층(전자 차단층), 전자 주입성이 높은 물질을 포함한 층(전자 주입층), 전자 수송성 재료를 포함한 층(전자 수송층), 및 정공 차단성이 높은 물질을 포함한 층(정공 차단층) 중 하나 또는 복수를 포함할 수 있다. 이들 외에 EL층은 양극성 재료 및 TADF 재료 중 한쪽 또는 양쪽을 포함하여도 좋다.

[0219] 발광 소자에는 저분자 화합물 및 고분자 화합물 중 어느 쪽이든 사용할 수 있고, 무기 화합물이 포함되어도 좋다. 발광 소자를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.

[0220] 발광 소자에는 싱글 구조(발광 유닛을 하나만 포함한 구조)를 적용하여도 좋고, 탠덤 구조(발광 유닛을 복수로 포함한 구조)를 적용하여도 좋다. 발광 유닛은 적어도 하나의 발광층을 포함한다. 탠덤 구조는 복수의 발광 유닛이 전하 발생층을 개재하여 직렬로 접속된 구조이다. 전하 발생층은 한 쌍의 전극 사이에 전압을 인가한 경우에, 2개의 발광 유닛 중 한쪽에 전자를 주입하고, 다른 쪽에 정공을 주입하는 기능을 가진다. 탠덤 구조를 적용함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다. 또한 탠덤 구조는 싱글 구조를 적용하는 경우에 비하여 같은 휘도를 얻는 데 필요한 전류의 양을 감소시킬 수 있기 때문에, 신뢰성을 높일 수 있다. 또한 탠덤 구조를 스택 구조라고 불려도 좋다.

[0221] 도 11에서, 탠덤 구조를 가지는 발광 소자를 사용하는 경우, EL층(113R)은 적색광을 방출하는 발광 유닛을 복수로 포함하고, EL층(113G)은 녹색광을 방출하는 발광 유닛을 복수로 포함하고, EL층(113B)은 청색광을 방출하는 발광 유닛을 복수로 포함하는 것이 바람직하다.

[0222] 발광 소자(130R, 130G, 130B) 위에는 보호층(131)이 제공되어 있다. 보호층(131)과 기판(152)은 접착층(142)에 의하여 접착되어 있다. 기판(152)에는 차광층(117)이 제공되어 있다. 발광 소자의 밀봉에는 예를 들어 고체 밀봉 구조 또는 중공 밀봉 구조를 적용할 수 있다. 도 11에서는 기판(152)과 기판(151) 사이의 공간이 접착층(142)으로 충전되는, 고체 밀봉 구조가 적용되어 있다. 또는 상기 공간이 불활성 가스(질소 또는 아르곤 등)로 충전되는, 중공 밀봉 구조를 적용하여도 좋다. 이때 접착층(142)은 발광 소자와 중첩되지 않도록 제공되어도 좋다. 또한 상기 공간은 테두리 형상으로 제공된 접착층(142)과는 다른 수지로 충전되어도 좋다.

[0223] 보호층(131)은 적어도 표시부(162)에 제공되어 있고, 표시부(162) 전체를 덮도록 제공되는 것이 바람직하다. 발광 소자(130R, 130G, 130B) 위에 보호층(131)을 제공함으로써, 발광 소자의 신뢰성을 높일 수 있다. 보호층(131)은 표시부(162)뿐만 아니라 접속부(140) 및 회로부(164)를 덮도록 제공되는 것이 바람직하다. 또한 보호층(131)은 표시 장치(50A)의 단부까지 연장되어 제공되는 것이 바람직하다. 한편, 접속부(204)는 FPC(172)와 도전층(166)을 전기적으로 접속하기 위하여 보호층(131)이 제공되지 않은 부분을 포함한다.

[0224] 보호층(131)은 단층 구조를 가져도 좋고, 2층 이상의 적층 구조를 가져도 좋다. 또한 보호층(131)의 도전성은 불문한다. 보호층(131)으로서는 절연막, 반도체막, 및 도전막 중 적어도 한 종류를 사용할 수 있다. 보호층(131)이 무기막을 포함함으로써, 예를 들어 공통 전극(115)의 산화가 방지되거나, 발광 소자에 불순물(수분 및 산소 등)이 들어가는 것이 억제되어 발광 소자의 열화를 억제할 수 있기 때문에, 표시 장치의 신뢰성을 높일 수 있다. 보호층(131)으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 이들 무기 절연막의 구체적인 예는 상술한 바와 같다. 특히 보호층(131)은 질화 절연막 또는 질화산화 절연막을 포함하는 것이 바람직하고, 질화 절연막을 포함하는 것이 더 바람직하다.

[0225] 또한 보호층(131)에는 ITO, In-Zn 산화물, Ga-Zn 산화물, Al-Zn 산화물, 또는 IGZO 등을 포함한 무기막을 사용할 수도 있다. 상기 무기막은 저항이 높은 것이 바람직하고, 구체적으로는 공통 전극(115)보다 저항이 높은 것

이 바람직하다. 상기 무기막은 질소를 더 포함하여도 좋다.

- [0226] 발광 소자로부터 방출되는 광을 보호층(131)을 통하여 추출하는 경우, 보호층(131)은 가시광 투과성이 높은 것이 바람직하다. 예를 들어 ITO, IGZO, 및 산화 알루미늄은 각각 가시광 투과성이 높은 무기 재료이기 때문에 바람직하다.
- [0227] 보호층(131)은 예를 들어 산화 알루미늄막과 산화 알루미늄막 위의 질화 실리콘막의 적층 구조, 또는 산화 알루미늄막과 산화 알루미늄막 위의 IGZO막의 적층 구조를 가질 수 있다. 상기 적층 구조로 함으로써, 불순물(물 및 산소 등)이 EL층 측에 들어가는 것을 억제할 수 있다.
- [0228] 또한 보호층(131)은 유기막을 포함하여도 좋다. 예를 들어 보호층(131)은 유기막과 무기막의 양쪽을 포함하여도 좋다. 보호층(131)에 사용할 수 있는 유기막으로서 예를 들어 절연층(235)으로서 사용할 수 있는 유기 절연막 등이 있다.
- [0229] 기관(151)에서 기관(152)과 중첩되지 않은 영역에는 접속부(204)가 제공된다. 접속부(204)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)와 전기적으로 접속된다. 배선(165)이 도전층(112b)과 동일한 도전막을 가공하여 얻어진 도전층의 단층 구조를 가지는 예를 나타낸다. 도전층(166)이 화소 전극(111R, 111G, 111B)과 동일한 도전막을 가공하여 얻어진 도전층의 단층 구조를 가지는 예를 나타내었다. 접속부(204)의 상면에서는 도전층(166)이 노출되어 있다. 이에 의하여, 접속부(204)와 FPC(172)를 접속층(242)을 통하여 전기적으로 접속할 수 있다.
- [0230] 표시 장치(50A)는 톱 이미지형 구조를 가진다. 발광 소자로부터 방출되는 광은 기관(152) 측에 방출된다. 기관(152)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 화소 전극(111R, 111G, 111B)은 가시광을 반사하는 재료를 포함하고, 대향 전극(공통 전극(115))은 가시광을 투과시키는 재료를 포함한다.
- [0231] 기관(152) 중 기관(151) 측의 면에는 차광층(117)을 제공하는 것이 바람직하다. 차광층(117)은 인접한 발광 소자 사이, 접속부(140), 및 회로부(164) 등에 제공될 수 있다.
- [0232] 또한 기관(152) 중 기관(151) 측의 면 또는 보호층(131) 위에 컬러 필터 등의 착색층을 제공하여도 좋다. 컬러 필터를 발광 소자와 중첩하여 제공하면, 화소로부터 방출되는 광의 색 순도를 높일 수 있다.
- [0233] 또한 기관(152)의 외측(기관(151)과 반대쪽 면)에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 예를 들어 편광판, 위상차판, 광 확산층(확산 필름 등), 반사 방지층, 및 집광 필름이 있다. 또한 기관(152)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수막, 사용에 따른 손상의 발생을 억제하는 하드 코트막, 충격 흡수층 등의 표면 보호층을 배치하여도 좋다. 예를 들어 표면 보호층으로서 유리층 또는 실리카층(SiO_x 층)을 제공함으로써, 표면의 오염 및 손상의 발생을 억제할 수 있어 바람직하다. 또한 표면 보호층에는 DLC(diamond like carbon), 산화 알루미늄(AlO_x), 폴리에스테르계 재료, 또는 폴리카보네이트계 재료 등을 사용하여도 좋다. 또한 표면 보호층에는 가시광 투과율이 높은 재료를 사용하는 것이 바람직하다. 또한 표면 보호층에는 경도가 높은 재료를 사용하는 것이 바람직하다.
- [0234] 기관(151) 및 기관(152)에는 각각 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 반도체 등을 사용할 수 있다. 발광 소자로부터의 광이 추출되는 측의 기관에는 상기 광을 투과시키는 재료를 사용한다. 기관(151) 및 기관(152)에 가요성을 가지는 재료를 사용하면, 표시 장치의 가요성을 높이고, 플렉시블 디스플레이를 실현할 수 있다. 또한 기관(151) 및 기관(152) 중 적어도 한쪽으로서 편광판을 사용하여도 좋다.
- [0235] 기관(151) 및 기관(152)에는 각각 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로니트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에테르설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록산 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화 바이닐 수지, 폴리염화 바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 셀룰로스 나노 섬유 등을 사용할 수 있다. 기관(151) 및 기관(152) 중 적어도 한쪽으로서 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.
- [0236] 또한 표시 장치에 원편광판을 중첩시키는 경우, 표시 장치에 포함되는 기관으로서 광학적 등방성이 높은 기관을 사용하는 것이 바람직하다. 광학적 등방성이 높은 기관은 복굴절이 작다(복굴절량이 적다)고도 할 수 있음). 광학적 등방성이 높은 필름으로서, 트리아세틸셀룰로스(TAC, 셀룰로스트리아아세테이트라고도 함) 필름, 사

이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름 등을 들 수 있다.

- [0237] 접착층(142)에는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐부티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트 등을 사용하여도 좋다.
- [0238] 접속층(242)에는 이방성 도전 필름(ACF: Anisotropic Conductive Film), 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
- [0239] [표시 장치(50B)]
- [0240] 도 12에 나타낸 표시 장치(50B)는 각 색의 부화소에서 공유되는 EL층(113)을 포함하는 발광 소자가 사용되는 점, 착색층(컬러 필터 등)이 사용되는 점, 보텀 이미션형 표시 장치인 점 등에서 표시 장치(50A)와 주로 다르다. 또한 표시 장치에 대한 이하의 설명에서는, 앞에서 설명한 표시 장치와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
- [0241] 발광 소자로부터 방출되는 광은 기관(151) 측에 방출된다. 기관(151)에는 가시광 투과성이 높은 재료를 사용하는 것이 바람직하다. 한편, 기관(152)에 사용하는 재료의 광 투과성은 불문한다.
- [0242] 도 12에 나타낸 표시 장치(50B)에서는, 기관(151)과 기관(152) 사이에 트랜지스터(205D, 205R, 205G, 205B), 발광 소자(130R, 130G, 130B), 적색광을 투과시키는 착색층(132R), 녹색광을 투과시키는 착색층(132G), 및 청색광을 투과시키는 착색층(132B) 등이 제공된다.
- [0243] 발광 소자(130R)는 화소 전극(111R), 화소 전극(111R) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130R)로부터 방출되는 광은 착색층(132R)을 통하여 표시 장치(50B)의 외부에 적색광으로서 추출된다.
- [0244] 발광 소자(130G)는 화소 전극(111G), 화소 전극(111G) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130G)로부터 방출되는 광은 착색층(132G)을 통하여 표시 장치(50B)의 외부에 녹색광으로서 추출된다.
- [0245] 발광 소자(130B)는 화소 전극(111B), 화소 전극(111B) 위의 EL층(113), 및 EL층(113) 위의 공통 전극(115)을 포함한다. 발광 소자(130B)로부터 방출되는 광은 착색층(132B)을 통하여 표시 장치(50B)의 외부에 청색광으로서 추출된다.
- [0246] 발광 소자(130R, 130G, 130B)에서는 EL층(113)과 공통 전극(115)이 각각 공유된다. 각 색의 부화소에서 EL층(113)이 공유되는 구성은 각 색의 부화소에 각각 다른 EL층을 제공하는 구성에 비하여 제작 공정 수를 줄일 수 있다.
- [0247] 예를 들어 도 12에 나타낸 발광 소자(130R, 130G, 130B)는 백색광을 방출한다. 발광 소자(130R, 130G, 130B)로부터 방출되는 백색광이 착색층(132R, 132G, 132B)을 투과함으로써, 원하는 색의 광을 얻을 수 있다.
- [0248] 기관(151)과 트랜지스터 사이에는 차광층(117)을 형성하는 것이 바람직하다. 도 12에는 기관(151) 위에 차광층(117)이 제공되고, 차광층(117) 위에 절연층(153)이 제공되고, 절연층(153) 위에 트랜지스터(205D1), 트랜지스터(205D2), 트랜지스터(205R), 트랜지스터(205G), 및 트랜지스터(205B)(도시하지 않았음) 등이 제공된 예를 나타내었다. 또한 절연층(218) 위에 착색층(132R), 착색층(132G), 및 착색층(132B)이 제공되고, 착색층(132R), 착색층(132G), 및 착색층(132B) 위에 절연층(235)이 제공되어 있다.
- [0249] 화소 전극(111R, 111G, 111B)에는 각각 가시광 투과성이 높은 재료를 사용한다. 공통 전극(115)에는 가시광을 반사하는 재료를 사용하는 것이 바람직하다. 보텀 이미션형 구조를 가지는 표시 장치에서는 공통 전극(115)에 저항이 낮은 금속 등을 사용할 수 있기 때문에, 공통 전극(115)의 저항에 기인한 전압 강하를 억제할 수 있어, 높은 표시 품질을 실현할 수 있다.
- [0250] 본 발명의 일 형태의 트랜지스터는 미세화가 가능하고, 점유 면적을 축소할 수 있기 때문에, 보텀 이미션형 구조를 가지는 표시 장치에서 화소의 개구율을 높이거나 화소의 크기를 축소할 수 있다.
- [0251] 마이크로캐비티가 적용된 경우에는, 발광 소자(130R), 발광 소자(130G), 발광 소자(130B)는 각각 EL층(113)이

나타내는 백색광 중 소정의 파장의 광이 강해진 광을 발한다. 여기서는 이와 같이 마이크로캐비티가 적용된 발광 소자이어도, 백색광을 방출하는 EL층이 적용된 경우에는 백색광을 방출하는 발광 소자라고 부르는 것으로 한다.

[0252] 백색광을 방출하는 발광 소자에서는 2개 이상의 발광층이 포함되는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 보색의 광을 방출하는 2개의 발광층을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색으로 함으로써, 발광 소자 전체로서 백색광을 방출하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우에는, 3개 이상의 발광층의 발광색이 혼합됨으로써, 발광 소자 전체로서 백색광을 방출하는 구성으로 하면 좋다.

[0253] EL층(113)은 예를 들어 청색광을 방출하는 발광 물질을 포함한 발광층 및 청색보다 파장이 긴 가시광을 방출하는 발광 물질을 포함한 발광층을 포함하는 것이 바람직하다. EL층(113)은 예를 들어 황색광을 방출하는 발광층 및 청색광을 방출하는 발광층을 포함하는 것이 바람직하다. 또는 EL층(113)은 예를 들어 적색광을 방출하는 발광층, 녹색광을 방출하는 발광층, 및 청색광을 방출하는 발광층을 포함하는 것이 바람직하다.

[0254] 백색광을 방출하는 발광 소자는 탠덤 구조를 가지는 것이 바람직하다. 구체적으로는, 황색광을 방출하는 발광 유닛과 청색광을 방출하는 발광 유닛을 포함한 2단 탠덤 구조, 적색광과 녹색광을 방출하는 발광 유닛과 청색광을 방출하는 발광 유닛을 포함한 2단 탠덤 구조, 청색광을 방출하는 발광 유닛과, 황색, 황록색, 또는 녹색광을 방출하는 발광 유닛과, 청색광을 방출하는 발광 유닛을 이 순서대로 포함한 3단 탠덤 구조, 또는 청색광을 방출하는 발광 유닛과, 황색, 황록색, 또는 녹색광과 적색광을 방출하는 발광 유닛과, 청색광을 방출하는 발광 유닛을 이 순서대로 포함한 3단 탠덤 구조 등을 적용할 수 있다. 예를 들어 발광 유닛의 적층 수와 색의 순서로서는, 양극 측으로부터 B, Y의 2단 구조, B, 발광 유닛 X의 2단 구조, B, Y, B의 3단 구조, B, X, B의 3단 구조가 있고, 발광 유닛 X에서의 발광층의 적층 수와 색의 순서로서는, 양극 측으로부터 R, Y의 2층 구조, R, G의 2층 구조, G, R의 2층 구조, G, R, G의 3층 구조, 또는 R, G, R의 3층 구조 등을 들 수 있다. 또한 2개의 발광층 사이에 다른 층이 제공되어도 좋다.

[0255] 또는 예를 들어 도 12에 나타난 발광 소자(130R, 130G, 130B)는 청색광을 방출하는 구성으로 하여도 좋다. 이 때 EL층(113)은 청색광을 방출하는 발광층을 하나 이상 포함한다. 청색광을 나타내는 부화소(210B)에서는, 발광 소자(130B)로부터 방출되는 청색광을 추출할 수 있다. 또한 적색광을 나타내는 부화소(210R) 및 녹색광을 나타내는 부화소(210G)에서는, 발광 소자(130R) 또는 발광 소자(130G)와 기관(151) 사이에 색 변환층을 제공함으로써, 발광 소자(130R) 또는 발광 소자(130G)로부터 방출되는 청색광을 더 긴 파장의 광으로 변환하여 적색광 또는 녹색광을 추출할 수 있다. 또한 발광 소자(130R)의 발광의 광로상에는 색 변환층과 기관(151) 사이에 착색층(132R)을 제공하고, 발광 소자(130G)의 발광의 광로상에는 색 변환층과 기관(151) 사이에 착색층(132G)을 제공하는 것이 바람직하다. 발광 소자로부터 방출된 광의 일부는 변환되지 않고 색 변환층을 투과하는 경우가 있다. 색 변환층을 투과한 광이 착색층을 통하여 추출됨으로써, 원하는 색의 광 이외의 광이 착색층에 의하여 흡수되고, 부화소가 나타내는 광의 색 순도를 높일 수 있다.

[0256] [표시 장치(50C)]

[0257] 도 13에 나타난 표시 장치(50C)는 MML(메탈 마스크리스) 구조가 적용된 표시 장치의 일례이다. 즉 표시 장치(50C)는 파인 메탈 마스크를 사용하지 않고 제작된 발광 소자를 포함한다. 또한 기관(151)에서 절연층(235)까지의 적층 구조 및 보호층(131)에서 기관(152)까지의 적층 구조는 표시 장치(50A)와 같기 때문에 설명을 생략한다.

[0258] 도 13에서 절연층(235) 위에 발광 소자(130R, 130G, 130B)가 제공되어 있다.

[0259] 발광 소자(130R)는 절연층(235) 위의 도전층(124R), 도전층(124R) 위의 도전층(126R), 도전층(126R) 위의 층(133R), 층(133R) 위의 공통층(114), 및 공통층(114) 위의 공통 전극(115)을 포함한다. 도 13에 나타난 발광 소자(130R)는 적색광(R)을 방출한다. 층(133R)은 적색광을 방출하는 발광층을 포함한다. 발광 소자(130R)에서 층(133R) 및 공통층(114)을 통틀어 EL층이라고 부를 수 있다. 또한 도전층(124R) 및 도전층(126R) 중 한쪽 또는 양쪽을 화소 전극이라고 부를 수 있다.

[0260] 마찬가지로, 발광 소자(130G)는 절연층(235) 위의 도전층(124G), 도전층(124G) 위의 도전층(126G), 도전층(126G) 위의 층(133G), 층(133G) 위의 공통층(114), 및 공통층(114) 위의 공통 전극(115)을 포함한다. 도 13에 나타난 발광 소자(130G)는 녹색광(G)을 방출한다. 층(133G)은 녹색광을 방출하는 발광층을 포함한다.

[0261] 마찬가지로, 발광 소자(130B)는 절연층(235) 위의 도전층(124B), 도전층(124B) 위의 도전층(126B), 도전층

(126B) 위의 층(133B), 층(133B) 위의 공통층(114), 및 공통층(114) 위의 공통 전극(115)을 포함한다. 도 13에 나타난 발광 소자(130B)는 청색광(B)을 방출한다. 층(133B)은 청색광을 방출하는 발광층을 포함한다.

[0262] 본 명세서 등에서는, 발광 소자에 포함되는 EL층 중 각 발광 소자에 제공된 섬 형상의 층을 층(133B), 층(133G), 또는 층(133R)이라고 하고, 복수의 발광 소자에서 공유되는 층을 공통층(114)이라고 한다. 또한 본 명세서 등에서는 공통층(114)을 포함시키지 않고, 층(133R), 층(133G), 및 층(133B)만을 가리켜 섬 형상의 EL층, 섬 형상으로 형성된 EL층 등이라고 하는 경우도 있다.

[0263] 층(133R), 층(133G), 및 층(133B)은 서로 떨어져 있다. EL층을 각 발광 소자에 섬 형상으로 제공함으로써, 인접한 발광 소자 간의 누설 전류를 억제할 수 있다. 이에 의하여, 크로스트크에 기인한 의도하지 않은 발광을 방지할 수 있어, 콘트라스트가 매우 높은 표시 장치를 실현할 수 있다.

[0264] 또한 도 13에서 층(133R, 133G, 133B)은 모두 같은 두께를 가지지만, 이에 한정되지 않는다. 층(133R, 133G, 133B)은 막 두께가 서로 달라도 좋다.

[0265] 도전층(124R)은 절연층(106), 절연층(218), 및 절연층(235)에 제공된 개구를 통하여 트랜지스터(205R)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다. 마찬가지로, 도전층(124G)은 트랜지스터(205G)에 포함되는 도전층(112b)에 전기적으로 접속되고, 도전층(124B)은 트랜지스터(205B)에 포함되는 도전층(112b)에 전기적으로 접속되어 있다.

[0266] 도전층(124R, 124G, 124B)은 절연층(235)에 제공된 개구를 덮도록 형성된다. 도전층(124R, 124G, 124B)의 오목부에는 각각 층(128)이 매립되어 있다.

[0267] 층(128)은 도전층(124R, 124G, 124B)의 오목부를 평탄화하는 기능을 가진다. 도전층(124R, 124G, 124B) 및 층(128) 위에는 도전층(124R, 124G, 124B)에 전기적으로 접속되는 도전층(126R, 126G, 126B)이 제공되어 있다. 따라서 도전층(124R, 124G, 124B)의 오목부와 중첩되는 영역도 발광 영역으로서 사용할 수 있어, 화소의 개구율을 높일 수 있다. 도전층(124R) 및 도전층(126R)으로서 반사 전극으로서 기능하는 도전층을 사용하는 것이 바람직하다.

[0268] 층(128)은 절연층이어도 좋고, 도전층이어도 좋다. 층(128)에는 각종 무기 절연 재료, 유기 절연 재료, 및 도전 재료를 적절히 사용할 수 있다. 특히 층(128)은 절연 재료를 사용하여 형성되는 것이 바람직하고, 유기 절연 재료를 사용하여 형성되는 것이 특히 바람직하다. 층(128)에는 예를 들어 상술한 절연층(237)에 사용할 수 있는 유기 절연 재료를 적용할 수 있다.

[0269] 도 13에는 층(128)의 상면이 평탄부를 가지는 예를 나타내었지만, 층(128)의 형상은 특별히 한정되지 않는다. 층(128)의 상면은 볼록한 곡면, 오목한 곡면, 및 평면 중 적어도 하나를 가질 수 있다.

[0270] 또한 층(128)의 상면의 높이와 도전층(124R)의 상면의 높이는 일치하거나 실질적으로 일치하여도 좋고, 서로 달라도 좋다. 예를 들어 층(128)의 상면의 높이는 도전층(124R)의 상면의 높이보다 낮아도 좋고 높아도 좋다.

[0271] 도전층(126R)의 단부는 도전층(124R)의 단부와 정렬되어도 좋고, 도전층(124R)의 단부의 측면을 덮어도 좋다. 도전층(124R) 및 도전층(126R) 각각의 단부는 테이퍼 형상을 가지는 것이 바람직하다. 구체적으로는, 도전층(124R) 및 도전층(126R) 각각의 단부는 테이퍼각이 90° 미만인 테이퍼 형상을 가지는 것이 바람직하다. 화소 전극의 단부가 테이퍼 형상을 가지는 경우, 화소 전극의 측면을 따라 제공되는 층(133R)은 경사진 부분을 포함한다. 화소 전극의 측면을 테이퍼 형상으로 함으로써, 화소 전극의 측면을 따라 제공되는 EL층의 피복성을 양호하게 할 수 있다.

[0272] 도전층(124G, 126G) 및 도전층(124B, 126B)은 도전층(124R, 126R)과 같기 때문에 자세한 설명은 생략한다.

[0273] 도전층(126R)의 상면 및 측면은 층(133R)으로 덮여 있다. 마찬가지로, 도전층(126G)의 상면 및 측면은 층(133G)으로 덮여 있고, 도전층(126B)의 상면 및 측면은 층(133B)으로 덮여 있다. 따라서 도전층(126R, 126G, 126B)이 제공된 영역 전체를 발광 소자(130R, 130G, 130B)의 발광 영역으로서 사용할 수 있기 때문에, 화소의 개구율을 높일 수 있다.

[0274] 층(133R), 층(133G), 및 층(133B) 각각의 상면의 일부 및 측면은 절연층(125, 127)으로 덮여 있다. 층(133R), 층(133G), 층(133B), 및 절연층(125, 127) 위에 공통층(114)이 제공되고, 공통층(114) 위에 공통 전극(115)이 제공되어 있다. 공통층(114) 및 공통 전극(115)은 각각 복수의 발광 소자에서 공유되는 하나의 연속적인 막이다.

- [0275] 도 13에서, 도전층(126R)과 층(133R) 사이에는 도 11 등에 나타난 절연층(237)이 제공되어 있지 않다. 즉 표시 장치(50C)에는 화소 전극과 접하고, 화소 전극의 상면 단부를 덮는 절연층(격벽, 뱅크, 스페이서 등이라고도 함)이 제공되어 있지 않다. 그러므로 인접한 발광 소자 사이의 간격을 매우 좁게 할 수 있다. 따라서 정세도 또는 해상도가 높은 표시 장치로 할 수 있다. 또한 상기 절연층을 형성하기 위한 마스크도 불필요하므로, 표시 장치의 제조 비용을 절감할 수 있다.
- [0276] 상술한 바와 같이, 층(133R), 층(133G), 및 층(133B)은 각각 발광층을 포함한다. 층(133R), 층(133G), 및 층(133B)은 각각 발광층과, 발광층 위의 캐리어 수송층(전자 수송층 또는 정공 수송층)을 포함하는 것이 바람직하다. 또는 층(133R), 층(133G), 및 층(133B)은 각각 발광층과, 발광층 위의 캐리어 차단층(정공 차단층 또는 전자 차단층)을 포함하는 것이 바람직하다. 또는 층(133R), 층(133G), 및 층(133B)은 각각 발광층, 발광층 위의 캐리어 차단층, 및 캐리어 차단층 위의 캐리어 수송층을 포함하는 것이 바람직하다. 층(133R), 층(133G), 및 층(133B)의 표면은 표시 장치의 제작 공정 중에 노출되기 때문에, 캐리어 수송층 및 캐리어 차단층 중 한쪽 또는 양쪽을 발광층 위에 제공함으로써, 발광층이 가장 바깥쪽으로 노출되는 것이 억제되어, 발광층이 받는 대미지를 줄일 수 있다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다.
- [0277] 공통층(114)은 예를 들어 전자 주입층 또는 정공 주입층을 포함한다. 또는 공통층(114)은 전자 수송층과 전자 주입층의 적층이어도 좋고, 정공 수송층과 정공 주입층의 적층이어도 좋다. 공통층(114)은 발광 소자(130R, 130G, 130B)에서 공유되어 있다.
- [0278] 층(133R), 층(133G), 및 층(133B) 각각의 측면은 절연층(125)으로 덮여 있다. 절연층(127)은 절연층(125)을 개재하여 층(133R), 층(133G), 및 층(133B) 각각의 측면을 덮는다.
- [0279] 층(133R), 층(133G), 및 층(133B)의 측면(또한 상면의 일부)이 절연층(125) 및 절연층(127) 중 적어도 한쪽으로 덮여 있으면, 공통층(114)(또는 공통 전극(115))이 화소 전극 및 층(133R, 133G, 133B)의 측면과 접하는 것이 억제되어, 발광 소자의 단락을 억제할 수 있다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다.
- [0280] 절연층(125)은 층(133R), 층(133G), 및 층(133B) 각각의 측면과 접하는 것이 바람직하다. 절연층(125)이 층(133R), 층(133G), 및 층(133B)과 접함으로써, 층(133R), 층(133G), 및 층(133B)의 박리를 방지할 수 있어, 발광 소자의 신뢰성을 높일 수 있다.
- [0281] 절연층(127)은 절연층(125)의 오목부를 충전하도록 절연층(125) 위에 제공된다. 절연층(127)은 절연층(125)의 측면의 적어도 일부를 덮는 것이 바람직하다.
- [0282] 절연층(125) 및 절연층(127)을 제공함으로써, 인접한 섬 형상의 층 사이를 충전할 수 있기 때문에, 섬 형상의 층 위에 제공되는 층(예를 들어 캐리어 주입층 및 공통 전극 등)의 피형성면을 큰 요철이 저감되고 더 평탄한 것으로 할 수 있다. 따라서 캐리어 주입층 및 공통 전극 등의 피복성을 높일 수 있다.
- [0283] 공통층(114) 및 공통 전극(115)은 층(133R), 층(133G), 층(133B), 절연층(125), 및 절연층(127) 위에 제공된다. 절연층(125) 및 절연층(127)을 제공하기 전의 단계에서는, 화소 전극 및 섬 형상의 EL층이 제공되는 영역과, 화소 전극 및 섬 형상의 EL층이 제공되지 않는 영역(발광 소자 사이의 영역)의 차이에 기인한 단차가 발생한다. 본 발명의 일 형태의 표시 장치에서는, 절연층(125) 및 절연층(127)을 포함함으로써 상기 단차를 평탄화할 수 있어, 공통층(114) 및 공통 전극(115)의 피복성을 향상시킬 수 있다. 따라서 단절로 인한 접촉 불량을 억제할 수 있다. 또한 단차로 인하여 공통 전극(115)이 국소적으로 얇아져 전기 저항이 상승하는 것을 억제할 수 있다.
- [0284] 절연층(127)의 상면은 평탄성이 보다 높은 형상을 가지는 것이 바람직하다. 절연층(127)의 상면은 평면, 볼록한 곡면, 및 오목한 곡면 중 적어도 하나를 가져도 좋다. 예를 들어 절연층(127)의 상면은 평탄성이 높은, 매끈한 볼록 곡면 형상을 가지는 것이 바람직하다.
- [0285] 절연층(125)은 무기 재료를 포함한 절연층으로 할 수 있다. 절연층(125)으로서는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막 등의 무기 절연막을 사용할 수 있다. 이들 무기 절연막의 구체적 예는 상술한 바와 같다. 절연층(125)은 단층 구조를 가져도 좋고, 적층 구조를 가져도 좋다. 특히 산화 알루미늄은 에칭 시에 EL층에 대한 선택비가 높고, 후술하는 절연층(127)의 형성 시에 EL층을 보호하는 기능을 가지기 때문에 바람직하다. 특히 ALD법으로 형성한 산화 알루미늄막, 산화 하프늄막, 또는 산화 실리콘막 등의 무기 절연막을 절연층(125)으로서 적용함으로써, 핀홀이 적고, EL층을 보호하는 기능이 우수한 절연층(125)을 형성할 수 있다. 또한 절연층(125)은 ALD법으로 형성된 막과 스퍼터링법으로 형성된 막의 적층 구조를 가져도

좋다. 절연층(125)은 예를 들어 ALD법으로 형성된 산화 알루미늄막과 스퍼터링법으로 형성된 질화 실리콘막의 적층 구조를 가져도 좋다.

[0286] 절연층(125)은 물 및 산소 중 적어도 한쪽에 대한 배리어 절연층으로서의 기능을 가지는 것이 바람직하다. 또한 절연층(125)은 물 및 산소 중 적어도 한쪽의 확산을 억제하는 기능을 가지는 것이 바람직하다. 또한 절연층(125)은 물 및 산소 중 적어도 한쪽을 포획 또는 고착하는(게터링이라고도 함) 기능을 가지는 것이 바람직하다.

[0287] 또한 본 명세서 등에서 배리어 절연층이란, 배리어성을 가지는 절연층을 가리킨다. 또한 본 명세서 등에서 배리어성이란, 대응하는 물질의 확산을 억제하는 기능(투과성이 낮다고도 함)을 가리킨다. 또는 배리어성이란, 대응하는 물질을 포획 또는 고착하는(게터링이라고도 함) 기능을 가리킨다.

[0288] 절연층(125)이 배리어 절연층으로서의 기능 또는 게터링 기능을 가지면, 외부로부터 각 발광 소자로 확산될 수 있는 불순물(대표적으로는, 물 및 산소 중 적어도 한쪽)의 침입이 억제될 수 있다. 상기 구성으로 함으로써, 신뢰성이 높은 발광 소자 및 신뢰성이 높은 표시 장치를 제공할 수 있다.

[0289] 또한 절연층(125)은 불순물 농도가 낮은 것이 바람직하다. 이 경우, 절연층(125)으로부터 EL층에 불순물이 혼입되어 EL층이 열화되는 것을 억제할 수 있다. 또한 절연층(125)에서 불순물 농도를 낮게 함으로써, 물 및 산소 중 적어도 한쪽에 대한 배리어성을 높일 수 있다. 예를 들어 절연층(125)은 수소 농도 및 탄소 농도 중 한쪽, 바람직하게는 양쪽이 충분히 낮은 것이 바람직하다.

[0290] 절연층(125) 위에 제공되는 절연층(127)은 인접한 발광 소자 사이에 형성된 절연층(125)의 큰 요철을 평탄화하는 기능을 가진다. 바꿔 말하면, 절연층(127)은 공통 전극(115)이 형성되는 면의 평탄성을 향상시키는 효과를 가진다.

[0291] 절연층(127)으로서는 유기 재료를 포함하는 절연층을 적합하게 사용할 수 있다. 유기 재료로서는 감광성 유기 수지를 사용하는 것이 바람직하고, 예를 들어 아크릴 수지를 포함한 감광성 수지 조성물을 사용하는 것이 바람직하다. 또한 본 명세서 등에서 아크릴 수지란, 폴리메타크릴산 에스터 또는 메타크릴 수지만을 가리키는 것이 아니고, 넓은 의미의 아크릴계 폴리머 전체를 가리키는 경우가 있다.

[0292] 또한 절연층(127)에는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘(silicone) 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 사용하여도 좋다. 또한 절연층(127)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 폴루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용하여도 좋다. 또한 감광성 유기 수지로서는 포토레지스트를 사용하여도 좋다. 감광성 유기 수지로서는 포지티브형 재료 및 네거티브형 재료 중 어느 쪽을 사용하여도 좋다.

[0293] 절연층(127)에는 가시광을 흡수하는 재료를 사용하여도 좋다. 절연층(127)이 발광 소자로부터 방출되는 광을 흡수함으로써, 발광 소자로부터 절연층(127)을 통하여 인접한 발광 소자에 광이 누설되는 것(미광)을 억제할 수 있다. 이에 의하여, 표시 장치의 표시 품질을 높일 수 있다. 또한 표시 장치에 편광판을 사용하지 않아도 표시 품질을 높일 수 있기 때문에, 표시 장치를 경량화 및 박형화할 수 있다.

[0294] 가시광을 흡수하는 재료로서는, 흑색 등의 안료를 포함한 재료, 염료를 포함한 재료, 광 흡수성을 가지는 수지 재료(예를 들어 폴리이미드 등), 및 컬러 필터에 사용할 수 있는 수지 재료(컬러 필터 재료)를 들 수 있다. 특히 2색 또는 3색 이상의 컬러 필터 재료를 적층 또는 혼합한 수지 재료를 사용하면, 가시광 차폐 효과를 높일 수 있기 때문에 바람직하다. 특히 3색 이상의 컬러 필터 재료를 혼합함으로써, 흑색 또는 흑색에 가까운 수지층으로 할 수 있다.

[0295] [표시 장치(50D)]

[0296] 앞에서는 표시 장치에 발광 소자를 적용한 경우의 예에 대하여 설명하였지만, 이하에서는 표시 소자에 액정 소자를 적용한 액정 표시 장치에 대하여 설명한다.

[0297] 표시 장치에 포함되는 액정 소자로서는 다양한 구성의 소자를 사용할 수 있다. 대표적으로는 VA(Vertical Alignment) 모드, FFS(Fringe Field Switching) 모드, 또는 IPS(In-Plane-Switching) 모드 등이 적용된 투과형 액정 소자를 사용할 수 있다. 또한 액정 소자로서는 투과형뿐만 아니라, 반사형 또는 반투과형 액정 소자를 사용하여도 좋다. 또한 표시 장치는 노멀리 블랙형 액정 표시 장치인 것이 바람직하다.

[0298] 예를 들어 VA 모드로서는 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모

드, ASV(Advanced Super View) 모드 등을 사용할 수 있다.

- [0299] 또한 액정 소자에는, 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어 VA 모드, FFS 모드, IPS 모드, 외에 TN(Twisted Nematic) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
- [0300] 여기서 액정 표시 장치는 편광과 액정의 광학적 변조 작용을 이용하여 광의 투과 또는 비투과를 제어하는 표시 장치이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자의 액정으로서, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다. 또한 액정 재료로서는, 포지티브형의 액정 또는 네거티브형의 액정 중 어느 것을 사용하여도 좋고, 적용하는 모드나 설계에 따라 최적의 액정 재료를 사용하면 좋다.
- [0301] 도 14에 나타낸 표시 장치(50D)는 FFS 모드의 액정 표시 장치이다.
- [0302] 기관(151)과 기관(152)은 접착층(144)에 의하여 접합되어 있다. 또한 기관(151), 기관(152), 및 접착층(144)으로 둘러싸인 영역에 액정(262)이 밀봉되어 있다. 기관(152)의 외측의 면에는 편광판(260a)이 위치하고, 기관(151)의 외측의 면에는 편광판(260b)이 위치한다. 또한 도시하지 않았지만, 편광판(260a)보다 외측 또는 편광판(260b)보다 외측에 백라이트를 제공할 수 있다.
- [0303] 기관(151)에는 트랜지스터(205D, 205R, 205G), 접속부(204), 스페이서(224) 등이 제공되어 있다. 트랜지스터(205D)는 회로부(164)에 제공되는 트랜지스터이고, 트랜지스터(205R, 205G)는 표시부(162)에 제공되는 트랜지스터이다. 트랜지스터(205R), 트랜지스터(205G)에 포함되는 도전층(112b)은 액정 소자(60)의 화소 전극(111)과 전기적으로 접속되어 있다.
- [0304] 기관(152)에는 착색층(132R, 132G), 차광층(117), 절연층(225) 등이 제공되어 있다.
- [0305] 트랜지스터(205D, 205R, 205G)는 각각 도전층(112a), 도전층(112b), 반도체층(108), 반도체층(107), 반도체층(109), 절연층(106), 도전층(104) 등을 포함한다. 도전층(112a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 도전층(112b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 반도체층(107)은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 반도체층(109)은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능한다. 도전층(104)은 게이트 전극으로서 기능한다. 절연층(106)은 그 일부가 게이트 절연층으로서 기능한다.
- [0306] 또한 트랜지스터(205D, 205R, 205G)는 절연층(218)으로 덮여 있다. 절연층(218)은 트랜지스터(205D, 205R, 205G)의 보호층으로서 기능한다.
- [0307] 표시부(162)에 포함되는 부화소는 트랜지스터, 액정 소자(60), 및 착색층을 포함한다. 예를 들어 적색광을 나타내는 부화소는 트랜지스터(205R), 액정 소자(60), 및 적색광을 투과시키는 착색층(132R)을 포함한다. 또한 녹색광을 나타내는 부화소는 트랜지스터(205G), 액정 소자(60), 및 녹색광을 투과시키는 착색층(132G)을 포함한다. 도시하지 않았지만, 이와 마찬가지로 청색광을 나타내는 부화소는 트랜지스터, 액정 소자(60), 및 청색광을 투과시키는 착색층을 포함한다.
- [0308] 액정 소자(60)는 공통 전극(115), 화소 전극(111), 및 액정(262)을 포함한다. 절연층(218) 위에 공통 전극(115)이 제공되고, 공통 전극(115) 위에 절연층(214)이 제공되어 있다. 또한 절연층(214) 위에는 화소 전극(111)이 제공되어 있다.
- [0309] 화소 전극(111) 및 공통 전극(115)은 가시광을 투과시킨다. 즉 액정 소자(60)를 투과형 액정 소자로 할 수 있다. 예를 들어 백라이트를 기관(151) 측에 배치한 경우, 편광판(260b)에 의하여 편광된 백라이트의 광은 기관(151), 액정 소자(60), 및 기관(152)을 투과하고 편광판(260a)에 도달한다. 이때, 화소 전극(111)과 공통 전극(115) 사이에 공급되는 전압에 의하여 액정(262)의 배향을 제어하여, 광의 광학 변조를 제어할 수 있다. 즉 편광판(260a)을 통하여 방출되는 광의 강도를 제어할 수 있다. 또한 입사하는 광은 착색층에 의하여 특정의 파장 영역 이외의 광이 흡수되기 때문에, 추출되는 광은 예를 들어 적색을 나타내는 광이다.
- [0310] 여기서, 편광판(260a)으로서 직선 편광판을 사용하여도 좋지만, 원편광판을 사용할 수도 있다. 원편광판으로서

는 예를 들어 직선 편광판과 1/4 파장 위상차판을 적층한 것을 사용할 수 있다. 편광판(260a)으로서 원편광판을 사용함으로써, 외광 반사를 억제할 수 있다.

[0311] 또한 편광판(260a)으로서 원편광판을 사용한 경우, 편광판(260b)으로서도 원편광판을 사용하여도 좋고, 일반적인 직선 편광판을 사용할 수도 있다. 편광판(260a), 편광판(260b)에 적용하는 편광판의 종류에 따라 액정 소자(60)로서 사용하는 액정 소자의 셀 갭, 배향, 구동 전압 등을 조정함으로써 원하는 콘트라스트가 실현되도록 하면 좋다.

[0312] 기관(151)의 단부에 가까운 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(165)이 도전층(166) 및 접속층(242)을 통하여 FPC(172)와 전기적으로 접속되어 있다. 배선(165)은 절연층(110)에 제공된 개구를 통하여 배선(165)에 접속되어 있다. 도 14에 나타난 구성에서는 배선(165)을 도전층(112a) 및 반도체층(107)과 동일한 재료를 사용하여 동일한 공정으로 형성하는 예를 나타내고, 도전층(166)을 도전층(112b)과 동일한 재료를 사용하여 동일한 공정으로 형성하는 예를 나타낸다.

[0313] 화소 전극(111)은 평면에서 보았을 때 빗살 형상 또는 슬릿이 제공된 형상을 가진다. 또한 화소 전극(111)은 공통 전극(115)과 중첩되어 배치되어 있다. 또한 착색층과 중첩되는 영역에서 공통 전극(115) 위에 화소 전극(111)이 배치되지 않은 부분이 있다.

[0314] 또한 액정 소자(60)에서 화소 전극(111)과 공통 전극(115) 양쪽의 상면 형상을 빗살 형상으로 하여도 좋다. 한편, 표시 장치(50D)에 나타난 바와 같이, 액정 소자(60)에서 화소 전극(111) 및 공통 전극(115) 중 한쪽만 상면 형상을 빗살 형상으로 함으로써 화소 전극(111)과 공통 전극(115)이 부분적으로 중첩되는 구성이 된다. 이에 의하여, 화소 전극(111)과 공통 전극(115) 사이의 용량을 유지 용량(storage capacitor)으로서 사용할 수 있기 때문에, 용량 소자를 별도로 제공할 필요가 없어, 표시 장치의 개구율을 높일 수 있다.

[0315] 기관(152) 측에서 착색층(132R, 132G), 차광층(117)을 덮어 절연층(225)이 제공되어 있다. 절연층(225)은 착색층(132R, 132G) 등에 포함되는 성분이 액정(262)으로 확산되는 것을 방지하는 오버코트로서 기능한다. 또한 절연층(225)은 평탄화막으로서의 기능을 가져도 좋다. 절연층(225)은 투광성을 가지는 유기 수지를 사용하여 형성할 수 있다.

[0316] 또한 화소 전극(111), 절연층(214), 절연층(225) 등에서 액정(262)과 접하는 면에는 액정(262)의 배향을 제어하기 위한 배향막이 제공되어 있어도 좋다.

[0317] 여기까지가 표시 장치의 구성예에 대한 설명이다.

[0318] [표시 장치의 제작 방법예]

[0319] 이하에서는 MML(메탈 마스크리스) 구조가 적용된 표시 장치의 제작 방법에 대하여 설명한다. 여기서는, 파인 메탈 마스크를 사용하지 않고 발광 소자를 제작하는 공정에 대하여 자세히 설명한다. 도 15는 각 공정에서의 표시부(162)에 포함되는 3개의 발광 소자와 접속부(140)의 단면도이다.

[0320] 발광 소자의 제작에는 증착법 등의 진공 프로세스 및 스핀 코팅법, 잉크젯법 등의 용액 프로세스를 사용할 수 있다. 증착법으로서는, 스퍼터링법, 이온 플레이팅법, 이온 빔 증착법, 분자선 증착법, 진공 증착법 등의 물리 기상 증착법(PVD법), 및 화학 기상 증착법(CVD법) 등을 들 수 있다. 특히 EL층에 포함되는 기능층(정공 주입층, 정공 수송층, 정공 차단층, 발광층, 전자 차단층, 전자 수송층, 전자 주입층, 전하 발생층 등)은 증착법(진공 증착법 등), 도포법(딥 코팅법, 다이 코팅법, 바 코팅법, 스핀 코팅법, 스프레이 코팅법 등), 인쇄법(잉크젯법, 스크린(공판 인쇄)법, 오프셋(평판 인쇄)법, 플렉소 인쇄(볼록판 인쇄)법, 그라비아법, 또는 마이크로 콘택트법 등) 등의 방법으로 형성될 수 있다.

[0321] 이하에서 설명하는 표시 장치의 제작 방법에서는, 섬 형상의 층(발광층을 포함한 층)은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, 발광층을 먼 전체에 성막한 후에 포토리소그래피법을 사용하여 가공함으로써 형성된다. 따라서 여태까지 실현이 어려웠던 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다. 또한 발광층을 색마다 구분 형성할 수 있기 때문에, 매우 선명하고, 콘트라스트가 높고, 표시 품질이 높은 표시 장치를 실현할 수 있다. 또한 발광층 위에 회생층을 제공함으로써, 표시 장치의 제작 공정 중에 발광층이 받는 대미지를 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.

[0322] 예를 들어 표시 장치가 청색광을 방출하는 발광 소자, 녹색광을 방출하는 발광 소자, 및 적색광을 방출하는 발광 소자의 3종류의 발광 소자로 구성되는 경우, 발광층의 성막과 포토리소그래피에 의한 가공을 3번 수행하므로

써, 3종류의 섬 형상의 발광층을 형성할 수 있다.

- [0323] 우선 트랜지스터(205R, 205G, 205B) 등(도시하지 않았음)이 제공된 기판(151) 위에 화소 전극(111R, 111G, 111B) 및 도전층(123)을 형성한다(도 15의 (A)).
- [0324] 화소 전극이 되는 도전막은 예를 들어 스퍼터링법 또는 진공 증착법을 사용하여 형성될 수 있다. 포토리소그래피 공정으로 상기 도전막 위에 레지스트 마스크를 형성한 후, 상기 도전막을 가공함으로써, 화소 전극(111R, 111G, 111B) 및 도전층(123)을 형성할 수 있다. 상기 도전막의 가공에는 웨트 에칭법 및 드라이 에칭법 중 한 쪽 또는 양쪽을 사용할 수 있다.
- [0325] 이어서 나중에 층(133B)이 되는 막(133Bf)을 화소 전극(111R, 111G, 111B) 위에 형성한다(도 15의 (A)). 막(133Bf)(나중에 층(133B)이 됨)은 청색광을 방출하는 발광층을 포함한다.
- [0326] 또한 본 실시형태에서는, 우선 청색광을 방출하는 발광 소자에 포함되는 섬 형상의 EL층을 형성한 후, 다른 색의 광을 방출하는 발광 소자에 포함되는 섬 형상의 EL층을 형성하는 예에 대하여 설명한다.
- [0327] 섬 형상의 EL층을 형성하는 공정에서, 2번째 이후에 형성되는 색의 발광 소자의 화소 전극은 앞의 공정에서 대미지를 받는 경우가 있다. 이 경우, 2번째 이후에 형성된 색의 발광 소자의 구동 전압은 높아지는 경우가 있다.
- [0328] 그래서 본 발명의 일 형태의 표시 장치를 제작하는 경우에는, 가장 파장이 짧은 광을 방출하는 발광 소자(예를 들어 청색의 발광 소자)의 섬 형상의 EL층부터 형성하는 것이 바람직하다. 예를 들어 섬 형상의 EL층은 청색, 녹색, 적색의 발광 소자의 순서 또는 청색, 적색, 녹색의 발광 소자의 순서로 형성하는 것이 바람직하다.
- [0329] 이로써, 청색의 발광 소자에서 화소 전극과 EL층의 계면의 상태를 양호하게 유지하고, 청색의 발광 소자의 구동 전압이 높아지는 것을 억제할 수 있다. 또한 청색의 발광 소자의 수명을 길게 하고, 신뢰성을 높일 수 있다. 또한 적색 및 녹색의 발광 소자는 청색의 발광 소자에 비하여 구동 전압의 상승 등의 영향이 적기 때문에, 표시 장치 전체로서 구동 전압을 감소시킬 수 있고, 신뢰성을 높일 수 있다.
- [0330] 또한 섬 형상의 EL층의 형성 순서는 상기에 한정되지 않고, 예를 들어 적색, 녹색, 청색의 발광 소자의 순서로 하여도 좋다.
- [0331] 도 15의 (A)에 나타난 바와 같이, 도전층(123) 위에는 막(133Bf)이 형성되지 않았다. 예를 들어 에어리어 마스크를 사용함으로써, 막(133Bf)을 원하는 영역에만 성막할 수 있다. 에어리어 마스크를 사용한 성막 공정과 레지스트 마스크를 사용한 가공 공정을 채용함으로써, 비교적 간단한 공정으로 발광 소자를 제작할 수 있다.
- [0332] 막(133Bf)에 포함되는 화합물의 내열 온도는 각각 100℃ 이상 180℃ 이하가 바람직하고, 120℃ 이상 180℃ 이하가 더 바람직하고, 140℃ 이상 180℃ 이하가 더 바람직하다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다. 또한 표시 장치의 제작 공정에서 허용되는 온도의 상한을 높일 수 있다. 따라서 표시 장치에 사용되는 재료 및 형성 방법의 선택의 폭을 넓힐 수 있어, 수율 및 신뢰성을 향상시킬 수 있다.
- [0333] 내열 온도는 예를 들어 유리 전이점, 연화점, 융점, 열분해 온도, 및 5% 중량 감소 온도 중 어느 하나, 바람직하게는 이들 중 가장 온도가 낮은 것으로 할 수 있다.
- [0334] 막(133Bf)은 예를 들어 증착법, 구체적으로는 진공 증착법으로 형성할 수 있다. 또한 막(133Bf)은 전사법, 인쇄법, 잉크젯법, 또는 도포법 등의 방법으로 형성하여도 좋다.
- [0335] 이어서 막(133Bf) 위 및 도전층(123) 위에 희생층(118B)을 형성한다(도 15의 (A)). 희생층(118B)이 되는 막 위에 포토리소그래피 공정으로 레지스트 마스크를 형성한 후, 상기 막을 가공함으로써, 희생층(118B)을 형성할 수 있다.
- [0336] 막(133Bf) 위에 희생층(118B)을 제공함으로써, 표시 장치의 제작 공정 중에 막(133Bf)이 받는 대미지를 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.
- [0337] 희생층(118B)은 화소 전극(111R, 111G, 111B)의 각 단부를 덮도록 제공되는 것이 바람직하다. 이로써, 추후의 공정에서 형성되는 층(133B)의 단부가 화소 전극(111B)의 단부보다 외측에 위치한다. 화소 전극(111B)의 상면 전체를 발광 영역으로서 사용할 수 있기 때문에, 화소의 개구율을 높일 수 있다. 또한 층(133B)의 단부는 층(133B) 형성 후의 공정에서 대미지를 받을 가능성이 있기 때문에, 화소 전극(111B)의 단부보다 외측에 위치하는 것, 즉 발광 영역으로서 사용되지 않는 것이 바람직하다. 이로써, 발광 소자의 특성의 편차를 억제할 수 있고,

신뢰성을 높일 수 있다.

- [0338] 또한 층(133B)이 화소 전극(111B)의 상면 및 측면을 덮음으로써, 층(133B) 형성 후의 각 공정을 화소 전극(111B)이 노출되지 않은 상태에서 수행할 수 있다. 화소 전극(111B)의 단부가 노출되어 있으면, 에칭 공정 등에서 부식이 생기는 경우가 있다. 화소 전극(111B)의 부식을 억제함으로써, 발광 소자의 수율 및 특성을 향상시킬 수 있다.
- [0339] 또한 희생층(118B)을 도전층(123)과 중첩되는 위치에도 제공하는 것이 바람직하다. 이로써, 도전층(123)이 표시 장치의 제작 공정 중에 대미지를 받는 것을 억제할 수 있다.
- [0340] 희생층(118B)으로서는, 막(133Bf)의 가공 조건에 대한 내성이 높은 막, 구체적으로는 막(133Bf)에 대한 에칭 선택비가 높은 막을 사용한다.
- [0341] 희생층(118B)은 막(133Bf)에 포함되는 각 화합물의 내열 온도보다 낮은 온도에서 형성한다. 희생층(118B) 형성 시의 기판 온도는 각각 대표적으로는 200℃ 이하, 바람직하게는 150℃ 이하, 더 바람직하게는 120℃ 이하, 더 바람직하게는 100℃ 이하, 더 바람직하게는 80℃ 이하이다.
- [0342] 막(133Bf)에 포함되는 화합물의 내열 온도가 높으면, 희생층(118B)의 성막 온도를 높게 할 수 있기 때문에 바람직하다. 예를 들어 희생층(118B) 형성 시의 기판 온도를 100℃ 이상, 120℃ 이상, 또는 140℃ 이상으로 할 수도 있다. 무기 절연막은 성막 온도가 높을수록 더 치밀하고 배리어성이 더 높은 막이 될 수 있다. 따라서 이러한 온도에서 희생층을 성막함으로써, 막(133Bf)이 받는 대미지를 더 저감할 수 있기 때문에, 발광 소자의 신뢰성을 높일 수 있다.
- [0343] 또한 막(133Bf) 위에 형성되는 다른 각 층(예를 들어 절연막(125f))의 성막 온도에 대해서도 상기를 적용할 수 있다.
- [0344] 희생층(118B)은 예를 들어 스퍼터링법, ALD법(열 ALD법, PEALD법을 포함함), CVD법, 진공 증착법을 사용하여 형성할 수 있다. 또한 상술한 습식의 성막 방법을 사용하여 형성하여도 좋다.
- [0345] 희생층(118B)(희생층(118B)이 적층 구조를 가지는 경우에는 막(133Bf)과 접하여 제공되는 층)은 막(133Bf)에 대한 대미지가 적은 형성 방법을 사용하여 형성되는 것이 바람직하다. 예를 들어 스퍼터링법보다 ALD법 또는 진공 증착법을 사용하는 것이 바람직하다.
- [0346] 희생층(118B)은 웨트 에칭법 또는 드라이 에칭법에 의하여 가공할 수 있다. 희생층(118B)은 이방성 에칭에 의하여 가공하는 것이 바람직하다.
- [0347] 웨트 에칭법을 사용하는 경우에는, 드라이 에칭법을 사용하는 경우에 비하여, 희생층(118B) 가공 시에 막(133Bf)에 가해지는 대미지를 저감할 수 있다. 웨트 에칭법을 사용하는 경우, 예를 들어 현상액, 수산화 테트라메틸암모늄(TMAH) 수용액, 희석된 플루오린화 수소산, 옥살산, 인산, 아세트산, 질산, 또는 이들 중 두 종류 이상을 포함한 혼합 용액 등을 사용하는 것이 바람직하다. 또한 웨트 에칭법을 사용하는 경우, 물, 인산, 희석된 플루오린화 수소산, 및 질산을 포함한 혼산계 약액을 사용하여도 좋다. 또한 웨트 에칭 처리에 사용하는 약액은 알칼리성이어도 좋고, 산성이어도 좋다.
- [0348] 희생층(118B)으로서는 예를 들어 금속막, 합금막, 금속 산화물막, 반도체막, 무기 절연막, 및 유기 절연막 중 한 종류 또는 복수 종류를 사용할 수 있다.
- [0349] 희생층(118B)에는 예를 들어 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 또는 상기 금속 재료를 포함한 합금 재료를 사용할 수 있다.
- [0350] 희생층(118B)에는 In-Ga-Zn 산화물, 산화 인듐, In-Zn 산화물, In-Sn 산화물, 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물), 실리콘을 포함한 인듐 주석 산화물 등의 금속 산화물을 사용할 수 있다.
- [0351] 또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 한 종류 또는 복수 종류)을 사용하여도 좋다.
- [0352] 예를 들어 반도체 제조 공정과의 친화성이 높은 재료로서, 실리콘 또는 저마늄 등의 반도체 재료를 사용할 수

있다. 또는 상기 반도체 재료의 산화물 또는 질화물을 사용할 수 있다. 또는 탄소 등의 비금속 재료 또는 그 화합물을 사용할 수 있다. 또는 타이타늄, 탄탈럼, 텅스텐, 크로뮴, 알루미늄 등의 금속 또는 이들 중 한 종류 이상을 포함한 합금을 들 수 있다. 또는 산화 타이타늄 또는 산화 크로뮴 등 상기 금속을 포함한 산화물, 혹은 질화 타이타늄, 질화 크로뮴, 또는 질화 탄탈럼 등의 질화물을 사용할 수 있다.

[0353] 또한 희생층(118B)으로서는 보호층(131)에 사용할 수 있는 각종 무기 절연막을 사용할 수 있다. 특히 산화 절연막은 질화 절연막보다 막(133Bf)과의 밀착성이 높기 때문에 바람직하다. 예를 들어 희생층(118B)에는 산화 알루미늄, 산화 하프늄, 산화 실리콘 등의 무기 절연 재료를 사용할 수 있다. 희생층(118B)으로서는 예를 들어 ALD법을 사용하여 산화 알루미늄막을 형성할 수 있다. ALD법을 사용함으로써, 하지(특히 막(133Bf))에 대한 대미지를 저감할 수 있기 때문에 바람직하다.

[0354] 예를 들어 희생층(118B)에는 ALD법을 사용하여 형성된 무기 절연막(예를 들어 산화 알루미늄막)과 스퍼터링법을 사용하여 형성된 무기막(예를 들어 In-Ga-Zn 산화물막, 실리콘막, 또는 텅스텐막)의 적층 구조를 사용할 수 있다.

[0355] 또한 희생층(118B)과, 나중에 형성되는 절연층(125)의 양쪽에 같은 무기 절연막을 사용할 수 있다. 예를 들어 희생층(118B)과 절연층(125)의 양쪽에 ALD법을 사용하여 형성된 산화 알루미늄막을 사용할 수 있다. 여기서, 희생층(118B)과 절연층(125)에는 같은 성막 조건을 적용하여도 좋고, 서로 다른 성막 조건을 적용하여도 좋다. 예를 들어 희생층(118B)을 절연층(125)과 같은 조건으로 성막함으로써, 희생층(118B)을 물 및 산소 중 적어도 한쪽에 대한 배리어성이 높은 절연층으로 할 수 있다. 한편, 희생층(118B)은 추후의 공정에서 대부분 또는 전부가 제거되기 때문에, 가공이 용이한 층인 것이 바람직하다. 그러므로 절연층(125)보다 성막 시의 기판 온도가 낮은 조건으로 희생층(118B)을 성막하는 것이 바람직하다.

[0356] 희생층(118B)에 유기 재료를 사용하여도 좋다. 예를 들어 유기 재료로서, 적어도 막(133Bf)의 최상부에 위치하는 막에 대하여 화학적으로 안정된 용매에 용해될 수 있는 재료를 사용하여도 좋다. 특히 물 또는 알코올에 용해되는 재료를 적합하게 사용할 수 있다. 이러한 재료의 성막 시에는, 물 또는 알코올 등의 용매에 용해된 재료를 습식의 성막 방법으로 도포한 후에, 용매를 증발시키기 위한 가열 처리를 수행하는 것이 바람직하다. 이 때 감압 분위기에서 가열 처리를 수행하면, 저온에서 단시간에 용매를 제거할 수 있기 때문에, 막(133Bf)에 대한 열적 대미지를 저감할 수 있어 바람직하다.

[0357] 희생층(118B)에는 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 폴루란, 수용성 셀룰로스, 알코올 가용성 폴리아마이드 수지, 또는 퍼플루오로폴리머 등의 플루오린 수지 등의 유기 수지를 사용하여도 좋다.

[0358] 예를 들어 희생층(118B)에는, 증착법 또는 상기 습식의 성막 방법 중 어느 것을 사용하여 형성된 유기막(예를 들어 PVA막)과 스퍼터링법을 사용하여 형성된 무기막(예를 들어 질화 실리콘막)의 적층 구조를 사용할 수 있다.

[0359] 또한 본 발명의 일 형태의 표시 장치에서는, 희생막의 일부가 희생층으로서 잔존하는 경우가 있다.

[0360] 이어서 희생층(118B)을 하드 마스크로서 사용하여 막(133Bf)을 가공함으로써 층(133B)을 형성한다(도 15의 (B)).

[0361] 이에 의하여, 도 15의 (B)에 나타낸 바와 같이, 화소 전극(111B) 위에 층(133B) 및 희생층(118B)의 적층 구조가 잔존한다. 또한 화소 전극(111R) 및 화소 전극(111G)이 노출된다. 또한 접속부(140)에 상당하는 영역에서는 도전층(123) 위에 희생층(118B)이 잔존한다.

[0362] 막(133Bf)은 이방성 에칭에 의하여 가공하는 것이 바람직하다. 특히 이방성 드라이 에칭이 바람직하다. 또는 웨트 에칭을 사용하여도 좋다.

[0363] 그 후 막(133Bf)의 형성 공정, 희생층(118B)의 형성 공정, 및 층(133B)의 형성 공정과 같은 공정을 적어도 발광 물질을 바꾸고 2번 반복함으로써, 화소 전극(111R) 위에 층(133R)과 희생층(118R)의 적층 구조가 형성되고, 화소 전극(111G) 위에 층(133G)과 희생층(118G)의 적층 구조가 형성된다(도 15의 (C)). 구체적으로는, 층(133R)은 적색광을 방출하는 발광층을 포함하도록 형성되고, 층(133G)은 녹색광을 방출하는 발광층을 포함하도록 형성된다. 희생층(118R, 118G)에는 희생층(118B)에 사용할 수 있는 재료를 적용할 수 있고, 동일한 재료를 사용하여도 좋고, 서로 다른 재료를 사용하여도 좋다.

[0364] 또한 층(133B), 층(133G), 층(133R)의 측면은 각각 피형성면에 대하여 수직 또는 실질적으로 수직인 것이 바람

직하다. 예를 들어 상술한 측면과 피형성면이 이루는 각도를 60° 이상 90° 이하로 하는 것이 바람직하다.

- [0365] 상술한 바와 같이, 포토리소그래피법을 사용하여 형성된 층(133B), 층(133G), 및 층(133R) 중 인접한 2개 사이의 거리는 $8\mu\text{m}$ 이하, $5\mu\text{m}$ 이하, $3\mu\text{m}$ 이하, $2\mu\text{m}$ 이하, 또는 $1\mu\text{m}$ 이하까지 좁힐 수 있다. 여기서 상기 거리는, 예를 들어 층(133B), 층(133G), 및 층(133R) 중 인접한 2개의 대향하는 단부 사이의 거리에 의하여 규정할 수 있다. 이와 같이, 섬 형상의 EL층 사이의 거리를 좁힘으로써, 정세도가 높고 개구율이 높은 표시 장치를 제공할 수 있다.
- [0366] 다음으로, 화소 전극, 층(133B), 층(133G), 층(133R), 희생층(118B), 희생층(118G), 및 희생층(118R)을 덮도록 나중에는 절연층(125)이 되는 절연막(125f)을 형성하고, 절연막(125f) 위에 절연층(127)을 형성한다(도 15의 (D)).
- [0367] 절연막(125f)으로서는 두께가 3nm 이상, 5nm 이상, 또는 10nm 이상이고 200nm 이하, 150nm 이하, 100nm 이하, 또는 50nm 이하인 절연막을 형성하는 것이 바람직하다.
- [0368] 절연막(125f)은 예를 들어 ALD법을 사용하여 형성되는 것이 바람직하다. ALD법을 사용하면, 성막 대미지를 저감할 수 있고, 피복성이 높은 막을 성막할 수 있기 때문에 바람직하다. 절연막(125f)으로서는 예를 들어 ALD법을 사용하여 산화 알루미늄막을 형성하는 것이 바람직하다.
- [0369] 이 외에, 절연막(125f)은 ALD법보다 성막 속도가 빠른 스퍼터링법, CVD법, 또는 플라즈마 CVD법을 사용하여 형성되어도 좋다. 이 경우, 신뢰성이 높은 표시 장치를 높은 생산성으로 제작할 수 있다.
- [0370] 절연층(127)이 되는 절연막은 예를 들어 아크릴 수지를 포함한 감광성 수지 조성물을 사용하여, 상술한 습식의 성막 방법(예를 들어 스핀 코팅)으로 형성되는 것이 바람직하다. 성막 후에는 가열 처리(프리 베이킹(pre-baking)이라고도 함)을 수행하여 상기 절연막 내에 포함되는 용매를 제거하는 것이 바람직하다. 이어서 가시광선 또는 자외선을 상기 절연막의 일부에 조사하여 절연막의 일부를 감광시킨다. 그리고 현상을 수행하여 절연막에서 노광된 영역을 제거한다. 다음으로, 가열 처리(포스트 베이킹(post-baking)이라고도 함)을 수행한다. 이에 의하여, 도 15의 (D)에 나타난 절연층(127)을 형성할 수 있다. 또한 절연층(127)의 형상은 도 15의 (D)에 나타난 형상에 한정되지 않는다. 예를 들어 절연층(127)의 상면은 볼록한 곡면, 오목한 곡면, 및 평면 중 하나 또는 복수를 가질 수 있다. 또한 절연층(127)은 절연층(125), 희생층(118B), 희생층(118G), 및 희생층(118R) 중 적어도 하나의 단부의 측면을 덮어도 좋다.
- [0371] 다음으로, 도 15의 (E)에 나타난 바와 같이, 절연층(127)을 마스크로서 사용하여 에칭 처리를 수행함으로써, 절연막(125f) 및 희생층(118B, 118G, 118R)의 일부를 제거한다. 이에 의하여, 희생층(118B, 118G, 118R) 각각에 개구가 형성되고, 층(133G), 층(133G), 층(133R), 및 도전층(123)의 상면이 노출된다. 또한 절연층(127) 및 절연층(125)과 중첩되는 위치에 희생층(118B, 118G, 118R)의 일부가 잔존하는 경우가 있다(희생층(119B, 119G, 119R) 참조).
- [0372] 에칭 처리는 드라이 에칭 또는 웨트 에칭에 의하여 수행할 수 있다. 또한 절연막(125f)을 희생층(118B, 118G, 118R)과 같은 재료를 사용하여 성막한 경우에는, 에칭 처리를 일괄적으로 수행할 수 있기 때문에 바람직하다.
- [0373] 상술한 바와 같이, 절연층(127), 절연층(125), 희생층(118B), 희생층(118G), 및 희생층(118R)을 제공함으로써, 각 발광 소자 사이의 공통층(114) 및 공통 전극(115)에서, 분단된 부분에 기인한 접촉 불량 및 국소적으로 막 두께가 얇은 부분에 기인한 전기 저항의 상승이 발생하는 것을 억제할 수 있다. 이에 의하여, 본 발명의 일 형태의 표시 장치는 표시 품질이 향상될 수 있다.
- [0374] 이어서 절연층(127), 층(133B), 층(133G), 및 층(133R) 위에 공통층(114), 공통 전극(115)을 이 순서대로 형성한다(도 15의 (F)).
- [0375] 공통층(114)은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
- [0376] 공통 전극(115)은 예를 들어 스퍼터링법 또는 진공 증착법을 사용하여 형성될 수 있다. 또는 증착법으로 형성된 막과 스퍼터링법으로 형성된 막을 적층하여도 좋다.
- [0377] 상술한 바와 같이, 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 섬 형상의 층(133B), 섬 형상의 층(133G), 및 섬 형상의 층(133R)은 파인 메탈 마스크를 사용하여 형성되는 것이 아니라, 막을 면 전체에 성막한 후에 가공함으로써 형성되기 때문에, 섬 형상의 층을 균일한 두께로 형성할 수 있다. 그리고 고정세 표시 장치

또는 고개구율 표시 장치를 실현할 수 있다. 또한 정세도 또는 개구율이 높고, 부화소 간의 거리가 매우 짧은 경우에도, 인접한 부화소에서 층(133B), 층(133G), 및 층(133R)이 서로 접하는 것을 억제할 수 있다. 따라서 부화소 간의 누설 전류의 발생을 억제할 수 있다. 이에 의하여, 크로스트록에 기인한 의도하지 않은 발광을 방지할 수 있어, 콘트라스트가 매우 높은 표시 장치를 실현할 수 있다.

[0378] 또한 인접한 섬 형상의 EL층 사이에, 단부에 테이퍼 형상을 가지는 절연층(127)을 제공함으로써, 공통 전극(115) 형성 시에 단절이 발생하는 것을 억제하고, 공통 전극(115)에 국소적으로 막 두께가 얇은 부분이 형성되는 것을 방지할 수 있다. 이에 의하여, 공통층(114) 및 공통 전극(115)에서, 분단된 부분에 기인한 접촉 불량 및 국소적으로 막 두께가 얇은 부분에 기인한 전기 저항의 상승이 발생하는 것을 억제할 수 있다. 따라서 본 발명의 일 형태의 표시 장치는 높은 정세도와 높은 표시 품질을 둘 다 실현할 수 있다.

[0379] 여기까지가 표시 장치의 제작 방법예에 대한 설명이다.

[0380] 본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.

[0381] (실시형태 3)

[0382] 본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 도 16 내지 도 18을 사용하여 설명한다.

[0383] 본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 포함한다. 본 발명의 일 형태의 표시 장치는 정세도 및 해상도를 쉽게 높일 수 있다. 따라서 다양한 전자 기기의 표시부에 사용할 수 있다.

[0384] 또한 본 발명의 일 형태의 반도체 장치는 전자 기기의 표시부 외에 적용할 수도 있다. 예를 들어 전자 기기의 제어부 등에 본 발명의 일 형태의 반도체 장치를 사용함으로써, 소비 전력을 저감할 수 있어 바람직하다.

[0385] 전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파친코기 등의 대형 게임기 등 비교적 큰 화면을 포함하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.

[0386] 특히 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 이러한 전자 기기로서는 예를 들어 손목시계형 및 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기, 및 MR용 기기 등 머리에 장착할 수 있는 웨어러블 기기 등이 있다.

[0387] 본 발명의 일 형태의 표시 장치는 HD(화소수 1280×720), FHD(화소수 1920×1080), WQHD(화소수 2560×1440), WQXGA(화소수 2560×1600), 4K(화소수 3840×2160), 8K(화소수 7680×4320) 등으로 해상도가 매우 높은 것이 바람직하다. 특히 4K, 8K, 또는 이들 이상의 해상도로 하는 것이 바람직하다. 또한 본 발명의 일 형태의 표시 장치에서의 화소 밀도(정세도)는 100ppi 이상이 바람직하고, 300ppi 이상이 더 바람직하고, 500ppi 이상이 더 바람직하고, 1000ppi 이상이 더 바람직하고, 2000ppi 이상이 더 바람직하고, 3000ppi 이상이 더 바람직하고, 5000ppi 이상이 더 바람직하고, 7000ppi 이상이 더 바람직하다. 이와 같이 높은 해상도 및 높은 정세도 중 한 쪽 또는 양쪽을 가지는 표시 장치를 사용함으로써, 현장감 및 깊이감 등을 더 높일 수 있다. 또한 본 발명의 일 형태의 표시 장치의 화면 비율(종횡비)은 특별히 한정되지 않는다. 예를 들어 표시 장치는 1:1(정사각형), 4:3, 16:9, 16:10 등 다양한 화면 비율에 대응할 수 있다.

[0388] 본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 감지, 검출, 또는 측정하는 기능을 가지는 것)를 포함하여도 좋다.

[0389] 본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.

[0390] 도 16의 (A) 내지 (D)를 사용하여, 머리에 장착할 수 있는 웨어러블 기기의 일례에 대하여 설명한다. 이들 웨어러블 기기는 AR의 콘텐츠를 표시하는 기능, VR의 콘텐츠를 표시하는 기능, SR의 콘텐츠를 표시하는 기능, MR의 콘텐츠를 표시하는 기능 중 적어도 하나를 가진다. 전자 기기가 AR, VR, SR, 및 MR 등 중 적어도 하나의 콘텐츠를 표시하는 기능을 가짐으로써, 사용자의 몰입감을 높일 수 있다.

- [0391] 도 16의 (A)에 나타난 전자 기기(700A) 및 도 16의 (B)에 나타난 전자 기기(700B)는 각각 한 쌍의 표시 패널(751)과, 한 쌍의 하우징(721)과, 통신부(도시하지 않았음)와, 한 쌍의 장착부(723)와, 제어부(도시하지 않았음)와, 촬상부(도시하지 않았음)와, 한 쌍의 광학 부재(753)와, 프레임(757)과, 한 쌍의 코 받침(758)을 포함한다.
- [0392] 표시 패널(751)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다.
- [0393] 전자 기기(700A) 및 전자 기기(700B)는 각각 광학 부재(753)의 표시 영역(756)에, 표시 패널(751)에 표시한 화상을 투영할 수 있다. 광학 부재(753)는 광 투과성을 가지기 때문에, 사용자는 광학 부재(753)를 통하여 보이는 투과 이미지에 겹쳐, 표시 영역에 표시된 화상을 볼 수 있다. 따라서 전자 기기(700A) 및 전자 기기(700B)는 각각 AR 표시가 가능한 전자 기기이다.
- [0394] 전자 기기(700A) 및 전자 기기(700B)에는 촬상부로서 앞쪽 방향을 촬상할 수 있는 카메라가 제공되어도 좋다. 또한 전자 기기(700A) 및 전자 기기(700B)는 각각 자이로 센서 등의 가속도 센서를 포함함으로써, 사용자의 머리의 방향을 검지하고, 그 방향에 맞춘 화상을 표시 영역(756)에 표시할 수도 있다.
- [0395] 통신부는 무선 통신기를 포함하고, 상기 무선 통신기에 의하여 영상 신호 등을 공급할 수 있다. 또한 무선 통신기 대신 또는 무선 통신기에 더하여 영상 신호 및 전원 전위가 공급되는 케이블을 접속 가능한 커넥터를 포함하여도 좋다.
- [0396] 전자 기기(700A) 및 전자 기기(700B)에는 배터리가 제공되어 있기 때문에, 무선 및 유선 중 한쪽 또는 양쪽으로 충전할 수 있다.
- [0397] 하우징(721)에는 터치 센서 모듈이 제공되어도 좋다. 터치 센서 모듈은 하우징(721)의 외측 면이 터치되는 것을 검출하는 기능을 가진다. 터치 센서 모듈에 의하여 사용자의 탭 조작 또는 슬라이드 조작 등을 검출하여, 다양한 처리를 실행할 수 있다. 예를 들어 탭 조작에 의하여 동영상의 일시 정지 또는 재개 등의 처리를 실행할 수 있고, 슬라이드 조작에 의하여 빨리 감기 또는 빨리 되감기의 처리를 실행할 수 있다. 또한 2개의 하우징(721)의 각각에 터치 센서 모듈을 제공함으로써, 조작의 폭을 넓힐 수 있다.
- [0398] 터치 센서 모듈에는 다양한 터치 센서를 적용할 수 있다. 예를 들어 정전 용량 방식, 저항막 방식, 적외선 방식, 전자기 유도 방식, 표면 탄성과 방식, 광학 방식 등 다양한 방식을 채용할 수 있다. 특히 정전 용량 방식 또는 광학 방식의 센서를 터치 센서 모듈에 적용하는 것이 바람직하다.
- [0399] 광학 방식의 터치 센서를 사용하는 경우에는, 수광 소자로서 광전 변환 소자를 사용할 수 있다. 광전 변환 소자의 활성층에는 무기 반도체 및 유기 반도체 중 한쪽 또는 양쪽을 사용할 수 있다.
- [0400] 도 16의 (C)에 나타난 전자 기기(800A) 및 도 16의 (D)에 나타난 전자 기기(800B)는 각각 한 쌍의 표시부(820)와, 하우징(821)과, 통신부(822)와, 한 쌍의 장착부(823)와, 제어부(824)와, 한 쌍의 촬상부(825)와, 한 쌍의 렌즈(832)를 포함한다.
- [0401] 표시부(820)에는 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 따라서 정세도가 매우 높은 표시가 가능한 전자 기기로 할 수 있다. 이에 의하여, 사용자는 높은 몰입감을 느낄 수 있다.
- [0402] 표시부(820)는 하우징(821)의 내부의 렌즈(832)를 통하여 눈으로 인식할 수 있는 위치에 제공된다. 또한 한 쌍의 표시부(820)에 상이한 화상을 표시함으로써, 시차를 사용한 3차원 표시를 할 수도 있다.
- [0403] 전자 기기(800A) 및 전자 기기(800B)는 각각 VR용 전자 기기라고 할 수 있다. 전자 기기(800A) 또는 전자 기기(800B)를 장착한 사용자는 렌즈(832)를 통하여 표시부(820)에 표시되는 화상을 볼 수 있다.
- [0404] 전자 기기(800A) 및 전자 기기(800B)는 각각 렌즈(832) 및 표시부(820)가 사용자의 눈의 위치에 따라 최적의 위치에 배치되도록 이들의 좌우의 위치를 조정 가능한 기구를 가지는 것이 바람직하다. 또한 렌즈(832)와 표시부(820) 사이의 거리를 바꿈으로써 초점을 조정하는 기구를 가지는 것이 바람직하다.
- [0405] 장착부(823)에 의하여 사용자는 전자 기기(800A) 또는 전자 기기(800B)를 머리에 장착할 수 있다. 또한 도 16의 (C) 등에서는 안경다리(템플이라고도 함)와 같은 형상을 가지는 예를 나타내었지만, 이에 한정되지 않는다. 장착부(823)는 사용자가 장착할 수 있으면 좋고, 예를 들어 헬멧형 또는 밴드형이어도 좋다.
- [0406] 촬상부(825)는 외부의 정보를 취득하는 기능을 가진다. 촬상부(825)가 취득한 데이터는 표시부(820)에 출력할

수 있다. 촬상부(825)에는 이미지 센서를 사용할 수 있다. 또한 망원, 광각 등 복수의 화각에 대응할 수 있도록 복수의 카메라를 제공하여도 좋다.

[0407] 또한 여기서는 촬상부(825)가 포함되는 예를 나타내었지만, 대상물과의 거리를 측정할 수 있는 거리 측정 센서(이하, 검지부라고도 함)가 제공되면 좋다. 즉 촬상부(825)는 검지부의 일 형태이다. 검지부로서는 예를 들어 이미지 센서 또는 라이다(LIDAR: Light Detection and Ranging) 등의 거리 화상 센서를 사용할 수 있다. 카메라에 의하여 얻어진 화상과, 거리 화상 센서에 의하여 얻어진 화상을 사용함으로써, 더 많은 정보를 취득할 수 있어, 더 정밀도가 높은 제스처 조작이 가능해진다.

[0408] 전자 기기(800A)는 골전도 이어폰으로서 기능하는 진동 기구를 가져도 좋다. 예를 들어 표시부(820), 하우징(821), 및 장착부(823) 중 어느 하나 또는 복수에 상기 진동 기구를 가지는 구성을 적용할 수 있다. 이에 의하여, 헤드폰, 이어폰, 또는 스피커 등의 음향 기기가 별도로 필요하지 않아, 전자 기기(800A)를 장착하기만 하면 영상과 음성을 즐길 수 있다.

[0409] 전자 기기(800A) 및 전자 기기(800B)는 각각 입력 단자를 포함하여도 좋다. 입력 단자에는 영상 출력 기기 등으로부터의 영상 신호 및 전자 기기 내에 제공되는 배터리를 충전하기 위한 전력 등을 공급하는 케이블을 접속할 수 있다.

[0410] 본 발명의 일 형태의 전자 기기는 이어폰(750)과 무선 통신을 하는 기능을 가져도 좋다. 이어폰(750)은 통신부(도시하지 않았음)를 포함하고, 무선 통신 기능을 가진다. 이어폰(750)은 무선 통신 기능에 의하여 전자 기기로부터 정보(예를 들어 음성 데이터)를 수신할 수 있다. 예를 들어 도 16의 (A)에 나타난 전자 기기(700A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다. 또한 예를 들어 도 16의 (C)에 나타난 전자 기기(800A)는 무선 통신 기능에 의하여 이어폰(750)에 정보를 송신하는 기능을 가진다.

[0411] 전자 기기가 이어폰부를 포함하여도 좋다. 도 16의 (B)에 나타난 전자 기기(700B)는 이어폰부(727)를 포함한다. 예를 들어 이어폰부(727)와 제어부가 서로 유선으로 접속된 구성으로 할 수 있다. 이어폰부(727)와 제어부를 접속하는 배선의 일부는 하우징(721) 또는 장착부(723)의 내부에 배치되어도 좋다.

[0412] 마찬가지로, 도 16의 (D)에 나타난 전자 기기(800B)는 이어폰부(827)를 포함한다. 예를 들어 이어폰부(827)와 제어부(824)가 서로 유선으로 접속된 구성으로 할 수 있다. 이어폰부(827)와 제어부(824)를 접속하는 배선의 일부는 하우징(821) 또는 장착부(823)의 내부에 배치되어도 좋다. 또한 이어폰부(827)와 장착부(823)가 자석을 포함하여도 좋다. 이에 의하여, 이어폰부(827)를 장착부(823)에 자기력으로 고정할 수 있어, 수납이 용이해지기 때문에 바람직하다.

[0413] 또한 전자 기기는 이어폰 또는 헤드폰 등을 접속할 수 있는 음성 출력 단자를 포함하여도 좋다. 또한 전자 기기는 음성 입력 단자 및 음성 입력 기구 중 한쪽 또는 양쪽을 포함하여도 좋다. 음성 입력 기구로서는 예를 들어 마이크로폰 등의 집음 장치를 사용할 수 있다. 전자 기기가 음성 입력 기구를 포함함으로써, 전자 기기에 소위 헤드셋으로서의 기능을 부여하여도 좋다.

[0414] 상술한 바와 같이, 본 발명의 일 형태의 전자 기기로서는, 안경형(전자 기기(700A) 및 전자 기기(700B) 등) 및 고글형(전자 기기(800A) 및 전자 기기(800B) 등) 모두 적합하다.

[0415] 본 발명의 일 형태의 전자 기기는 유선 또는 무선으로 이어폰에 정보를 송신할 수 있다.

[0416] 도 17의 (A)에 나타난 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.

[0417] 전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 포함한다. 표시부(6502)는 터치 패널 기능을 가진다.

[0418] 표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.

[0419] 도 17의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.

[0420] 하우징(6501)의 표시면 측에는 광 투과성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치되어 있다.

[0421] 보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접촉층(도시하지 않았음)에 의하여 고정되어 있다.

- [0422] 표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있고, 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속되어 있다.
- [0423] 표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 억제하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
- [0424] 도 17의 (C)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)에서는, 하우징(7101)에 표시부(7000)가 포함되어 있다. 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
- [0425] 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0426] 도 17의 (C)에 나타난 텔레비전 장치(7100)의 조작은 하우징(7101)에 포함되는 조작 스위치 및 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7000)에 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 포함하여도 좋다. 리모트 컨트롤러(7111)에 포함되는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
- [0427] 또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 포함한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
- [0428] 도 17의 (D)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 포함한다. 하우징(7211)에 표시부(7000)가 포함되어 있다.
- [0429] 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0430] 도 17의 (E) 및 (F)에 디지털 사이니지의 일례를 나타내었다.
- [0431] 도 17의 (E)에 나타난 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 포함한다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 포함할 수 있다.
- [0432] 도 17의 (F)는 원기둥 모양의 기둥(7401)에 장착된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 포함한다.
- [0433] 도 17의 (E) 및 (F)에서는, 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
- [0434] 표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 홍보 효과를 높일 수 있다.
- [0435] 표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수도 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
- [0436] 도 17의 (E) 및 (F)에 나타난 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시할 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7000)의 표시를 전환할 수 있다.
- [0437] 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로서 사용한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
- [0438] 도 18의 (A) 내지 (G)에 나타난 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원

스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 감지, 검출, 또는 측정하는 기능을 가지는 것), 마이크로폰(9008) 등을 포함한다.

[0439] 도 18의 (A) 내지 (G)에서는, 표시부(9001)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.

[0440] 도 18의 (A) 내지 (G)에 나타난 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 저장된 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 포함하여도 좋다. 또한 전자 기기는 카메라 등이 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.

[0441] 도 18의 (A) 내지 (G)에 나타난 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.

[0442] 도 18의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자 및 화상 정보를 그 복수의 면에 표시할 수 있다. 도 18의 (A)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타난 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 예로서는 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일 또는 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 전파 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.

[0443] 도 18의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 다른 면에 표시되어 있는 예를 나타내었다. 예를 들어 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 포켓에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.

[0444] 도 18의 (C)는 태블릿 단말기(9103)를 나타낸 사시도이다. 태블릿 단말기(9103)는 일례로서 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 각종 애플리케이션을 실행할 수 있다. 태블릿 단말기(9103)는 하우징(9000)의 전면(前面)에 표시부(9001), 카메라(9002), 마이크로폰(9008), 스피커(9003)를 포함하고, 하우징(9000)의 왼쪽 측면에는 조작용 버튼으로서 조작 키(9005)를 포함하고, 바닥면에는 접속 단자(9006)를 포함한다.

[0445] 도 18의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트워치(등록 상표)로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)가, 예를 들어 무선 통신이 가능한 헤드셋과 상호 통신함으로써, 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전을 할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.

[0446] 도 18의 (E) 내지 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 18의 (E)는 펼친 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 18의 (G)는 접은 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이고, 도 18의 (F)는 도 18의 (E) 및 (G)에 나타난 상태 중 한쪽으로부터 다른 쪽으로 변화되는 도 18의 (F)의 상태의 휴대 정보 단말기(9201)를 나타낸 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 휴대성이 뛰어나고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역을 가지기 때문에 표시의 일람성(一覽性)이 뛰어나다. 휴대 정보 단말기(9201)의 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지되어 있다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.

[0447] 본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.

부호의 설명


[0448]

10n: 트랜지스터, 10p: 트랜지스터, 10: 트랜지스터, 11: 기판, 20a: 개구, 20b: 개구, 20: 개구, 21a: 반도체층, 21b: 반도체층, 21p: 반도체막, 21: 반도체층, 22: 절연층, 23: 도전층, 24: 전극층, 25: 전극층, 28: 절연층, 31a: 도전층, 31b: 도전층, 31f: 도전막, 31: 도전층, 32a: 반도체층, 32b: 반도체층, 32c: 반도체막, 32d: 영역, 32f: 반도체막, 32i: 영역, 32n: 영역, 32p: 영역, 32x: 영역, 32: 반도체층, 33a: 도전층, 33b: 도전층, 33f: 도전막, 33: 도전층, 34a: 반도체층, 34b: 반도체층, 34c: 반도체막, 34n: 영역, 34p: 영역, 34x: 영역, 34: 반도체층, 41n: 불순물 원소, 41p: 불순물 원소, 42n: 레지스트 마스크, 42p: 레지스트 마스크


도면

도면1


(A)



(B)




도면2




도면3


(A)



(B)




(C)




도면4

(A)




(B)




도면5

(A)




(B)




도면6


(A)




(B)




(C)




(D)



(E)




(F)




도면7


(A)




(B)




(C)




(D)



(E)




도면8




도면9


(A)




(B)




(C)




도면10




도면11




도면12




도면13




도면14




도면15



도면16



도면17



도면18

