

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2004-521533

(P2004-521533A)

(43) 公表日 平成16年7月15日(2004.7.15)

(51) Int.Cl.⁷

H04N 7/32

F I

H04N 7/137

Z

テーマコード (参考)

審査請求 未請求 予備審査請求 有 (全 43 頁)

(21) 出願番号 特願2002-555533 (P2002-555533)
 (86) (22) 出願日 平成13年12月27日 (2001.12.27)
 (85) 翻訳文提出日 平成15年7月3日 (2003.7.3)
 (86) 国際出願番号 PCT/US2001/049497
 (87) 国際公開番号 W02002/054772
 (87) 国際公開日 平成14年7月11日 (2002.7.11)
 (31) 優先権主張番号 09/754, 682
 (32) 優先日 平成13年1月3日 (2001.1.3)
 (33) 優先権主張国 米国 (US)


(71) 出願人 591003943
 インテル・コーポレーション
 アメリカ合衆国 95052 カリフォル
 ニア州・サンタクララ・ミッション カレ
 ッジ ブレーバード・2200
 (74) 代理人 100064621
 弁理士 山川 政樹
 (72) 発明者
 アチャリヤ, ティンク
 アメリカ合衆国・85226・アリゾナ州
 ・チャンドラー・ウエスト エリー スト
 リート・4840

最終頁に続く

(54) 【発明の名称】 ビット・バジェットを使用してビデオ符号化のレート制御を行う方法

(57) 【要約】

ビット・バジェットを使用したビデオ符号化のレート制御の方法の実施形態を開示する。



【特許請求の範囲】

【請求項 1】

ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整すること

を含むビデオ符号化を行う方法。

【請求項 2】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 1 に記載の方法。

【請求項 3】

ビデオ符号化レートが、少なくとも部分的にマイクロブロックのタイプにも基づいて調整される請求項 2 に記載の方法。 10

【請求項 4】

タイプがイントラ、インター、4 M V、および B の少なくとも 1 つを含む請求項 3 に記載の方法。

【請求項 5】

変動の測定値が絶対差の和 (S A D) を含む請求項 1 に記載の方法。

【請求項 6】

ビデオ符号化中に使用される量子化ステップ・サイズを調整することによってビデオ符号化レートが調整される請求項 1 に記載の方法。

【請求項 7】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 6 に記載の方法。 20

【請求項 8】

ビデオ符号化レートが、少なくとも部分的にマイクロブロックのタイプにも基づいてさらに調整される請求項 7 に記載の方法。

【請求項 9】

タイプがイントラ、インター、4 M V、および B の少なくとも 1 つを含む請求項 8 に記載の方法。

【請求項 10】

実行されるビデオ符号化が実質的に M P E G または H. 2 6 x 準拠である請求項 1 に記載の方法。 30

【請求項 11】

ビデオ・エンコーダ内に実装され、ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整するメカニズムを備えるビデオ符号化を行う機能を有するデバイス。

【請求項 12】

前記ビデオ・エンコーダが、少なくとも 1 つの集積回路のシリコンに実装されている請求項 11 に記載のデバイス。

【請求項 13】

前記ビデオ・エンコーダのシリコン実装がマイクロコードを備える請求項 12 に記載のデバイス。 40

【請求項 14】

前記ビデオ・エンコーダのシリコン実装がファームウェアを備える請求項 12 に記載のデバイス。

【請求項 15】

前記ビデオ・エンコーダがプロセッサ上で実行可能なソフトウェアで実装されている請求項 11 に記載のデバイス。

【請求項 16】

前記プロセッサがマイクロプロセッサを備える請求項 15 に記載のデバイス。

【請求項 17】

実行されたときに、

ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整することによって

ビデオ符号化を実行する命令を格納した記憶媒体を備える物品。

【請求項 18】

前記媒体が、実行されたときに、マイクロブロックを備えるビデオ画像の選択された部分を符号化する命令をさらに格納している請求項 17 に記載の物品。

【請求項 19】

前記媒体が、実行されたときに、やはり少なくとも部分的にマイクロブロックのタイプに基づいてビデオ符号化レートを調整する命令をさらに格納している請求項 18 に記載の物品。 10

【請求項 20】

前記媒体が、実行されたときに、SADを含む変動の測定値をもたらす命令をさらに格納している請求項 17 に記載の物品。

【請求項 21】

前記媒体が、実行されたときに、ビデオ符号化中に使用される量子化ステップ・サイズを調整することによってビデオ符号化レートを調整する命令をさらに格納している請求項 17 に記載の物品。

【請求項 22】

ビデオ・エンコーダと、
前記ビデオ・エンコーダに結合されているビデオ入力デバイスと、
メモリと
を備え、
前記メモリが前記ビデオ・エンコーダによって符号化されるビデオを格納するために前記ビデオ・エンコーダに結合されており、
前記ビデオ・エンコーダが、ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整するメカニズムを含む
ビデオ処理プラットフォーム。 20 30

【請求項 23】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 22 に記載のシステム。

【請求項 24】

ビデオ符号化中に使用されるビデオ符号化レートを調整するメカニズムが、少なくとも部分的にマイクロブロックのタイプにも基づく請求項 23 に記載のシステム。

【請求項 25】

変動の測定値がSADを含む請求項 22 に記載のシステム。

【請求項 26】

ビデオ符号化中に使用されるビデオ符号化レートを調整するメカニズムが、ビデオ符号化中に使用される量子化ステップ・サイズを調整することによって調整される請求項 22 に記載のシステム。 40

【請求項 27】

ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整することによって符号化されたビデオを復号すること
を含むビデオ復号を行う方法。

【請求項 28】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 27 に記載の方法。

【請求項 29】

ビデオ符号化レートが、少なくとも部分的にマイクロブロックのタイプにも基づいて調整 50

される請求項 28 に記載の方法。

【請求項 30】

変動の測定値が S A D を含む請求項 27 に記載の方法。

【請求項 31】

ビデオ符号化中に使用される量子化ステップ・サイズを調整することによってビデオ符号化レートが調整される請求項 27 に記載の方法。

【請求項 32】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 31 に記載の方法。

【請求項 33】

ビデオ符号化レートが、少なくとも部分的にマイクロブロックのタイプにも基づいてさらに調整される請求項 32 に記載の方法。 10

【請求項 34】

ビデオ・デコーダと、
前記ビデオ・デコーダに結合されているビデオ出力デバイスと、
メモリと
を備え、
前記メモリがビデオ・エンコーダによってすでに符号化されているビデオを格納するために前記ビデオ・デコーダに結合されており、前記ビデオ・エンコーダが、ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整するメカニズムを含んでいる
ビデオ処理プラットフォーム。 20

【請求項 35】

ビデオ画像の選択された部分がマイクロブロックを備える請求項 34 に記載のシステム。

【請求項 36】

ビデオ符号化中に使用されるビデオ符号化レートを調整するメカニズムが、少なくとも部分的にマイクロブロックのタイプにも基づく請求項 34 に記載のシステム。

【請求項 37】

変動の測定値が S A D を含む請求項 34 に記載のシステム。

【請求項 38】

ビデオ符号化中に使用されるビデオ符号化レートを調整するメカニズムが、ビデオ符号化中に使用される量子化ステップ・サイズを調整することによって調整される請求項 34 に記載のシステム。 30

【請求項 39】

実行されたときに、
ビデオ符号化中に使用されるビデオ符号化レートを、少なくとも部分的に、符号化されるビデオ画像の選択された部分のピクセル値の変動の測定値とビット・バジェットに基づいて調整することによって符号化されたビデオを復号することによって
ビデオ復号を実行する命令を格納している記憶媒体を備える物品。

【請求項 40】

前記媒体が、実行されたときに、マイクロブロックを備えるビデオ画像の選択された部分を符号化する命令をさらに格納している請求項 39 に記載の物品。 40

【請求項 41】

前記媒体が、実行されたときに、やはり少なくとも部分的にマイクロブロックのタイプに基づいてビデオ符号化レートを調整する命令をさらに格納している請求項 40 に記載の物品。

【請求項 42】

前記媒体が、実行されたときに、S A D を含む変動の測定値をもたらす命令をさらに格納している請求項 39 に記載の物品。

【請求項 43】

前記媒体が、実行されたときに、ビデオ符号化中に使用される量子化ステップ・サイズを調整することによってビデオ符号化レートを調整する命令をさらに格納している請求項 39 に記載の物品。

【請求項 44】

ビット数と、様々な量子化ステップ・サイズの場合の複数のビデオ画像のピクセル信号値の変動の間の関係を含む参照テーブルを格納している記憶媒体を備え、前記記憶媒体が、参照テーブルおよびビット・バジェットを使用してビデオ符号化のレート制御を行う命令をさらに格納している物品。

【請求項 45】

命令がプロセッサによって実行されたときにビデオ符号化のレート制御の実行に参照テーブルが使用される請求項 44 に記載の物品。

【請求項 46】

ピクセル信号値の変動が SAD を含む請求項 45 に記載の物品。

【発明の詳細な説明】

【関連出願】

【0001】

本特許出願は、Kimらにより _____ 日に同時出願された「Method of Performing Video Encoding Rate Control」（弁理士整理番号第 042390. P10264）という名称の米国特許出願第 _____ 号、および Kimらにより _____ 日に同時出願された「Method of Performing Video Encoding Rate Control Using Motion Estimation」（弁理士整理番号第 042390. P10265）という名称の米国特許出願第 _____ 号に関係する。これらはいずれも本発明の譲受人に譲渡され、参照により本明細書に組み込む。

【技術分野】

【0002】

本開示は、ビデオ画像の符号化のレート制御に関する。

【背景技術】

【0003】

よく知られているように、ビデオ符号化は、いくつかのあるいは様々な技術のいずれかによって行うことができる。しばしば使用される一般的な技術は、「MPEG」（Moving Pictures Expert Group）や「H. 26x」の標準など、確立されているいくつかの標準に準拠している。これらには ITU-T 「Video coding for low bit-rate communications」、ITU-T 勧告 H. 263、バージョン 1、1995 年 11 月およびバージョン 2、1998 年 1 月、「Generic Coding of Moving Pictures and Associated Audio Information: Video」、ISO/IEC 13818-2: International Standard 1995、および「Coding of audio-visual Objects-Part 2: Visual Amendment 1; Visual extensions」、ISO/IEC 14496-2: Draft of January 6, 2000 などがある。それぞれ具体的には H. 263、H. 263+、MPEG-2、および MPEG-4 と呼ばれており、以下一般的に MPEG および H. 26x と呼ぶ。しかしこうした標準はビット・ストリームのシンタックスを決めており、したがって何らかの標準に準拠したデコーダを使用して、符号化されたビデオを復号することができる。これは、実施の観点から見て、エンコーダに比較的大きな柔軟性をもたらす。

【0004】

ビット・レート制御などのレート制御は、一般にビデオ・エンコーダに対して特定されていない問題の 1 つであり、したがって異なる様々な技術を使用する能力を提供することが

10

20

30

40

50

可能となる。さらに、レート制御を適用することによって、いくつかの点でビデオの処理に影響を与えることができる。ある点では、レート制御を使用してバッファ制約を維持し、それによって、符号化中に、特にリアルタイムの用途に関連して、オーバーフローおよび／またはアンダーフローを防ぐことができる。同様に、別の点では、レート制御がピクチャの質に影響を与えることもある。

【0005】

レート制御に加えて、符号化中に様々なレベルの画像歪をもたらし、したがって性能に影響を与える可能性のある、符号化によって異なる他のパラメータがいくつかある。したがって時として、例えば総ビット・バジェット、適切な量の遅延を要することなど、様々な所望の制約も満たしながら許容可能なレベルまで画質を向上させるのが難しいことがある。

10

【発明の開示】

【発明が開示しようとする課題】

【0006】

許容できる、または好ましい解決法を提供するために、これらの問題のバランスをとるための技術がある。その例として、ラグランジュ最適化や動的プログラミングの使用などがある。しかし残念なことに、こうした技術は、しばしばまたは一般的に計算が複雑であり、したがってこうした手法によって消費される処理リソースの量の点から見て費用がかかる。さらに、ビデオの処理において一般に画像間または画像フレーム間に存在する依存性によって、時としてこうした問題への対処がさらに複雑になることがある。例えば、現在のフレームの歪みが、例えば直前のフレームの量子化パラメータの選択に少なくとも部分的に依存する可能性がある。したがって、以前または最新の手法ほど計算が複雑ではなく、しかし上記の複雑な問題の少なくとも一部のバランスをとる、ビデオ符号化時にレート制御を行う技術が望まれている。

20

【発明を実施するための最良の形態】

【0007】

本発明と見なされる主題は、本明細書の結びの部分で特に指摘し、別個に特許請求している。しかし本発明は、以下の詳細な説明を添付の図面と併せ読むことによって、構成およびオペレーションの方法に関して、その目的、特徴、および利点とともに最適に理解することができよう。

30

【0008】

以下の詳細な説明では、本発明を完全に理解できるようにするために数多くの特定の詳細を記載している。しかし、本発明をこれらの特定の詳細無しに実施できることは、当分野の技術者であれば理解されよう。他の場合では、本発明をわかりにくくしないために、よく知られている方法、手順、構成要素、および回路については詳しく説明していない。

【0009】

上述したように、ビデオ符号化のレート制御は、ビデオ・エンコーダの1つの特徴となり得る。本発明の範囲はこの点に関して限定されるものではないが、本発明によるビット・バジェットを使用してビデオ符号化のレート制御を行う方法の一実施形態では、ビデオ符号化中に使用するビデオ・ビット・レートは、少なくとも部分的に、符号化されるビデオ画像の選択部分のピクセル信号レベル値の変動の測定値に基づいて異なる。こうした手法を使用する1つの根本的理由は、ピクセル信号レベル値の範囲または変動が大きくなればそれだけ、異なるピクセル信号値レベルを表したり区別したりするために使用するビット数が大きくなり、この逆もまたそうであるためである。

40

【0010】

したがってこの特定の実施形態の場合、もちろん本発明の範囲はこの点に関して限定されるものではないが、マクロブロックのピクセル信号値レベルの変動と、ビデオ・エンコーダによって適用される関連するビデオ符号化のレート制御の間の関係を使用する。さらに、変動の測定に使用できる様々な技術があるが、また本発明の範囲は特定の技術に限定されるものではないが、この特定の実施形態では、動き推定に使用される絶対差の和 (SA

50

D) を使用して変動を測定することができる。

【0011】

【数1】

$$SAD = \min_{(x,y) \in S} \sum_{j=0}^{15} \sum_{i=0}^{15} |C[i,j] - R[x_0 + x + i, y_0 + y + j]| \quad [1]$$

式中、

(x_0, y_0) は現在のマクロブロックの左上隅の座標

$C[x, y]$ は現在のマクロブロックの輝度の例

$R[x, y]$ は再構築された前のフレームの輝度の例

S は検索範囲: $\{(x, y) : -16 \leq x, y < 16\}$ である。

よく知られているように、SAD 値は、検索区域 (S) 内のすべてまたは一部の選択された検索ポイントで計算される。動きベクトル (MVx, MVy) は、検索区域内のすべての SAD 値の中の最小 SAD を導き出す検索ポイントの変位に基づいて選択される。当然、他の可能な変動の測定は本質的に SAD の代用であることに注意されたい。例えば、SAD の代わりに平均絶対差 (mean absolute difference: MAD) を使用することができ、まったく同じでないにしてもほぼ同じ結果をもたらすはずである。したがってこうした他の代用の方策は、明らかに本発明の範囲内にある。

【0012】

この状況で、SAD はいくつかの利点を提供する。SAD は動き推定の一部としてすでに計算されており、したがって処理リソースの消費の観点から見て、オーバーヘッドがほとんどあるいはまったくない。さらに動き推定によって、ビデオ符号化のレート制御の観点から見て有用となり得る情報が提供される。例えば、動き推定は、予測モード決定 (prediction mode decision)、動きベクトル選択、および変位したフレームの差分符号化忠実度 (displaced frame difference coding fidelity) に関する情報を提供する。

【0013】

この状況で、量子化ステップ・サイズの変更の結果、具体的にはビデオ符号化レート、ここではビデオ符号化ビット・レートの調整が行われることに注意されたい。したがって、この場合も本発明の範囲はこの点に関して限定されるものではないが、この実施形態の場合、量子化ステップ・サイズの調整は、ビデオ符号化レートの変更または調整に使用するメカニズムである。このことは、少なくとも部分的に、量子化ステップ・サイズが大きいことで比較的粗い量子化が提供されるという観察から得られる。したがって使用する量子化ステップ・サイズが大きい場合、デコーダに送られる情報量は低減される。

【0014】

この状況で、少なくともこの特定の実施形態の場合、マクロブロックの符号化に使用するビット・カウントとマクロブロックの SAD の間の関係を適切に特徴付けることが好ましい。したがって様々な値の量子化ステップ・サイズ・パラメータがある場合、ここでは 1 から 31 のこれらの特定のパラメータが様々な画像に関して計算される。当然、これは考えられる方法の 1 つにすぎず、いくつかの方法のうちのどれでも使用することができる。本発明の範囲は特定の方法を使用することに限定されない。したがって、さらに、この特定の実施形態では、以下でより詳しく説明するように、マイクロブロック (MB) をインター、イントラ、B、および 4MV などのタイプで分類する。この状況で、「イントラ」とは動きベクトル無しでコード化された MB、「インター」とは順方向動きベクトルを使用する MB、「4MV」とは 4 つの順方向動きベクトルを使用する MB、および B とは時間的冗長性を低減するために順方向動きベクトルおよび逆方向動きベクトルを使用する MB を指すが、この場合も本発明の範囲はこの点に関して限定されるものではない。また、これらのモードは、ビデオ符号化のレート制御に有用となり得る動き推定に基づいて情報を提供することに注意されたい。

【0015】

この特定の実施形態では、この場合も本発明の範囲はこの特定の方法を使用することに限

10

20

30

40

50

定されないが、当然イントラ・マイクロブロックの場合を除いて、SADは、図1のブロック図に示す時点など、動き推定が行われた後に得られる。この特定の実施形態の場合、動き推定の結果を使用する各マイクロブロックのモードが得られるように図1のこの時点が選択される。

【0016】

この方法または手法を使用して、マイクロブロックSADとカウントの間の関係を各量子化パラメータまたはステップ・サイズごとに生成することができる。この特定の態様では、したがって量子化パラメータまたはステップサイズに基づいて31個の数字が生成されることになるが、このことは本発明の範囲内の代替の手法に対して制限を加えるものではない。次いでここでは、異なる量子化ステップごとに、SADを有するいくつかのマイクロブロックからビットの総数が決定される。同様に、上述したように、異なるマイクロブロックのタイプを使用することもできる。SADとビット・カウントの間の関係は、少なくともこの特定の態様では、少なくとも部分的にマイクロブロックのSADに依存するのに加えて、少なくとも部分的にマイクロブロックのタイプに依存するよう示すことができるが、上述したように、本発明の範囲はこの特定の態様に限定されるものではない。

10

【0017】

ビデオ符号化のレート制御での使用に適するようにデータを生成するために、もちろんこの場合も本発明の範囲はこの点に関して限定されるものではないが、マイクロブロックSADを量子化することが好ましい。例えば、他の実施形態の中には、量子化を適用することなくSADに関する上記の手法を使用できるものもある。それにもかかわらず、この特定の実施形態では、以下の量子化技術を使用する。当然、代わりに他のいくつかの適した技術であればとれでも使用することができ、こうした他の量子化技術のすべては、本発明の範囲内に含まれる。適用される特定の技術は重要ではないからである。しかし、この特定の実施形態または方法では、以下の量子化技術を使用する。

20

$$\text{index} = \text{SAD} / \text{bin_size} \quad [2]$$

式中、 $\text{bin_size} = \text{range} / \text{no_bins}$ である。

式[2]で、「SAD」とはもちろんマイクロブロックSADである。同様に、「no_bins」は8である。所与の量子化ステップサイズの場合、この実施形態では、次いで特定の指数に基づいてビット・カウントを平均することが好ましい。これを、図2のプロットで、使用されるピクチャのタイプ、つまりこの態様ではタイプI、P、Bに応じて示している。こうしたピクチャのタイプは、MPEG準拠ビデオ・エンコーダとともに使用されるが、この場合も本発明の範囲はMPEGまたはMPEGへの準拠に限定されるものではないことに注意されたい。

30

【0018】

図2に示すプロットでは、SADとビット・カウントの間の関係を1つのグラフに示している。この図で、量子化ステップサイズは、それぞれのプロットに示す個別の曲線では一定に保たれているが、曲線群にわたって変化している。したがってこのデータをビデオ・エンコーダに使用して、マイクロブロックのSAD、および／またはマイクロブロックのタイプを考慮に入れるように、使用すべきビデオ・ビット・レートを変えることができる。より詳細には、ビットの総数およびマイクロブロックSADを量子化することによって、図2に示すプロットを、ビデオ符号化のレート制御を適用するためにビデオの符号化のプロセス中にビデオ・エンコーダによって格納され使用される参照テーブル(LUT)に変換することができる。もちろん本発明の範囲はこの点に関して限定されるものではないが、これらのプロットの場合、ピクチャ・タイプごとにビット・カウントに40ビンが使用されている。

40

【0019】

この場合も本発明の範囲はこの点に関して限定されるものではないが、こうした実施形態の場合、以下の方法を使用することができる。画像またはフレームに、最大許容量子化ステップサイズが使用される。次いで、参照テーブルから指数、ここでは量子化されたSAD、および量子化ステップサイズを使用して、フレームまたは画像についてレートあるい

50

はビット・カウントが計算される。もちろん本発明の範囲はこの点に関して限定されるものではないが、ここでは、これはマイクロブロック・ベースで行われ、次いで画像またはフレームにわたって合計される。フレームについて計算されるレートまたはビット・カウントがビット・バジェットによって示されるレートよりも小さい場合は、量子化ステップサイズを低減して、バジェットを超過することなくよりよい性能を提供できることを示す。したがって、ビット・バジェットまたはレートを超過するまで、量子化ステップを低減し、上記のプロセスを繰り返す。ビット・バジェットまたはレートの超過は、量子化ステップサイズの低減が限界に到達したことを示す。

【0020】

この特定の実施形態では、IおよびPタイプのピクチャの場合は最大許容ステップサイズが20、Bタイプのピクチャの場合は28である。したがってこの実施形態の場合、以下の擬似コードを使用してこの実施形態を実現することができる。

```

For(l=Qp_max; l)= Qp_min; l--) {
    sum_rate = 0;
    for (i=0; i<N; i++) {
        for (j=0; j<M; j++) {
            sum_rate += RATE [index] [l];
        }
    }
    if (sum_rate>budget) break;
}
Qp = 1; /* 現行フレームの所望のQp */

```

NおよびMは16で割った画像の高さおよび幅である。N×Mは、フレーム当りのマイクロブロックの数を表す。Sum__rateは、指数およびQp関係を使用して費やされた推定ビットを表す。Budgetとは現在のフレームに割り当てられたビットである。

【0021】

ビデオ・ビット・レートを調整するための最新の手法と比較して、本発明による一実施形態にはいくつかの利点がある。例えば、Q2と呼ばれる手法がMPEG-4とともに使用される。目的のビット・レートは、使用可能なビットと最後に符号化されたフレームとに基づいて計算される。最後のフレームが複雑で過度のビットを使用する場合、より多くのビットがこのフレームに割り当てられることになる。しかし、符号化用にはよりわずかのビットしかない場合、ビット・バジェットのためにより少ないビットが割り当てられることになる。したがって、加重平均によってこれら2つの要因の間の折り合いがつく。

【0022】

このフレームの目的のビット・レートが決定した後、それに合う量子化ステップサイズが選択される。これは、最小二乗統計モデリング技術 (least squares statistical modeling technique) を使用して達成される。エンコーダ・レート歪み関数 (encoder rate distortion function) は次のようにモデル化される。

【0023】

【数2】

$$R = X_1 \cdot \frac{S}{Q} + X_2 \cdot \frac{S}{Q^2} \quad [3]$$

符号化ビット・カウントをRで示している。符号化の複雑度はSで示し、平均絶対差 (MAD) を使用して測定される。量子化ステップサイズはパラメータQである。モデリング

・パラメータ X_1 および X_2 は、前のデータから最小二乗を使用して推定される。次いで上記の式が Q について解かれる。この技術を使用して式を解くには、一般にデータの最高 20 までの前フレームを使用する。これは計算の複雑さを意味するとともに、重要なメモリが使用されることになる。さらに、シミュレーションの結果は、すべての画像に関して、 $Q2$ 技術がビット・バジェットに合わない、つまり目的のレートに準拠していないことを示す。

【0024】

したがってこの特定の実施形態の 1 つの利点は、計算の複雑さが低減することである。この特定の実施形態の場合、例えば、1 つのパラメータ、ビット・バジェット、またはレートが使用される。同様に、この場合も本発明の範囲はこの点に関して限定されるものではないが、この実施形態では、マクロブロック SAD を使用する。上述したように、I フレームを除いて、マクロブロック・モードを決定するのに SAD が計算されるため、計算の複雑さの観点から見て、このことでかなりの量の追加のオーバーヘッドが生成されることはない。さらに、I フレームの場合、この計算によって多少の追加のオーバーヘッドは生成されるが、消費される処理リソースの観点から見て重大ではない。同様に、以下の結果が示すように、すべての画像についてビット・バジェットに合う。

【0025】

図 3 は、本発明による一実施形態および $Q2$ の場合の様々な性能パラメータの間の比較を示す表である。このデータは、6 つの画像シーケンスから生成されている。それぞれから 150 個のフレームが毎秒当り 15 フレームのフレーム・レートで使用されている。P または I フレーム間の B フレームの数は 2、イントラ期間は 15 フレームである。表のデータは、性能品質の低下がわずかであり、よりよい場合もあることを示している。さらに、この実施形態は、より良い圧縮効率でバジェット内に留まっている。

【0026】

上記の実施形態は、いくつかの望ましい利点および特徴を提供する。例えば、上述したように、上記のレート制御メカニズムなどの態様によって計算の複雑さが低減する。したがって、結果は様々な要因に応じて異なることはあるが、こうした実施形態は、しばしば望まれている低電力の応用分野に適している。同様に、上記の実施形態は、ハードウェア、ソフトウェア、ファームウェア、あるいはそれらの任意の組合せで実施することができる。さらに、本発明による実施形態によって、MPEG や H. 26x など、既知のビデオ標準との互換性が提供される。

【0027】

特定の実施形態について説明してきたが、本発明の範囲は特定の実施形態または実装形態に限定されないことは当然理解されよう。例えば、一実施形態がハードウェアに、別の実施形態がソフトウェアにあってもよい。同様に、一実施形態が例えばファームウェア、またはハードウェア、ソフトウェア、ファームウェアの任意の組合せにあってもよい。同様に、本発明の範囲はこの点に関して限定されるものではないが、一実施形態は、記憶媒体などの物品を備えていてもよい。例えば CD-ROM、ディスクなどのこうした記憶媒体に、例えば上述した参照テーブルを格納することができる。同様に、記憶媒体に、コンピュータ・システムやプラットフォーム、画像システムなどのシステムによって実行されたときに、例えば上述したように、ビット・バジェットを使用してビデオ符号化のレート制御を行う方法の一実施形態など、本発明による方法の一実施形態を実行することができる命令を格納することができる。例えば、ビデオ処理プラットフォームや画像システムは、ビデオ・エンコーダ、ビデオ入力デバイス、およびメモリを含むことができる。ビデオ・エンコーダは、例えば上記の実施形態の 1 つを使用することによって、ビデオ符号化中に使用されるビデオ符号化レートを調整するメカニズムを含むことができる。さらに、本発明の実施形態は、ビデオ・エンコーダまたはビデオ符号化に限定されない。例えば、これもまた上述したように、ビデオが本発明による一実施形態を使用して符号化されたビデオを復号することもできる。

【0028】

本発明のいくつかの特徴を本明細書で示し説明してきたが、当分野の技術者であれば多くの修正、代用、変更、および均等物を思い付くであろう。したがって、頭記の特許請求の範囲は、本発明の真の意図内にある限り、こうしたすべての修正、および変更をカバーするものであると理解されたい。

【図面の簡単な説明】

【0029】


【図1】本発明によるビット・バジェットを使用してビデオ符号化のレート制御を行う方法の一実施形態を使用できるビデオ・エンコーダを示すブロック図である。

【図2】特定の数の量子化ビンに関する様々なピクチャ・タイプのマイクロブロックSADとビット・カウントの間の関係を示す一連のプロットしたグラフである。


【図3】Q2制御手法と、本発明によるビット・バジェットを使用してビデオ符号化のレート制御を行う方法の一実施形態との間の性能パラメータの比較を示す表である。

10

【図1】



【図2】



【図 3】

Container Ship (slow to moderate motion)		Rate control	New rate control
Bits/frame (7099 desired)	7441		6925
PSNR	35.66		37.55

Mother & Daughter (slow to moderate motion)		Q2 Rate control	New rate control
Bits/frame (7099 desired)	7117		6990
PSNR	37.22		38.16

Hall Objects (slow to moderate motion)		Q2 Rate control	New rate control
Bits/frame (7099 desired)	7772		7011
PSNR	35.45		36.56

Silent voice (moderate motion)		Q2 Rate control	New rate control
Bits/frame (18809 desired)	19838		18756
PSNR	37.17		36.58

Foreman (moderate motion)		Q2 Rate control	New rate control
Bits/frame	4667		4353
(4369 desired)			
PSNR	31.64		30.63

Coastguard (moderate motion)		Q2 Rate control	New rate control
Bits/frame	7272		6988
(7099 desired)			
PSNR	31.04		30.69

Container Ship: コンテナ船, slow to moderate motion: 遅い〜緩やかな動き
rate control: レート制御, New rate control: 新しいレート制御, Bits/frame: ビット/フレーム
7099 desired: 目標7099, Hall Objects: ホール・オブジェクト, Silent voice: サイレント・ボイス
moderate motion: 緩やかな動き, Foreman: 監督, Coastguard: 沿岸警備隊

【国際公開パンフレット】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau(43) International Publication Date
11 July 2002 (11.07.2002)

PCT

(10) International Publication Number
WO 02/054772 A2

(51) International Patent Classification: H04N 7/24

(21) International Application Number: PCT/US01/49497

(22) International Filing Date:
27 December 2001 (27.12.2001)

(25) Filing Language: English

(26) Publication Language: English

(30) Priority Data:
09/754,682 3 January 2001 (03.01.2001) US(71) Applicant (for all designated States except US): INTEL CORPORATION (a Delaware Corporation) [US/US];
2200 Mission College Boulevard, Santa Clara, CA 95052 (US).(72) Inventors; and
(75) Inventors/Applicants (for US only): ACHARYA, Tinku [IN/US]; 4840 West Erie Street, Chandler, AZ 85226 (US);
KIM, Hyun, M. [KR/US]; 6633 East Greenway Parkway, #1013, Scottsdale, AZ 85254 (US).

(74) Agents: MALLIE, Michael, J. et al.; Blakely, Sokoloff, Taylor & Zaffman, 13400 Wilshire Boulevard, 7th Floor, Los Angeles, CA 90025 (US).

(81) Designated States (national): AF, AG, AI, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LI, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MY, NZ, PH, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.

(84) Designated States (regional): ARIPO patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SI, TR), OAPI patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Published:
— without international search report and to be republished upon receipt of that report

For two-letter codes and other abbreviations, refer to the "Guidance Notes on Codes and Abbreviations" appearing at the beginning of each regular issue of the PCT Gazette.



WO 02/054772 A2

(54) Title: METHOD OF PERFORMING VIDEO ENCODING RATE CONTROL USING BIT BUDGET

(57) Abstract: Embodiments of a method for video encoding rate control using a bit budget are disclosed.

WO 02/054772

PCT/US01/49497

METHOD OF PERFORMING VIDEO ENCODING RATE CONTROL USING BIT
BUDGET

RELATED APPLICATIONS

5

This patent application is related to concurrently filed US Patent Application Serial No. _____, titled "Method of Performing Video Encoding Rate Control", by Kim et al. (attorney docket no. 042390.P10264), filed on _____, and to concurrently filed US Patent Application Serial
10 No. _____, titled "Method of Performing Video Encoding Rate Control Using Motion Estimation", by Kim et al. (attorney docket no. 042390.p10265), filed on _____, both assigned to the assignee of the present invention and herein incorporated by reference.

15 BACKGROUND

The present disclosure is related to rate control of the encoding of video images.

20 As is well-known, video encoding may be performed by any one of a number or variety of techniques. Common techniques that are frequently employed comply with certain established standards, such as the 'MPEG' (Moving Pictures Expert Group) and 'H.26x' standards. These include the following: ITU-T "Video coding for low bit-rate communications," ITU-T Recommendation H.263,
25 version 1, Nov. 1995 and version 2, Jan. 1998; "Generic Coding of Moving

WO 02/054772

PCT/US01/49497

Pictures and Associated Audio Information: Video," ISO/IEC 13818-2: International Standard 1995; and "Coding of audio-visual Objects-Part 2: Visual Amendment 1; Visual extensions," ISO/IEC 14496-2: Draft of January 6, 2000; respectively, referred to specifically as H.263, H.263+, MPEG-2, and MPEG-4
5 and generally as MPEG and H.26x, hereinafter. Such standards, however, define bit stream syntax so that any standard compliant decoder may be employed to decode the encoded video. This provides encoders with a relatively large amount of flexibility in terms of implementation.

10 Rate control, such as bit rate control, is one of the issues not generally specified for the video encoder, therefore, making it possible to provide the capability to employ a variety of different techniques. Furthermore, applying rate control may impact the processing of video in several respects. In one respect, rate control may be employed to maintain buffer constraints and, thereby, prevent
15 overflow and/or underflow during encoding and, in particular, in connection with real-time applications. Likewise, in another respect, rate control may also impact picture quality.

In addition to rate control, there are other parameters that may be varied
20 by an encoder during encoding that may result in various levels of image distortion, and, therefore, impact performance. Therefore, it may, at times, be difficult to improve the image quality to an acceptable level while also meeting various desired constraints, such as, for example, a total bit budget, employing an appropriate amount of delay, etc.

25

WO 02/054772

PCT/US01/49497

Techniques exist to balance these considerations in order to provide acceptable or desirable solutions. Examples include employing Lagrangian optimization or dynamic programming. Unfortunately, however, such techniques are frequently or typically computationally complex and, therefore, expensive in terms of the amount of processing resources consumed by such an approach. Furthermore, the dependency that typically exists between images or image frames in the processing of video may, at times, make addressing such issues even more complex. For example, the distortion of the current frame may depend at least in part on the selection of quantization parameters, for example, for the previous frame or frames. Therefore, a technique for performing rate control in video encoding that is less computationally complex than previous or state of the art approaches, but that also balances at least some of the foregoing complex considerations, is desirable.

BRIEF DESCRIPTION OF THE DRAWINGS

The subject matter regarded as the invention as particularly pointed out and distinctly claimed in the concluding portion of the specification. The invention, however, both as to organization and method of operation, together with objects, features, and advantages thereof, may best be understood by reference to the following detailed description when read with the accompanying drawings in which:

FIG. 1 is block diagram illustrating a video encoder that may employ an embodiment of a method of performing video encoding rate control using bit

WO 02/054772

PCT/US01/49497

budget in accordance with the present invention;

FIG. 2 is a series of plots illustrating the relationship between macroblock
SAD and bit count for various picture types for a specific number of quantization

5 bins; and

FIG. 3 is a table illustrating the comparison of performance parameters
between the Q2 control approach and an embodiment of a method of performing
video encoding rate control using bit budget in accordance with the present

10 invention.

DETAILED DESCRIPTION

In the following detailed description, numerous specific details are set forth
15 in order to provide a thorough understanding of the invention. However, it will be
understood by those skilled in the art that the present invention may be practiced
without these specific details. In other instances, well-known methods,
procedures, components and circuits have not been described in detail so as not
to obscure the present invention.

20

As previously described, video encoding rate control may be a feature of a
video encoder. Although the invention is not limited in scope in this respect, in
one embodiment of a method of performing video encoding rate control using bit
budget in accordance with the present invention, the video bit rate employed
25 during video encoding is varied based at least in part on a measurement of the

WO 02/054772

PCT/US01/49497

variation in pixel signal level values for a selected portion of a video image being encoded. One rationale for employing such an approach may be that the larger the range or variation in pixel signal level values, the greater the number of bits employed to represent or differentiate the different pixel signal value levels and
 5 vice versa.

Therefore, for this particular embodiment, although, of course, the invention is not limited in scope in this respect, a relationship may be employed between the variation in pixel signal value levels for a macroblock and the
 10 associated video encoding rate control to be applied by the video encoder. Furthermore, although there are a variety of techniques that may be employed to measure variation and the invention is not limited in scope to any particular technique, in this particular embodiment, the variation may be measured using the sum of absolute differences (SAD), which is employed in motion estimation.

15

$$SAD = \min_{(x,y) \in S} \sum_{i=0}^{15} \sum_{j=0}^{15} |C[i,j] - R[x_0 + x + i, y_0 + y + j]| \quad [1]$$

where

20 (x_0, y_0) upper left corner coordinates of the current macroblock
 $C[x, y]$ current macroblock luminance samples
 $R[x, y]$ reconstructed previous frame luminance samples
 S search range: $\{(x, y) : -16 \leq x, y < 16\}$

25

As is well-known, the SAD values are computed in all or some selected search points in the search space (S) . The motion vector (MV_x, MV_y) is selected based on the displacement of the search point which results in the minimum SAD among all the SAD

WO 02/054772

PCT/US01/49497

values in the search space. It is noted, of course, that other potential measures of variation are essentially a substitute of the SAD. For example, the mean absolute difference (MAD) may be employed in place of the SAD and should provide nearly identical, if not identical, results. Therefore, such other substitute
5 measures are clearly within the scope of the invention.

In this context, the SAD provides several advantages. It is already computed as part of motion estimation, and, therefore, introduces little or no additional overhead in terms of the consumption of processing resources.
10 Furthermore, motion estimation provides information that may be useful in terms of video encoding rate control. For example, motion estimation provides information about prediction mode decisions, motion vector choices, and displaced frame difference coding fidelity.

In this context, it is noted that a modification in quantization step size specifically results in an adjustment of a video encoding rate, here the video encoding bit rate. Therefore, although, again, the invention is not limited in scope in this respect, for this embodiment, adjusting the quantization step size is a mechanism employed to modify or adjust the video encoding rate. This follows at
15 least in part from the observation that a high quantization step size provides relatively coarse quantization. Thus, the amount of information to be sent to the decoder is reduced when employing a high quantization step size.
20

It may in this context be desirable to appropriately characterize the relationship between the bit count employed to encode a macroblock and the
25
6

WO 02/054772

PCT/US01/49497

SAD of the macroblock, at least for this particular embodiment. Therefore, for different values of a quantization step size parameter, here from one to 31, these particular parameters are computed for a variety of images. Of course, this is just one potential methodology and any one of a number of methodologies may be employed. The invention is not limited in scope to employing any particular methodology. Therefore, furthermore, in this particular embodiment, as shall be described in more detail hereinafter, the macroblocks (MBs) are classified by type, such as inter, intra, B and 4 MV. In this context, 'intra' refers to a MB coded without motion vectors, 'inter' refers to a MB that uses one forward motion vector, '4 MV' refers to a MB that uses four forward motion vectors, and B refers to a MB that uses forward and backward motion vectors to reduce temporal redundancy, although, again, the invention is not limited in scope in this respect. It is noted that the modes also provide information based on motion estimation that may be useful in video encoding rate control.

15

In this particular embodiment, although, again the invention is not limited in scope to employing this particular methodology, the SAD is obtained after motion estimation has been performed, such as at the point shown in the block diagram illustrated in FIG. 1, except for intra macroblocks, of course. This point in FIG. 1 is chosen so that the mode of each macroblock using the results of motion estimation may be obtained for this particular embodiment.

Using this methodology or approach, a relationship between macroblock SAD and the count may be generated for each quantization parameter or step-size. In this particular implementation, based upon the quantization parameter or

WO 02/054772

PCT/US01/49497

step-size, 31 figures may, therefore, be generated, although this is not intended to be limiting on alternate approaches within the scope of the present invention.

Here, then, for each different quantization step-size, from a number of macroblocks having SADs, the total number of bits is determined. Likewise, as
5 previously described, the different macroblock types may also be employed. The relationship between SAD and bit count may be shown to depend at least in part on type of macroblock, in addition to depending at least in part on the SAD of the macroblock, at least for this particular implementation; however, as previously indicated, the invention is not limited in scope to this particular implementation.

10

In order to make the data generated suitable for use in video encoding rate control, it is desirable to quantize the macroblock SAD, although, again, of course, the invention is not limited in scope in this respect. For example, some other embodiments may employ the foregoing approach regarding SAD without
15 applying quantization. Nonetheless, the following quantization technique is employed in this particular embodiment. Of course, any one of a number of other suitable techniques may alternatively be employed, and all such other quantization techniques are included within the scope of the present invention because the particular technique applied is not significant. However, in this
20 particular embodiment or methodology, the following quantization technique is employed.

$$index = SAD/bin_size$$

25

[2]

WO 02/054772

PCT/US01/49497

where $bin_size = range/no_bins$

In equations [2], 'SAD' is, of course, the macroblock SAD. Likewise, 'no_bins' is
5 8. For a given quantization step-size, in this embodiment, it is then desirable to
average the bit count depending upon the particular index. This is illustrated by
the plots in FIG. 2 depending on the picture types employed, in this
implementation, types I, P, or B. It is noted that such picture types are employed
in connection with MPEG compliant video encoders, although, again, the
10 invention is not limited in scope to MPEG or compliance with MPEG.

The plots shown in FIG. 2 illustrate on one graph the relationship between
SAD and bit count where quantization step-size is held constant for each
separate curve, but varied across the family of curves shown on each respective
15 plot. Using this data, therefore, for a video encoder, the video bit rate to be
employed may be varied to take into account the SAD of a macroblock, and/or the
macroblock type. More specifically, by quantizing the total number of bits and the
macroblock SAD, the plots as shown in FIG. 2 may be converted into lookup
tables (LUTs) that may be stored and employed by a video encoder during the
20 process of encoding video to apply video encoding rate control. For these plots,
40 bins were employed for bit count for each picture type, although, of course, the
invention is not limited in scope in this respect.

For such an embodiment, the following methodology may be employed,
25 although, again, the invention is not limited in scope in this respect. For an image
9

WO 02/054772

PCT/US01/49497

or frame, a maximum acceptable quantization step-size is employed. Then, using the index, here quantized SAD, and the quantization step-size, from the look-up tables the rate, or alternatively the bit count, is computed for the frame or image. Here, this is done on a macroblock basis and then summed over the image or

5 frame, although, of course, the invention is not limited in scope in this respect. If the rate or bit count that is computed for the frame is less than the rate indicated by the bit budget, this indicates that the quantization step-size may be lowered to provide better performance without exceeding the budget. Therefore, the quantization step is lowered and the previously described process is repeated

10 until the bit budget or rate is exceeded, indicating that the quantization step-size reduction has reached a limit.

In this particular embodiment, the maximum acceptable step-size is 20 for I and P type pictures and 28 for B type pictures. Therefore, for this embodiment,

15 the following pseudo-code may be employed to implement this embodiment.

```

For (l=Qp_max; l>= Qp_min; l--){
    sum_rate = 0;
    for (i=0; i<N; i++){
        for (j=0; j<M; j++){
            sum_rate += RATE[index][l];
        }
        if(sum_rate>budget) break;
    }
    Qp = l; /* your desired Qp for current frame */
}

```

N, M are image height and width divided by 16. NxM represents number of macroblocks per frame. Sum_rate represents the estimated bits spent using the index and Qp relationship. Budget is the allocated bits for the current frame.

20

25

30

In comparison with state of the art approaches to adjusting the video bit

WO 02/054772

PCT/US01/49497

rate, an embodiment in accordance with the present invention has several advantages. For example, an approach referred to as Q2 is used in connection with MPEG-4. The target bit rate is computed based on the bits available and the last encoded frame. If the last frame is complex and uses excessive bits, more
 5 bits might be assigned to this frame. However, if there are fewer bits left for encoding, fewer bits might be assigned due to the bit budget. Therefore, a weighted average provides a compromise between these two factors.

Once the target bit rate for the frame is determined, the quantization step-
 10 size to meet it is selected. This is accomplished using a least squares statistical modeling technique. The encoder rate distortion function is modeled as:

$$R = X_1 \cdot \frac{S}{Q} + X_2 \cdot \frac{S}{Q^2} \quad [3]$$

15 The encoding bit count is denoted R. The encoding complexity, denoted S, is measured using the mean absolute difference (MAD). The quantization step-size is the parameter Q. The modeling parameters, X₁ and X₂, are estimated using least squares from previous data. Then the equation above is solved for Q. To solve the equation using this technique, typically up to 20 previous frames of data
 20 are employed, suggesting computation complexity as well as employing significant memory. Furthermore, simulation results indicate that the Q2 technique does not meet the bit budget, that is, comply with the target rate, for all images.

WO 02/054772

PCT/US01/49497

One advantage of this particular embodiment, therefore, is reduced computational complexity. For this particular embodiment, for example, one parameter, bit budget or rate is employed. Likewise, in this embodiment, although again the invention is not limited in scope in this respect, is macroblock
5 SAD is employed. In terms of computational complexity, this does not produce a significant amount of additional overhead because the SAD is calculated to determine macroblock mode, as previously described, except for I frames. Furthermore, this computation for I frames, although providing some additional overhead, is not significant in terms of the processing resources that are
10 consumed. Likewise, as the results below indicate, the bit budget is met for all images.

FIG. 3 is a table providing a comparison between various performance parameters for an embodiment in accordance with the invention and Q2. This
15 data was generated from six image sequences. 150 frames from each was employed with a frame rate of 15 frame per second. The number of B frames between P or I frames is 2 and the intra period is 15 frames. The data in the table implies that the degradation in performance quality is slight, and in some cases is better. Furthermore, this embodiment stayed within budget with greater
20 compression efficiency.

The previously described embodiments provide a number of desirable advantages and features. For example, as previously explained, the implementation of a rate control mechanism, such as those previously described,
25 reduces computation complexity. Therefore, although results may vary

WO 02/054772

PCT/US01/49497

depending on a variety of factors, such embodiments may be suitable for low-power applications, as is often desirable. Likewise, the previously described embodiments may be implemented in hardware, software, firmware, or any combination thereof. Furthermore, embodiments in accordance with the invention
5 provide compatibility with known video standards, such as MPEG and H.26x.

It will, of course, be understood that, although particular embodiments have just been described, the invention is not limited in scope to a particular embodiment or implementation. For example, one embodiment may be in
10 hardware, whereas another embodiment may be in software. Likewise, an embodiment may be in firmware, or any combination of hardware, software, or firmware, for example. Likewise, although the invention is not limited in scope in this respect, one embodiment may comprise an article, such as a storage medium. Such a storage medium, such as, for example, a CD-ROM, or a disk,
15 may have stored thereon a look up table, such as previously described. Likewise, a storage medium may have stored instructions, which when executed by a system, such as a computer system or platform, or an imaging system, for example, may result in an embodiment of a method in accordance with the present invention being executed, such as an embodiment of a method of
20 performing video encoding rate control using bit budget, for example, as previously described. For example, a video processing platform or an imaging system may include a video encoder, a video input device and memory. The video encoder may include a mechanism to adjust the video encoding rate employed during video encoding, such as by employing one of the embodiments
25 previously described, for example. Furthermore, embodiments of the invention

WO 02/054772

PCT/US01/49497

are also not limited to video encoders or video encoding. For example, video may be decoded where the video had been encoded using an embodiment in accordance with the invention, again, such as previously described.

5 While certain features of the invention have been illustrated and described herein, many modifications, substitutions, changes and equivalents will now occur to those skilled in the art. It is, therefore, to be understood that the appended claims are intended to cover all such modifications and changes as fall within the true spirit of the invention.

10

WO 02/054772

PCT/US01/49497

Claims:

1. A method of performing video encoding comprising:
adjusting a video encoding rate employed during video encoding based at
least in part on a measurement of the variation in pixel values for a selected
5 portion of a video image being encoded and on a bit budget.
2. The method of claim 1, wherein the selected portion of the video image
comprises a macroblock.
- 10 3. The method of claim 2, wherein the video encoding rate is also adjusted
based at least in part on the type of macroblock.
4. The method of claim 3, where in the types comprise at least one of the
following: intra, inter, 4 MV, and B.
- 15 5. The method of claim 1, wherein the measurement of the variation
comprises the sum of absolute differences (SAD).
6. The method of claim 1, wherein the video encoding rate is adjusted by
20 adjusting the quantization step size employed during video encoding.
7. The method of claim 6, wherein the selected portion of the video image
comprises a macroblock.

25

15

WO 02/054772

PCT/US01/49497

8. The method of claim 7, wherein the video encoding rate is also further adjusted based at least in part on the type of macroblock.
9. The method of claim 8, wherein the types comprise at least one of the following: intra, inter, 4 MV, and B.
10. The method of claim 1, wherein the video encoding performed is substantially MPEG or H.26x compliant.
11. A device having the capability to perform video encoding comprising:
a mechanism to adjust a video encoding rate employed during the video encoding based at least in part on a measurement of the variation in pixel values for a selected portion of a video image being encoded and on a bit budget;
wherein said mechanism is implement within a video encoder.
12. The device of claim 11, wherein said video encoder is implemented in silicon on at least one integrated circuit.
13. The device of claim 12, wherein the silicon implementation of said video encoder comprises microcode.
14. The device of claim 12, wherein the silicon implementation of said video encoder comprises firmware.
15. The device of claim 11, wherein said video encoder is implemented in

WO 02/054772

PCT/US01/49497

software capable of executing on a processor.

16. The device of claim 15, wherein said processor comprises a microprocessor.

5

17. An article comprising: a storage medium, said medium having stored thereon instructions that, when executed, result in the performance of video encoding by:

adjusting a video encoding rate employed during video encoding based at least in part on a measurement of the variation in pixel values for a selected portion of a video image being encoded and on a bit budget.

10

18. The article of claim 17, wherein said medium further has stored thereon instructions that, when executed, result in the selected portion of the video image being encoded comprising a macroblock.

15

19. The article of claim 18, wherein said medium further has stored thereon instructions, that, when executed, result in the video encoding rate being adjusted also based at least in part on the type of macroblock.

20

20. The article of claim 17, wherein said medium further has stored thereon instructions that, when executed, result in the measurement of the variation comprising the SAD.

21. The article of claim 17, wherein said medium further has stored thereon

25

WO 02/054772

PCT/US01/49497

instructions that, when executed, result in the video encoding rate being adjusted by adjusting the quantization step size employed during video encoding.

22. A video processing platform comprising:

- 5 a video encoder;
a video input device coupled to said video encoder; and
memory;
wherein said memory is coupled to said video encoder to store video
encoded by said video encoder; and
10 wherein said video encoder includes a mechanism to adjust a video
encoding rate employed during video encoding based at least in part on a
measurement of the variation in pixel values for a selected portion of a video
image being encoded and on a bit budget.

- 15 23. The system of claim 22, wherein the selected portion of the video image
comprises a macroblock.

24. The system of claim 23, wherein the mechanism to adjust the video
encoding rate employed during video encoding is also based at least in part on
20 the type of macroblock.

25. The system of claim 22, wherein the measurement of the variation
comprises the SAD.

- 25 26. The system of claim 22, wherein the mechanism to adjust the video

WO 02/054772

PCT/US01/49497

encoding rate employed during video encoding is adjusted by adjusting the quantization step size employed during video encoding.

27. A method of performing video decoding comprising:

5 decoding video that has been encoded, wherein said encoded video was encoded by adjusting a video encoding rate employed during video encoding based at least in part on a measurement of the variation in pixel values for a selected portion of a video image being encoded and on a bit budget.

10 28. The method of claim 27, wherein the selected portion of the video image comprises a macroblock.

29. The method of claim 28, wherein the video encoding rate is also adjusted based at least in part on the type of macroblock.

15

30. The method of claim 27, wherein the measurement of the variation comprises the SAD.

20 31. The method of claim 27, wherein the video encoding rate is adjusted by adjusting the quantization step size employed during video encoding.

32. The method of claim 31, wherein the selected portion of the video image comprises a macroblock.

25 33. The method of claim 32, wherein the video encoding rate is also further

WO 02/054772

PCT/US01/49497

adjusted based at least in part on the type of macroblock.

34. A video processing platform comprising:

a video decoder;

5 a video output device coupled to said video decoder, and
memory;

wherein said memory is coupled to said video decoder to store video
previously encoded by a video encoder, wherein said video encoder included a
mechanism to adjust a video encoding rate employed during the video encoding
10 based at least in part on a measurement of the variation in pixel values for a
selected portion of a video image being encoded and on a bit budgetS.

35. The system of claim 34, wherein the selected portion of the video image
comprises a macroblock.

15

36. The system of claim 34, wherein the mechanism to adjust the video
encoding rate employed during video encoding is also based at least in part on
the type of macroblock.

20 37. The system of claim 34, wherein the measurement of the variation
comprises the SAD.

38. The system of claim 34, wherein the mechanism to adjust the video
encoding rate employed during video encoding is adjusted by adjusting the
25 quantization step size employed during video encoding.

WO 02/054772

PCT/US01/49497

39. An article comprising: a storage medium, said medium having stored thereon instructions that, when executed, result in the performance of video decoding by:

5 decoding video that has been encoded, wherein said encoded video was encoded by adjusting a video encoding rate employed during video encoding based at least in part on a measurement of the variation in pixel values for a selected portion of a video image being encoded and on a bit budgetS.

10 40. The article of claim 39, wherein said medium further has stored thereon instructions that, when executed, result in the selected portion of the video image being encoded comprising a macroblock.

15 41. The article of claim 40, wherein said medium further has stored thereon instructions, that, when executed, result in the video encoding rate being adjusted also based at least in part on the type of macroblock.

20 42. The article of claim 39, wherein said medium further has stored thereon instructions that, when executed, result in the measurement of the variation comprising the SAD.

25 43. The article of claim 39, wherein said medium further has stored thereon instructions that, when executed, result in the video encoding rate being adjusted by adjusting the quantization step size employed during video encoding.

WO 02/054772

PCT/US01/49497

44. An article comprising:

a storage medium having stored thereon a look up table, said table comprising a relationship between the number of bits and variation in pixel signal values of a plurality of video images for a variety of quantization step sizes;


5

wherein said storage medium further includes instructions stored thereon to employ the look up table and a bit budget to perform video encoding rate control.

10 45. The article of claim 44, wherein the look up table is employed to perform video encoding rate control when the instructions are executed by a processor.

46. The article of claim 45, wherein the variation in pixel signal values comprises the SAD.

15



WO 02/054772

PCT/US01/49497

2/3




FIG. 2

WO 02/054772

PCT/US01/49497

3/3

<i>Container Ship</i> (slow to moderate motion)	Rate control	New rate control
Bits/frame (7099 desired)	7441	6925
PSNR	35.66	37.55

<i>Mother & Daughter</i> (slow to moderate motion)	Q2 Rate control	New rate control
Bits/frame (7099 desired)	7117	6990
PSNR	37.22	38.16

<i>Hall Objects</i> (slow to moderate motion)	Q2 Rate control	New rate control
Bits/frame (7099 desired)	7772	7011
PSNR	35.45	36.56

<i>Silent voice</i> (moderate motion)	Q2 Rate control	New rate control
Bits/frame (18809 desired)	19838	18756
PSNR	37.17	36.58

<i>Foreman</i> (moderate motion)	Q2 Rate control	New rate control
Bits/frame	4667	4353

(4369 desired)		
PSNR	31.64	30.63

<i>Coastguard</i> (moderate motion)	Q2 Rate control	New rate control
Bits/frame (7099 desired)	7272	6988
PSNR	31.04	30.69

FIG. 3

【国際公開パンフレット（コレクトバージョン）】

(12) INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(19) World Intellectual Property Organization
International Bureau(43) International Publication Date
11 July 2002 (11.07.2002)

PCT

(10) International Publication Number
WO 02/054772 A3(51) International Patent Classification: H04N 7/24,
7/30, 7/50

(21) International Application Number: PCT/US01/49497

(22) International Filing Date:
27 December 2001 (27.12.2001)

(25) Filing Language: English

(26) Publication Language: English

(30) Priority Data:
09/754,682 3 January 2001 (03.01.2001) US(71) Applicant (for all designated States except US): INTEL
CORPORATION (a Delaware Corporation) [US/US];
2200 Mission College Boulevard, Santa Clara, CA 95052
(US).

(72) Inventors; and


(75) Inventors/Applicants (for US only): ACHARYA, Tinku
[IN/US]; 4840 West Fire Street, Chandler, AZ 85226 (US).
KIM, Hyun, M. [KR/US]; 6633 East Greenway Parkway,
#1013, Scottsdale, AZ 85254 (US).(74) Agents: MALLIE, Michael, J. et al.; Blakely, Sokoloff,
Taylor & Zafman, 12400 Wilshire Boulevard, 7th Floor,
Los Angeles, CA 90025 (US).(81) Designated States (national): AF, AG, AL, AM, AT, AU,
AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU,
CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH,
GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC,
LK, LR, LS, LT, LU, MA, MD, MG, MK, MN, MW,
MX, MY, NZ, PH, PT, RO, RU, SD, SE, SG, SI,
SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU,
ZA, ZW.(84) Designated States (regional): ARIPO patent (GH, GM,
KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW),
Eurasian patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM),
European patent (AT, BE, CH, CY, DE, DK, ES, FI, FR,
GB, GR, IE, IT, LU, MC, NL, PT, SI, TR), OAPI patent
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR,
NE, SN, TD, TG).

Published:

- with international search report
- before the expiration of the time limit for amending the
claims and to be republished in the event of receipt of
amendments

(88) Date of publication of the international search report:
6 September 2002For two-letter codes and other abbreviations, refer to the "Guid-
ance Notes on Codes and Abbreviations" appearing at the begin-
ning of each regular issue of the PCT Gazette.

(54) Title: METHOD OF PERFORMING VIDEO ENCODING RATE CONTROL USING BIT BUDGET



(57) Abstract: Embodiments of a method for video encoding rate control using a bit budget are disclosed.

【国際調査報告】

INTERNATIONAL SEARCH REPORT		International Application No. PCT/US 01/49497
A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H04N7/24 H04N7/30 H04N7/50		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 7 H04N		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 832 234 A (GARDOS THOMAS R ET AL) 3 November 1998 (1998-11-03) column 1, line 15-32 column 10, line 58 -column 11, line 27; figure 7 the whole document	1, 11, 17, 22, 27, 34, 39, 44
Y	---	1-46
X	DE 42 21 259 A (HERTZ INST HEINRICH) 5 January 1994 (1994-01-05) column 8, line 63 -column 9, line 16; figure 4 the whole document	1, 11, 17, 22, 27, 34, 39, 44
Y	---	1-46
	--- --	
☒ Further documents are listed in the continuation of box C. ☒ Patent family members are listed in annex.		
* Special categories of cited documents : *A* document defining the general state of the art which is not considered to be of particular relevance *E* earlier document but published on or after the international filing date *L* document which may throw doubt on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) *O* document referring to an oral disclosure, use, exhibition or other means *P* document published prior to the international filing date but later than the priority date claimed *T* later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art *U* document member of the same patent family		
Date of the actual completion of the international search 26 June 2002		Date of mailing of the international search report 04/07/2002
Name and mailing address of the ISA European Patent Office, P.O. Box 5518 Patentlaan 2 NL - 2280 LV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-2016		Authorized officer Luckett, P

Form PCT/ISA/210 (second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

International Application No.
PCT/US 01/49497

C./Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 5 396 567 A (JASS WIELAND) 7 March 1995 (1995-03-07) column 4, line 56 -column 5, line 17	1,11,17, 22,27, 34,39,44
Y	the whole document ----	1-46
X	US 6 097 757 A (BOICE CHARLES E ET AL) 1 August 2000 (2000-08-01) column 6, line 39 -column 8, line 20	1,11,17, 22,27, 34,39,44
Y	the whole document ----	1-46
X	US 5 552 832 A (ASTLE BRIAN) 3 September 1996 (1996-09-03) column 15, line 40 -column 18, line 39; figure 9	1,11,17, 22,27, 34,39,44
Y	the whole document ----	1-46
A	US 6 023 296 A (LEE HUNG-JU ET AL) 8 February 2000 (2000-02-08) column 5, line 54 -column 6, line 20 -----	1-46
A	US 5 933 194 A (KIM SEONG-JIN ET AL) 3 August 1999 (1999-08-03) column 4, line 12 -column 5, line 31 -----	1-46

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

 International Application No.
 PCT/US 01/49497

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 5832234 A	03-11-1998	US 5737537 A	07-04-1998
DE 4221259 A	05-01-1994	DE 4221259 A1	05-01-1994
		WO 9400955 A1	06-01-1994
US 5396567 A	07-03-1995	DE 59108742 D1	10-07-1997
		WO 9209173 A1	29-05-1992
		EP 0557310 A1	01-09-1993
		JP 6502285 T	10-03-1994
US 6097757 A	01-08-2000	NONE	
US 5552832 A	03-09-1996	US 5557330 A	17-09-1996
US 6023296 A	08-02-2000	AU 8386698 A	08-02-1999
		CN 1285115 T	21-02-2001
		EP 1010329 A1	21-06-2000
		JP 2001510311 T	31-07-2001
		WO 9903279 A1	21-01-1999
US 5933194 A	03-08-1999	DE 19643915 A1	07-05-1997
		FR 2740641 A1	30-04-1997
		GB 2306846 A , B	07-05-1997
		JP 9200760 A	31-07-1997

フロントページの続き

(81)指定国 AP(GH,GM,KE,LS,MW,MZ,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT, BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN, TD,TG),AE,AG,AL,AM,AT,AU,AZ,BA,BB,BG,BR,BY,BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DZ,EC,EE,ES,FI,GB,GD,GE, GH,GM,HR,HU,ID,IL,IN,IS,JP,KE,KG,KP,KR,KZ,LC,LK,LR,LS,LT,LU,LV,MA,MD,MG,MK,MN,MW,MX,MZ,NO,NZ,PH,PL,P T,RO,RU,SD,SE,SG,SI,SK,SL,TJ,TM,TR,TT,TZ,UA,UG,US,UZ,VN,YU,ZA,ZW

(72)発明者 キム, ヒュン・エム

アメリカ合衆国・85254・アリゾナ州・スコッツデイル・イースト グリーンウェイ パーク
ウェイ・6633・ナンバー1013