СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК

(19) SU (11) 1432751 A1

(51)4 H 03 K 5/135

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ


## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ВСЕСОЮЗНАЯ 13 13

(21) 4176027/24-24
(22) 04.01.87
(46) 23.10.88. Бюл. № 39
(72) А.И.Одарюк, И.Г.Главчев и А.И.Мельник
(53) 621.374(088.8)
(56) Авторское свидетельство СССР № 881992, кл. H 03 K 5/153, 1980.
Авторское свидетельство СССР № 1256176, кл. H 03 K 5/135, 1985.

(54) ФАЗОВЫЙ СИНХРОНИЗАТОР

(57) Изобретение относится к вычислительной технике, а именно к устройствам синхронизации, и может быть использовано в системах синхронизации средств автоматики и вычислительной техники и в телевидении. Отличительной особенностью устройства является то, что оно обеспечивает строго фиксированную величину временного сдвига переднего фронта первого импульса вырабатываемой на выходе последовательности относительно переднего фронта запускающего импульса. Целью изобретения является увеличение точности синхронизации по отношению к переднему фронту запускающего импульса. Устройство содержит задающий генератор 1, блок 2 элементов задержки, триггер 3, элементы И 4, элемент ИЛИ 5. Поставленная цель достигается за счет использования I-K-триггеров, связи входа запуска с входами сброса в нуль триггеров и синхронизации триггеров сигналами с выхода элементов 2 задержки. 2 ил.




Фиг.1

(19) SU (11) 1432751 A1

Изобретение относится к вычислительной технике, а именно к устройствам синхронизации, и может быть использовано в системах синхронизации средств автоматики и вычислительной техники и в телевидении.

Цель изобретения - увеличение точности синхронизации по отношению к переднему фронту запускающего импульса.

На фиг. 1 представлена функциональная схема синхронизатора; на фиг. 2 - временные диаграммы, поясняющие его работу.

Синхронизатор содержит запускающий генератор 1, блок 2 элементов задержки, триггеры $3_1$-$3_n$, элементы И $4_1$-$4_n$, элемент ИЛИ 5, выход 6 синхронизатора, вход 7 запуска, выходы $8_1$-$8_n$ элементов задержки.


Синхронизатор работает следующим образом.

До прихода запускающего импульса по входу 7 запуска синхронизатора триггеры $3_1$-$3_n$ установлены в "0", и элементы И $4_1$-$4_n$ не пропускают на входы элемента ИЛИ 5 сигналы с выходов блока 2 элементов задержки. После прихода запускающего импульса по входу 7 триггеры $3_1$-$3_n$ устанавливаются в состояния, определяемые сигналами на входах I и К, по задним фронтам (фронтам 1/0) выходов $8_1$-$8_n$, импульсов поступающих на тактовые входы триггеров $3_1$-$3_n$ с выходов блока 2 элементов задержки. Для положения фронта запускающего импульса по входу 7 (фиг. 2), триггеры $3_1$, $3_3$-$3_n$ устанавливаются в "1" и сохраняют это состояние на все время действия запускающего импульса по входу 7. Триггер $3_2$ не устанавливается в "1", так как к моменту прихода на его тактовый вход импульсов $8_2$ на входах I и К этого триггера присутствует комбинация "0, 0", в результате чего триггер $3_2$ сохраняет свое состояние "0". Это состояние поддерживается на протяжении действия запускающего импульса по входу 7. Таким образом, элемент И $4_3$ пропускает на вход элемента ИЛИ 5 импульсную последовательность $8_3$, которая через элемент ИЛИ 5 попадает на выход 6 устройства. Частота выходной последовательности равна частоте генератора 1 импульсов. Начало выходной последовательности импульсов сдвинуто по времени относительно фронта запускающего импульса на величину, равную периоду следования импульсов генератора 1 с погрешностью, не превышающей максимальную задержку между сигналами с выходов блока 2 элементов задержки.

В качестве генератора 2 импульсов может быть использован кварцевый генератор импульсов, собранный по любой схеме. В качестве блока 2 элементов задержки может быть использована любая линия задержки, обеспечивающая необходимую величину задержки между любыми соседними отводами. Например, в качестве отдельного элемента задержки может быть использован элемент И микросхемы 155ЛИ1, элемент ИЛИ микросхемы 155ЛЛ1 и т.п. Задержка между сигналами с первого и последнего отводов блока 2 должна быть не менее периода следования импульсов генератора 1.

## Формула изобретения

Фазовый синхронизатор, содержащий задающий генератор, блок из n последовательно соединенных элементов задержки, n элементов И, n триггеров и элемент ИЛИ, причем выход задающего генератора соединен с входом первого элемента задержки, выходы блока элементов задержки с первого по n-й соединены с первыми входами соответствующих элементов И, вторые входы которых соединены соответственно с прямыми выходами триггеров, третий вход первого элемента И соединен с инверсным выходом n-го триггера, инверсный выход i-го триггера, где i = 1...(n-1), соединен с третьим входом (i+1)-го элемента И, выходы элементов И соединены с входами элемента ИЛИ, выход которого является выходом синхронизатора, отличающийся тем, что, с целью повышения точности синхронизации по отношению к переднему фронту запускающего импульса, выходы блока элементов задержки с первого по n-й соединены с синхровходами соответствующих триггеров, инверсный выход первого триггера соединен с I-входом n-го триггера, инверсный выход j-го триггера (j=2...n) соединен с I-входом (j-1)-го триггера, вход запуска синхронизатора соединен с входами сброса в "0" триггеров, К-входы которых соединены с шиной нулевого потенциала синхронизатора.




Фиг.2

Составитель Н. Торопова
Редактор А. Козориз Техред М.Дидык Корректор О. Кравцова

Заказ 5462/53 Тираж 929 Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4