

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7601335号
(P7601335)

(45)発行日 令和6年12月17日(2024.12.17)

(24)登録日 令和6年12月9日(2024.12.9)

(51)国際特許分類		F I			
G 0 9 F	9/30 (2006.01)	G 0 9 F	9/30	3 1 7	
G 0 9 F	9/00 (2006.01)	G 0 9 F	9/30	3 3 8	
		G 0 9 F	9/00	3 4 2	
		G 0 9 F	9/00	3 3 8	

請求項の数 12 (全22頁)

(21)出願番号	特願2021-572618(P2021-572618)	(73)特許権者	510280589
(86)(22)出願日	令和2年5月13日(2020.5.13)		京東方科技集團股 ぶん 有限公司
(65)公表番号	特表2023-533880(P2023-533880 A)		BOE TECHNOLOGY GROU P CO., LTD.
(43)公表日	令和5年8月7日(2023.8.7)		中華人民共和國 1 0 0 0 1 5 北京市朝陽 區酒仙橋路 1 0 號
(86)国際出願番号	PCT/CN2020/090001		No. 10 Jiuxianqiao R d., Chaoyang Distri ct, Beijing 100015, CHINA
(87)国際公開番号	WO2021/226868	(74)代理人	100070024
(87)国際公開日	令和3年11月18日(2021.11.18)		弁理士 松永 宣行
審査請求日	令和5年5月8日(2023.5.8)	(74)代理人	100195257
前置審査			弁理士 大淵 一志
		(72)発明者	曹 占鋒

最終頁に続く

(54)【発明の名称】 駆動基板及びその製作方法、表示装置

(57)【特許請求の範囲】

【請求項 1】

下地基板と、

前記下地基板の第 1 面に設けられ、複数の駆動薄膜トランジスタと、少なくとも 1 本が単層構造からなり且つ厚さが 2 μm である閾値よりも大きい複数本の信号配線を含む第 1 駆動機能層と、前記第 1 駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第 1 極に接続される第 1 パッドと、前記信号配線のうちの共通電極線に接続される第 2 パッドとをそれぞれ複数含むパッド層とを含み、

前記第 1 駆動機能層は、前記第 1 面から離れる方向に、活性層、第 1 ゲート絶縁層、第 1 ゲート金属層、第 2 ゲート絶縁層、第 2 ゲート金属層、第 1 平坦層、第 1 ソースドレイン金属層、第 2 平坦層、前記信号配線を含むパターンの第 2 ソースドレイン金属層、及び第 3 平坦層をこの順に含み、

前記第 2 ソースドレイン金属層は、積層された銅層と金属層を含み、

前記金属層は、前記銅層の前記下地基板に近い側に設けられ、

前記金属層と前記第 2 平坦層との粘着力は、前記銅層と前記第 2 平坦層との粘着力よりも大きいことを特徴とする駆動基板。

【請求項 2】

前記下地基板の前記第 1 面に対向する第 2 面に設けられ、リード線ガasketと前記リード線ガasketに接続される接合ピンを含む第 2 駆動機能層を更に含み、

前記下地基板の側面に複数の溝が設けられており、前記溝の各々は、前記下地基板に垂

直な方向に延び、且つ前記下地基板の第1面と第2面を貫通し、

前記溝と一対一で対応し、対応する前記信号配線と前記リード線ガスカートとを接続するための導電接続部の少なくとも一部は、対応する前記溝内に位置することを特徴とする請求項1に記載の駆動基板。

【請求項3】

前記複数本の信号配線は、電源電圧信号線と、前記共通電極線とを含み、

前記電源電圧信号線及び前記共通電極線の厚みは、いずれも前記閾値よりも大きいことを特徴とする請求項1に記載の駆動基板。

【請求項4】

前記電源電圧信号線と前記共通電極線とは、同じ材料で同じ層に設けられていることを特徴とする請求項3に記載の駆動基板。 10

【請求項5】

前記信号配線と格子状構造をなすように前記信号配線に接続される信号伝送線を更に含むことを特徴とする請求項3に記載の駆動基板。

【請求項6】

前記銅層の厚さは、 $2 \sim 30 \mu\text{m}$ であることを特徴とする請求項1に記載の駆動基板。

【請求項7】

前記銅層と前記第1平坦層との間に位置し、無機絶縁材料を用いる第1パッシベーション層を更に含むことを特徴とする請求項1に記載の駆動基板。

【請求項8】

前記銅層と前記第2平坦層との間に位置し、無機絶縁材料を用いる第2パッシベーション層を更に含むことを特徴とする請求項1に記載の駆動基板。 20

【請求項9】

請求項1～8のいずれか1項に記載の駆動基板と、

第1極が前記第1パッドに接合されて接続され、第2極が前記第2パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含むことを特徴とする表示装置。

【請求項10】

下地基板を用意するステップと、

複数の駆動薄膜トランジスタと、少なくとも1本が単層構造からなり且つ厚さが $2 \mu\text{m}$ である閾値よりも大きい複数本の信号配線を含む第1駆動機能層を、前記下地基板の第1面に形成するステップと、 30

対応する前記駆動薄膜トランジスタの第1極に接続される第1パッドと、前記信号配線のうちの共通電極線に接続される第2パッドとをそれぞれ複数含むパッド層を、前記第1駆動機能層の前記下地基板から遠い側に形成するステップとを含み、

駆動基板は、第1ソースドレイン金属層のパターンと、第2ソースドレイン金属層のパターンとを含み、前記第2ソースドレイン金属層のパターンは、前記信号配線を含み、前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップとを含み、

前記シード層を形成することは、銅層と、前記銅層の前記下地基板に近い側に設けられ、絶縁層との粘着力が、前記銅層と前記絶縁層との粘着力よりも大きい金属層とが積層するように形成するステップを含むことを特徴とする駆動基板の製作方法。 40

【請求項11】

前記信号配線を形成することは、さらに、

電気めっき法により前記シード層上に導電層を成長させ、前記シード層と前記導電層とにより第2ソースドレイン金属層を構成するステップと、

前記第2ソースドレイン金属層をパターンニングして前記信号配線を形成するステップとを含むことを特徴とする請求項10に記載の駆動基板の製作方法。

【請求項12】

前記信号配線を形成することは、さらに、

前記シード層をパターニングして、信号配線が形成される領域にシード層のパターンを形成するステップと、

前記シード層のパターン上に無電解めっきにより導体層のパターンを成長させ、前記導体層のパターンと前記シード層のパターンとにより前記信号配線を構成するステップとを含むことを特徴とする請求項10に記載の駆動基板の製作方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、表示技術分野に係り、特に駆動基板及びその製作方法、表示装置に係る。

【背景技術】

【0002】

Micro-LED（マイクロ発光ダイオード）表示技術は、従来のLED（発光ダイオード）のサイズを100um以下に縮小させ、これを巨大転写技術によって駆動基板に転写することによって、様々な異なるサイズのMicro-LEDディスプレイを形成する。Micro-LEDは、自発光高輝度、高コントラスト、超高解像度と色飽和度、長寿命、応答速度が速く、省エネルギー、環境への適応が広い等の多くとの利点を有し、各分野においても、良好な応用が期待されている。

【発明の概要】

【0003】

本開示の実施例は、駆動基板の製作におけるパターニング工程の回数を減らすことができる駆動基板及びその製作方法、表示装置を提供する。

【0004】

1つの態様として、本開示の実施例は、下地基板と、前記下地基板の第1面に設けられ、複数の駆動薄膜トランジスタと、少なくとも1本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第1駆動機能層と、前記第1駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第1極に接続される第1パッドと、前記信号配線のうちの共通電極線に接続される第2パッドとをそれぞれ複数含むパッド層とを含む駆動基板を提供する。

【0005】

一部の実施例において、前記駆動基板は、前記下地基板の前記第1面に対向する第2面に設けられ、リード線ガasketと前記リード線ガasketに接続される接合ピンを含む第2駆動機能層を更に含む。前記下地基板の側面に複数の溝が設けられており、前記溝の各々は、前記下地基板に垂直な方向に延び、且つ前記下地基板の第1面と第2面を貫通する。前記溝と一対一で対応し、対応する前記信号配線と前記リード線ガasketとを接続するための導電接続部の少なくとも一部は、対応する前記溝内に位置する。

【0006】

一部の実施例において、前記複数本の信号配線は、電源電圧信号線と、前記共通電極線とを含み、前記電源電圧信号線及び前記共通電極線の厚みは、いずれも前記閾値よりも大きい。

【0007】

一部の実施例において、前記電源電圧信号線と前記共通電極線とは、同じ材料で同じ層に設けられている。

【0008】

一部の実施例において、駆動基板は、前記信号配線と格子状構造をなすように前記信号配線に接続される信号伝送線を更に含む。

【0009】

一部の実施例において、前記第1駆動機能層は、前記第1面から離れる方向に、活性層、第1ゲート絶縁層、第1ゲート金属層、第2ゲート絶縁層、第2ゲート金属層、第1平坦層、第1ソースドレイン金属層、第2平坦層、前記信号配線を含むパターンの第2ソースドレイン金属層、及び第3平坦層をこの順に含む。

10

20

30

40

50

【 0 0 1 0 】

一部の実施例において、前記第 2 ソースドレイン金属層は、積層された銅層と金属層を含む。前記金属層は、前記銅層の前記下地基板に近い側に設けられている。前記金属層と前記第 2 平坦層との粘着力は、前記銅層と前記第 2 平坦層との粘着力よりも大きい。

【 0 0 1 1 】

一部の実施例において、前記銅層の厚さは、2 ~ 3 0 μm である。

【 0 0 1 2 】

一部の実施例において、前記駆動基板は、前記銅層と前記第 1 平坦層との間に位置し、無機絶縁材料を用いる第 1 パッシベーション層を更に含む。

【 0 0 1 3 】

一部の実施例において、前記駆動基板は、前記銅層と前記第 2 平坦層との間に位置し、無機絶縁材料を用いる第 2 パッシベーション層を更に含む。

【 0 0 1 4 】

別の態様として、上記の駆動基板と、第 1 極が前記第 1 パッドに接合されて接続され、第 2 極が前記第 2 パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含む表示装置を提供する。

【 0 0 1 5 】

別の態様として、下地基板を用意するステップと、複数の駆動薄膜トランジスタと、少なくとも 1 本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第 1 駆動機能層を、前記下地基板の第 1 面に形成するステップと、対応する前記駆動薄膜トランジスタの第 1 極に接続される第 1 パッドと、前記信号配線のうちの共通電極線に接続される第 2 パッドとをそれぞれ複数含むパッド層を、前記第 1 駆動機能層の前記下地基板から遠い側に形成するステップとを含む駆動基板の製作方法を提供する。

【 0 0 1 6 】

一部の実施例において、前記駆動基板は、第 1 ソースドレイン金属層のパターンと、第 2 ソースドレイン金属層のパターンとを含み、前記第 2 ソースドレイン金属層のパターンは、前記信号配線を含む。前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップと、電気めっき法により前記シード層上に導電層を成長させ、前記シード層と前記導電層とにより第 2 ソースドレイン金属層を構成するステップと、前記第 2 ソースドレイン金属層をパターニングして前記信号配線を形成するステップとを含む。

【 0 0 1 7 】

一部の実施例において、前記駆動基板は、第 1 ソースドレイン金属層のパターンと、第 2 ソースドレイン金属層のパターンとを含み、前記第 2 ソースドレイン金属層のパターンは、前記信号配線を含む。前記信号配線を形成することは、閾値未満の厚さを有するシード層を形成するステップと、前記シード層をパターニングして、信号配線が形成される領域にシード層のパターンを形成するステップと、前記シード層のパターン上に無電解めっきにより導電層のパターンを成長させ、前記導電層のパターンと前記シード層のパターンとにより前記信号配線を構成するステップとを含む。

【 0 0 1 8 】

一部の実施例において、前記シード層を形成することは、銅層と、前記銅層の前記下地基板に近い側に設けられ、絶縁層との粘着力が、前記銅層と前記絶縁層との粘着力よりも大きい金属層とが積層するように形成するステップを含む。

【 図面の簡単な説明 】

【 0 0 1 9 】

【 図 1 】 従来技術における駆動基板の構造を示す図である。

【 図 2 】 本開示の実施例に係る駆動基板の構造を示す図である。

【 図 3 】 本開示の実施例に係る駆動基板の表示領域における配線を示す図である。

【 図 4 】 図 3 の部分拡大図である。

【 図 5 】 図 4 の A A ' 方向の断面図である。

【 図 6 】 図 4 の B B ' 方向の断面図である。

10

20

30

40

50

【図 7】図 4 の C C ' 方向の断面図である。

【図 8】図 4 の D D ' 方向の断面図である。

【図 9】本開示の実施例に係る駆動基板のパッド領域を示す図である。

【図 10】図 9 の E E ' 方向の断面図である。

【発明を実施するための形態】

【0020】

本開示の実施例の解決しようとする技術課題、技術手段及び利点を、より明確化させるために、以下、図面及び具体的な実施例を通じて詳細に説明する。

【0021】

Micro-LEDディスプレイの駆動基板は、電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の線幅及び抵抗値に高い要求があり、信号配線の抵抗値が大きすぎると、信号配線での電気信号の損失が大きくなり、駆動基板の消費電力が高くなってしまふ。

10

【0022】

図 1 は、従来技術における駆動基板の構造を示す図である。図 1 に示すように、駆動基板は、下地基板 10 と、下地基板 10 の第 1 面に位置する第 1 駆動機能層と、下地基板 10 の第 2 面に位置する第 2 駆動機能層とを含み、第 1 面と第 2 面は、対向する 2 つの面である。ここで、第 1 駆動機能層は、多結晶シリコンからなり、厚さがほぼ 400 ~ 500 オングストロームの範囲内である活性層 11 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 400 ~ 800 オングストロームの範囲内である第 1 ゲート絶縁層 12 と、Mo からなり、厚さがほぼ 2500 ~ 3600 オングストロームの範囲内である第 1 ゲート金属層 13 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 1000 ~ 2000 オングストロームの範囲内である第 2 ゲート絶縁層 14 と、Mo からなり、厚さがほぼ 2500 ~ 3600 オングストロームの範囲内である第 2 ゲート金属形成層 15 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 2000 ~ 3000 オングストロームの範囲内である層間絶縁層 16 と、チタン/アルミニウム/チタンの積層構造からなり、厚さがそれぞれ 500 オングストローム / 5000 オングストローム / 500 オングストロームである第 1 ソースドレイン金属層 17 と、有機樹脂からなり、厚さがほぼ 18000 ~ 22000 オングストロームの範囲内である第 1 平坦層 18 と、チタン/アルミニウム/チタンの積層構造からなり、厚さがそれぞれ 500 オングストローム / 6500 オングストローム / 500 オングストロームである第 2 ソースドレイン金属層 19 と、有機樹脂からなり、厚さがほぼ 18000 ~ 22000 オングストロームの範囲内である第 2 平坦層 20 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 2000 ~ 3000 オングストロームの範囲内である第 1 パッシベーション層 21 と、銅からなり、厚さがほぼ 5500 ~ 6500 オングストロームの範囲内である第 3 ソースドレイン金属層 22 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 2000 ~ 3000 オングストロームの範囲内である第 2 パッシベーション層 23 と、有機樹脂からなり、厚さがほぼ 18000 ~ 22000 オングストロームの範囲内である第 3 平坦層 24 とを含む。更に、第 1 駆動機能層は、活性層 11 と下地基板 10 との間に位置するバッファ層（図示せず）を更に含む。バッファ層は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、具体的には窒化ケイ素 / 酸化ケイ素の積層構造からなり、厚さがそれぞれ 500 オングストローム / 3000 オングストロームである。

20

30

40

【0023】

データ線を製作するための第 1 ソースドレイン金属層 17 は、VDD（電源電圧）信号を伝達するための第 1 サブパターン 171 と、駆動電圧信号を伝達するための第 2 サブパターン 172 を更に含む。第 2 ソースドレイン金属層 19 は、VDD 信号を伝達するための第 3 サブパターン 191 と、VSS（低電圧）信号を伝達するための第 4 サブパターン 192 を含む。第 3 ソースドレイン金属層 22 は、VDD 信号を伝達するための第 5 サブ

50

パターン 2 2 1 と、V S S 信号を伝達するための第 6 のサブパターン 2 2 2 と、駆動電圧信号を伝達するための第 7 サブパターン 2 2 3 を含む。第 3 平坦層 2 4 は、パッドを兼ねる第 6 サブパターン 2 2 2 とパッドを兼ねる第 7 サブパターン 2 2 3 を露出するビアを含む。L E D 2 5 の N p a d 2 5 2 は、第 6 サブパターン 2 2 2 に接合されて接続され、L E D 2 5 の P p a d 2 5 1 は、第 7 サブパターン 2 2 3 に接合されて接続される。

【 0 0 2 4 】

第 2 駆動機能層は、A l / M o の積層構造からなり、厚さがそれぞれ 6 0 0 0 オングストローム / 6 0 0 オングストロームであるファンアウト配線構造 2 6 と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ 5 0 0 0 ~ 7 0 0 0 オングストロームの範囲内であるバッシベーション層 2 7 と、フレキシブル回路板に接合するための接合ピン 2 8 2 及びファンアウト配線構造 2 6 を介して接合ピン 2 8 2 に接続されるリード線ガasket 2 8 1 を含む。接合ピン 2 8 2 及びリード線ガasket 2 8 1 は、I T O 等の透明導電材料からなり、厚さがほぼ 4 0 0 ~ 6 0 0 オングストロームの範囲内である。

10

【 0 0 2 5 】

複数の接合ピン 2 8 2 は、後にフレキシブル回路板の端子に接合されるが、複数のリード線ガasket 2 8 1 は、第 1 導電サブパターン 3 1 2 と第 2 導電サブパターン 3 4 4 との並列接続による導電構造に一对一に対応し、且つ、複数のリード線ガasket 2 8 1 の基板平面への正射影が導電構造にほぼ一致するため、複数のリード線ガasket 2 8 1 のうちの隣接する 2 つのリード線ガasket 2 8 1 の配列ピッチは、複数の接合ピン 2 8 2 のうちの隣接する 2 つの接合ピン 2 8 2 の配列ピッチよりも大きい。

20

【 0 0 2 6 】

また、第 1 ソースドレイン金属層 1 7 は、第 8 サブパターン 1 7 3 を更に含み、第 2 ソースドレイン金属層 1 9 は、第 9 サブパターン 1 9 3 を更に含み、第 3 ソースドレイン金属層 2 2 は、第 1 0 サブパターン 2 2 4 を更に含む。第 8 サブパターン 1 7 3、第 9 サブパターン 1 9 3、第 1 0 サブパターン 2 2 4 は、下地基板 1 0 の側面の溝に沿ってリード線ガasket 2 8 1 に接続し、フレキシブル回路板から出力される信号を V D D 配線、V S S 配線に伝達するための導電構造を構成する。

【 0 0 2 7 】

図 1 に示す駆動基板では、I R D r o p を低減するために、2 層の金属 (第 3 サブパターン 1 9 1 及び第 5 サブパターン 2 2 1) を並列に接続して V D D 配線を構成し、駆動基板に 3 層のソースドレイン金属層が設けられていることから、駆動基板の構造が複雑になり、駆動基板の製作におけるパターンニング工程の回数が多くなり、駆動基板の生産タクトに影響を与えて、駆動基板の生産コストが高くなることわかる。

30

【 0 0 2 8 】

本開示の実施例は、駆動基板の製作におけるパターンニング工程の回数を減らすことができる駆動基板及びその製作方法、表示装置を提供する。

【 0 0 2 9 】

本願の実施例による駆動基板は、下地基板と、前記下地基板の第 1 面に設けられ、複数の駆動薄膜トランジスタと、少なくとも 1 本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第 1 駆動機能層と、前記第 1 駆動機能層の前記下地基板から遠い側に設けられ、対応する前記駆動薄膜トランジスタの第 1 極に接続される第 1 パッドと、前記信号配線のうちの共通電極線に接続される第 2 パッドとをそれぞれ複数含むパッド層とを含む。

40

【 0 0 3 0 】

本実施例において、信号配線自体の厚みが比較的大きく、I R D r o p を効果的に低減できるので、信号配線を並列に形成する必要がなく、駆動基板に含まれる金属層の層数を減らすことができ、駆動基板の作製におけるパターンニング工程の回数を減らし、駆動基板の生産コストを低減することができる。

【 0 0 3 1 】

50

具体的には、上記閾値は、 $2\ \mu\text{m}$ である。

【0032】

駆動基板の信号配線は、第1固定レベル信号を伝送するための電源電圧信号線VDD配線と、第1固定レベル信号とは幅の値が異なる第2固定レベル信号を伝送するためのVSS配線とを含む。VDD配線及びVSS配線の抵抗値が大きいと、駆動基板の消費電力が大きくなる（IR Dropが大きい）。

【0033】

図1に示す従来技術では、第2ソースドレイン金属層19として、チタン/アルミニウム/チタンの積層構造からなり、厚さがそれぞれ500オングストローム/6500オングストローム/500オングストロームであり、第3ソースドレイン金属層22として、厚さ6000オングストロームの銅からなり、第2ソースドレイン金属層19と第3ソースドレイン金属層22とを並列接続して信号配線（例えば、VDD配線とVSS配線）を構成し、信号配線の抵抗率が $0.0035\ \text{m}$ 程度である。本実施例において、信号配線を、銅のような、 $2\ \mu\text{m}$ よりも大きい厚さを有する導電材料から単層で直接形成することにより、信号配線の比抵抗を $0.001\ \text{m}$ 程度まで下げることができ、信号配線の比抵抗を大幅に下げることができ、信号配線のIR Dropを下げることもでき、プロセスフローを節約することができる。

【0034】

一部の実施例において、前記電源電圧信号線と前記共通電極配線は、同じ材料で同じ層に設けられている。これにより、1回のパターニング工程で電源電圧信号線と共通電極線を形成することができ、駆動基板の製作におけるパターニング工程の回数を少なくすることができる。

【0035】

図2に示すように、1つの具体例において、電子素子がLEDであることを例として、駆動基板は、下地基板10と、下地基板10の第1面に位置する第1駆動機能層と、下地基板10の第2面に位置する第2駆動機能層とを含み、第1面と第2面は、対向する2つの面である。

【0036】

ここで、第1駆動機能層は、活性層11と、第1ゲート絶縁層12と、第1ゲート金属層13と、第2ゲート絶縁層14と、第2ゲート金属形成層15と、第1平坦層30と、第1ソースドレイン金属層31と、第2平坦層32と、第2ソースドレイン金属層34と、第3平坦層36とを含む。活性層11は、P-Siからなり、厚さがほぼ400~500オングストロームの範囲内にあり、具体的には470オングストロームであってもよい。第1ゲート絶縁層12は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ400~800オングストロームの範囲内にあり、具体的には酸化ケイ素/窒化ケイ素の積層構造からなり、厚さがそれぞれ800オングストロームと400オングストロームであってもよい。第1ゲート金属層13は、そのパターンが、ゲート線と薄膜トランジスタのゲート電極等を含む。第1ゲート金属層13は、Moからなり、厚さがほぼ2500~3600オングストロームの範囲内にあり、具体的には3100オングストロームであってもよい。第2ゲート絶縁層14は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ1000~2000オングストロームの範囲内にあり、具体的には1400オングストロームであってもよい。第2ゲート金属形成層15は、そのパターンが、蓄積キャパシタの電極板を含む。第2ゲート金属形成層15は、Moからなり、厚さがほぼ2500~3600オングストロームの範囲内にあり、具体的には3100オングストロームであってもよい。第1平坦層30は、有機樹脂からなり、厚さがほぼ18000~22000オングストロームの範囲内にある。第1ソースドレイン金属層31は、そのパターンが、VDD信号を伝達するための接続線311と駆動用薄膜トランジスタの第1極312とを含む。第1極は、ソース又はドレインである。第1ソースドレイン金属層31は、データ線を製作するためにも用いられる。第1ソースドレイン金属層31は、チタン/アルミニウム/チタンの積層構造からなり、その厚さが

10

20

30

40

50

それぞれ500オングストローム/5000オングストローム/500オングストロームである。第2平坦層32は、有機樹脂からなり、厚さがほぼ18000~22000オングストロームの範囲内にある。閾値よりも大きい厚さを有する第2ソースドレイン金属層34のパターンは、信号配線と、駆動薄膜トランジスタの第1極312に接続される第2パッド343を含む。信号配線は、VDD配線341と、第1パッドを兼ねるVSS配線342を含む。第3平坦層36は、有機樹脂からなり、厚さがほぼ18000~22000オングストロームの範囲内にある。

【0037】

更に、第1駆動機能層は、活性層11と下地基板10との間に位置するバッファ層(図示せず)を更にも含む。バッファ層は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料、具体的には窒化ケイ素/酸化ケイ素の積層構造からなり、その厚さがそれぞれ500オングストローム/3000オングストロームであってもよい。バッファ層は、下地基板10上の不純物が活性層11に侵入して薄膜トランジスタの性能に影響を及ぼすことを避けることができる。

10

【0038】

その中、第3平坦層36は、VSS配線342及び第2パッド343の表面の一部を露出するビアを含む。LED25のN pad252は、VSS配線342に接合されて接続され、LED25のP pad251は、第2パッド343に接合されて接続される。

【0039】

駆動基板の電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の抵抗性能に高く要求されており、抵抗の小さい金属を用いる必要があり、そうでなければ配線の発熱量が大きいため、温度が高くなりすぎる。一方、銅は、導電性能に優れているため、信号配線の主体として採用されている。もちろん、信号配線は、銅に限らず、銀、アルミニウム等の他の金属を用いてもよい。銅層の厚さは、電流負荷の大きさに応じて調節することができる。電流負荷が大きいくほど、銅層の厚さは、大きくなる。銅層の厚さは、2~30umである。一部の実施例において、具体的に2umである。銅層は、スパッタリング、電気めっき、無電解めっき等の方式で形成されることことができる。

20

【0040】

第2平坦層32にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第2平坦層32にダメージが与えられ、第2平坦層32からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、図2に示すように、駆動基板は、第2平坦層32に位置する第1パッシベーション層33を更にも含む。第1パッシベーション層33は、第2平坦層32を保護することができる。第1パッシベーション層33は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を用いてもよい。第1パッシベーション層33の厚さは、ほぼ500~3000オングストロームの範囲内にある。

30

【0041】

低温堆積により銅層を形成すれば、低温堆積により第2平坦層32にダメージを与えないので、この場合は、第1パッシベーション層33の設置を省略することができる。

【0042】

また、信号配線が銅からなる場合、信号配線に第3平坦層36を形成する際に、第3平坦層36が高温で硬化すると銅の表面が酸化する。これを避けるために、図2に示すように、駆動基板は、第2ソースドレイン金属層34に位置する第2パッシベーション層35を更にも含む。第2パッシベーション層35は、銅を保護し、第3平坦層36が高温で硬化する際に銅の表面が酸化することを避けることができる。第2パッシベーション層35は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料を用いてもよい。第2パッシベーション層35の厚さは、ほぼ500~3000オングストロームの範囲内にある。後続の工程でLED25のN pad252を第1パッド342に接合して接続し、LED25のP pad251を第2パッド343に接合して接続する必要があるため、第2パッシベーション層35は、第1パッド342及び第2パッド343には設置されない。又

40

50

は、第2パッシベーション層35は、第1パッド342及び第2パッド343にも設置されるが、LED25を接合する前に、第1パッド342及び第2パッド343上の第2パッシベーション層35を除去する。

【0043】

一部の実施例において、第2ソースドレイン金属層34は、銅層に加えて、銅層の下地基板に近い側に位置する金属層を更に含む。前記金属層と前記第2平坦層32との粘着力は、前記銅層と第2平坦層32との粘着力よりも大きいので、銅層が下地基板から脱落することを防止させる。具体的には、金属層は、Mo、MoNb、MoTi、MoWu、MoNi、MoNiTiの少なくとも1種からなり、IGZO、IZO、GZO、ITO等の金属酸化物からなってもよい。金属層の厚さは、ほぼ200～500オングストロームの範囲内にある。

10

【0044】

第2駆動機能層は、Al/Moの積層構造からなり、その厚さがそれぞれ6000オングストローム/600オングストロームであるファンアウト配線構造26と、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さがほぼ5000～7000オングストロームの範囲内にあるパッシベーション層27と、フレキシブル回路板に接合するための接合ピン282及びファンアウト配線構造26を介して接合ピン282に接続されるリード線ガasket281を含む。接合ピン282及びリード線ガasket281は、ITO等の透明導電材料からなり、厚さがほぼ400～600オングストロームの範囲内にある。

20

【0045】

また、第1駆動機能層は、第1ソースドレイン金属層31が第1導電サブパターン312を更に含み、第2ソースドレイン金属層34が第2導電サブパターン344を更に含み、第1導電サブパターン312と第2導電サブパターン344とが並列に接続されて導電構造を構成し、表示領域の信号線に接続される。導電構造は、基板の側面(楕円形の点線枠で示す領域)の導電接続部を介してリード線ガasket281に接続されて、リード線ガasket281と信号配線との接続を可能にすることによって、フレキシブル回路板から出力される信号を信号配線に伝達させる。導電接続部が基板の外部に露出していると、ダメージを受けやすい。導電接続部のダメージを避けるために、楕円形の点線枠で示す領域のように、導電接続部に対応する溝を基板の側面に設け、導電接続部の少なくとも一部が溝内に位置することによって、導電接続部がダメージを受けるリスクを低減することができる。

30

【0046】

従来技術において、信号配線のIR Dropを低減するために、3層のソースドレイン金属層のうち、信号配線を形成するためのソースドレイン金属層の1層は、基板の表示領域のほぼ全体を覆い、且つ、2層のソースドレイン金属層間の絶縁層の厚さが小さく、2層のソースドレイン金属層間で短絡不良が発生する確率が高く、その後の製作工程、例えば、化学気相成長法により第3平坦層36を形成する場合、大面積の金属層に静電気が溜まり、アーク放電が発生し、ステージにダメージを与え、駆動基板の歩留まりに影響を与える。

40

【0047】

図3に示すように、本実施例において、第1ソースドレイン金属層31を用いて信号伝送線を製作し、信号伝送線は、第2ソースドレイン金属層34で製作される信号配線に接続されて格子状構造を形成する。ここで、第2ソースドレイン金属層34で製作される信号配線は、VSS配線とVDD配線とを含む。一部の信号伝送線は、VSS配線に接続されて格子状構造を形成し、VSS信号を伝達する。ここで、VSS信号を伝達する信号伝送線と、対応するVSS配線とは、交差する部分において、第2平坦層32を貫通するビアによって接続される。信号伝送線の他の一部は、VDD配線に接続されて格子状構造を形成し、VDD信号を伝達する。ここで、VDD信号を伝達する信号伝送線と、対応するVDD配線とは、交差する部分において、第2平坦層32を貫通するビアによって接続さ

50

れる。本実施例は、単層のソースドレイン金属層を用いて信号配線を製作しているため、短絡不良発生率を1%以下に低減でき、駆動基板の歩留まりが保証されている。また、本実施例において、駆動基板に含まれるソースドレイン金属層の層数が少ないため、第2ソースドレイン金属パターン34で製作される信号配線の幅が大きくなって占有面積が大きくなって、短絡不良発生率が大幅に増大することはない。

【0048】

図4は、図3の部分拡大図であり、図5は、図4のAA'方向の断面図であり、図6は、図4のBB'方向の断面図であり、図7は、図4のCC'方向の断面図であり、図8は、図4のDD'方向の断面図である。

【0049】

図5に示すように、第1ソースドレイン金属層31からなる信号伝送線の線幅をaとし、図7に示すように、第2ソースドレイン金属層34からなる信号配線の線幅をbとし、信号配線間の間隔をcとしたとき、 a/b の値は、 $1 \sim 1.2$ 、具体的には1.1であり、 b/c の値は、 $1.8 \sim 2.2$ 、具体的には2である。上記パラメータを用いて信号伝送線の線幅、信号配線の線幅及びピッチを設計することにより、VSS信号及びVDD信号の伝送損失を低減するとともに、短絡不良発生率を低減することができる。

【0050】

図9は、本開示の実施例に係る駆動基板のパッド領域を示す図である。図10は、図9のEE'方向の断面図である。パッド領域は、第1パッドが設置される第1パッド領域H1と、第2パッドが設置される第2パッド領域H2とを含む。図10に示すように、dは、第1ソースドレイン金属層31のエッジと第2ソースドレイン金属層34のエッジとの水平方向の距離であり、eは、第2ソースドレイン金属層34のエッジと第2平坦層32のエッジとの水平方向の距離であり、fは、第2平坦層32のエッジと第1パッシベーション層33のエッジとの水平方向の距離であり、gは、第1パッシベーション層33のエッジと第3平坦層36のエッジとの水平方向の距離であり、hは、第3平坦層36のエッジと第2パッシベーション層35のエッジとの水平方向の距離である。ここで、 e/d の値は、 $1.4 \sim 1.6$ 、具体的には1.5であり、 f/e の値は、 $1.4 \sim 1.6$ 、具体的には1.5であり、 f/g の値は、 $1.4 \sim 1.6$ 、具体的には1.5であり、 h/g の値は、 $1.4 \sim 1.8$ 、具体的には1.67である。以上のパラメータを用いて第1ソースドレイン金属層31と第2ソースドレイン金属層34とのオーバーラップ部の構造を設計することにより、第1ソースドレイン金属層31と第2ソースドレイン金属層34との接続歩留まりを確保することができる。

【0051】

本開示の実施例は、上述した駆動基板と、第1極が前記第1パッドに接合されて接続され、第2極が前記第2パッドに接合されて接続されるように、前記パッド層に固定された電子素子とを含む表示装置を更に提供する。

【0052】

具体的には、前記電子素子は、LEDである。図2に示すように、LED25のN pad 252は、第1パッド342に接合されて接続され、LED25のP pad 251は、第2パッド343に接合されて接続される。

【0053】

前記表示装置は、テレビ、ディスプレイ、デジタルフォトフレーム、携帯電話、タブレット等の表示機能を有する製品又は部品である。前記表示装置は、接合ピン282に接合されるフレキシブル回路板、プリント回路板、及びバックプレーンを更に含んでもよい。

【0054】

本願の実施例による駆動基板の製作方法は、下地基板を用意するステップと、複数の駆動薄膜トランジスタと、少なくとも1本が単層構造からなり且つ厚さが閾値よりも大きい複数本の信号配線を含む第1駆動機能層を、前記下地基板の第1面に形成するステップと、対応する前記駆動薄膜トランジスタの第1極に接続される第1パッドと、前記信号配線のうちの共通電極線に接続される第2パッドとをそれぞれ複数含むパッド層を、前記第1

10

20

30

40

50

駆動機能層の前記下地基板から遠い側に形成するステップとを含む。

【 0 0 5 5 】

本実施例において、信号配線自体の厚みが比較的大きく、I R D r o pを効果的に低減できるので、信号配線を並列に形成する必要がなく、駆動基板に含まれる金属層の層数を減らすことができ、駆動基板の製作におけるパターニング工程の回数を減らし、駆動基板の生産コストを低減することができる。

【 0 0 5 6 】

本願の実施例による駆動基板の製作方法は、上記実施例における駆動基板を製作するためのものである。

【 0 0 5 7 】

駆動基板の電流負荷が大きく、数十ミリアンペアにも達するため、信号配線の抵抗性能に高く要求され、抵抗の小さい金属を用いる必要があり、そうでなければ配線の発熱量が大きいため、温度が高くなりすぎる。一方、銅は、導電性能に優れているため、信号配線の主体として採用されている。もちろん、信号配線は、銅に限られず、銀、アルミニウム等の他の金属を用いてもよい。銅層の厚さは、電流負荷の大きさに応じて調節することができる。電流負荷が大きいくほど、銅層の厚さは、大きくなる。銅層の厚さは、2 ~ 3 0 μ mである。一部の実施例において、具体的に2 μ mである。銅層は、スパッタリング、電気めっき、無電解めっき等の方式で形成することができる。

【 0 0 5 8 】

1つの実施例において、銅を用いて信号配線を製作し、スパッタリング方式を用いて厚さの大きい銅層を形成し、電子素子がLEDである例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。

【 0 0 5 9 】

ステップ1において、下地基板10を用意し、下地基板10にバッファ層、活性層11を形成する。

ここで、下地基板10は、ガラス基板、石英基板又はフレキシブル基板であってもよい。プラズマ強化化学気相成長(PECVD)法を用いてバッファ層を下地基板10に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。バッファ層は、具体的には窒化ケイ素/酸化ケイ素の積層構造からなり、厚さがそれぞれ500オングストローム/3000オングストロームである。

バッファ層に半導体材料を形成し、半導体材料をパターニングして活性層11を形成する。活性層11は、P-Siからなり、厚さが400~500オングストロームであり、具体的には470オングストロームである。

【 0 0 6 0 】

ステップ2において、第1ゲート絶縁層12を形成する。

具体的には、PECVD法を用いて厚さ400~800オングストロームの第1ゲート絶縁層12を形成する。第1ゲート絶縁層12は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。

【 0 0 6 1 】

ステップ3において、第1ゲート金属層13のパターンを形成する。

具体的には、厚さ2500~3600オングストロームの第1ゲート金属層13をスパッタリング法又は熱蒸着法により堆積する。第1ゲート金属層13は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金であり、具体的にはMoからなる。第1ゲート金属層13にレジストを塗布し、マスクを用いてレジストを露光して、第1ゲート金属層13のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ゲート金属層13を完全に除去し、残ったレジストを剥離して、第1ゲート金属層13のパターンを形

10

20

30

40

50

成する。第1ゲート金属層13のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。

【0062】

ステップ4において、第2ゲート絶縁層14を形成する。

具体的には、PECVD法を用いて、厚さが1000~2000オングストロームである第2ゲート絶縁層14を形成する。第2ゲート絶縁層14は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。

【0063】

ステップ5において、第2ゲート金属形成層15のパターンを形成する。

具体的には、厚さが2500~3600オングストロームである第2ゲート金属形成層15をスパッタリング法又は熱蒸着法により堆積する。第2ゲート金属形成層15は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金であり、具体的にはMoからなる。第2ゲート金属形成層15にレジストを塗布し、マスクを用いてレジストを露光して、第2ゲート金属形成層15のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第2ゲート金属形成層15を完全に除去し、残ったレジストを剥離して第2ゲート金属形成層15のパターンを形成する。第2ゲート金属形成層15のパターンは、蓄積キャパシタの電極板等を含む。

10

20

【0064】

ステップ6において、第1平坦層30を形成する。

具体的には、厚さ18000~22000オングストロームの有機樹脂を塗布し、高温硬化させて第1平坦層30を形成する。

【0065】

ステップ7において、第1ソースドレイン金属層31のパターンを形成する。

具体的には、厚さが約5000~6000オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばCu/Mo、Ti/Cu/Ti、Mo/Al/Mo等であり、具体的にはTi/Al/Tiの積層構造からなり、厚さがそれぞれ500オングストローム/5000オングストローム/500オングストロームである。第1ソースドレイン金属層31にレジストを塗布し、マスクを用いてレジストを露光して、第1ソースドレイン金属層31のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ソースドレイン金属層31を完全に除去し、残ったレジストを剥離して第1ソースドレイン金属層31のパターンを形成する。第1ソースドレイン金属層31のパターンは、VDD信号を伝達するための接続線311と駆動薄膜トランジスタの第1極312を含む。ここで、第1極は、ソース又はドレインである。第1ソースドレイン金属層31のパターンは、データ線を更に含む。

30

40

【0066】

ステップ8において、第2平坦層32を形成する。

具体的には、厚さが18000~22000オングストロームである有機樹脂を塗布し、高温硬化させて第2平坦層32を形成する。

【0067】

ステップ9において、第2ソースドレイン金属層34のパターンを形成する。

第2平坦層32に第2ソースドレイン金属層34をスパッタリング法により形成する。

50

第2ソースドレイン金属層34は、金属層/銅の積層構造からなる。金属層と第2平坦層32との粘着力を、銅と第2平坦層32との粘着力よりも大きくすることで、銅と第2平坦層32との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Moからなる。第2ソースドレイン金属層34には、Moの厚さが300オングストロームであり、銅の厚さが2μm程度である。

第2ソースドレイン金属層34にレジストを塗布し、マスクを用いてレジストを露光して、第2ソースドレイン金属層34のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第2ソースドレイン金属層34を完全に除去し、残ったレジストを剥離して第2ソースドレイン金属層34のパターンを形成する。第2ソースドレイン金属層34のパターンは、信号配線と第2パッド343を含む。信号配線は、VDD配線341とVSS配線342を含む。ここで、VSS配線342は、第1パッドを兼ねる。第2パッド343は、駆動薄膜トランジスタの第1極312に接続される。

【0068】

ステップ10において、第3平坦層36を形成する。

具体的には、厚さが18000~22000オングストロームである有機樹脂を塗布し、高温硬化させて第3平坦層36を形成する。

その後、第3平坦層36にパターニングを行い、VSS配線342及び第2パッド343を露出するビアを形成する。

【0069】

上記ステップ1~10を経て第1駆動機能層を製作した後、下地基板10を裏返して、下地基板10の他方の面に第2駆動機能層を製作することにより、駆動基板を完成させることができる。

【0070】

また、第2平坦層32にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第2平坦層32にダメージが与えられ、第2平坦層32からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第2平坦層32を形成した後、第2平坦層32に位置する第1パッシベーション層33を更に形成し、第1パッシベーション層33が第2平坦層32を保護することができる。第1パッシベーション層33は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが500~3000オングストロームである。

【0071】

銅層を低温堆積方式で形成すると、低温堆積方式では第2平坦層32にダメージを与えないので、第1パッシベーション層33を形成するステップを省略することができる。

【0072】

また、銅層に第3平坦層36を形成する場合、第3平坦層36が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第2ソースドレイン金属層34のパターンを形成した後、第2ソースドレイン金属層34のパターンに第2パッシベーション層35を形成し、第2パッシベーション層35が銅を保護して、第3平坦層36が高温硬化する際に銅の表面が酸化してしまふことを避けることができる。第2パッシベーション層35は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが500~3000オングストロームである。

【0073】

他の実施例において、銅を用いて信号配線を製作し、電気めっき方式を用いて厚さの大きい銅層を形成し、電子素子がLEDである例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。

【0074】

ステップ1において、下地基板10を用意し、下地基板10にバッファ層、活性層11

10

20

30

40

50

を形成する。

ここで、下地基板10は、ガラス基板、石英基板又はフレキシブル基板である。

プラズマ強化化学気相成長(PECVD)法を用いてバッファ層を下地基板10に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。バッファ層は、具体的には窒化ケイ素/酸化ケイ素の積層構造からなり、厚さがそれぞれ500オングストローム/3000オングストロームである。

バッファ層に半導体材料を形成し、半導体材料をパターニングして活性層11を形成する。活性層11は、P-Siからなり、厚さが400~500オングストロームであり、具体的には470オングストロームである。

10

【0075】

ステップ2において、第1ゲート絶縁層12を形成する。

具体的には、PECVD法を用いて、厚さが400~800オングストロームである第1ゲート絶縁層12を形成する。第1ゲート絶縁層12は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。

【0076】

ステップ3において、第1ゲート金属層13を形成する。

具体的には、厚さが2500~3600オングストロームである第1ゲート金属層13をスパッタリング法又は熱蒸着法により堆積する。第1ゲート金属層13は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金であり、具体的にはMoからなる。第1ゲート金属層13にレジストを塗布し、マスクを用いてレジストを露光して、第1ゲート金属層13のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ゲート金属層13を完全に除去し、残ったレジストを剥離して第1ゲート金属層13のパターンを形成する。第1ゲート金属層13のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。

20

【0077】

ステップ4において、第2ゲート絶縁層14を形成する。

具体的には、PECVD法を用いて、厚さが1000~2000オングストロームである第2ゲート絶縁層14を形成する。第2ゲート絶縁層14は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。

30

【0078】

ステップ5において、第2ゲート金属形成層15のパターンを形成する。

具体的には、厚さが2500~3600オングストロームである第2ゲート金属形成層15をスパッタリング法又は熱蒸着法により堆積する。第2ゲート金属形成層15は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金であり、具体的にはMoからなる。第2ゲート金属形成層15にレジストを塗布し、マスクを用いてレジストを露光して、第2ゲート金属形成層15のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第2ゲート金属形成層15を完全に除去し、残ったレジストを剥離して第2ゲート金属形成層15のパターンを形成する。第2ゲート金属形成層15のパターンは、蓄積キャパシタの電極板等を含む。

40

【0079】

ステップ6において、第1平坦層30を形成する。

50

具体的には、厚さが18000～22000オングストロームである有機樹脂を塗布し、高温硬化させて第1平坦層30を形成する。

【0080】

ステップ7において、第1ソースドレイン金属層31のパターンを形成する。

具体的には、厚さが約5000～6000オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばCu/Mo、Ti/Cu/Ti、Mo/Al/Mo等であり、具体的にはTi/Al/Tiの積層構造からなり、その厚さがそれぞれ500オングストローム/5000オングストローム/500オングストロームである。第1ソースドレイン金属層31にレジストを塗布し、マスクを用いてレジストを露光して、第1ソースドレイン金属層31のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ソースドレイン金属層31を完全に除去し、残ったレジストを剥離して第1ソースドレイン金属層31のパターンを形成する。第1ソースドレイン金属層31のパターンは、VDD信号を伝達するための接続線311と駆動薄膜トランジスタの第1極312を含む。ここで、第1極は、ソース又はドレインである。第1ソースドレイン金属層31のパターンは、データ線を更にも含む。

10

20

【0081】

ステップ8において、第2平坦層32を形成する。

具体的には、厚さが18000～22000オングストロームである有機樹脂を塗布し、高温硬化させて第2平坦層32を形成する。

【0082】

ステップ9において、第2ソースドレイン金属層34のパターンを形成する。

第2平坦層32にシード層をスパッタリング法により形成する。シード層は、金属層/銅の積層構造からなる。金属層と第2平坦層32との粘着力を、銅と第2平坦層32との粘着力よりも大きくすることで、銅と第2平坦層32との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Moからなる。シード層の厚さは、閾値未満である。具体的には、シード層におけるMoの厚さは、300オングストロームであり、シード層における銅の厚さは、3000オングストロームである。

30

電気めっき方式によって金属銅を2μm以上の厚さにシード層に成長させる。成長させた銅とシード層により第2ソースドレイン金属層34を構成する。

第2ソースドレイン金属層34にレジストを塗布し、マスクを用いてレジストを露光して、第2ソースドレイン金属層34のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第2ソースドレイン金属層34を完全に除去し、残ったレジストを剥離して第2ソースドレイン金属層34のパターンを形成する。第2ソースドレイン金属層34のパターンは、信号配線と第2パッド343を含む。信号配線は、VDD配線341とVSS配線342を含む。ここで、VSS配線342は、第1パッドを兼ねる。第2パッド343は、駆動薄膜トランジスタの第1極312に接続される。

40

【0083】

ステップ10において、第3平坦層36を形成する。

具体的には、厚さが18000～22000オングストロームである有機樹脂を塗布し、高温硬化させて第3平坦層36を形成する。

その後、第3平坦層36をパターニングして、VSS配線342及び第2パッド343を露出するビアを形成する。

50

【 0 0 8 4 】

上記ステップ 1 ~ 1 0 を経て第 1 駆動機能層を製作した後、下地基板 1 0 を裏返して、下地基板 1 0 の他方の面に第 2 駆動機能層を製作することにより、駆動基板を完成させることができる。

【 0 0 8 5 】

また、第 2 平坦層 3 2 にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第 2 平坦層 3 2 にダメージが与えられ、第 2 平坦層 3 2 からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第 2 平坦層 3 2 を形成した後、第 2 平坦層 3 2 に位置する第 1 パッシベーション層 3 3 を更に形成し、第 1 パッシベーション層 3 3 が第 2 平坦層 3 2 を保護することができる。第 1 パッシベーション層 3 3 は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが 5 0 0 ~ 3 0 0 0 オングストロームである。

10

【 0 0 8 6 】

銅層を低温堆積方式で形成すると、低温堆積方式では第 2 平坦層 3 2 にダメージを与えないので、第 1 パッシベーション層 3 3 を形成するステップを省略することができる。

【 0 0 8 7 】

また、銅層に第 3 平坦層 3 6 を形成する場合、第 3 平坦層 3 6 が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第 2 ソースドレイン金属層 3 4 のパターンを形成した後、第 2 ソースドレイン金属層 3 4 のパターンに第 2 パッシベーション層 3 5 を形成し、第 2 パッシベーション層 3 5 が銅を保護して、第 3 平坦層 3 6 が高温硬化する際に銅の表面が酸化してしまうことを避けることができる。第 2 パッシベーション層 3 5 は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが 5 0 0 ~ 3 0 0 0 オングストロームである。

20

【 0 0 8 8 】

他の実施例において、銅を用いて信号配線を製作し、無電解めっき方式を用いて厚さの大きい銅層を形成し、電子素子が L E D である例を挙げ、駆動基板の製作方法は、具体的には、以下のステップを含む。

【 0 0 8 9 】

ステップ 1 において、下地基板 1 0 を用意し、下地基板 1 0 にバッファ層、活性層 1 1 を形成する。

30

ここで、下地基板 1 0 は、ガラス基板、石英基板又はフレキシブル基板である。

プラズマ強化化学気相成長 (P E C V D) 法を用いてバッファ層を下地基板 1 0 に形成する。バッファ層は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスが $S i H_4$ 、 $N H_3$ 、 N_2 又は $S i H_2 C l_2$ 、 $N H_3$ 、 N_2 である。バッファ層は、具体的には窒化ケイ素 / 酸化ケイ素の積層構造からなり、厚さがそれぞれ 5 0 0 オングストローム / 3 0 0 0 オングストロームである。

バッファ層に半導体材料を形成し、半導体材料をパターンニングして活性層 1 1 を形成する。活性層 1 1 は、P - S i からなり、厚さが 4 0 0 ~ 5 0 0 オングストロームであり、具体的には 4 7 0 オングストロームである。

【 0 0 9 0 】

ステップ 2 において、第 1 ゲート絶縁層 1 2 を形成する。

具体的には、P E C V D 法を用いて、厚さが 4 0 0 ~ 8 0 0 オングストロームである第 1 ゲート絶縁層 1 2 を形成する。第 1 ゲート絶縁層 1 2 は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスが $S i H_4$ 、 $N H_3$ 、 N_2 又は $S i H_2 C l_2$ 、 $N H_3$ 、 N_2 である。

40

【 0 0 9 1 】

ステップ 3 において、第 1 ゲート金属層 1 3 のパターンを形成する。

具体的には、厚さが 2 5 0 0 ~ 3 6 0 0 オングストロームである第 1 ゲート金属層 1 3 をスパッタリング法又は熱蒸着法により堆積する。第 1 ゲート金属層 1 3 は、C u、A l、A g、M o、C r、N d、N i、M n、T i、T a、W 等の金属及びこれらの合金であ

50

り、具体的にはMoからなる。第1ゲート金属層13にレジストを塗布し、マスクを用いてレジストを露光して、第1ゲート金属層13のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ゲート金属層13を完全に除去し、残ったレジストを剥離して第1ゲート金属層13のパターンを形成する。第1ゲート金属層13のパターンは、ゲート線と薄膜トランジスタのゲート等を含む。

【0092】

ステップ4において、第2ゲート絶縁層14を形成する。

10

具体的には、PECVD法を用いて、厚さが1000～2000オングストロームである第2ゲート絶縁層14を形成する。第2ゲート絶縁層14は、酸化物、窒化物又は酸窒化物を選択し、対応する反応ガスがSiH₄、NH₃、N₂又はSiH₂Cl₂、NH₃、N₂である。

【0093】

ステップ5において、第2ゲート金属形成層15のパターンを形成する。

具体的には、厚さが2500～3600オングストロームである第2ゲート金属形成層15をスパッタリング法又は熱蒸着法により堆積する。第2ゲート金属形成層15は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金であり、具体的にはMoからなる。第2ゲート金属形成層15にレジストを塗布し、マスクを用いてレジストを露光して、第2ゲート金属形成層15のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第2ゲート金属形成層15を完全に除去し、残ったレジストを剥離して第2ゲート金属形成層15のパターンを形成する。第2ゲート金属形成層15のパターンは、蓄積キャパシタの電極板等を含む。

20

【0094】

ステップ6において、第1平坦層30を形成する。

具体的には、厚さが18000～22000オングストロームである有機樹脂を塗布し、高温硬化させて第1平坦層30を形成する。

30

【0095】

ステップ7において、第1ソースドレイン金属層31のパターンを形成する。

具体的には、厚さが約5000～6000オングストロームであるソースドレイン金属層をマグネトロンスパッタリング法、熱蒸着法又は他の成膜法により堆積する。ソースドレイン金属層は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの合金である。ソースドレイン金属層は、単層構造又は多層構造である。多層構造は、例えばCu/Mo、Ti/Cu/Ti、Mo/Al/Mo等であり、具体的にはTi/Al/Tiの積層構造からなり、厚さがそれぞれ500オングストローム/5000オングストローム/500オングストロームである。第1ソースドレイン金属層31にレジストを塗布し、マスクを用いてレジストを露光して、第1ソースドレイン金属層31のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域の第1ソースドレイン金属層31を完全に除去し、残ったレジストを剥離して第1ソースドレイン金属層31のパターンを形成する。第1ソースドレイン金属層31のパターンは、VDD信号を伝達するための接続線311と駆動薄膜トランジスタの第1極312を含む。ここで、第1極は、ソース又はドレインである。第1ソースドレイン金属層31のパターンは、データ線を更に含む。

40

【0096】

50

ステップ 8 において、第 2 平坦層 3 2 を形成する。

具体的には、厚さ 1 8 0 0 0 ~ 2 2 0 0 0 オングストロームの有機樹脂を塗布し、高温硬化させて第 2 平坦層 3 2 を形成する。

【 0 0 9 7 】

ステップ 9 において、第 2 ソースドレイン金属層 3 4 のパターンを形成する。

第 2 平坦層 3 2 にシード層をスパッタリング法により形成する。シード層は、金属層 / 銅の積層構造からなる。金属層と第 2 平坦層 3 2 との粘着力を、銅と第 2 平坦層 3 2 との粘着力よりも大きくすることで、銅と第 2 平坦層 3 2 との粘着力を高め、銅が剥離しにくくなるようにする。具体的には、金属層は、Mo からなる。シード層の厚さは、閾値未満である。具体的には、シード層における Mo の厚さが 3 0 0 オングストロームであり、シード層における銅の厚さが 3 0 0 0 オングストロームである。

10

シード層にレジストを塗布し、マスクを用いてレジストを露光して、第 2 ソースドレイン金属層 3 4 のパターンが存在する領域に対応するレジスト保持領域と、前記パターン以外の領域に対応するレジスト未保持領域とを形成する。現像処理を行い、レジスト未保持領域のレジストを完全に除去し、レジスト保持領域のレジストの厚さをそのままにする。エッチング工程によりレジスト未保持領域のシード層を完全に除去し、シード層のパターンを形成する。

シード層のパターンに、無電解めっき方式により、金属銅を 2 ~ 3 u m の厚さに成長させる。成長させた銅とシード層のパターンにより、第 2 ソースドレイン金属層 3 4 のパターンを構成する。第 2 ソースドレイン金属層 3 4 のパターンは、信号配線と第 2 パッド 3 4 3 を含む。信号配線は、V D D 配線 3 4 1 と V S S 配線 3 4 2 を含む。ここで、V S S 配線 3 4 2 は、第 1 パッドを兼ねる。第 2 パッド 3 4 3 は、駆動薄膜トランジスタの第 1 極 3 1 2 に接続される。

20

【 0 0 9 8 】

ステップ 1 0 において、第 3 平坦層 3 6 を形成する。

具体的には、厚さが 1 8 0 0 0 ~ 2 2 0 0 0 オングストロームである有機樹脂を塗布し、高温硬化させて第 3 平坦層 3 6 を形成する。

その後、第 3 平坦層 3 6 にパターンニングを行い、V S S 配線 3 4 2 及び第 2 パッド 3 4 3 を露出するビアを形成する。

【 0 0 9 9 】

30

上記ステップ 1 ~ 1 0 を経て第 1 駆動機能層を製作した後、下地基板 1 0 を裏返して、下地基板 1 0 の他方の面に第 2 駆動機能層を製作することにより、駆動基板を完成させることができる。

【 0 1 0 0 】

また、第 2 平坦層 3 2 にスパッタリング方式で銅層を形成する場合、スパッタリング時のプラズマによって第 2 平坦層 3 2 にダメージが与えられ、第 2 平坦層 3 2 からくずが落ちる現象を起こし、落ちたくずによってスパッタリングチャンバーが汚染される。これを避けるために、第 2 平坦層 3 2 を形成した後、第 2 平坦層 3 2 に位置する第 1 パッシベーション層 3 3 を更に形成し、第 1 パッシベーション層 3 3 が第 2 平坦層 3 2 を保護することができる。第 1 パッシベーション層 3 3 は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが 5 0 0 ~ 3 0 0 0 オングストロームである。

40

【 0 1 0 1 】

銅層を低温堆積方式で形成すると、低温堆積方式では第 2 平坦層 3 2 にダメージを与えないので、第 1 パッシベーション層 3 3 を形成するステップを省略することができる。

【 0 1 0 2 】

また、銅層に第 3 平坦層 3 6 を形成する場合、第 3 平坦層 3 6 が高温硬化すると、銅の表面が酸化されてしまう。これを避けるために、第 2 ソースドレイン金属層 3 4 のパターンを形成した後、第 2 ソースドレイン金属層 3 4 のパターンに第 2 パッシベーション層 3 5 を形成し、第 2 パッシベーション層 3 5 が銅を保護して、第 3 平坦層 3 6 が高温硬化する際に銅の表面が酸化してしまうことを避けることができる。第 2 パッシベーション層 3

50

5 は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機絶縁材料からなり、厚さが 5 0 0 ~ 3 0 0 0 オングストロームである。

【 0 1 0 3 】

本開示の各方法の実施例において、前記各ステップの番号は、各ステップの前後の順序を規定するために用いられるものではない。当業者にとって、創造的な労働を伴うことなく、各ステップの前後の順序の変更も、本開示の保護範囲内である。

【 0 1 0 4 】

別途に定義することを除き、本開示に使用される技術用語や科学用語は、本開示の所属する分野の一般技能を持つ者が理解する通常の意味である。本開示に使用される「第 1」、「第 2」及び類似用語は、単に異なる構成部分を区別するためのものであり、順番、数量又は重要度をいっさい表さない。「含む」や「含有」等の類似用語は、該用語の前に現れる素子又は部材が、該用語の後に列挙されている素子又は部材及びそれらの均等物をカバーし、ほかの素子又は部材を排除しないことを意味する。「接続」又は「連結」等その他の類似用語は、物理や機械的接続に限定するのではなく、直接か間接かを関係なしに電氣的接続も含む。「上」、「下」、「左」、「右」等は、相対的位置関係を表すものであり、記載対象の絶対位置が変わると、当該相対的位置関係も対応的に変わる。

10

【 0 1 0 5 】

なお、層、フィルム、領域又は基板のような素子が別の素子の「上」又は「下」に位置するように記載される場合、その素子が「直接」別の素子の「上」又は「下」に位置するか、又は、中間素子が介在してもよい。

20

【 0 1 0 6 】

以上記載されたのは、本開示の好適な実施形態である。なお、当業者にとって、本開示に記載されている原理を逸脱せずに様々な改良や修飾をすることもできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。

30

40

50

【 图面 】
【 图 1 】




图 1

【 图 2 】




图 2

10

【 图 3 】




图 3

【 图 4 】




图 4

20

【 图 5 】




图 5

【 图 6 】




图 6

30

40

50

【图 7】




图 7

【图 8】




图 8

【图 9】




图 9

【图 10】




图 10

10

20

30

40

50

フロントページの続き

- 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 劉 英偉
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 王 珂
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 劉 鑿二
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 玄 明花
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 袁 廣才
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 陳 蕾
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 (72)発明者 董 學
 中華人民共和国 100176 北京市北京経済技術開発区地澤路 9 号
 審査官 西田 光宏
 (56)参考文献 米国特許出願公開第 2020/0028044 (US, A1)
 中国特許出願公開第 110910774 (CN, A)
 中国特許出願公開第 110148606 (CN, A)
 中国特許出願公開第 109494208 (CN, A)
 米国特許出願公開第 2019/0341439 (US, A1)
 韓国公開特許第 2020-0004751 (KR, A)
 韓国公開特許第 2020-0004402 (KR, A)
 韓国公開特許第 2020-0008433 (KR, A)
 韓国公開特許第 2019-0068113 (KR, A)
 (58)調査した分野 (Int.Cl., DB名)
 G02F 1/133 - 1/1347
 G09G 3/00 - 3/38
 G09F 9/00 - 9/46
 H01L 23/12 - 23/15
 H01L 25/00 - 25/18
 H01L 27/15
 H01L 33/00 - 33/64
 H10K 50/00 - 99/00