

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成22年10月14日 (2010.10.14)

【公開番号】特開2009-70865(P2009-70865A)

【公開日】平成21年4月2日 (2009.4.2)

【年通号数】公開・登録公報2009-013

【出願番号】特願2007-234919(P2007-234919)

【国際特許分類】

H 0 1 L 21/60 (2006.01)

【F I】

H 0 1 L 21/60 3 1 1 S

【手続補正書】

【提出日】平成22年8月26日 (2010.8.26)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

フィルム状の基材部と前記基材部上に形成された複数の配線層とを含むフィルム基板と、
 複数の突起電極を含み、前記突起電極を介して前記配線層と電気的に接続された状態で前記フィルム基板上に実装される半導体チップと、
 前記フィルム基板と前記半導体チップとの間に充填されるアンダーフィル樹脂層とを備え、
 前記基材部は、前記半導体チップが実装される実装領域を有し、
 少なくとも前記基材部における前記実装領域の表面が、表面処理によって粗化されていることを特徴とする、半導体装置。

【請求項 2】

基材部と前記基材部上に形成された配線層とを含むフィルム基板と、
 突起電極を含み、前記突起電極を介して前記配線層と電気的に接続された状態で前記フィルム基板上に実装される半導体チップと、
 前記フィルム基板と前記半導体チップとの間に充填されるアンダーフィル樹脂層とを備え、
 前記基材部は、前記半導体チップが実装される実装領域を有し、
 少なくとも前記基材部における前記実装領域の表面が、前記実装領域以外の表面よりも粗いことを特徴とする、半導体装置。

【請求項 3】

基材部と配線層とを含むフィルム基板と、
 突起電極を介して前記フィルム基板上に実装される半導体チップと、
 前記フィルム基板と前記半導体チップとの間に充填される樹脂層とを備え、
 前記基材部は、前記半導体チップが実装される実装領域の表面が、前記実装領域以外よりも粗い表面を有することを特徴とする、半導体装置。

【請求項 4】

前記基材部の前記実装領域を少なくとも露出させるように前記フィルム基板の上面上に形成された絶縁樹脂層をさらに備え、
 前記基材部の前記実装領域の表面粗さは、前記基材部の前記絶縁樹脂層によって覆われ

ている領域の表面粗さよりも大きいことを特徴とする、請求項 1～3 のいずれか 1 項に記載の半導体装置。

【請求項 5】

前記基材部は、ポリイミドフィルムから構成されており、

前記アンダーフィル樹脂層ないし前記樹脂層は、エポキシ系樹脂層から構成されていることを特徴とする、請求項 1～4 のいずれか 1 項に記載の半導体装置。

【請求項 6】

前記基材部の前記実装領域表面の算術平均粗さ R_a は、7 nm 以上であることを特徴とする、請求項 1～5 のいずれか 1 項に記載の半導体装置。

【請求項 7】

前記基材部の前記実装領域表面の最大高さ R_{max} は、70 nm 以上であることを特徴とする、請求項 1～6 のいずれか 1 項に記載の半導体装置。

【請求項 8】

前記基材部の前記実装領域表面は、プラズマ処理または表面粗化処理液による表面処理によって粗化されていることを特徴とする、請求項 1～7 のいずれか 1 項に記載の半導体装置。

【請求項 9】

前記表面粗化処理液は、 $KMnO_4$ 溶液であることを特徴とする、請求項 8 に記載の半導体装置。

【請求項 10】

少なくとも、前記半導体チップの前記フィルム基板と対向する表面は、表面処理によって粗化されていることを特徴とする、請求項 1～9 のいずれか 1 項に記載の半導体装置。

【請求項 11】

前記半導体チップの表面は、プラズマ処理による表面処理によって粗化されていることを特徴とする、請求項 10 に記載の半導体装置。

【請求項 12】

前記フィルム基板は、40 μm の厚みを有する前記基材部を含んでいることを特徴とする、請求項 1～11 のいずれか 1 項に記載の半導体装置。

【請求項 13】

前記基材部の主面上には、8 μm の厚みを有する銅からなる配線リードが複数形成されていることを特徴とする、請求項 1～12 のいずれか 1 項に記載の半導体装置。

【請求項 14】

前記基材部の中央部の領域には、前記半導体チップが実装される前記実装領域が設けられ、前記配線リードのインナーリード部は、前記実装領域内に配置されていることを特徴とする、請求項 13 に記載の半導体装置。

【請求項 15】

前記配線リードの上面上に、錫メッキ層が形成されていることを特徴とする、請求項 13 または 14 に記載の半導体装置。

【請求項 16】

ソルダレジスト層が、前記実装領域、接続端子部の領域以外の領域上に形成されていることを特徴とする、請求項 1～15 のいずれか 1 項に記載の半導体装置。

【請求項 17】

前記突起電極と前記インナーリード部とが共晶結合されていることを特徴とする、請求項 14～16 のいずれか 1 項に記載の半導体装置。

【請求項 18】

前記共晶結合が、金バンプと錫メッキ層とで形成されていることを特徴とする、請求項 17 に記載の半導体装置。