[19] 中华人民共和国国家知识产权局

[51] Int. Cl[7]
H03L 7/093

[12] 发明专利说明书

[21] ZL 专利号 96116755.6

[45] 授权公告日 2003 年 12 月 31 日

[11] 授权公告号 CN 1133271C

[22] 申请日 1996.12.28 [21] 申请号 96116755.6
[30] 优先权
[32] 1995.12.28 [33] US [31] 579783
[71] 专利权人 汤姆森消费电子有限公司
地址 美国印第安纳州
[72] 发明人 戴维·M·巴杰
[56] 参考文献
EP0376847A2 1990.07.04 H03L7/107
EP0664617A2 1995.07.26 H03L7/183
US5272452A 1993.12.12 H03L7/093
US5389899A 1995.02.14 H03L7/18
审查员 兰 霞


[74] 专利代理机构 北京市柳沈律师事务所
代理人 马 莹

权利要求书 2 页 说明书 15 页 附图 5 页

[54] 发明名称 响应时间可控的锁相环

[57] 摘要

一个有选择地控制类型 II 锁相环(PLL)(919)－尤其是在一片 IC 上包括鉴相器(921－9)和反馈型积分器中放大器(921－11)的 PLL 响应时间的装置，包括与放大器级连的可控滤波器(925－2)。可控滤波器包括滤波器(C_3，C_4，R_2，R_4，R_5)和开关(Q_2，R_3)。开关按照模式指示控制信号有选择地旁路滤波器。PLL 控制调谐器(9)中本地振荡器(911)的频率并且滤波器在微调模式期间具有增加 PLL 响应时间的幅频响应，以使解调器(11)在此期间能够连续正常操作。



ISSN1008-4274

1、一种用于控制锁相环的响应时间的装置，包括：

闭合回路装置，包括：一个可控振荡器，用于产生可控振荡器信号，该可控振荡器信号的频率受振荡器控制信号的控制；一个产生基准频率的信号源；误差信号产生装置，用于产生一个误差信号，该误差信号表示可控振荡器信号与所述代表基准频率的信号之间的频率与相位关系；以及环路滤波器，用于将误差信号滤波后产生所述的振荡器控制信号；以及

模式指示控制信号产生装置，用于产生一个模式指示控制信号，该信号用于控制所述的闭合回路装置的操作模式；

所述闭合回路装置中所述环路滤波器包括：一个放大器；一个从负反馈形式连接以形成一积分器的第一级滤波器部分；一个与所述积分器级连接的第二级滤波器部分；以及与所述第二级滤波器部分相连的滤波器控制部分，该控制部分按照模式指示控制信号改进所述第二级滤波器部分的运行状态。

2、如权利要求1所述的装置，其中：

所述滤波器控制部分包括一个开关装置，该开关装置按照所述模式指示控制信号有选择地旁路第二级滤波器部分。

3、如权利要求2所述的装置，其中：

当所述闭合回路装置维持在稳定状态时，所述第二级滤波器部分具有一个增加所述闭合回路装置响应时间的幅频响应特性。

4、如权利要求3所述的装置，其中：

所述的幅频响应特性随着频率增高，包括一个极点、一个第一零点和一个第二零点。

5、如权利要求3所述的装置，其中：

所述的幅频响应特性随着频率升高，包括一个第一极点、一个第一零点、一个第二零点和一个第二极点。

6、如权利要求3所述的装置，其中：

所述的第二级滤波器部分包括：并联的第一个电容和第一个电阻，这一并联组合串联在产生所述误差信号的所述误差信号产生装置和所述可控

振荡器之间的信号线路中；和串联的第二个电阻和第二个电容，这一串联组合以分路方式接到产生所述误差信号的所述误差信号产生装置和所述可控振荡器之间所述的信号线路中。

7、如权利要求1所述的装置，其中：

所述环路滤波器中所述积分器和所述第二级滤波器部分在产生所述误差信号的所述误差信号产生装置和所述可控振荡器之间依次级连。

响应时间可控的锁相环

技术领域

本发明涉及具有可控滤波器的锁相环，该可控滤波器能够有选择地控制 PLL 的响应时间。

背景技术

锁相环(PLL)应用在许多方面，它能够将可控振荡器的频率和/或相位锁定到基准信号的频率和/或相位上。例如：通常在通信设备(如收音机、电视接收机等)的调谐器中采用的 PLL 是用于控制本地振荡器的频率。

一个锁相环包括：一个用于产生可控振荡信号的可控振荡器；一个用于产生基准信号的稳定振荡器，如晶体管荡器；一个用于产生误差信号的鉴相器，该误差信号表示可控振荡器信号与基准信号之间的相位和频率关系。该误差信号包含的脉冲相对的 E 或负性取决于鉴相器输入信号之间的相差和频差的正负，并且误差信号的脉冲宽度取决于相关的误差的大小。该误差信号经过环路滤波器的滤波产生一个控制信号。该控制信号以反馈方式接到可控振荡器来控制可控振荡器信号的频率以及相位。正如下文将要描述的，根据不同类型的 PLL，按照这个控制信号或是将频差降到最小或是将频差和相差都降到最小。此时称 PLL 处于“锁定”状态。

在一个调谐器中，可控振荡器用作调谐器的本地振荡器，一个“可编程”分频器连接在可控振荡器和鉴相器之间。在这种情况，误差信号表示本地振荡器信号经过可编程分频器分频后的信号与基准信号之间的相差和频差。当 PLL 处于锁定状态，依据可编程分频器的可编程分频因子(通常为“N”)，可控振荡器产生的本地振荡器信号的频率基准信号的频率成比例。调谐器中使用 PLL 有许多优点。由于本地振荡器的频率锁定在基准信号的频率上，所以本地振荡器的频率非常稳定。另外，本地振荡器信号的频率

很容易控制，例如：可以通过数字控制可编程分频器的可编程分频因子(N)来改变频道。

如上所述，根据不同类型的 PLL，按照振荡器控制信号将频差降到最小或是将频差和相差都降到最小。在“类型 I”的 PLL 中，误差信号与简单的低通滤波网络相连。类型 I 的 PLL 只将鉴相器的输入信号之间的频差降到最小。在“类型 II”的 PLL 中，误差信号连接积分器，该积分器包括由放大器和滤波器部分构成的一个反馈结构。由于存在积分器的反馈回路，所以类型 IIPLL 将鉴相器输入信号之间频差和相差都降低到最小。类型 II PLL 在应用中十分有益，因为在类型 II PLL 中频率和相位都是稳定的。

有时候，我们期望能够有选择地改变 PLL 的响应时间。在类型 I 的 PLL 中，这一点可以通过按照一个控制信号来自选择地改变环路滤波器而容易地实现。例如:MB 1507 调谐控制 PLL 集成电路(IC)包括一个电子可控开关，这个电子可控开关处于导通状态时可以旁路两级外接低通滤波器部分的第一级；这两级外接低通滤波器级连在 IC 的误差信号输出端和本地振荡器的控制信号输入端之间，用于降低调谐到新频道的所需时间。

然而，本发明的发明人认识到，不改变 PLL 的基本性质或不显著增加 PLL 的复杂度很难做到有选择地改变类型 IIPLL 的响应时间。原因在于：滤波器网络包括在积分器的反馈回路中而不是直接级连在鉴相器的输出端。另一个原因是 PLL 中的许多元件，包括鉴相器和积分器中的放大器通常都集成在 PLL IC 中，所以难于改动。当我们需要有选择地增加 PLL 的响应时间而不是降低 PLL 的响应时间时，这些问题变得更加突出。

发明内容

鉴于上述困难，本发明的一个方面是，发明者设计了一种能够有选择地控制类型 II PLL 电路的响应时间的装置，尤其是在 IC 中包括鉴相器和积分器中的反馈式放大器的装置。更具体地是，一个附加的滤波器部分与积分器的放大器部分级连，并且一个滤波器控制部分与这个附加的滤波器部分相连，用以按照模式判定控制信号来调整该附加滤波器的操作。本发明的另一个方面是，该滤波器控制部分包括一个开关装置用于按照模式判定控制信号有选择地旁路此附加滤波器。本发明的又一方面是，这个附加滤

波器部分具有一幅频响应，用于按照模式判定控制信号来增加 PLL 的响应时间。

按照本发明，提供了一种用于控制锁相环的响应时间的装置，包括：闭合回路装置，包括：一个可控振荡器，用于产生可控振荡器信号，该可控振荡器信号的频率受振荡器控制信号的控制；一个产生基准频率的信号源；误差信号产生装置，用于产生一个误差信号，该误差信号表示可控振荡器信号与所述代表基准频率的信号之间的频率与相位关系；以及环路滤波器，用于将误差信号滤波后产生所述的振荡器控制信号；以及模式指示控制信号产生装置，用于产生一个模式指示控制信号，该信号用于控制所述的闭合回路装置的操作模式；所述闭合回路装置中所述环路滤波器包括：一个放大器；一个从负反馈形式连接以形成一积分器的第一级滤波器部分；一个与所述积分器级连接的第二级滤波器部分；以及与所述第二级滤波器部分相连的滤波器控制部分，该控制部分按照模式指示控制信号改进所述第二级滤波器部分的运行状态。

在上面所述的用于控制锁相环的响应时间的装置中，所述滤波器控制部分包括一个开关装置，该开关装置按照所述模式指示控制信号有选择地旁路第二级滤波器部分。

在上面所述的用于控制锁相环的响应时间的装置中，当所述闭合回路装置维持在稳定状态时，所述第二级滤波器部分具有一个增加所述闭合回路装置响应时间的幅频响应特性。

在上面所述的用于控制锁相环的响应时间的装置中，所述的幅频响应特性随着频率增高，包括一个极点、一个第一零点和一个第二零点。

在上面所述的用于控制锁相环的响应时间的装置中，所述的幅频响应特性随着频率升高，包括一个第一极点、一个第一零点、一个第二零点和一个第二极点。

在上面所述的用于控制锁相环的响应时间的装置中，所述的第二级滤波器部分包括：并联的第一个电容和第一个电阻，这一并联组合串联在产生所述误差信号的所述误差信号产生装置和所述可控振荡器之间的信号线路中；和串联的第二个电阻和第二个电容，这一串联组合以分路方式接到产生所述误差信号的所述装置和所述可控振荡器之间所述的信号线路中。

在上面所述的用于控制锁相环的响应时间的装置中，所述环路滤波器

中所述积分器和所述第二级滤波器部分在产生所述误差信号的所述误差信号产生装置和所述可控振荡器之间依次级连。

附图说明

本发明的这些和其它方面将参照附图详细描述。

在附图中：

图 1 是一张数字卫星电视接收机的框图，该接收机包括一个调谐系统，针对该调谐系统描述本发明优待实施例；

图 2 包括图 1 中所示的调谐系统中使用的锁相环调谐控制集成电路的框图和按照本发明一方面建立的可控锁相环滤波器的实际电路的示意图；

图 3 是用于图 1 中所示的调谐系统中的微处理器控制程序的流程图；

图 4 是图 1 中所示的卫星接收机中使用的数字数据解调器的框图，该框图有助于理解本发明所要解决的问题；

图 5 是按照本发明一方面图 2 中所示的可控锁相环滤波器的频响应特性曲线图。

具体实施方式

在各附图中，相同或相似的标号表示的是相同或相似的元件。

本发明对数字卫星电视系统进行描述，在该数字卫星电视系统中，电视信息是按照预定的数字压缩标准如 MPEG 进行编码和压缩后的形式被传送。MPEG 是由动态图像专家组开发的动态图像以其音频信息编码的一种国际标准。由加利福尼亚州(California)的休斯(Hughes)公司制造的 DirecTV™ 卫星电视传输系统就是这种数字卫星电视传输系统。

在发送器中，与电视信息的视频和音频部分相应的电视信息经过数字化，压缩之后被组成数据包串或数据包流。数字数据以 QPSK(四进制相移键控)方式调制到 RF(射频)载波信号上，然后 RF 信号被发送到地球轨道中的卫星，从卫星再被传送回地面。在 QPSK 调制中，两个正交的相移信号 I 和 Q 的相位根据与之对应的数字数据流的数据位控制。例如：相应 0° 对应逻辑低电平(“0”)，相位 180° 对应逻辑高电平(“1”)。调制后的相移

信号 I 和 Q 相结合，其结果作为 QPSK 调制的 RF 载波信号被传输。因此，QPSK 调制的载波信号的每个周期表示四种逻辑状态(00，01，10，11)中的一种。

一般地，卫星包括许多转发器，用于接收和重发相应的被调制的 RF 载波信号。在传统的地面电视系统中，在一个时间，每个 RF 载波信号或每个频道所包含的信息仅针对一个电视节目。所以，观看哪个节目，只需选择相应的 RF 信号。而在数字卫星电视系统中，每个被调制的 RF 载波携带的信息同时针对几个节目。每个节目对应几组视频和音频数据包，每个包要通过附加在数据包上标记该节目的专门的首标杂判别。所以，观看节目，不仅需选择相应的 RF 信号还要选择相应的数据包。

在图 1 所示的数字卫星电视接收机中，由卫星(图中未画出)传送的经过代表视频、音频信息的数字信号调制的 RF 载波由抛物面无线 1 接收。接收到的频率比较高的 RF 信号(如 K_M 波段 12.2-12.7GHz)由区段转换器 3 转换为频率比较低的 RF 信号(如 L 波段 950-1450MHz)，区转换器 3 包括一个 RF 放大器 3-1，一个混频器 3-3 和一个振荡器 3-5。放大器 3-1 是“低噪声”放大器，所以区转换器 3 经常由“低噪声区转换器”的首字母“LNB”表示。天线 I 和 LNB 3 都包括在接收系统里一个称作“室外单元”5 之中。接收器的其余部分都包含在一个称作“室内单元”7 的部分中。

室内单元 7 包括一个调谐系统 9，该调谐系统 9 从室外单元与接收的多个 RF 信号中选择包含所需节目数据包的 RF 信号，同时该调谐系统还将选择的 RF 信号转换为相应的较低的频段的中频(IF)信号。本发明的一方面涉及调谐系统 9 的结构，该结构将在以下部分详细描述。

室内单元 7 的剩余部分，将 IF 信号携带的以 QPSK 方式调制的数字信息解调、译码、解压缩，从而产生与期望得到的节目相对应的数字的视频、音频脉冲流，然后，将数字脉冲流转换为适合记录和再现的模拟的视频、音频信号。更具体地，QPSK 解调器 11 将 IF 信号解调以产生的两个脉冲信号 IP 和 QP，IP 和 QP 包含各自的数据位流，这些位流与发射机中产生的相移调制信号 I、Q 代表的数据相对应。解码器 13 将 IP 和 QP 信号的数据位组成数据块，并根据在发射器处嵌入发送数据的差错码纠正在数据块中的传输错误，而且再产生被传输的 MPEG 视频、音频数据包。通过传输单元 15 音频和视频数据包被传输到数据处理单元 17 的各个的视频和音频部分，

在其中它们被解压缩并且转化为相应的模拟信号。微处理器 19 控制室内单元 7 的各部分的操作。然而，在图 1 中仅示出了描述本发明实施例所需的微处理器 19 产生和接收的控制信号。

到目前所描述的数字卫星电视接收机与位于印第安纳州 Imdian 印第安纳波里的汤姆逊消费电子有限公司(Tho mson Consumer Electronics, Ins of Indianapolis, Ineliana)生产的 RCA™ 型 DSS™ 数字卫星系统电视接收机相似。

如前面所述的，本发明一方面涉及调谐系统 9 的结构。调谐系统 9 在输入端 901 接收到 LNB 3 提供的 RF 信号。RF 输入信号经过宽带滤波器 903 滤波，又经过 RF 放大器 905 放大，再经过可调带通滤波器 907 滤波。可调带通滤波器(BPF) 907 选择需要的 RF 信号，舍充不需要的 RF 信号。所产生的 RF 信号输入到混频器 909 的第一个输入端。由本地振荡器(LO) 911 产生的本地振荡器信号被连接到泥频器 909 的第二输入端。混频器 909 的输出由放大器 913 放大，然后连接到含有表面声波(SAW)器件的 IF 滤波器 915 的输入端。IF 滤波器 915 的端出连接到调谐系统 9 的输出端 917。

LO 911 的频率由锁相环(PLL)电路 919 控制，该 PLL 电路包括一个 PLL 集成电路 921，一个外部频率基准晶振 923 和外部滤波器网络 925。LO 信号的频率由 PLL 919 按照微处理器 19 产生的数据来控制。PLL 919 的详细内容如图 2 所示。

如图 2 所示，PLL IC 921 包括一个“预分段(Prescalar)”分频器 921-1，用于将 LO 信号频率分频，“Pescalar”分频器 921-1 后接一个可编程分频器(÷N) 921-3。PLL IC 921 也包括一个放大器 921-5，该放大器与外接晶体 923 组合构成了一基准频率振荡器。基准频率振荡器的输出连接基准分频器(÷R) 921-7 的输入端。可编程分频器(÷N)与基准分频器(÷R)的输出信号分别连接到鉴相器 921-9 的各个输入。鉴相器 921-9 的输出信号是误差信号，该误差信号表示的是在可编程分频器(÷N) 921-3 输出端产生的 LC 信号的分频结果与在基准分频器(÷R) 921-7 输出端产生的基准信号之间的频差和相差。误差信号包括脉冲的相对 E 或负性取决于鉴相器 921-9 的输入信号之间的频差与象差的正负，而且脉冲宽度取决于频差与象差的量的大小。该误差信号连接放大器 921-11，这个放大器外接滤波网络 925 构成一个环路滤波器 927，用于将误差信号滤波从而产生一个给 LO 911 的微调控制电压。

微调控制电压也控制可调带通滤波器907。按照本发明一方面构建的环路滤波器927将在以下部分详细说明。

在操作中，LO信号的频率受到调谐电压的控制，直到在可编程分频器(÷N) 921-3输出端产生的分频后的LO信号的频率和相位与在基准分频器(÷R) 921-7的输出端产生的基准信号的频率和相位大致相符。在此工作点，锁相环被锁定，依据可编程分频器(÷N) 921-3的可编程分频因数，LO信号的频率与所述的基准分频器(÷R) 921-7产生的基准信号的频率成比例。为了控制LO频率，可编程分频因数N根据微处理器产生的数据控制。

由于成本的原因，我们期望调谐系统9具有如下三个特性：(1)在IF滤波器级之前仅有一级转换；(2)提供频率足够低的IF信号，以允许使用SAW器件完成所谓“数字字符整形”，以及正常的IF滤波；和(3)能够利用通常用于无线和有线接收机的PLL调谐控制IC来构造。基本上，实现这些目标要通过：(1)在由区段转换器接收的RF信号的最高频率(如1450 MHz)与采用传统地面无线、有线调谐控制PLL IC得到的最高本地振荡器频率(如1300 MHz)之间的频差(如140 MHz)的量级上，选择IF中心频率；以及(2)采用本地振荡器信号频率的频率范围为小于而不大于接收到的RF信号频率范围。典型调谐系统的IF信号的中心频率是140 MHz。当然，只要满足上面所述情况，其它IF频率也是可以的。

一比较低的IF中心频率，如140 MHz左右可以只使用单转换调谐器，而不必在IF滤波器部分之间采用更贵的双转换调谐器。这也允许使用提供所谓“数字字符整形”及常规IF滤波的SAW(声表面波)器件。在数字传输系统中，在发送器中执行公知的“数字字符整形”是为了减少由于传输带宽的限制所造成的字符间串扰。我们也期望在接收器中实现数字字符整形从而完善发送器完成的数字字符整形。而且，我们期望IF滤波器在具有普通滤波器滤波功能的同时，也能提供字符整形功能，这样就不需要一个分立的数字滤波器。例如，在数字滤波器技术中公知的“路生余弦(root raiied cosine)频率响应适用于数字字符整形。IF SAW滤波器915具有这样的响应。SAW滤波器915的幅频特性如图1所示。它具有的中心频率是140 MHz，并且它具有的相对窄的通带为24 MHz左右，该带宽与收到的RF信号带宽相应。采用钽酸锂基片具有上述特征在SAW滤波器在美国专利申请序号08/467，095题目为“数字卫星接受器中调谐器的SAW滤波器”的专利中

有详细说明，该专利申请由 K. J. Richter, M. A. Pugel 和 J. S. Stewart 于 1995 年 6 月 6 号提交；并且该申请与本项申请一样转让给同一的受转让人。

此外，在 IF 的中心频率是 140 MHz, RF 信号输入频率范围为 950-1450 MHz 的情况下，LO 频率范围为 810-1310 MHz。LO 信号的频率范围在 810 MHz-1310 MHz 之间，所以可以采用比较便宜的、广泛惯用在无线、有线接收机中的 PLL 调谐控制 IC，而不必采用专门为卫星接收器设计的 PLL 调谐控制 IC。这种无线、有线 PLL 调谐控制 IC 可以是荷兰菲利普半导体公司(Philips SemicmdnitoR5)提供的 TRA 5515T 和其它。使用 TSA 5515T 和其它类似集成电路得到的 LO 的最大频率为 1300 MHz 左右，这个频率是适中的。

到目前所描述的调谐系统 9 的部分为上面提到的美国专利申请的主题内容，该申请序号为 08/467，097、名称为“数字卫星接收器的调谐器”，该申请于 1995 年 6 月 6 日提交，发明人为 M. A. Pugel 和 K. J. Richter，申请人与本发明的申请人相同。本发明的一方面涉及在捕获操作和微调操作期间控制 LO 911 的设备，该部分内容将在以下描述。

由卫星发送和被天线 1 接收的 RF 信号的载波具有稳定的保持在“额定”值的频率。所以，只要 LNB 3 的振荡器 3-5 的频率是稳定的且保持在其额定值，那么室内单元 7 的调谐系统 9 所收到的 RF 信号的载波频率就保持在其额定值。然而不幸的是，振荡器 3-5 的频率随时间和温度变化。振荡器 3-5 对应于其额定频率的频率偏移引起调谐系统 9 接收的 RF 信号载波频率产生相应的偏移。为了补偿这些频率偏移，在两个搜索操作过程中，微处理器 19 根据从 QPSK 解调器接收的频率状态信息，控制调谐系统 9 中 LO 911 的频率变化。用于调谐系统 9 的微处理器 19 控制程序流程图，包括搜索操作如图 3 所示。

在开始选择一个新的节目之后，在捕获模式期间进行第一次搜索。当选择了一个新的节目时，微处理器 19 将 LO 频率设置到用于新节目的相应于转发器额定 RF 频率的额定 LO 频率。然后，监视由 QPSK 解调器 11 产生的 LOCK 信号的状态。LOCK 信号表明 QPSK 解调器 11 是否正确解调 3 IF 信号携带的数据。例如：当 QPSK 解调器 11 没有正确解调数字数据时，LOCK 信号具低逻辑电平；而当 QPSK 解调器 11 正确解调了数字数据时，LOCK 信号是高逻辑电平。例如在 LO 频率已经设置到被选转发器的额定频率以后，LOCK 信号是低电平，则 LO911 的频率要在额定的 LO 频率附近范围

变动直到 LOCK 信号变成高逻辑电平。LOCK 信号的产生表明调谐系统的稳态操作模式开始。

在稳态模式期间，监视由 QPSK 11 产生的 EREQUENCY(频率)信号以确定 IF 信号的载波频率是否处于 IF SAW 滤波器 915 的通带的中心，即在本实施例中，IF 信号的载波频率是否位于额定 IF 中心频率，例如 140 MHz。如果 IF 载波频率超出预定的额定中心频率范围，那么 QPSK 解调器 11 的性能就会降低并且数据错误。如果 EPEQUENCY 信号表明未超过预定的频率偏移，那么 LO 911 的频率就保持从在捕获模式期间建立的初始值的变化。然而，如果 FREQUENCY 信号表明超过了预定的频率偏移，那么在第二或“微调”搜索操作期间就要改变 LO 911 的频率直到工作正常为止。本发明的一方面就是要解决微调模式期间会出现的问题，解释如下：

调谐系统 9，包括地面无线、有线调谐控制 PLL IC 921，在多数情况下工作良好。然而，地面调谐 PLL IC 921 具有某些限制会导致暂时视频和/或音频信息中断。由锁相环控制的本地振荡器的频率变化的最小量，与 PLL IC 921 中可编程分频器(÷N)的可编程分频因子(N)的最小可能增量的值有关，并且与 PLL IC 921 的基准信号的频率有关。地面调谐 PLL IC_S，如 TS'A5515T 仅能够以较大递增频步长如 6.25 KHz 改变 LO 信号的频率。故而，在两个搜索操作期间，IF 信号的载波频率以同样较大步长变化。可是 QPSK 解调器 11 难以跟上这样大的频率变化，因而可导致正常解调操作中断和视频、音频信息丢失。

如果在捕获模式期间进行第一次搜索操作，电视观众不会注意到数据丢失，因为他会认为获得新节目的过程会占据一段时间。然而，如果在稳态模式期间需要进行第二次搜索式微调操作，当前收看的节目的视频、音频响应就会中断。在微调操作期间，通过降低 PLL 电路 919 的“转换速率”，即调谐电压的幅值变化速率，可以减小此种中断发生的可能性。更具体地说，根据微处理器 19 产生的 FINE TUNING 控制信号来增加环路滤波器 927 的响应时间。以上问题的解决方案将结合图 4 更详细地说明。图 4 是 QPSK 解调器 11 电路的框图。

如图 4 所示：IF SAW 滤波器 915 产生的 IF 信号分别连接到混频器 1101T 和 1101Q 的第一输入端。字母“I”和“Q”表示“同相”和“正交”。此较稳定的频率振荡器 1103 的输出信号直接接到混频器 1101I 并且通过一个 90

度(90°)相移网络1105再接到混频器1101Q。混频器1101I产生:“同相”,即IF信号的“近”基带(频率很低)信号(IA),而混频器1101Q产生“正交”信号,即IF信号的近基带(QA)该信号与“同相”信号(IA)有90°相差。字母“A”表示“模拟量”。

IA和QA信号分别接到模/数转换器(ADC)1107I和1107Q。模/数转换器1107I和1107Q还接收来自“定时恢复回路”1109的时钟信号,然后产生一系列数字的采样ID和QD。字母“D”表示该信号是“数字”的。与模拟信号IA和QA有关的数字信号ID和QD和数字采样的频率、相位由时钟信号的频率和相位决定。定时恢复回路1109包括一个可控振荡器(图中未画出),ADC 1107I和1107Q需要的时钟信号由该振荡器发出。可控振荡器由数字相位锁定回控制(图中未画出),所以数字的采样与模拟信号IA和QA的相应幅值电平同步,即:采样值的最大值和最小值与模拟信号最大、最小幅值相对应。换句话说,定时恢复回路1109将IF信号与ADC 1107I和1107Q的采样操作同步。

信号ID和QD接到“载波恢复回路”1111上。载波恢复回路1111将表示模拟信号IA、QA的数字采样信号ID、QD的相移解调为相应的脉冲信号IP、QP。字母“P”表示“脉冲”。每个脉冲信号IP、QP都包含相应数据位的一串脉冲,被传输QPSK RF载波的I和Q信号的数据位分别具有对应于0°和180°相移的逻辑低(“0”)电平或逻辑高(“1”)电平。信号分量IP、QP连接解码器13,在解码器13中,将各种数据位格式化为MPEG数据包。

载波恢复回路1111包括一个数字锁相环(PLL),该锁相环包括一个可控振荡器1111-1,一个鉴相器1111-3和一个回路滤波器1111-5。鉴相器1111-3根据信号ID、QD和可控振荡器1111-1的输出信号,产生一个相差信号。可控振荡器1111-1的输出信号的额定频率和额定相位对应于IF信号的额定频率和额定相位,以及模拟信号IA、QA额定相位和额定频率和相应数字采样信号ID、QD。

在操作中,如果IF信号的频率和相位是正确的,则很容易地从相差信号中确定信号ID、QD信号代表的信号的相移。然而,如果IA、QA的相移和频率不正确,则检测到的相移就不是0°和180°,却是与这些值有一相移。本质上,对于在所谓数据“星图”中两位数据的理想位置,相差导致

了被解调数据的两个位的“位置”发生了“倾斜”。例如：由 LNB 引入的被选 RF 信号的频率偏移导致频差，引起 QPSK 信号的两位被解调数据的位置会有时间发生旋转。旋转的方向取决于频率偏移是正还是负。如图 4 所示 QPSK 调制的数据星图具有对应于相应两种可能逻辑电平的四组可能的逻辑组合(00，01，10 和 11)的四个点，其中两种逻辑电平由信号 I、Q 的两种可能的相移值表示。在数据图中，鉴相器 1111-3 参照被解调数据的理想位置测定其位置。为了校正数据旋转和倾斜，可控振荡器 1111-1 的输出信号的频率及相位、要按照鉴相器 1111-3 的输出信号进行变化直到数据旋转停止和位置倾斜消除。在这点上，被解调数据是可靠的且称回路被“锁定”。产生的高逻辑电平信号 LOCK 表示数据被可靠地解调 3 并可以被解码。通过检测发出的相差信号产生 LOCK 信号以确定何时相差信号的变化低于一预定置限。如上述，在捕获模式期间，微处理器 19 监视 LOCK 信号，并且微处理器 19 调整 LO 911 的频率直到 LOCK 信号变成高逻辑电平。

当 IF 信号频率以及 IA、QA 信号的频率不正确或存在偏移时，只要在限定范围之内，载波恢复回路 1111 就能够解调 QPSK 数据。然而，如果频率偏移过大，由于 IF 信号相对于 SAW 滤波器 915 的中心频率产生频移，因此 IF 信号频谱的一部分将要落在 SAW 滤波器 915 的通带外边。这将导致接收器的信噪比降低。因此，如上所述，微处理器 19 监视由载波恢复回路 1111 产生的 FREQUENCY 信号从而指示 IF 信号的频率偏移。如果频率偏移超过预定界限，在微调模式期间，微处理器 19 调整 LO 频率以减小频移。FREQUENCY 信号是结合鉴相器 1111-3 检测到的相差信号来产生的。

如上所述,LO 信号的频率以及 IF 信号的频率以较大频率步长例如 62.5 KHz 变化 QPSK 解调器 11 难以跟踪这样大的频率变化。因此，正常解调工作会中断，导致视频、音频数据丢失。QPSK 解调器 11 跟踪比较大的频率变化的能力是载波恢复回路 1111 的回路带宽的函数，尤其是与回路滤波器 1111-5 的响应特性有关。不能为了降低载波恢复回路(1111)的响应时间，而使载波恢复回路(1111)的回路带宽任意加大。因为增大回路带宽会降低接收器的信噪比且因此降低了接收器接收低电平信号的能力。我们也不期望为了降低 PLL 919 的响应时间而减少 PLL 919 的回路带宽,因为在选择新的转发频率时，降低响应时间会导致过长捕获时间。如上所述，为了在微调操作期间降低解调过程中断的可能性，可以有选择地增加调谐控制 PLL 919

的响应时间从而降低调谐电压的变化速率，因此在微调操作期间允许 LO 911 的频率发生变化。这种解决方案将在下文中详细描述。

参照图 2，尤其是标有“回路滤波器 927”的部分，如前所述，回路滤波器 927 包括一个在 PLL IC 921 中的放大器 921-11 和一个外部滤波器网络 925。外部滤波网络 925 包括一个第一级滤波器 925-1 和第二级可控滤波器 925-2，该第二级可控滤波器 925-2 级连在内部放大器 921-11 和 LO 911 之间。

第一级滤波器 925-1 和 PLL IC 921 中的放大器 921-11 构成一个积分器。更具体地说，第一级滤波器 925-1 包括一个双极型晶体管 Q_1 作为普通的共射极放大器。晶体管 Q_1 的基极通过一个 IC 端口连接放大器 921-11 的输出端。晶体管 Q_1 的发射极连接信号地。负载电阻 R_6 接在晶体管 Q_1 的集电极管电源(+VCC)之间。一滤波器部分，包括一个电阻 R_1 和电容 C_1、C_2，该滤波器以负反馈电路通过 IC 端口接在放大器 921-11 的输入端和晶体管 Q_1 的集电极之间从而构成完整的积分器。反馈为复是由于共射极结构的晶体管 Q_1 提供反向信号。

利用由放大器 921-11 和第一级滤波器 925-1 以负反馈形式构成的积分器，将 PLL 919 构造为类型 II 锁相环。类型 II 锁相环将可编积分频器(÷N) 921-3 的输出端产生的分频后的 LO 信号与基准分频器(÷R) 921-7 输出端产生的基准频率信号之间的频差和相差降至最小，这样可以稳定 LO 911 的频率和相位。

第二级滤波器 925-2 包括双极点双零点(double pote, double sero)滤波器部分(该部分包括电阻 R_2、R_4、R_5 和电容 C_3、C_4)和电控开关部分(该部分包括场效应晶体管 Q_2 和电阻值较低的电阻 R_3)。晶体管 Q_2 的导电状态是由微处理器 19 产生的 FINE TUNE 信号控制。第二级滤波器 925-2 可以任选两种控制方式之一，即在第一级滤波器与 LO 振荡器之间。或是有效旁路双极点双零点滤波器部分(R_2、R_4、R_5、C_3和 C_4)或者包括双极点双零点滤波器部分。需要特别指出的是，当调谐系统 9 没有处于微调操作模式时，FINE TUNE 信号是低逻辑电平，晶体管 Q_2 的通道处于低阻状态，即“导通”。由于场效应管 Q_2 处于“导通”状态而电阻 R_3 阻值本交低，所以第二级滤波器部分 925-2 的电阻 R_2、R_4 和 R_5 及电容 C_3、C_4 部分被旁路。在微调模式，FINE TUNE 信号是高逻辑电平，场效应 Q_2 的通道处于高阻状态，即“关断”。所以第

二级滤波器部分925-2中的电阻R_2、R_4、R_5和电容C_3、C_4被纳入第一级滤波器部分。925-1和振荡器911之间的路径上。

第二级滤波器925-2自身的两个零点滤波部分的博德(Bode)幅-频特性曲线如图5中＃1曲线所示。幅度单位是分贝(dB)，频率轴是取对数以后的坐标。特性曲线＃1包括两个“极点”P_1和P_2，两个“零点”Z_1和Z_2；它们随着频率升高出现的顺序极点P_1、零点Z_1零点Z_2、极点P_2。出现极点P_1是由于电阻R_2和电容C_4的缘故；出现零点Z_1是电阻R_2和电容C_3的缘故；出现零点Z_2是由于电阻R_5和电容C_4的缘故；出现极点P_2是由于电阻R_5和电容C_3的缘故。

PLL 919的总体回路响应两种Bode幅-频特性曲线也在图5中示出。特性曲线＃2是当调谐系统9没有处于微调模式而且环路滤波器927只包括第一级滤波器925-1，即第二级滤波器925-2的双极点和双零点滤滤部分(R_2、R_4、R_5、C_3和C_4)被旁路时的回路响应曲线。特性曲线＃3是当调谐系统9处于微调模式而且环路滤波器927包括第一级滤波器925-1和级连的第二级滤波器925-2中的双极点、双零点(R_2、R_4、R_5、C_4和C_5)滤波部分时的回路响应曲线。

为了避免特性曲线重叠，特性曲线＃3没有参照特性曲线＃1和＃2的幅值坐标大小来作图。

考虑到两级级连的滤波器的总体幅频特性曲线是两级单独特性曲线乘积或是幅值以分贝(dB)电平表示时相加的和，则特性曲线＃3是＃1和＃2相加的结果。特性曲线＃1是的一个极点导致特性曲线＃3中斜率增加(负方向)；特性曲线＃1中的一个零点导致特性曲线＃3中斜率减小(负方向)。极点P_1降低总体回路增益从而降低总体回路带宽。如果没有零点Z_1和Z_2，那时，特性曲线＃3的斜率就会以大于20分贝每十倍频程的斜率通过0 dB幅值电平线，从而导致回路不稳定且易产生振荡。由于回路拓扑结构需要电阻R_5和电容C_3，所以伴随地出现极点P_2。而且出现极点P_2的好处是降低带外的信号PLL 919的基准频率信号的回路增益(即增加衰减)。

如图5中所示，当调谐系统9没有处在微调模式特性性曲红＃2时，回路带宽较大，因而PLL 919响应较快。相反，当调谐系统9处于微调模式时(特性曲线＃3)，回路带宽较窄 ，从而PLL 919的响应较慢。

在图2所示的第二级滤器925-2的电路中，电阻R_4的用途是将第一级

滤波器 925-1 的输出(在晶体管 Q_1 的集电极)与电容 C_4 隔离，其原因如下：电容 C_4 具有较大容值。如果没有电阻 R_4(即，如将 R_4 代之以直接连接)，当调谐系统处于捕获模式期间且开关晶体管处于“导通”时串联的电阻 R_5 和电容 C_4 直接在另一级滤波器 925-1 的输出端分路。这将会不期望地增加捕获时间。然而，如果采用阻值较大的电阻 R_4 将第一级滤波器 925-1 的输出与电容 C_4 隔离，就能够禁止电容 C_4 显著增加捕获时间。

进一步涉及到较大阻值的电容 C_4，具作用是：在微调操作开始之前，在捕获模式允许电容 C_4 对在捕获模式期间产生的调电压充电(或放电)之后，电容 C_4 能够提供预定时间延迟。这个延迟可以由微处理 19 通过程序控制来提供，如图 3 中流程图所示。

如图 2 所示，也可以给第一级滤波器 925-1 增加一个动态“加速”电路 925-3 来改变 PLL 919 的响应时间，从而加快捕获过程。加速电路 925-3 包括推挽结构的反向导通型 Z_2 检型晶体管 Q_3 和 Q_4 电路以及电阻 R_7。晶体管 Q_3 和 Q_4 的公共连接的基极与电容 C_1 的一边相连，Q_3 和 Q_4 的共用连接的射极通过一个电阻 R_7 与电容 C_1 的另一边相连。晶体管 Q_3 和 Q_4 的集电极分别连接极性相反的电源＋VCC 和-VCC。

外部滤波网络 925 的各器件的基准值如下表所示：

器件	值
电阻 R_1	24k(行欧姆)
电容 C_1	4700pf(皮法拉)
电容 C_2	0.1μ f(微法拉)
电阻 R_6	2k
电阻 R_7	10k
电阻 R_2	1M(兆欧姆)
电容 C_3	0.27μ f
电阻 R_3	2k
电阻 R_4	20k
电阻 R_5	470ohny(欧姆)
电容 C_5	220μ f

在操作中，当出现大的频率变化，例如选择一个新的转发器频率时，会产生一个大的误差信号，并且在电阻 R_1 两端相应地也会产生大的电压。

晶体管 Q_3 或 Q_4 其中哪一个导通以及电流的流向(“源”极或“漏”极电流)取决于频率变化的极性。此时电路中产生有效的环路增益的增加(即特性曲线#2 向上移动),因而降低了捕获时间。当 PLL 919 接近期望的频率值时误差信号减小,“导通”的晶体管“关断”。类似于加速电路 925-3 这样的加速电路和其他的加速电路一起,在美国专利申请序号为 08/504,849,各称为“快速作用控制系统”中被详细描述,该项申请于 1995 年 7 月 20 日提交,其发明人为 David M. Badger,申请人与本申请的申请人相同。

虽然对于一特定应用以具体实施例的方式举例的说明了本发明,但本领域技术人员应意识到,可进行一些改动以适用于其它应用。基于这一点,无论何时希望改变采用负反馈型积分器的闭合回路装置的响应时间,均可采用本发明,其中,在负反馈型积分器中,滤波器部分位于放大器的反馈路径中。更进一步而言,虽然本发明描述的是要求增加回路响应时间的应用实例,但它也可用于降低回路响应时间。另外,虽然本发明是以一个具体的电路拓朴结构来描述的,本发明也适用于其它拓扑结构。例如:如图 2 所示积分器电路的负反馈,是由共发射极结构的晶体管 Q_1 提供的反向信号来实现的,负反馈还可以采用其它方式实现。例如:如果放大器 921-11 是反向放大器,那么共发射极结构的晶体管 Q_1 就可以去除。另外,如果采用既有同向输入端又有反向输入端的放大器来取代仅有一个输入端的放大器 921-11,那么负反馈可通过将包括电阻 R_1 和电容 C_1、C_2 的滤波器部分连接到反向输入端来提供,则共射极结构的晶体管 Q_1 可以去掉。这些和其他的变动方案均属于下面的权利要求规定的本发明的范围。



室外单元5
LNB 3
1
RF
3-1
混频器
3-3
振荡器
3-5
901
宽带滤波器
903
RF
905
可调谐 BPF
907
混频器
909
LO
911
IF
913
140 MHZ SAW
915
917
24 MHZ
140 MHZ
调谐器 9
QPSK 调节器
11
QP
IP
解码器
13
传输单元
15
数据处理
17
视频 音频
频率
锁定
调谐电压
滤波器
925
PLL IC
921
923
微处理器
19
微调
锁相环 919
室内单元 7

图 1



911
LO
环路滤波器 927
加速电路 925-3
PLL IC 921
921-1
预分度
921-3
÷ N
921-5
振荡放大器
921-7
÷ R
921-9
鉴相器
921-11
积分器
923
外接晶振
+VCC
Q3
R7
Q4
-VCC
C1
R1
+VCC
R6
C2
Q1
微调
Q2
C3
R2
R3
R4
R5
C4
第一级滤波器 925-1
第二级滤波器 925-2
外接滤波网络 925

图 2



捕获模式
选择新的转发器频率
按照新的转发器频率将本地振荡器频率改变为额定振荡器频率
载波复原回路锁定了吗?
否
改变本振频率
稳态
是
延迟
微调模式
频率偏置>限定值吗?
是
改变本振频率
否

图 3



解码器
137
IP
QP
Q
I
00
01
10
11
载波复原回路 1111
1111-5
回路滤波器
锁定 频率
1111-3
鉴相器
可控振荡器
1111-1
1109
定时复原回路
ID
QD
I ADC
11071
Q ADC
1107Q
IA
QA
I混频器
Q混频器
90°
振荡器
11011
11010
1105
1103
915
SAW
QPSK 解调器 11

图 4



幅值(DB)
特性曲线#2(不包括第二级滤波器部分)
40 DB/DEC
20 DB/DEC
特性曲线#1(只有第二级滤波器)
P1
20 DB/DEC
Z1
Z2
P2
20 DB/DEC
40 DB/DEC
60 DB/DEC
40 DB/DEC
特性曲线#3(包括第二级滤波器)
0 DB
频率(对数)
20 DB/DEC
40 DB/DEC
20 DB/DEC

图 5