



(12) 发明专利申请

(10) 申请公布号 CN 105334086 A

(43) 申请公布日 2016. 02. 17

(21) 申请号 201410398380.9

(22) 申请日 2014.08.13

(71) 申请人 中芯国际集成电路制造（上海）有限公司

地址 201203 上海市浦东新区张江路 18 号

(72) 发明人 陈柳 段淑卿 苏佳伟

(74) 专利代理机构 北京康信知识产权代理有限责任公司 11240

代理人 吴贵明 张永明

(51) Int. Cl.

G01N 1/28(2006.01)

G01N 23/22(2006.01)

权利要求书1页 说明书5页 附图1页

(54) 发明名称

TEM 样品的制备方法及 TEM 样品

(57) 摘要

本申请公开了一种 TEM 样品的制备方法及 TEM 样品。其中，该制备方法包括以下步骤：在芯片中获得包含待测结构的薄片，薄片包括相对设置的第一面和第二面；沿第一面对薄片进行第一次研磨，以使第一面靠近待测结构；在第一次研磨后的第一面上沉积第一保护层，使第一保护层和待测结构具有相近的成像衬度；沿第二面对薄片进行第二次研磨，以使第二面靠近待测结构；将第二次研磨后的薄片从芯片中剥离，以获得 TEM 样品。该制备方法能够获得更薄的 TEM 样品，并减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影。同时，该制备方法广泛适用于具有粗糙表面或待测结构与非待测结构难以分离的 TEM 样品的制备。

在芯片中获得包含待测结构的薄片，薄片包括相对设置的第一面和第二面；

沿第一面对薄片进行第一次研磨，以使第一面靠近待测结构；

在第一次研磨后的第一面上沉积第一保护层，使第一保护层和待测结构具有相近的成像衬度；

沿第二面对薄片进行第二次研磨，以使第二面靠近待测结构；

将第二次研磨后的薄片从芯片中剥离，以获得 TEM 样品。

1. 一种 TEM 样品的制备方法,其特征在于,所述制备方法包括以下步骤:

在芯片中获得包含待测结构的薄片,所述薄片包括相对设置的第一面和第二面;

沿所述第一面对所述薄片进行第一次研磨,以使所述第一面靠近所述待测结构;

在所述第一次研磨后的所述第一面上沉积第一保护层,使所述第一保护层和所述待测结构具有相近的成像衬度;

沿所述第二面对所述薄片进行第二次研磨,以使所述第二面靠近所述待测结构;

将所述第二次研磨后的所述薄片从所述芯片中剥离,以获得所述 TEM 样品。

2. 根据权利要求 1 所述的制备方法,其特征在于,所述第一面和所述第二面垂直于或平行于所述芯片的上表面。

3. 根据权利要求 2 所述的制备方法,其特征在于,所述第一面和所述第二面垂直于所述芯片的上表面,在所述芯片中获得所述薄片的步骤包括:

在所述芯片中与所述待测结构位置相对应的表面上沉积第二保护层;

在所述第二保护层两侧的所述芯片中分别形成凹槽;

切割位于所述凹槽之间的所述芯片的底部和两侧,以形成 U 型的所述薄片,并将所述薄片中靠近所述凹槽的侧面作为所述第一面和所述第二面。

4. 根据权利要求 3 所述的制备方法,其特征在于,所述第二保护层的材料为铂或镍。

5. 根据权利要求 3 所述的制备方法,其特征在于,切割所述芯片的工艺为聚焦离子束工艺。

6. 根据权利要求 1 所述的制备方法,其特征在于,在所述第二次研磨的步骤之后,减薄所述第一保护层。

7. 根据权利要求 6 所述的制备方法,其特征在于,

在沉积所述第一保护层的步骤中,在所述第一次研磨后的所述第一面上沉积厚度为 50 ~ 100nm 的所述第一保护层;

在减薄所述第一保护层的步骤中,减薄形成厚度为 20 ~ 40nm 的所述第一保护层;

在获得所述 TEM 样品的步骤中,获得厚度为 30 ~ 80nm 的所述 TEM 样品。

8. 根据权利要求 1 至 7 中任一项所述的制备方法,其特征在于,所述第一次研磨和所述第二次研磨的工艺为聚焦离子束工艺。

9. 根据权利要求 1 至 7 中任一项所述的制备方法,其特征在于,所述待测结构为缺陷结构、接触孔结构或互连层,所述第一保护层为碳层。

10. 一种 TEM 样品,其特征在于,所述 TEM 样品由权利要求 1 至 9 中任一项所述的制备方法制作而成。

TEM 样品的制备方法及 TEM 样品

技术领域

[0001] 本申请涉及半导体集成电路的技术领域,具体而言,涉及一种 TEM 样品的制备方法及 TEM 样品。

背景技术

[0002] 在半导体集成电路中,通常采用 TEM(透射电子显微镜)获取芯片中待测结构的 TEM 照片,并根据 TEM 照片获取待测结构的形貌或尺寸等特性。同时,TEM 具有放大倍数高、分辨率高等优点,使其广泛应用于工艺控制或失效分析等领域。在采用 TEM 对待测结构的特性进行分析时,TEM 样品的制备是非常重要的一环。为了获得具有足够亮度和衬度的 TEM 照片,TEM 样品必须足够薄(一般需要小于 100nm),以使得电子能够透过 TEM 样品。

[0003] 现有 TEM 样品的制备方法通常包括以下步骤:在芯片中与待测结构位置相对应的上表面上沉积铂层,以起到保护芯片作用;在铂层两侧的芯片中分别形成凹槽;切割位于凹槽之间的芯片的底部和两侧,以形成 U 型的薄片,并将薄片中靠近凹槽的侧面作为第一面和第二面;分别沿第一面和第二面对薄片进行研磨,以得到具有目标厚度(通常为 100nm 左右)的薄片;将薄片从芯片中剥离,以获得 TEM 样品。

[0004] 然而,对上述制备方法得到的 TEM 样品进行拍照时,TEM 样品在三维上的图案都会显示在二维图像中,因此会使得所拍 TEM 照片中产生重影,从而影响 TEM 分析的结果。以如图 1 所示的 TEM 样品为例,由于接触孔结构(其材料为钨)比周围的介质层(其材料为 SiO₂)难以研磨,使得在研磨薄片的过程中产生粗糙表面,并使得部分非待测接触孔结构(如图 1 中 b' 所示)保留下,进而导致在对该 TEM 样品中待测接触孔结构(如图 1 所示 a')进行拍照时会产生重影。

[0005] 为了解决上述问题,一种解决方法是进一步研磨上述 TEM 样品,以获得更薄的 TEM 样品,即通过研磨去除 TEM 样品中造成重影的结构(例如如图 1 中 b' 所示的非待测接触孔结构)。然而,反复研磨过程会损伤或污染 TEM 样品中待测结构,同时 TEM 样品太薄会使得 TEM 样品容易发生扭曲变形或破碎,进而难以获取 TEM 样品的 TEM 照片。因此,如何获得更薄的 TEM 样品,以减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影,成为本领域中亟待解决的技术问题。

发明内容

[0006] 本申请旨在提供一种 TEM 样品的制备方法及 TEM 样品,以获得更薄的 TEM 样品,并减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影。

[0007] 为了实现上述目的,本申请提供了一种 TEM 样品的制备方法,该制备方法包括以下步骤:在芯片中获得包含待测结构的薄片,薄片包括相对设置的第一面和第二面;沿第一面对薄片进行第一次研磨,以使第一面靠近待测结构;在第一次研磨后的第一面上沉积第一保护层,使第一保护层和待测结构具有相近的成像衬度;沿第二面对薄片进行第二次研磨,以使第二面靠近待测结构;将第二次研磨后的薄片从芯片中剥离,以获得 TEM 样品。

- [0008] 进一步地,第一面和第二面垂直于或平行于芯片的上表面。
- [0009] 进一步地,第一面和第二面垂直于芯片的上表面,在芯片中获得薄片的步骤包括:在芯片中与待测结构位置相对应的上表面上沉积第二保护层;在第二保护层两侧的芯片中分别形成凹槽;切割位于凹槽之间的芯片的底部和两侧,以形成U型的薄片,并将薄片中靠近凹槽的侧面作为第一面和第二面。
- [0010] 进一步地,第二保护层的材料为铂或镍。
- [0011] 进一步地,切割芯片的工艺为聚焦离子束工艺。
- [0012] 进一步地,在第二次研磨的步骤之后,减薄第一保护层。
- [0013] 进一步地,在沉积第一保护层的步骤中,在第一次研磨后的第一面上沉积厚度为50~100nm的第一保护层;在减薄第一保护层的步骤中,减薄形成厚度为20~40nm的第一保护层;在获得TEM样品的步骤中,获得厚度为30~80nm的TEM样品。
- [0014] 进一步地,第一次研磨和第二次研磨的工艺为聚焦离子束工艺。
- [0015] 进一步地,待测结构为缺陷结构、接触孔结构或互连层,第一保护层为碳层。
- [0016] 本申请还提供了一种TEM样品,该TEM样品由本申请上述的制备方法制作而成。
- [0017] 应用本申请的技术方案,本申请通过沿第一面对薄片进行第一次研磨,在第一次研磨后的第一面上沉积第一保护层,沿第二面对薄片进行第二次研磨,以及将第二次研磨后的薄片从芯片中剥离的步骤获得了TEM样品。上述第一保护层能够对第一次研磨后的薄片提供支撑,从而避免第二次研磨的过程中薄片发生扭曲变形或破碎,进而能够通过第二次研磨获得更薄的TEM样品,并减少对该TEM样品进行拍照时所得TEM照片中的重影。同时,由于第一保护层和待测结构具有相近的成像衬度,因此该第一保护层在所获得的TEM图片中呈透明色,从而不会影响对待测结构的观测。该制备方法可以广泛适用于具有粗糙表面或待测结构与非待测结构难以分离的TEM样品的制备。

附图说明

- [0018] 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
- [0019] 图1示出了采用现有TEM样品的制备方法得到的TEM样品的剖面结构示意图;
- [0020] 图2示出了本申请实施方式所提供的TEM样品的制备方法的流程示意图;以及
- [0021] 图3示出了采用本申请实施方式提供的TEM样品的制备方法得到的TEM样品的剖面结构示意图。

具体实施方式

- [0022] 需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
- [0023] 需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示意性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
- [0024] 为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、

“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转 90 度或处于其他方位），并且对这里所使用的空间相对描述作出相应解释。

[0025] 正如背景技术中所介绍的，现有 TEM 样品制备方法得到的 TEM 样品进行拍照时，TEM 样品在三维上的图案都会显示在二维图像中，因此会使得所拍 TEM 照片中产生重影，从而影响 TEM 分析的结果。

[0026] 本申请的发明人针对上述问题进行研究，提出了一种 TEM 样品的制备方法。如图 2 所述，该制备方法包括以下步骤：在芯片中获得包含待测结构的薄片，薄片包括相对设置的第一面和第二面；沿第一面对薄片进行第一次研磨，以使第一面靠近待测结构；在第一次研磨后的第一面上沉积第一保护层，使第一保护层和待测结构具有相近的成像衬度；沿第二面对薄片进行第二次研磨，以使第二面靠近待测结构；将第二次研磨后的薄片从芯片中剥离，以获得 TEM 样品。

[0027] 上述制备方法通过沿第一面对薄片进行第一次研磨，在第一次研磨后的第一面上沉积第一保护层，沿第二面对薄片进行第二次研磨，以及将第二次研磨后的薄片从芯片中剥离的步骤获得了 TEM 样品。上述第一保护层能够对第一次研磨后的薄片提供支撑，从而避免第二次研磨的过程中薄片发生扭曲变形或破碎，进而能够通过第二次研磨获得更薄的 TEM 样品，并减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影。同时，由于第一保护层和待测结构具有相近的成像衬度，因此该第一保护层在所获得的 TEM 图片中呈透明色，从而不会影响对待测结构的观测。该制备方法可以广泛适用于具有粗糙表面或待测结构与非待测结构难以分离的 TEM 样品的制备。

[0028] 下面将更详细地描述根据本申请提供的 TEM 样品的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。

[0029] 首先，在芯片中获得包含待测结构的薄片，薄片包括相对设置的第一面和第二面。其中，待测结构为缺陷结构、接触孔结构或互连层等，薄片的第一面和第二面可以垂直于或平行于芯片的上表面。在第一面和第二面垂直于芯片的上表面的情况下，在一种优选的实施方式中，在芯片中获得薄片的步骤包括：在芯片中与待测结构位置相对应的上表面上沉积第二保护层；在第二保护层两侧的芯片中分别形成凹槽；切割位于凹槽之间的芯片的底部和两侧，以形成 U 型的薄片，并将薄片中靠近凹槽的侧面作为薄片的第一面和第二面。

[0030] 上述第二保护层用于避免薄片受到后续工艺的损伤，第二保护层的材料可以为铂或镍等。同时，形成第二保护层的工艺可以为溅射等；形成凹槽的方法可以为等离子刻蚀等；切割芯片的工艺为聚焦离子束工艺。上述工艺为本领域现有技术，其具体工艺参数可以参数现有技术，在此不再赘述。

[0031] 当然，第一面和第二面也可以平行于芯片的上表面。此时，本领域的技术人员可以

参照上述优选实施方式,以在芯片中获得薄片。为了节省篇幅,在此不再冗述。

[0032] 完成在芯片中获得包含待测结构的薄片,薄片包括相对设置的第一面和第二面的步骤之后,沿第一面对薄片进行第一次研磨,以使第一面靠近待测结构。优选地,第一次研磨的工艺为聚焦离子束工艺。当聚焦离子束工艺进行第一次研磨时,应采用低电压低电流进行第一次研磨,以减少第一次研磨对芯片造成的损伤。同时,由于前一步骤中在芯片中与待测结构位置相对应的上表面上沉积形成了第二保护层,该第二保护层也能减少电流对芯片表面造成的伤害。

[0033] 完成沿第一面对薄片进行第一次研磨,以使第一面靠近待测结构的步骤之后,在第一次研磨后的第一面上沉积第一保护层,使第一保护层和待测结构具有相近的成像衬度。该第一保护层能够对第一次研磨后的薄片提供支撑,从而避免第二次研磨的过程中薄片发生扭曲变形或破碎,进而能够通过第二次研磨获得更薄的 TEM 样品,并减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影。

[0034] 上述第一保护层的材料与待测结构相关。当待测结构为缺陷结构、接触孔结构或互连层时,第一保护层为碳层。沉积第一保护层的工艺可以为蒸镀等,其具体工艺参数可以参照现有技术,在此不再赘述。

[0035] 同时,上述第一保护层的厚度可以根据实际工艺需求进行设定。为了对第一次研磨后的薄片提供更大的支撑,从而进一步避免第二次研磨的过程中薄片发生扭曲变形或破碎,在一种优选的实施方式中,在沉积第一保护层的步骤中,在第一次研磨后的第一面上沉积厚度为 50 ~ 100nm 的第一保护层。

[0036] 完成在第一次研磨后的第一面上沉积第一保护层,使第一保护层和待测结构具有相近的成像衬度的步骤之后,沿第二面对薄片进行第二次研磨,以使第二面靠近待测结构。优选地,第二次研磨的工艺为聚焦离子束工艺。当聚焦离子束工艺进行第二次研磨时,应采用低电压低电流进行第二次研磨,以减少第一次研磨对芯片造成的损伤。

[0037] 为了进一步减少薄片的厚度,在第二次研磨的步骤之后,还可以进一步减薄第一保护层。减薄的工艺可以为聚焦离子束工艺等,其具体工艺参数可以参照现有技术。同时,本领域的技术人员可以根据实际工艺需求,设定减薄步骤后所形成第一保护层的厚度。优选地,在减薄第一保护层的步骤中,减薄形成厚度为 20 ~ 40nm 的第一保护层。

[0038] 完成沿第二面对薄片进行第二次研磨,以使第二面到达待测结构的另一侧的步骤之后,将第二次研磨后的薄片从芯片中剥离,以获得 TEM 样品。剥离的工艺可以为刻蚀等,其具体过程可以参照现有技术。经过该步骤之后,即可获得更薄的 TEM 样品。优选地,在获得 TEM 样品的步骤中,获得厚度为 30 ~ 80nm 的 TEM 样品。

[0039] 本申请还以含有待测接触孔结构的 TEM 样品为例,制作出了采用本申请实施方式提供的 TEM 样品的制备方法得到的 TEM 样品的剖面结构示意图。如图 3 所示,用本申请实施方式提供的 TEM 样品的制备方法得到的 TEM 样品包括以下结构:待测接触孔结构(如图 3 中 a 所示)、位于相邻待测接触孔结构之间的介质层(如图 3 中 b 所示),以及位于待测接触孔结构和介质层上的第一保护层(如图 3 中 c 所示)。很明显,采用对该 TEM 样品中待测接触孔结构 a 进行拍照时不会产生重影。

[0040] 本申请还提供了一种 TEM 样品,该 TEM 样品由本申请上述的制备方法制作而成。该 TEM 样品的厚度更薄,从而减少了对该 TEM 样品进行拍照时所得 TEM 照片中的重影。

[0041] 从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:

[0042] (1) 本申请通过沿第一面对薄片进行第一次研磨,在第一次研磨后的第一面上沉积第一保护层,沿第二面对薄片进行第二次研磨,以及将第二次研磨后的薄片从芯片中剥离的步骤获得了 TEM 样品。

[0043] (2) 上述第一保护层能够对第一次研磨后的薄片提供支撑,从而避免第二次研磨的过程中薄片发生扭曲变形或破碎,进而能够通过第二次研磨获得更薄的 TEM 样品,并减少对该 TEM 样品进行拍照时所得 TEM 照片中的重影。

[0044] (3) 同时,由于第一保护层和待测结构具有相近的成像衬度,因此该第一保护层在所获得的 TEM 图片中呈透明色,从而不会影响对待测结构的观测。

[0045] (4) 该制备方法可以广泛适用于具有粗糙表面或待测结构与非待测结构难以分离的 TEM 样品的制备。

[0046] 以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。





图 1



冬 2




图 3