

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年10月6日(06.10.2022)



(10) 国際公開番号

WO 2022/209663 A1

(51) 国際特許分類:
H01L 23/48 (2006.01)

(21) 国際出願番号: PCT/JP2022/010283

(22) 国際出願日: 2022年3月9日(09.03.2022)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2021-056341 2021年3月30日(30.03.2021) JP

(71) 出願人: ローム株式会社 (ROHM CO., LTD.)
[JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町2-1番地 Kyoto (JP).

(72) 発明者: 谷口 聡紀 (TANIGUCHI Satoki);
〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP). 那須賢太郎 (NASU Kentaro); 〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP). 越智 賢明 (OCHI Yoshiaki); 〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP).


(74) 代理人: 臼井 尚, 外 (USUI Takashi et al.);
〒5430014 大阪府大阪市天王寺区玉造元町2番32-1301 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL,

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置

FIG.3



(57) Abstract: This semiconductor device comprises: a first lead; a second lead separated from the first lead in a first direction; a first semiconductor element disposed on the first lead; a second semiconductor element disposed on the second lead; and encapsulating resin covering the first lead, the second lead, the first semiconductor element, and the second semiconductor element. The first semiconductor element and the second semiconductor element have a first element side and a second element side, respectively. The first and second element sides are opposed to each other in the first direction. The encapsulating resin has a first-direction central plane at an equal distance from the first element side and the second

CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

element side in the first direction. The first lead includes a first main part, and the second lead includes a second main part. The first main part and the second main part are separated from each other with reference to the first-direction central plane.

(57) 要約: 半導体装置は、第1リードと、第1方向において前記第1リードから離間配置された第2リードと、前記第1リードに配置された第1半導体素子と、前記第2リードに配置された第2半導体素子と、前記第1リード、前記第2リード、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備える。前記第1半導体素子および前記第2半導体素子は、前記第1方向において互いに対向する第1素子側面および第2素子側面をそれぞれ有する。前記封止樹脂は、前記第1方向において前記第1素子側面および前記第2素子側面から等距離の第1方向中央断面を有する。前記第1リードは第1主部を含み、前記第2リードは、第2主部を含む。前記第1主部および前記第2主部は、前記第1方向中央断面を基準として互いに離間している。

明 細 書

発明の名称：半導体装置

技術分野

[0001] 本開示は、半導体装置に関する。

背景技術

[0002] 半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献1には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、複数のリード、半導体素子および封止樹脂を備えている。半導体素子(6)は、リード(3)に搭載されている。当該半導体素子が搭載されたリード(3)とは異なる他のリード(1, 2)は、リード(3)に対して当該リード(3)の厚さ方向(z)に直交する方向(x)に離間して配置されている。封止樹脂(8)は、複数のリードの一部ずつと半導体素子とを覆っており、厚さ方向(z)に見て矩形状である。

[0003] 特許文献1に記載された半導体装置は、たとえば様々な機器の回路基板に表面実装される。半導体装置の使用の際には、たとえば当該半導体装置が実装された回路基板において、熱の影響等により反りが生じる場合がある。このような回路基板の変形が起こると、封止樹脂やリードには応力が作用する。封止樹脂のうち、方向xにおいて互いに離間したリードの間に大きな応力が作用すると、封止樹脂がリードから剥離したり、封止樹脂に亀裂が生じることが懸念される。

先行技術文献

特許文献

[0004] 特許文献1：特開2020-88035号公報

発明の概要

発明が解決しようとする課題

[0005] 本開示は、上記した事情のもとで考え出されたものであって、封止樹脂の剥離等を抑制するのに適した半導体装置を提供することを一の課題とする。

課題を解決するための手段

[0006] 本開示によって提供される半導体装置は、厚さ方向の一方側を向く第1主面および他方側を向く第1裏面を有する第1リードと、前記厚さ方向の一方側を向く第2主面および他方側を向く第2裏面を有し、かつ、前記第1リードに対して、前記厚さ方向に直交する第1方向の一方側に離間配置された第2リードと、前記第1主面に配置された第1半導体素子、および前記第2主面に配置された第2半導体素子と、前記第1リードの一部、前記第2リードの一部、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備える。前記第1半導体素子および前記第2半導体素子は、各々、前記第1方向の一方側を向く第1素子側面および他方側を向く第2素子側面を有する。前記第1リードは、前記第1方向において前記第1半導体素子の前記第1素子側面および前記第2半導体素子の前記第2素子側面から等距離の前記封止樹脂における第1方向中央断面に対して前記第1方向の他方側に位置する第1主部と、前記第1主部から前記第1方向の一方側に延出する第1延出部と、を含む。前記第2リードは、前記第1方向中央断面に対して前記第1方向の一方側に位置する第2主部を含む。

発明の効果

[0007] 本開示の半導体装置によれば、封止樹脂の剥離等を抑制することができる。

[0008] 本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

図面の簡単な説明

[0009] [図1]図1は、本開示の第1実施形態に係る半導体装置を示す斜視図である。

[図2]図2は、本開示の第1実施形態に係る半導体装置を示す斜視図（封止樹脂を透過）である。

[図3]図3は、図1に示す半導体装置の平面図（封止樹脂を透過）である。

[図4]図4は、図1に示す半導体装置の底面図である。

[図5]図5は、図1に示す半導体装置の正面図である。

[図6]図6は、図1に示す半導体装置の右側面図である。

[図7]図7は、図3のV I I - V I I 線に沿う断面図である。

[図8]図8は、図3のV I I I - V I I I 線に沿う断面図である。

[図9]図9は、図3のI X - I X 線に沿う断面図である。

[図10]図10は、本開示の第1実施形態に係る半導体装置の回路構成を示す図である。

[図11]図11は、図1に示す半導体装置を回路基板に実装した状態を示す、図7と同様の断面図である。

[図12]図12は、第1実施形態の第1変形例に係る半導体装置を示す、図3と同様の平面図である。

[図13]図13は、図12に示す半導体装置の正面図である。

[図14]図14は、第1実施形態の第2変形例に係る半導体装置を示す、図3と同様の平面図である。

[図15]図15は、図14に示す半導体装置の正面図である。

[図16]図16は、第1実施形態の第3変形例に係る半導体装置を示す、図3と同様の平面図である。

[図17]図17は、図16に示す半導体装置の正面図である。

[図18]図18は、第1実施形態の第4変形例に係る半導体装置を示す、図3と同様の平面図である。

[図19]図19は、図18に示す半導体装置の正面図である。

[図20]図20は、第1実施形態の第5変形例に係る半導体装置を示す、図3と同様の平面図である。

[図21]図21は、図20に示す半導体装置の正面図である。

発明を実施するための形態

[0010] 以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

[0011] 本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図

していない。

[0012] 本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。

[0013] 図1～図14は、本開示の第1実施形態に係る半導体装置を示している。本実施形態の半導体装置A10は、第1リード1、第2リード2、第1半導体素子3A、第2半導体素子3B、導通部材4および封止樹脂5を備えている。図1に示すように、半導体装置A10のパッケージ形式は、QFN (Quad For Non-Lead Package) である。

[0014] 図1は、半導体装置A10を示す斜視図である。図2は、半導体装置A10を示す斜視図である。図3は、半導体装置A10を示す平面図である。図4は、半導体装置A10を示す底面図である。図5は、半導体装置A10を示す正面図である。図6は、半導体装置A10を示す右側面図である。図7は、図3のV11-V11線に沿う断面図である。図8は、図3のV111-V111線に沿う断面図である。図9は、半導体装置A10の回路構成図である。なお、図2および図3は、理解の便宜上、封止樹脂5を透過してい

る。これらの図において、透過した封止樹脂 5 を想像線（二点鎖線）で示している。図 3 においては、導通部材 4 を省略している。

[0015] これらの図に示す半導体装置 A 1 0 は、様々な機器の回路基板に表面実装されるものである。半導体装置 A 1 0 の厚さ方向視の形状は矩形状である。半導体装置 A 1 0 の説明においては、半導体装置 A 1 0 の厚さ方向を「厚さ方向 z」と呼ぶ。厚さ方向 z に対して直交し、半導体装置 A 1 0 の一辺に沿う方向（図 3 における左右方向）を「第 1 方向 x」と呼ぶ。厚さ方向 z および第 1 方向 x の双方に直交する方向（図 3 における上下方向）を「第 2 方向 y」と呼ぶ。半導体装置 A 1 0 の大きさは特に限定されず、本実施形態においては、たとえば第 1 方向 x 寸法が 0.4～8.0 mm 程度、第 2 方向 y 寸法が 0.2～8.0 mm 程度、厚さ方向 z 寸法が 0.15～1.0 mm 程度である。

[0016] 第 1 リード 1 および第 2 リード 2 は、たとえば、金属板に打ち抜き加工やエッチング処理等を施すことにより形成されている。第 1 リード 1 および第 2 リード 2 構成材料は、たとえば Cu（銅）および Ni（ニッケル）のいずれか、またはこれらの合金などからなる。第 1 リード 1 および第 2 リード 2 は、各々、その一部が封止樹脂 5 に覆われている。

[0017] 図 3 に示すように、第 1 リード 1 は、半導体装置 A 1 0 の図中左寄り（第 1 方向 x の他方側）に配置されている。第 2 リード 2 は、半導体装置 A 1 0 の図中右寄り（第 1 方向 x の一方側）に配置されている。第 1 リード 1 および第 2 リード 2 は、第 1 方向 x において互いに離間して配置されている。

[0018] 図 3～図 5、図 7、図 8 に示すように、第 1 リード 1 は、第 1 主面 1 0 1、第 1 裏面 1 0 2 および第 1 凹面 1 0 3 を有する。第 1 主面 1 0 1 は、厚さ方向 z の一方側を向く。第 1 主面 1 0 1 は、封止樹脂 5 に覆われている。第 1 裏面 1 0 2 および第 1 凹面 1 0 3 は、第 1 主面 1 0 1 とは反対側（厚さ方向 z の他方側）を向く。第 1 裏面 1 0 2 は、封止樹脂 5 から露出している。第 1 凹面 1 0 3 は、第 1 裏面 1 0 2 よりも厚さ方向 z の一方側寄りに位置し、第 1 裏面 1 0 2 よりも第 1 主面 1 0 1 に近い位置にある。第 1 凹面 1 0 3

は、厚さ方向 z に見て、第1主面101の一部と重なる。第1凹面103は、厚さ方向 z に見て、第1裏面102よりも第1方向 x の一方側に位置する。第1凹面103は、封止樹脂5に覆われている。第1凹面103は、たとえばハーフエッチング処理により形成される。

[0019] 第1リード1は、第1主部11、第1延出部12、第1端子部13、第1連結部14および第2連結部15を含む。図3に示すように、第1主部11は、厚さ方向 z に見て矩形状である。図3において、第1主部11は、半導体装置A10の第1方向 x における中央よりも左側（第1方向 x の他方側）に位置する。

[0020] 図3～図5、図7に示すように、第1主部11は、第1主面101の一部、第1裏面102の一部、第1凹面103の一部および第1内側面111を有する。第1主部11における第1主面101は、第1半導体素子3Aが搭載される部位である。第1主部11における第1裏面102は、裏面端子になる部位である。第1内側面111は、第1主部11の第1方向 x における一方側端に位置し、第1方向 x の一方側を向く。第1内側面111は、第1主面101および第1凹面103の双方につながる。

[0021] 第1延出部12は、第1主部11につながっており、第1主部11の第1内側面111より第1方向 x の一方側に延出している。本実施形態において、第1延出部12は、第1主部11のうち第2方向 y の一方側寄りの部分から、第1方向 x の一方側に延びる。図3において、第1延出部12にはハッチングを付している。

[0022] 図3～図5、図7に示すように、第1延出部12は、第1主面101の一部、第1凹面103の一部、第1先端面121、第1湾曲面122および第1中間面123を有する。第1先端面121は、第1延出部12の第1方向 x における一方側端に位置し、第1方向 x の一方側を向く。第1先端面121は、第1主面101および第1凹面103の双方につながる。本実施形態において、第1先端面121は、半導体装置A10の第1方向 x における中央に位置する。第1湾曲面122は、厚さ方向 z に見て円弧状をなす凹曲面

である。第1湾曲面122は、第1主面101および第1凹面103の双方と、第1先端面121とにつながる。第1中間面123は、第1方向xの一方側を向く。第1中間面123は、第1方向xにおいて第1先端面121と第1主部11の第1内側面111との間に位置する。第1中間面123は、第1先端面121よりも第2方向yの他方側に位置する。第1中間面123は、第1主面101および第1凹面103の双方と、第1湾曲面122とにつながる。

[0023] 図3、図4、図7に示すように、第1端子部13は、第1主部11につながっており、厚さ方向zに見て矩形状である。第1端子部13は、第1主部11の第1方向xにおける他方側端につながる。第1端子部13の第2方向yにおける寸法は、第1主部11の第2方向yにおける寸法よりも小である。第1端子部13は、第1方向xに見て、第1主部11の第2方向yにおける中央に位置する。第1端子部13は、第1主面101の一部、第1裏面102の一部および第1端面131を有する。第1端面131は、第1端子部13の第1方向xにおける他方側端に位置し、第1方向xの他方側を向く。第1端面131は、封止樹脂5から露出している。

[0024] 図3、図8に示すように、第1連結部14は、第1主部11につながっており、厚さ方向zに見て矩形状である。第1連結部14は、第1主部11の第2方向yにおける一方側端につながる。第1連結部14の第1方向xにおける寸法は、第1主部11の第1方向xにおける寸法よりも小である。第1連結部14は、第2方向yに見て、第1主部11の第1方向xにおける中央に位置する。第1連結部14は、第1連結部端面141を有する。第1連結部端面141は、第1連結部14の第2方向yにおける一方側端に位置し、第2方向yの一方側を向く。第1連結部端面141は、封止樹脂5から露出している。

[0025] 第2連結部15は、第1主部11につながっており、厚さ方向zに見て矩形状である。第2連結部15は、第1主部11の第2方向yにおける他方側端につながる。第2連結部15の第1方向xにおける寸法は、第1主部11

の第1方向xにおける寸法よりも小である。第2連結部15は、第2方向yに見て、第1主部11の第1方向xにおける中央に位置する。第2連結部15は、第2連結部端面151を有する。第2連結部端面151は、第2連結部15の第2方向yにおける他方側端に位置し、第2方向yの他方側を向く。第2連結部端面151は、封止樹脂5から露出している。

[0026] 図3～図5、図7に示すように、第2リード2は、第2主面201、第2裏面202および第2凹面203を有する。第2主面201は、厚さ方向zの一方側を向く。第2主面201は、厚さ方向zにおいて第1リード1の第1主面101と同じ位置にある。第2主面201は、封止樹脂5に覆われている。第2裏面202および第2凹面203は、第2主面201とは反対側（厚さ方向zの他方側）を向く。第2裏面202は、封止樹脂5から露出している。第2凹面203は、第2裏面202よりも厚さ方向zの一方側寄りに位置し、第2裏面202よりも第2主面201に近い位置にある。第2凹面203は、厚さ方向zに見て、第2主面201の一部と重なる。第2凹面203は、厚さ方向zに見て、第2裏面202よりも第1方向xの他方側に位置する。第2凹面203は、封止樹脂5に覆われている。第2凹面203は、たとえばハーフエッチング処理により形成される。

[0027] 第2リード2は、第2主部21、第2延出部22、第2端子部23、第3連結部24および第4連結部25を含む。図3に示すように、第2主部21は、厚さ方向zに見て矩形状である。図3において、第2主部21は、半導体装置A10の第1方向xにおける中央よりも右側（第1方向xの一方側）に位置する。上述の第1リード1における第1主部11と、第2主部21とは、第1方向xにおいて離間しており、半導体装置A10の第1方向xにおける中央を挟んで対称（図3において左右対称）に配置されている。

[0028] 図3～図5、図7に示すように、第2主部21は、第2主面201の一部、第2裏面202の一部、第2凹面203の一部および第2内側面211を有する。第2主部21における第2主面201は、第2半導体素子3Bが搭載される部位である。第2主部21における第2裏面202は、裏面端子に

なる部位である。第2内側面211は、第2主部21の第1方向xにおける他方側端に位置し、第1方向xの他方側を向く。第2内側面211は、第2主面201および第2凹面203の双方につながる。

[0029] 第2延出部22は、第2主部21につながっており、第2主部21の第2内側面211より第1方向xの他方側に延出している。本実施形態において、第2延出部22は、第2主部21のうち第2方向yの他方側寄りの部分から、第1方向xの他方側に延びる。図3において、第2延出部22にはハッチングを付している。

[0030] 図3～図5、図7に示すように、第2延出部22は、第2主面201の一部、第2凹面203の一部、第2先端面221、第2湾曲面222および第2中間面223を有する。第2先端面221は、第2延出部22の第1方向xにおける他方側端に位置し、第1方向xの他方側を向く。第2先端面221は、第2主面201および第2凹面203の双方につながる。本実施形態において、第2先端面221は、半導体装置A10の第1方向xにおける中央に位置する。第2湾曲面222は、厚さ方向zに見て円弧状をなす凹曲面である。第2湾曲面222は、第2主面201および第2凹面203の双方と、第2先端面221とにつながる。第2中間面223は、第1方向xの他方側を向く。第2中間面223は、第1方向xにおいて第2先端面221と第2主部21の第2内側面211との間に位置する。第2中間面223は、第2先端面221よりも第2方向yの一方側に位置する。第2中間面223は、第2主面201および第2凹面203の双方と、第2湾曲面222とにつながる。

[0031] 図3、図4、図7に示すように、第2端子部23は、第2主部21につながっており、厚さ方向zに見て矩形状である。第2端子部23は、第1方向xに見て、第2主部21の第1方向xにおける一方側端につながる。第2端子部23の第2方向yにおける寸法は、第2主部21の第2方向yにおける寸法よりも小である。第2端子部23は、第1方向xに見て、第2主部21の第2方向yにおける中央に位置する。第2端子部23は、第2主面201

の一部、第2裏面202の一部および第2端面231を有する。第2端面231は、第2端子部23の第1方向xにおける一方側端に位置し、第1方向xの一方側を向く。第2端面231は、封止樹脂5から露出している。

[0032] 図3、図9に示すように、第3連結部24は、第2主部21につながっており、厚さ方向zに見て矩形状である。第3連結部24は、第2主部21の第2方向yにおける一方側端につながる。第3連結部24の第1方向xにおける寸法は、第2主部21の第1方向xにおける寸法よりも小である。第3連結部24は、第2方向yに見て、第2主部21の第1方向xにおける中央に位置する。第3連結部24は、第3連結部端面241を有する。第3連結部端面241は、第3連結部24の第2方向yにおける一方側端に位置し、第2方向yの一方側を向く。第3連結部端面241は、封止樹脂5から露出している。

[0033] 第4連結部25は、第2主部21につながっており、厚さ方向zに見て矩形状である。第4連結部25は、第2主部21の第2方向yにおける他方側端につながる。第4連結部25の第1方向xにおける寸法は、第1主部11の第1方向xにおける寸法よりも小である。第2連結部15は、第2方向yに見て、第2主部21の第1方向xにおける中央に位置する。第4連結部25は、第4連結部端面251を有する。第4連結部端面251は、第4連結部端面251の第2方向yにおける他方側端に位置し、第2方向yの他方側を向く。第4連結部端面251は、封止樹脂5から露出している。

[0034] 第1半導体素子3Aおよび第2半導体素子3Bは、半導体装置A10の電气的機能を発揮する要素である。第1半導体素子3Aおよび第2半導体素子3Bの種類は特に限定されない。本実施形態では、2つの第1半導体素子3Aおよび第2半導体素子3Bは同一種の素子であり、いずれもツェナーダイオードである。本実施形態において、第1半導体素子3Aおよび第2半導体素子3Bの各々は、厚さ方向zに見て矩形状をなしている。

[0035] 図3、図7に示すように、第1半導体素子3Aは、第1主部11（第1リード1）における第1主面101に配置されている。第1半導体素子3Aは

、第1素子側面301、第2素子側面302、第3素子側面303、第4素子側面304、第1電極31および第2電極32を有する。第1素子側面301、第2素子側面302、第3素子側面303および第4素子側面304の各々は、第1半導体素子3Aの厚さ方向zの一方側を向く面および他方側を向く面に挟まれており、当該厚さ方向zの一方側を向く面および他方側を向く面の双方につながる。第1素子側面301は、第1方向xの一方側を向く。第2素子側面302は、第1方向xの他方側を向く。第3素子側面303は、第2方向yの一方側を向く。第4素子側面304は、第2方向yの他方側を向く。第1電極31は、第1半導体素子3Aの厚さ方向zの一方側を向く面に設けられている。第2電極32は、第1半導体素子3Aの厚さ方向zの他方側を向く面に設けられている。本実施形態において、第1電極31はアノード（陰極）であり、第2電極32はカソード（陰極）である。第1半導体素子3Aは、導電性接合材39を介して第1主面101（第1主部11、第1リード1）に電氣的に接合されている。導電性接合材39は、第1主面101と第2電極32とを導通接合する。導電性接合材39の構成材料は特に限定されず、たとえば、はんだ、金属ペースト材、あるいは焼結金属などである。

[0036] 第2半導体素子3Bは、第2主部21（第2リード2）における第2主面201に配置されている。第2半導体素子3Bは、第1素子側面301、第2素子側面302、第3素子側面303、第4素子側面304、第1電極31および第2電極32を有する。第1素子側面301、第2素子側面302、第3素子側面303および第4素子側面304の各々は、第2半導体素子3Bの厚さ方向zの一方側を向く面および他方側を向く面に挟まれており、当該厚さ方向zの一方側を向く面および他方側を向く面の双方につながる。第1素子側面301は、第1方向xの一方側を向く。第2素子側面302は、第1方向xの他方側を向く。第3素子側面303は、第2方向yの一方側を向く。第4素子側面304は、第2方向yの他方側を向く。第1電極31は、第2半導体素子3Bの厚さ方向zの一方側を向く面に設けられている。

第2電極32は、第2半導体素子3Bの厚さ方向zの他方側を向く面に設けられている。本実施形態において、第1電極31はアノード（陰極）であり、第2電極32はカソード（陰極）である。第2半導体素子3Bは、導電性接合材39を介して第2主面201（第2主部21、第2リード2）に電氣的に接合されている。導電性接合材39は、第2主面201と第2電極32とを導通接合する。導電性接合材39の構成材料は特に限定されず、たとえば、はんだ、金属ペースト材、あるいは焼結金属などである。

[0037] 導通部材4は、第1半導体素子3Aの第1電極31と第2半導体素子3Bの第1電極31とを導通させるものである。導通部材4の具体的構成は何ら限定されず、たとえば金属からなるワイヤやリボンが挙げられる。導通部材4を構成する金属としては、たとえばAu（金）、Al（アルミニウム）等の金属やこれらの合金が挙げられる。本実施形態では、1つの導通部材4を具備する場合を例示したが、2つ以上の導通部材4を具備する構成としてもよい。

[0038] 図10は、本実施形態の半導体装置A10の回路構成を示す図である。第1半導体素子3Aおよび第2半導体素子3Bは、逆向きに直列接続されている。同図に示す構成において、第1リード1および第2リード2の間でいずれの方向に降伏電圧よりも高い電圧をかけても、第1半導体素子3Aおよび第2半導体素子3Bには一定電圧で電流が流れる。

[0039] 封止樹脂5は、第1リード1および第2リード2の一部ずつと、第1半導体素子3Aおよび第2半導体素子3Bと、導通部材4とを覆っている。封止樹脂5は、たとえば黒色のエポキシ樹脂からなる。

[0040] 図1、図7～図9に示すように、封止樹脂5は、樹脂主面51、樹脂裏面52、第1樹脂側面531、第2樹脂側面532、第3樹脂側面533および第4樹脂側面534を有する。樹脂主面51および樹脂裏面52は、厚さ方向zにおいて互いに反対側向き、かつ離間している。樹脂主面51は、厚さ方向zの一方側を向く。樹脂裏面52は、厚さ方向zの他方側を向く。図7に示すように、樹脂裏面52から、第1リード1の第1裏面102と第2

リード2の第2裏面202とが、樹脂裏面52と面一になるように露出している。

[0041] 第1樹脂側面531、第2樹脂側面532、第3樹脂側面533および第4樹脂側面534の各々は、樹脂主面51および樹脂裏面52に挟まれており、樹脂主面51および樹脂裏面52の双方につながる。図7に示すように、第1樹脂側面531および第2樹脂側面532は、第1方向xにおいて互いに反対側を向き、かつ離間している。第1樹脂側面531は、第1方向xの一方側を向く。第2樹脂側面532は、第1方向xの他方側を向く。第1樹脂側面531から、第2リード2の第2端面231が、第1樹脂側面531と面一になるように露出している。第2樹脂側面532から、第1リード1の第1端面131が、第2樹脂側面532と面一になるように露出している。

[0042] 図8、図9に示すように、第3樹脂側面533および第4樹脂側面534は、第2方向yにおいて互いに反対側を向き、かつ離間している。第3樹脂側面533は、第2方向yの一方側を向く。第4樹脂側面534は、第2方向yの他方側を向く。第3樹脂側面533から、第1リード1の第1連結部端面141と第2リード2の第3連結部端面241とが、第3樹脂側面533と面一になるように露出している。第4樹脂側面534から、第1リード1の第2連結部端面151と第2リード2の第4連結部端面251とが、第4樹脂側面534と面一になるように露出している。

[0043] 図7等においては、第1方向xにおいて第1半導体素子3Aの第1素子側面301および第2半導体素子3Bの第2素子側面302から等距離の封止樹脂5における断面（第1方向中央断面CS）を、一点鎖線で示している。第1リード1の第1主部11は、第1方向中央断面CSに対して第1方向xの他方側（図7における左側）に位置する。第2リード2の第2主部21は、第1方向中央断面CSに対して第1方向xの一方側（図7における右側）に位置する。第1主部11および第2主部21は、第1方向xにおいて第1方向中央断面CSを挟んで互いに離間している。図3に示すように、第1主

部 1 1 および第 2 主部 2 1 は、厚さ方向 z に見て、第 1 方向中央断面 CS を挟んで対称（図 3 において左右対称）に配置されている。本実施形態において、第 1 延出部 1 2 の第 1 先端面 1 2 1 は、第 1 方向中央断面 CS と重なっている。また、第 2 延出部 2 2 の第 2 先端面 2 2 1 は、第 1 方向中央断面 CS と重なっている。ここで、「第 1 先端面 1 2 1（第 2 先端面 2 2 1）は、第 1 方向中央断面 CS と重なっている」とは、先端面 1 2 1（2 2 1）が第 1 方向中央断面 CS と厳密に重なることに限定されず、リード 1, 2 および封止樹脂 5 の製造精度に起因して生じうる誤差を含む概念である。このことは、図 1 2 以降を参照して説明する後述の変形例についても同様である。

[0044] 次に、本実施形態の作用効果について説明する。

[0045] 半導体装置 A 1 0 は、回路基板に表面実装された状態で使用される。図 1 1 は、半導体装置 A 1 0 を回路基板 6 に実装した状態を示す断面図である。半導体装置 A 1 0 は、回路基板 6 に形成された回路配線（図示せず）に、たとえば、はんだ 7 を介して接合される。半導体装置 A 1 0 では、第 1 裏面 1 0 2 および第 2 裏面 2 0 2 が裏面端子として封止樹脂 5 から露出しており、はんだ 7 によって回路配線に接合される。また、第 1 端面 1 3 1 および第 2 端面 2 3 1 が端子として封止樹脂 5 から露出しており、第 1 端面 1 3 1 および第 2 端面 2 3 1 と回路基板との間に、はんだフィレット 7 1 が形成される。

[0046] 半導体装置 A 1 0 が実装された回路基板 6 において、熱の影響等により反りが生じる場合がある。回路基板 6 において、半導体装置 A 1 0 を挟んだ第 1 方向 x の両側が厚さ方向 z の他方側（図 1 0 において下方）に変位するように反りが生じると、封止樹脂 5 には、第 1 方向 x における第 1 リード 1 の第 1 主部 1 1 と第 2 リード 2 の第 2 主部 2 1 との間の部分に、相対的に大きな応力が作用する。

[0047] 半導体装置 A 1 0 において、第 1 リード 1 は、第 1 延出部 1 2 を含む。第 1 延出部 1 2 は、封止樹脂 5 の第 1 方向中央断面 CS に対して第 1 方向 x の他方側に位置する第 1 主部 1 1 から、第 1 方向 x の一方側（第 2 主部 2 1 の

配置側)に延出する。このような構成によれば、封止樹脂5における第1主部11と第1延出部12との間の部分において、応力を低減することができる、リード1, 2からの封止樹脂5の剥離等を抑制することができる。

[0048] 半導体装置A10において、第1延出部12の第1先端面121は、封止樹脂5の第1方向中央断面CSと重なっている。このような構成によれば、第1延出部12が第1方向xにおいて封止樹脂5の中央に到達しており、リード1, 2からの封止樹脂5の剥離等を抑制するうえで好ましい。

[0049] 半導体装置A10において、第2リード2は、第2延出部22を含む。第2延出部22は、封止樹脂5の第1方向中央断面CSに対して第1方向xの一方側に位置する第2主部21から、第1方向xの他方側(第1主部11の配置側)に延出する。上述の第1延出部12に加えて第2延出部22を備えた構成によれば、封止樹脂5における第1主部11と第1延出部12との間の部分において、応力をより低減することができる。したがって、リード1, 2からの封止樹脂5の剥離等を効果的に抑制することができる。

[0050] 半導体装置A10において、第2延出部22の第2先端面221は、封止樹脂5の第1方向中央断面CSと重なっている。このような構成によれば、第2延出部22が第1方向xにおいて封止樹脂5の中央に到達しており、リード1, 2からの封止樹脂5の剥離等を抑制するうえでより好ましい。

[0051] 第1リード1の第1延出部12および第2リード2の第2延出部22は、第1方向xに見て、第2方向yの一方側および他方側に位置する。このような第1延出部12および第2延出部22の配置によれば、第1主部11および第2主部21の距離を離さずに、第1リード1(第1主部11と第1延出部12)および第2リード2(第2主部21と第2延出部22)が第1方向xにおいて過度に近接するのを回避することができる。したがって、半導体装置A10は、パッケージサイズが大きくなることおよび耐電圧の低下を抑制しつつ、強度を高める上で好ましいパッケージ構造をなす。

[0052] 第1リード1は、厚さ方向zの反対側を向く第1凹面103を有する。第1主部11および第1延出部12は、それぞれが第1凹面103の一部を含

む。当該第1凹面103は封止樹脂5に覆われている。第2リード2は、厚さ方向zの反対側を向く第2凹面203を有する。第2主部21および第2延出部22は、それぞれが第2凹面203の一部を含む。当該第2凹面203は封止樹脂5に覆われている。このような構成によれば、第1リード1（第1主部11と第1延出部12）および第2リード2（第2主部21および22）が樹脂裏面52（封止樹脂5）から抜け出すことを防止できる。したがって、第1主面101および第2主面201の各々に接合された第2電極32の接合状態が適切に維持される。

[0053] 第1主面101（第1主部11）に配置された第1半導体素子3A、および第2主面201（第2主部21）に配置された第2半導体素子3Bは、同一種の素子（ツェナーダイオード）である。これにより、第1半導体素子3Aおよび第2半導体素子3Bを支持する第1主部11および第2主部21は、厚さ方向zに見て封止樹脂5の第1方向中央断面CSを挟んで対称（図3における左右対称）に配置するのが適切である。半導体装置A10において、半導体素子3A、3Bそれぞれの第1電極31が導通部材4によって電氣的に接続されている。一方、第1主部11と第2主部21との間に位置する第1延出部12および第2延出部22は、導通部材（ワイヤ等）が接続されておらず、電氣的な導通経路の役割を有さない。このような第1延出部12および第2延出部22を第1主部11と第2主部21の間に意図的に設けることで、半導体装置A10は、強度が高められたパッケージ構造をなす。

[0054] 図12および図13は、第1実施形態の第1変形例に係る半導体装置を示している。図12は、上記実施形態において示した図3と同様の平面図である。図13は、図12に示す半導体装置の正面図である。なお、図12以降の図面において、上記実施形態の半導体装置A10と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。

[0055] 本変形例の半導体装置A11においては、第1延出部12および第2延出部22の形状が上記実施形態の半導体装置A10と異なる。本変形例において、第1延出部12および第2延出部22は、いずれも厚さ方向zに見て矩

形状である。第1延出部12は、第1主面101の一部、第1凹面103の一部および第1先端面121を有する。第1先端面121は、封止樹脂5の第1方向中央断面CSよりも第1方向xの他方側（図12における左側）に位置する。第2延出部22は、第2主面201の一部、第2凹面203の一部および第2先端面221を有する。第2先端面221は、封止樹脂5の第1方向中央断面CSよりも第1方向xの一方側（図12における右側）に位置する。

[0056] 本変形例の半導体装置A11においても、第1リード1は第1延出部12を含む。第1延出部12は、封止樹脂5の第1方向中央断面CSに対して第1方向xの他方側に位置する第1主部11から、第1方向xの一方側（第2主部21の配置側）に延出する。これにより、半導体装置A11が実装された回路基板において反りが生じて、封止樹脂5における第1主部11と第1延出部12との間の部分において、大きな応力が作用する範囲を低減することができる。したがって、リード1、2からの封止樹脂5の剥離等を抑制することができる。その他にも、上記実施形態の半導体装置A10と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

[0057] 図14および図15は、第1実施形態の第2変形例に係る半導体装置を示している。図14は、上記実施形態において示した図3と同様の平面図である。図15は、図14に示す半導体装置の正面図である。

[0058] 本変形例の半導体装置A12においては、第1延出部12および第2延出部22の形状が上記実施形態の半導体装置A10と異なる。本変形例において、第1延出部12および第2延出部22は、第1中間面123および第2中間面223を有しておらず、いずれも厚さ方向zに見て矩形状部分と凹曲線部分が組み合わされた形状である。第1延出部12は、第1主面101の一部、第1凹面103の一部、第1先端面121および第1湾曲面122を有する。第1先端面121は、封止樹脂5の第1方向中央断面CSと重なっている。第2延出部22は、第2主面201の一部、第2凹面203の一部、第2先端面221および第2湾曲面222を有する。第2先端面221は

、封止樹脂 5 の第 1 方向中央断面 C S と重なっている。

[0059] 本変形例の半導体装置 A 1 2 においても、第 1 リード 1 は第 1 延出部 1 2 を含む。第 1 延出部 1 2 は、封止樹脂 5 の第 1 方向中央断面 C S に対して第 1 方向 x の他方側に位置する第 1 主部 1 1 から、第 1 方向 x の一方側（第 2 主部 2 1 の配置側）に延出する。これにより、半導体装置 A 1 2 が実装された回路基板において反りが生じて、封止樹脂 5 における第 1 主部 1 1 と第 1 延出部 1 2 との間の部分において、大きな応力が作用する範囲を低減することができる。したがって、リード 1, 2 からの封止樹脂 5 の剥離等を抑制することができる。その他にも、上記実施形態の半導体装置 A 1 0 と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

[0060] 図 1 6 および図 1 7 は、第 1 実施形態の第 3 変形例に係る半導体装置を示している。図 1 6 は、上記実施形態において示した図 3 と同様の平面図である。図 1 7 は、図 1 6 に示す半導体装置の正面図である。

[0061] 本変形例の半導体装置 A 1 3 においては、第 1 延出部 1 2 の形状が上記実施形態の半導体装置 A 1 0 と異なる。半導体装置 A 1 3 は、上記実施形態の半導体装置 A 1 0 における第 2 延出部 2 2 を具備していない。本変形例において、第 1 延出部 1 2 は、厚さ方向 z に見て矩形状である。第 1 延出部 1 2 は、第 1 主面 1 0 1 の一部、第 1 凹面 1 0 3 の一部および第 1 先端面 1 2 1 を有する。第 1 先端面 1 2 1 は、封止樹脂 5 の第 1 方向中央断面 C S と重なっている。

[0062] 本変形例の半導体装置 A 1 3 においても、上記実施形態の半導体装置 A 1 0 と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

[0063] 図 1 8 および図 1 9 は、第 1 実施形態の第 3 変形例に係る半導体装置を示している。図 1 8 は、上記実施形態において示した図 3 と同様の平面図である。図 1 9 は、図 1 8 に示す半導体装置の正面図である。

[0064] 本変形例の半導体装置 A 1 4 においては、第 1 延出部 1 2 および第 2 延出部 2 2 の形状が上記実施形態の半導体装置 A 1 0 と異なる。本変形例において、第 1 延出部 1 2 および第 2 延出部 2 2 は、いずれも厚さ方向 z に見て矩

形状である。第1延出部12は、第1主面101の一部、第1凹面103の一部および第1先端面121を有する。第1先端面121は、封止樹脂5の第1方向中央断面CSよりも第1方向xの一方側（図18における右側）に位置する。第2延出部22は、第2主面201の一部、第2凹面203の一部および第2先端面221を有する。第2先端面221は、封止樹脂5の第1方向中央断面CSよりも第1方向xの他方側（図18における左側）に位置する。

[0065] 本変形例の半導体装置A14においても、上記実施形態の半導体装置A10と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

[0066] 半導体装置A14において、第1延出部12は、第1方向中央断面CSに対して第1方向xの他方側に位置する第1主部11から延出し、第1方向中央断面CSを貫いて当該第1方向中央断面CSよりも第1方向xの一方側まで延びる。第2延出部22は、第1方向中央断面CSに対して第1方向xの一方側に位置する第2主部21から延出し、第1方向中央断面CSを貫いて当該第1方向中央断面CSよりも第1方向xの他方側まで延びる。かかる構成の半導体装置A14は、強度を高める上で、より好ましいパッケージ構造をなす。

[0067] 図20および図21は、第1実施形態の第5変形例に係る半導体装置を示している。図20は、上記実施形態において示した図3と同様の平面図である。図21は、図20に示す半導体装置の正面図である。

[0068] 本変形例の半導体装置A15においては、第1延出部12および第2延出部22の形状および配置が上記実施形態の半導体装置A10と異なる。本変形例において、第1リード1は、複数（図示した例では2つ）の第1延出部12を含む。第2リード2は、複数（図示した例では2つ）の第2延出部22を含む。複数の第1延出部12および複数の第2延出部22は、いずれも厚さ方向zに見て矩形状である。第1方向xに見て、第1延出部12および第2延出部22が第2方向yに沿って交互に並んでいる。複数の第1延出部12は、各々、第1主面101の一部、第1凹面103の一部および第1先

端面 1 2 1 を有する。第 1 先端面 1 2 1 は、封止樹脂 5 の第 1 方向中央断面 C S と重なっている。複数の第 2 延出部 2 2 は、各々、第 2 主面 2 0 1 の一部、第 2 凹面 2 0 3 の一部および第 2 先端面 2 2 1 を有する。第 2 先端面 2 2 1 は、封止樹脂 5 の第 1 方向中央断面 C S と重なっている。

[0069] 本変形例の半導体装置 A 1 5 においても、上記実施形態の半導体装置 A 1 0 と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。

[0070] 本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。

[0071] 上記実施形態において、半導体装置 A 1 0 等のパッケージ形式が Q F N である場合について説明したが、半導体装置のパッケージ形式はこれに限定されない。本開示の半導体装置は、封止樹脂の側面からリードが突出する Q F P (Quad Flat Package) に適用してもよい。

[0072] 上記実施形態では、第 1 主部 1 1 の第 1 裏面 1 0 2 および第 2 主部 2 1 の第 2 裏面 2 0 2 が封止樹脂 5 から露出し、裏面端子として機能する場合について説明したが、これに限定されない。第 1 裏面 1 0 2 および第 2 裏面 2 0 2 が裏面端子として機能しない構成としてもよい。

[0073] 本開示は、以下の付記に記載された実施形態を含む。

[0074] 付記 1 .

厚さ方向の一方側を向く第 1 主面および他方側を向く第 1 裏面を有する第 1 リードと、

前記厚さ方向の一方側を向く第 2 主面および他方側を向く第 2 裏面を有し、かつ、前記第 1 リードに対して、前記厚さ方向に直交する第 1 方向の一方側に離間配置された第 2 リードと、

前記第 1 主面に配置された第 1 半導体素子、および前記第 2 主面に配置された第 2 半導体素子と、

前記第 1 リードの一部、前記第 2 リードの一部、前記第 1 半導体素子および前記第 2 半導体素子を覆う封止樹脂と、を備え、

前記第 1 半導体素子および前記第 2 半導体素子は、各々、前記第 1 方向の一方側を向く第 1 素子側面および他方側を向く第 2 素子側面を有し、

前記第 1 リードは、前記第 1 方向において前記第 1 半導体素子の前記第 1 素子側面および前記第 2 半導体素子の前記第 2 素子側面から等距離の前記封止樹脂における第 1 方向中央断面に対して前記第 1 方向の他方側に位置する第 1 主部と、前記第 1 主部から前記第 1 方向の一方側に延出する第 1 延出部と、を含み、

前記第 2 リードは、前記第 1 方向中央断面に対して前記第 1 方向の一方側に位置する第 2 主部を含む、半導体装置。

付記 2.

前記第 1 延出部は、前記第 1 方向の一方側を向く第 1 先端面を有し、

前記第 1 先端面は、前記第 1 方向中央断面と重なる、または前記第 1 方向中央断面よりも前記第 1 方向の一方側に位置する、付記 1 に記載の半導体装置。

付記 3.

前記第 1 主部は、前記第 1 方向の一方側を向く第 1 内側面を有し、

前記第 1 延出部は、前記第 1 内側面より前記第 1 方向の一方側に延びる、付記 1 または 2 に記載の半導体装置。

付記 4.

前記第 2 リードは、前記第 2 主部から前記第 1 方向の他方側に延出する前記第 2 延出部を含む、付記 1 ないし 3 のいずれかに記載の半導体装置。

付記 5.

前記第 2 延出部は、前記第 1 方向の他方側を向く第 2 先端面を有し、

前記第 2 先端面は、前記第 1 方向中央断面と重なる、または前記第 1 方向中央断面よりも前記第 1 方向の他方側に位置する、付記 4 に記載の半導体装置。

付記 6.

前記第 2 主部は、前記第 1 方向の他方側を向く第 2 内側面を有し、

前記第 2 延出部は、前記第 2 内側面より前記第 1 方向の他方側に延びる、付記 4 または 5 に記載の半導体装置。

付記 7.

前記第 1 延出部および前記第 2 延出部は、前記第 1 方向に見て、前記厚さ方向および前記第 1 方向の双方に直交する第 2 方向の一方側および他方側に位置する、付記 6 に記載の半導体装置。

付記 8.

前記第 1 延出部は、前記第 1 方向の一方側を向き、かつ前記第 1 方向において前記第 1 先端面と前記第 1 内側面との間に位置する第 1 中間面を有し、

前記第 2 延出部は、前記第 1 方向の他方側を向き、かつ前記第 1 方向において前記第 2 先端面と前記第 2 内側面との間に位置する第 2 中間面を有する、付記 7 に記載の半導体装置。

付記 9.

前記第 1 中間面は、前記第 1 先端面よりも前記第 2 方向の他方側に位置し、

前記第 2 中間面は、前記第 2 先端面よりも前記第 2 方向の一方側に位置する、付記 8 に記載の半導体装置。

付記 10.

前記第 1 主面および前記第 2 主面は、前記厚さ方向において同じ位置にある、付記 7 ないし 9 のいずれかに記載の半導体装置。

付記 11.

前記第 1 裏面および前記第 2 裏面は、前記封止樹脂から露出している、付記 1 ないし 10 のいずれかに記載の半導体装置。

付記 12.

前記第 1 主部および前記第 2 主部は、前記厚さ方向に見て前記第 1 方向中央断面を挟んで対称に配置されている、付記 11 に記載の半導体装置。

付記 13.

前記第 1 リードは、前記厚さ方向の他方側を向き、かつ前記封止樹脂に覆

われた第1凹面を有し、

前記第1主部は、前記第1主面の一部、前記第1凹面の一部および前記第1裏面の少なくとも一部を含み、

前記第1延出部は、前記第1主面の一部および前記第1凹面の一部を含む、付記12に記載の半導体装置。

付記14.

前記第2リードは、前記厚さ方向の他方側を向き、かつ前記封止樹脂に覆われた第2凹面を有し、

前記第2主部は、前記第2主面の一部、前記第2凹面の一部および前記第1裏面の少なくとも一部を含み、

前記第2延出部は、前記第2主面の一部および前記第2凹面の一部を含む、付記13に記載の半導体装置。

付記15.

前記第1半導体素子および前記第2半導体素子は、同一種の素子により構成される、付記12ないし14のいずれかに記載の半導体装置。

付記16.

前記第1半導体素子および前記第2半導体素子は、各々、ツェナーダイオードである、付記15に記載の半導体装置。

符号の説明

[0075] A10, A11, A12, A13, A14, A15 : 半導体装置

1 : 第1リード 101 : 第1主面

102 : 第1裏面 103 : 第1凹面

11 : 第1主部 111 : 第1内側面

12 : 第1延出部 121 : 第1先端面

122 : 第1湾曲面 123 : 第1中間面

13 : 第1端子部 131 : 第1端面

14 : 第1連結部 141 : 第1連結部端面

15 : 第2連結部 151 : 第2連結部端面

2 : 第2リード 201 : 第2主面
202 : 第2裏面 203 : 第2凹面
21 : 第2主部 211 : 第2内側面
22 : 第2延出部 221 : 第2先端面
222 : 第2湾曲面 223 : 第2中間面
24 : 第3連結部 241 : 第3連結部端面
25 : 第4連結部 251 : 第4連結部端面
3A : 第1半導体素子 3B : 第2半導体素子
301 : 第1素子側面 302 : 第2素子側面
303 : 第3素子側面 304 : 第4素子側面
31 : 第1電極 32 : 第2電極
39 : 導電性接合材 4 : 導通部材
5 : 封止樹脂 51 : 樹脂主面
52 : 樹脂裏面 531 : 第1樹脂側面
532 : 第2樹脂側面 533 : 第3樹脂側面
534 : 第4樹脂側面 6 : 回路基板
7 : はんだ 71 : はんだフィレット
CS : 第1方向中央断面 x : 第1方向
y : 第2方向 z : 厚さ方向

請求の範囲


- [請求項1] 厚さ方向の一方側を向く第1主面および他方側を向く第1裏面を有する第1リードと、
- 前記厚さ方向の一方側を向く第2主面および他方側を向く第2裏面を有し、かつ、前記第1リードに対して、前記厚さ方向に直交する第1方向の一方側に離間配置された第2リードと、
- 前記第1主面に配置された第1半導体素子、および前記第2主面に配置された第2半導体素子と、
- 前記第1リードの一部、前記第2リードの一部、前記第1半導体素子および前記第2半導体素子を覆う封止樹脂と、を備え、
- 前記第1半導体素子および前記第2半導体素子は、各々、前記第1方向の一方側を向く第1素子側面および他方側を向く第2素子側面を有し、
- 前記第1リードは、前記第1方向において前記第1半導体素子の前記第1素子側面および前記第2半導体素子の前記第2素子側面から等距離の前記封止樹脂における第1方向中央断面に対して前記第1方向の他方側に位置する第1主部と、前記第1主部から前記第1方向の一方側に延出する第1延出部と、を含み、
- 前記第2リードは、前記第1方向中央断面に対して前記第1方向の一方側に位置する第2主部を含む、半導体装置。
- [請求項2] 前記第1延出部は、前記第1方向の一方側を向く第1先端面を有し、
- 前記第1先端面は、前記第1方向中央断面と重なる、または前記第1方向中央断面よりも前記第1方向の一方側に位置する、請求項1に記載の半導体装置。
- [請求項3] 前記第1主部は、前記第1方向の一方側を向く第1内側面を有し、
- 前記第1延出部は、前記第1内側面より前記第1方向の一方側に延びる、請求項1または2に記載の半導体装置。

- [請求項4] 前記第2リードは、前記第2主部から前記第1方向の他方側に延出する前記第2延出部を含む、請求項1ないし3のいずれかに記載の半導体装置。
- [請求項5] 前記第2延出部は、前記第1方向の他方側を向く第2先端面を有し、
前記第2先端面は、前記第1方向中央断面と重なる、または前記第1方向中央断面よりも前記第1方向の他方側に位置する、請求項4に記載の半導体装置。
- [請求項6] 前記第2主部は、前記第1方向の他方側を向く第2内側面を有し、
前記第2延出部は、前記第2内側面より前記第1方向の他方側に延びる、請求項4または5に記載の半導体装置。
- [請求項7] 前記第1延出部および前記第2延出部は、前記第1方向に見て、前記厚さ方向および前記第1方向の双方に直交する第2方向の一方側および他方側に位置する、請求項6に記載の半導体装置。
- [請求項8] 前記第1延出部は、前記第1方向の一方側を向き、かつ前記第1方向において前記第1先端面と前記第1内側面との間に位置する第1中間面を有し、
前記第2延出部は、前記第1方向の他方側を向き、かつ前記第1方向において前記第2先端面と前記第2内側面との間に位置する第2中間面を有する、請求項7に記載の半導体装置。
- [請求項9] 前記第1中間面は、前記第1先端面よりも前記第2方向の他方側に位置し、
前記第2中間面は、前記第2先端面よりも前記第2方向の一方側に位置する、請求項8に記載の半導体装置。
- [請求項10] 前記第1主面および前記第2主面は、前記厚さ方向において同じ位置にある、請求項7ないし9のいずれかに記載の半導体装置。
- [請求項11] 前記第1裏面および前記第2裏面は、前記封止樹脂から露出している、請求項1ないし10のいずれかに記載の半導体装置。

- [請求項12] 前記第1主部および前記第2主部は、前記厚さ方向に見て前記第1方向中央断面を挟んで対称に配置されている、請求項11に記載の半導体装置。
- [請求項13] 前記第1リードは、前記厚さ方向の他方側を向き、かつ前記封止樹脂に覆われた第1凹面を有し、
前記第1主部は、前記第1主面の一部、前記第1凹面の一部および前記第1裏面の少なくとも一部を含み、
前記第1延出部は、前記第1主面の一部および前記第1凹面の一部を含む、請求項12に記載の半導体装置。
- [請求項14] 前記第2リードは、前記厚さ方向の他方側を向き、かつ前記封止樹脂に覆われた第2凹面を有し、
前記第2主部は、前記第2主面の一部、前記第2凹面の一部および前記第1裏面の少なくとも一部を含み、
前記第2延出部は、前記第2主面の一部および前記第2凹面の一部を含む、請求項13に記載の半導体装置。
- [請求項15] 前記第1半導体素子および前記第2半導体素子は、同一種の素子により構成される、請求項12ないし14のいずれかに記載の半導体装置。
- [請求項16] 前記第1半導体素子および前記第2半導体素子は、各々、ツェナーダイオードである、請求項15に記載の半導体装置。


[図1]

FIG.1




[図2]

FIG.2




[illegible]

【図5】
FIG.5




【図6】
FIG.6




A10 




A10 




A10 



[illegible][illegible]

[図13]
FIG.13



[図14]
FIG.14






FIG. 1 is a top view of the semiconductor device 100. The device includes a substrate 11, a gate insulating layer 12, and a gate electrode 14. The gate electrode 14 is divided into two main regions, 141 and 142, separated by a gap 143. The gate electrode 14 is connected to a gate terminal 15. The gate insulating layer 12 is divided into two main regions, 121 and 122, separated by a gap 123. The gate insulating layer 12 is connected to a gate terminal 15. The substrate 11 is divided into two main regions, 111 and 112, separated by a gap 113. The substrate 11 is connected to a substrate terminal 16. The device also includes a source/drain region 20, a contact region 21, and a passivation layer 22. The source/drain region 20 is divided into two main regions, 201 and 202, separated by a gap 203. The contact region 21 is divided into two main regions, 211 and 212, separated by a gap 213. The passivation layer 22 is divided into two main regions, 221 and 222, separated by a gap 223. The device is labeled with various reference numerals: 101, 102, 103, 11, 12, 14, 15, 20, 21, 22, 3A, 3B, 4, 5, 51, 52, 53, 531, 532, 533, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95, 96, 97, 98, 99, 100.

[illegible]


[図19]
FIG.19



[図20]
FIG.20



[図21]
FIG.21



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/010283

A. CLASSIFICATION OF SUBJECT MATTER**H01L 23/48**(2006.01)i

FI: H01L23/48 P

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L23/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2022

Registered utility model specifications of Japan 1996-2022

Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2017-157838 A (LG INNOTEK CO., LTD.) 07 September 2017 (2017-09-07) paragraphs [0016]-[0057], fig. 1-6	1-12, 15-16
Y	paragraphs [0016]-[0057], fig. 1-6	13-14
Y	JP 2020-077694 A (ROHM CO., LTD.) 21 May 2020 (2020-05-21) paragraph [0062], fig. 12	13-14

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

17 May 2022

Date of mailing of the international search report

24 May 2022

Name and mailing address of the ISA/JP

Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/010283

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2017-157838	A	07 September 2017	US 2013/0001599 A1 paragraphs [0031]-[0073], fig. 1-6 EP 2541598 A1 KR 10-2013-0007170 A CN 102856316 A	
JP	2020-077694	A	21 May 2020	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 23/48(2006.01)i FI: H01L23/48 P		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H01L23/48		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2017-157838 A（エルジー イノテック カンパニー リミテッド）07.09.2017 (2017-09-07) [0016]-[0057], 図1-6	1-12, 15-16
Y	[0016]-[0057], 図1-6	13-14
Y	JP 2020-077694 A（ローム株式会社）21.05.2020（2020-05-21） [0062], 図12	13-14
☐ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 17.05.2022	国際調査報告の発送日 24.05.2022	
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 多賀 和宏 5F 4451 電話番号 03-3581-1101 内線 3516	

国際調査報告
パテントファミリーに関する情報

国際出願番号

PCT/JP2022/010283

引用文献			公表日	パテントファミリー文献	公表日
JP	2017-157838	A	07.09.2017	US 2013/0001599 A1 [0031]-[0073], 図1-6 EP 2541598 A1 KR 10-2013-0007170 A CN 102856316 A	
JP	2020-077694	A	21.05.2020	(ファミリーなし)	