



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2021-0133427
(43) 공개일자 2021년11월08일

(51) 국제특허분류(Int. Cl.)
C01B 32/186 (2017.01) C23C 14/14 (2006.01)
C23C 14/34 (2006.01)
(52) CPC특허분류
C01B 32/186 (2017.08)
C23C 14/14 (2013.01)
(21) 출원번호 10-2020-0052008
(22) 출원일자 2020년04월29일
심사청구일자 2020년04월29일

(71) 출원인
충남대학교산학협력단
대전광역시 유성구 대학로 99 (궁동, 충남대학교)
(72) 발명자
윤순길
대전시 유성구 덕명로 19 운암네오미아 아파트
105-2101
한이레
경상남도 창원시 대정로 100 개나리 3차 아파트
307동 1009호
(74) 대리인
특허법인오암

전체 청구항 수 : 총 25 항

(54) 발명의 명칭 다층 그래핀 적층체, 이의 제조방법 및 이를 이용한 전자 소자


(57) 요약

본 발명은 흑매금속층; 및 상기 흑매금속층 일 면에 성장된 그래핀층;을 포함하는 적층구조가 하기 관계식 1을 만족하는 범위 내에서 순차적으로 반복 적층되는 다층 그래핀 적층체에 관한 것이다.

[관계식 1]

$$R_n/R_{n-1} \times 100 < 45$$

대표도 - 도2



(52) CPC특허분류

C23C 14/3464 (2013.01)

C01B 2204/04 (2013.01)

C01B 2204/22 (2013.01)

C01P 2006/32 (2013.01)

C01P 2006/40 (2013.01)

이 발명을 지원한 국가연구개발사업

과제고유번호 1711110624

과제번호 2018R1A2A1A05018536

부처명 과학기술정보통신부

과제관리(전문)기관명 한국연구재단

연구사업명 개인기초연구(과기정통부)(R&D)

연구과제명 투명하고 유연한 정보 전자소자를 위한 신 개념의 in-situ 그래핀 성장 원천기술 개

발

기 여 율 1/2

과제수행기관명 충남대학교

연구기간 2019.03.01 ~ 2021.02.28

이 발명을 지원한 국가연구개발사업

과제고유번호 1345334412

과제번호 2021R1A6A1A03043682

부처명 교육부

과제관리(전문)기관명 한국연구재단

연구사업명 중점 연구소 지원 사업

연구과제명 사물 에너지용 용·복합소재 개발 연구

기 여 율 1/2

과제수행기관명 충남대학교

연구기간 2021.06.01 ~ 2030.02.28

명세서

청구범위

청구항 1

촉매금속층; 및

상기 촉매금속층 일 면에 성장된 그래핀층;을 포함하는 적층 구조가 하기 관계식 1을 만족하는 범위 내에서 순차적으로 반복 적층되는 다층 그래핀 적층체.

[관계식 1]

$$R_n/R_{n-1} \times 100 < 0.55, n \geq 2$$

(상기 관계식 1에서, n 은 상기 적층 구조가 반복된 횟수이며, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)

청구항 2

제 1항에 있어서,

상기 관계식 1은

$$R_n/R_1 \leq 0.48, n \geq 2;$$

$$R_n/R_1 \leq 0.18, n \geq 3; \text{ 및}$$

$$R_n/R_1 \leq 0.07, n \geq 4; \text{ 중 어느 하나 이상을 만족하는 다층 그래핀 적층체.}$$

청구항 3

제 1항에 있어서,

상기 그래핀 적층체의 면 저항이 하기 관계식 2를 만족하는 범위 내에서 반복 적층되는 다층 그래핀 적층체.

[관계식 2]

$$R_n/R_1 \leq 0.18, n \geq 3$$

(상기 관계식 2에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)

청구항 4

제 1항에 있어서,

상기 그래핀 적층체의 홀 모빌리티가 하기 관계식 3을 만족하는 범위 내에서 반복 적층되는 다층 그래핀 적층체.

[관계식 3]

$$H_n > 8.7 \times 10^3 (\text{cm}^2/\text{Vs})$$

(상기 관계식 3에서, H_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 홀 모빌리티(cm^2/Vs)다.)

청구항 5

제 1항에 있어서,

상기 그래핀 적층체의 디락점이 1.4 내지 3.5V 범위 내에 위치하는 다층 그래핀 적층체.

청구항 6

제 1항에 있어서,

상기 적층 구조가 3회 이상 5회 미만으로 반복 적층되는 다층 그래핀 적층체.

청구항 7

제 6항에 있어서,

상기 반복되어 형성된 그래핀 적층체의 면 저항 R_n 이 $8\Omega/\square$ 이하인 다층 그래핀 적층체.

청구항 8

제 1항에 있어서,

다층 그래핀 적층체는 하기 관계식 4를 만족하는 범위 내에서 반복되어 적층되는 다층 그래핀 적층체.

[관계식 4]

$$0.97 < T_n/T_{n-1} \times 100 < 0.98$$

(상기 관계식 4에서, T_n 은 550nm 파장대에서의 n번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대에서의 n-1번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이다.)

청구항 9

제 8항에 있어서,

상기 투명도는 하기 관계식 5를 만족하는 범위 내에서 선형적으로 감소하는 다층 그래핀 적층체.

[관계식 5]

$$T_{n-1} = a \cdot T_n + C$$

(상기 관계식 5에서, T_n 은 550nm 파장대를 기준으로 n번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대를 기준으로 n-1번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, a는 -2.4 내지 -2.0의 상수 및 c는 95 내지 105의 상수이다.)

청구항 10

제 9항에 있어서,

상기 4회 이상 반복되어 형성된 그래핀 적층체의 투명도 T_4 가 90% 이상인 다층 그래핀 적층체.

청구항 11

제 1항에 있어서,

상기 촉매금속층은,

티타늄(Ti), 구리(Cu), 백금(Pt), 동(brass), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 지르코늄(Zr), 텅스텐(W), 우라늄(U), 금(Au), 은(Ag), 청동(bronze), 망간(Mn), 로듐(Rh), 탄탈륨(Ta), 이리듐(Ir), 황(S), 크롬(Cr), 마그네슘(Mg), 철(Fe), 스테인레스 스틸(stainless steel), 루테튬(Ru), 코발트(Co), 몰리브덴(Mo) 및 바나듐(V)으로 이루어진 군으로부터 선택되는 적어도 어느 하나의 물질을 포함하는 다층 그래핀 적층체.

청구항 12

제 1항에 있어서,

상기 그래핀층이 산소에 의해 자의적으로 도핑되어 P-type 성질을 갖는, 다층 그래핀 적층체.

청구항 13

제 1항에 있어서,

상기 촉매금속층 및 상기 그래핀층은 동일한 장비 내에서 in-situ로 형성되며, 대향 타겟식 스퍼터링 시스템(FTS)과 플라즈마보조 열 화학기상증착(PATCVD)을 반복하여 적층되는 다층 그래핀 적층체.

청구항 14

제 1항 내지 제 13항에서 선택되는 어느 한 항의 다층 그래핀 적층체를 포함하는 전자 소자.

청구항 15

a)촉매금속층을 형성하는 단계;

b)상기 촉매금속층 일 면에 그래핀층을 성장시키는 단계; 및

c) 상기 a)단계 및 b)단계를 2회 이상 반복하여 상기 촉매금속층과 상기 그래핀층이 순차적으로 적층되는 단계를 포함하며,

상기 c) 단계에서 촉매금속층은 대향 타겟식 스퍼터링 시스템(FTS) 방법으로 형성하는, 다층 그래핀 적층체 제조방법.

청구항 16

제 15항에 있어서,

상기 a) 단계에서 촉매금속층은 대향 타겟식 스퍼터링 시스템(FTS) 방법으로 형성하는 방법으로 형성하는, 다층 그래핀 적층체 제조방법.

청구항 17

제 15항에 있어서,

상기 b) 단계 및 c) 단계에서의 그래핀층은 플라즈마보조 열 화학기상증착(plasma-assisted thermal chemical vapor deposition; PATCVD), 플라즈마보조 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD), 고온 화학기상증착(Rapid thermal chemical vapor deposition; RTCVD), 상압 화학기상증착(Atmospheric pressure chemical vapor deposition; APCVD), 원자층증착(Atomic layer deposition; ALD), 플라즈마보조 원자층증착(Plasma enhanced atomic layer deposition; PEALD), 저압 화학기상증착(Low pressure chemical vapor deposition; LPCVD), 금속 유기화학기상증착(Metal organic chemical vapor deposition; MOCVD) 및 유도결합플라즈마 화학기상증착(Inductively coupled plasma-chemical vapor deposition; ICP-CVD) 중 어느 하나의 방법으로 형성되는 다층 그래핀 적층체 제조방법.

청구항 18

제 15항에 있어서,

상기 c) 단계에서 대향 타겟식 스퍼터링 시스템(FTS)은 촉매금속층 형성을 위한 한 쌍의 대향 타겟과 그래핀층 형성을 위한 한 쌍의 대향 타겟을 가지며,

상기 촉매금속층 형성을 위한 타겟과 그래핀층 형성을 위한 타겟은 동일 평면상에 위치하는 다층 그래핀 적층체 제조방법.

청구항 19

제 15항에 있어서,

제1 청구항의 관계식 1을 만족하는 범위 내에서 반복하며 성장되는 다층 그래핀 적층체 제조방법.

[관계식 1]

$$R_n/R_{n-1} \times 100 < 0.55, n \geq 2$$

(상기 관계식 1에서, n 은 상기 적층 구조가 반복된 횟수이며, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)

청구항 20

제 19항에 있어서,

상기 관계식 1은

$$R_n/R_1 \leq 0.48, n \geq 2;$$

$$R_n/R_1 \leq 0.18, n \geq 3; \text{ 및}$$

$$R_n/R_1 \leq 0.07, n \geq 4; \text{ 중 어느 하나 이상을 만족하여 적층되는 다층 그래핀 적층체 제조방법.}$$

청구항 21

제 19항에 있어서,

제2 청구항의 관계식 2을 만족하는 범위 내에서 반복하며 적층되는 다층 그래핀 적층체 제조방법.

[관계식 2]

$$R_n < 20 \Omega/\square$$

(상기 관계식 3에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)

청구항 22

제 15항에 있어서,

제3 청구항의 관계식 3을 만족하는 범위 내에서 반복하며 적층되는 다층 그래핀 적층체 제조방법.

[관계식 3]

$$H_n > 8.7 \times 10^3 (\text{cm}^3/\text{Vs})$$

(상기 관계식 3에서, H_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 홀 모빌리티(cm^2/Vs)다.)

청구항 23

제 15항에 있어서,

상기 b)단계는 100 내지 200℃에서 수행되는 다층 그래핀 적층체 제조방법.

청구항 24

제 15항에 있어서,

상기 a) 및 b)단계는 동일한 장비 내에서 in-situ로 수행되는 다층 그래핀 적층체 제조방법.

청구항 25

제 15항에 있어서,

c)상기 그래핀층에 산소가 흡착되어 자의적으로 P-type 도핑되는 단계를 더 포함하는 다층 그래핀 적층체 제조 방법.

발명의 설명

기술분야

[0001] 본 발명은 다층 그래핀 적층체에 관한 것으로, 촉매금속층 및 상기 촉매금속층 일 면에 성장된 그래핀층을 포함하는 적층구조가 $8.7 \times 10^3 (\text{cm}^2/\text{Vs})$ 이상의 홀 모빌리티를 갖는 범위 내에서 순차적으로 반복 적층되는 다층 그래핀 적층체.

배경기술

[0002] 그래핀은 탄소 원자의 2차원 육각형 sp^2 결합체로서, 투명도가 우수하고 전기 전도성이 우수하며, 표면결합이 적고 화학적으로 매우 안정한 특성이 있다. 이에 그래핀을 이용하여 현재 인듐의 고갈과 기계적 물성이 부족한 산화인듐주석(Indium-Tin-Oxide; ITO)을 대체할 투명 전극 소재로 각광받고 있다.

[0003] 그래핀을 산업적으로 생산하는 대표적인 방법으로는 기계적 박리법(Mechanical exfoliation), 환원제를 이용한 화학적 제조법, 실리콘 카바이드 절연체를 이용한 에피택셜(Epitaxial)법 및 화학기상증착법(Chemical vapor deposition; CVD)이 있다. 그 중 화학기상증착법(CVD)은 전기적 특성이 가장 우수하며, 대면적의 그래핀을 제조하기 유리하여 대량생산에 용이하다는 장점이 있다.

[0004] 하지만 화학기상증착법(CVD)은 전사(Transferring) 과정을 반드시 필요로 하고, 상기 전사 과정에서 발생하는 주름(Wrinkles), 크랙(Crack) 및 리플(Ripples) 등 기계적 변형으로 인해 그래핀의 면 저항을 감소시켜 성능을 악화된다는 단점이 있다.

[0005] 이에 본 발명의 발명자는 대한민국 등록특허공보 제10-1877500호를 통해 전사 과정이 없는 그래핀 박막의 제조 방법을 개시하였으나, 상기의 방법으로도 산화인듐주석을 대체하기 위한 조건(90% 이상의 투명도에서 $45 \Omega/\square$ 이하의 면 저항)을 완전히 만족하기에는 어려움이 있다.

선행기술문헌

특허문헌

[0006] (특허문헌 0001) 대한민국 등록특허공보 제10-1877500호 (2018.07.05. 등록)

발명의 내용

해결하려는 과제

[0007] 상기와 같은 문제점을 해결하기 위하여 본 발명은 촉매금속층 및 그래핀층을 순차적으로 반복 적층하여 $8.7 \times 10^3 (\text{cm}^2/\text{Vs})$ 이상의 홀 모빌리티를 가지면서, 면 저항을 현저하게 감소시킨 다층 그래핀 적층체를 제공하는 것을 목적으로 한다.

[0008] 또한, 상기 다층 그래핀 적층체를 포함하는 전자 소자를 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0009] 상기 목적을 달성하기 위한 본 발명의 일 양태는 촉매금속층; 및 상기 촉매금속층 일 면에 성장된 그래핀층;을 포함하는 적층 구조가 하기 관계식 1을 만족하는 범위 내에서 순차적으로 반복 적층되는 다층 그래핀 적층체에 관한 것이다.

[0010] [관계식 1]

[0011] $R_n/R_{n-1} \times 100 < 0.55$, $n \geq 2$

[0012] (상기 관계식 1에서, n 은 상기 적층 구조가 반복된 횟수이며, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)

- [0013] 상기 일 양태에 있어, 상기 관계식 1은 $R_n/R_1 \leq 0.48$, $n \geq 2$; $R_n/R_1 \leq 0.18$, $n \geq 3$; 및 $R_n/R_1 \leq 0.07$, $n \geq 4$; 중 어느 하나 이상을 만족할 수 있다.
- [0014] 상기 일 양태에 있어, 상기 그래핀 적층체의 면 저항이 하기 관계식 2를 만족하는 범위 내에서 반복 적층될 수 있다.
- [0015] [관계식 2]
- [0016] $R_n/R_1 \leq 0.18$, $n \geq 3$
- [0017] (상기 관계식 2에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)
- [0018] 상기 일 양태에 있어, 상기 그래핀 적층체의 홀 모빌리티가 하기 관계식 3을 만족하는 범위 내에서 반복 적층될 수 있다.
- [0019] [관계식 3]
- [0020] $H_n > 8.7 \times 10^3 (\text{cm}^2/\text{Vs})$
- [0021] (상기 관계식 3에서, H_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 홀 모빌리티(cm^2/Vs)다.)
- [0022] 상기 일 양태에 있어, 상기 그래핀 적층체의 디락점이 1.4 내지 3.5V 범위 내에 위치할 수 있다.
- [0023] 상기 일 양태에 있어, 상기 적층 구조가 3회 이상 5회 미만으로 반복 적층될 수 있다.
- [0024] 상기 일 양태에 있어, 상기 반복되어 형성된 그래핀 적층체의 면 저항 R_n 이 $8\Omega/\square$ 이하일 수 있다.
- [0025] 상기 일 양태에 있어, 다층 그래핀 적층체는 하기 관계식 4를 만족하는 범위 내에서 반복되어 적층될 수 있다.
- [0026] [관계식 4]
- [0027] $0.97 < T_n/T_{n-1} \times 100 < 0.98$
- [0028] (상기 관계식 4에서, T_n 은 550nm 파장대에서의 n 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대에서의 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이다.)
- [0029] 상기 일 양태에 있어, 상기 투명도는 하기 관계식 5를 만족하는 범위 내에서 선형적으로 감소할 수 있다.
- [0030] [관계식 5]
- [0031] $T_{n-1} = a \cdot T_n + C$
- [0032] (상기 관계식 5에서, T_n 은 550nm 파장대를 기준으로 n 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대를 기준으로 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, a 는 -2.4 내지 -2.0의 상수 및 c 는 95 내지 105의 상수이다.)
- [0033] 상기 일 양태에 있어, 상기 4회 이상 반복되어 형성된 그래핀 적층체의 투명도 T_4 가 90% 이상일 수 있다.
- [0034] 상기 일 양태에 있어, 상기 촉매금속층은, 티타늄(Ti), 구리(Cu), 백금(Pt), 동(brass), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 지르코늄(Zr), 텅스텐(W), 우라늄(U), 금(Au), 은(Ag), 청동(bronze), 망간(Mn), 로듐(Rh), 탄탈륨(Ta), 이리듐(Ir), 황(S), 크롬(Cr), 마그네슘(Mg), 철(Fe), 스테인레스 스틸(stainless steel), 루테튬(Ru), 코발트(Co), 몰리브덴(Mo) 및 바나듐(V)으로 이루어진 군으로부터 선택되는 적어도 어느 하나의 물질을 포함할 수 있다.
- [0035] 상기 일 양태에 있어, 상기 그래핀층이 산소에 의해 자의적으로 도핑되어 P-type 성질을 가질 수 있다.
- [0036] 상기 일 양태에 있어, 상기 촉매금속층 및 상기 그래핀층은 동일한 장비 내에서 in-situ로 형성되며, 대향 타겟 식 스퍼터링 시스템(FTS)과 플라즈마보조 열 화학기상증착(PATCVD)을 반복하여 적층될 수 있다.
- [0037] 본 발명의 다른 일 양태에 있어서 상기 다층 그래핀 적층체를 포함하는 전자 소자를 제공할 수 있다.

- [0038] 본 발명의 또 다른 일 양태에 있어서, a)촉매금속층을 형성하는 단계; b)상기 촉매금속층 일 면에 그래핀층을 성장시키는 단계; 및 c) 상기 a)단계 및 b)단계를 2회 이상 반복하여 상기 촉매금속층과 상기 그래핀층이 순차적으로 적층되는 단계를 포함하며, 상기 c) 단계에서 촉매금속층은 대향 타겟식 스퍼터링 시스템(FTS) 방법으로 형성하는, 다층 그래핀 적층체 제조방법을 제공할 수 있다.
- [0039] 본 발명의 또 다른 일 양태에 있어서 상기 a) 단계에서 촉매금속층은 대향 타겟식 스퍼터링 시스템(FTS) 방법으로 형성하는 방법으로 형성할 수 있다.
- [0040] 본 발명의 또 다른 일 양태에 있어서 상기 b) 단계 및 c) 단계에서의 그래핀층은 플라즈마보조 열 화학기상증착(plasma-assisted thermal chemical vapor deposition; PATCVD), 플라즈마보조 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD), 고온 화학기상증착(Rapid thermal chemical vapor deposition; RTCVD), 상압 화학기상증착(Atmospheric pressure chemical vapor deposition; APCVD), 원자층증착(Atomic layer deposition; ALD), 플라즈마보조 원자층증착(Plasma enhanced atomic layer deposition; PEALD), 저압 화학기상증착(Low pressure chemical vapor deposition; LPCVD), 금속 유기화학기상증착(Metal organic chemical vapor deposition; MOCVD) 및 유도결합플라즈마 화학기상증착(Inductively coupled plasma-chemical vapor deposition; ICP-CVD) 중 어느 하나의 방법으로 형성될 수 있다.
- [0041] 본 발명의 또 다른 일 양태에 있어서 상기 c) 단계에서 대향 타겟식 스퍼터링 시스템(FTS)은 촉매금속층 형성을 위한 한 쌍의 대향 타겟과 그래핀층 형성을 위한 한 쌍의 대향 타겟을 가지며, 상기 촉매금속층 형성을 위한 타겟과 그래핀층 형성을 위한 타겟은 동일 평면상에 위치할 수 있다.
- [0042] 본 발명의 또 다른 일 양태에 있어서 상기 관계식 1을 만족하는 범위 내에서 반복하며 성장될 수 있다.
- [0043] [관계식 1]
- [0044] $R_n/R_{n-1} \times 100 < 0.55$, $n \geq 2$
- [0045] (상기 관계식 1에서, n 은 상기 적층 구조가 반복된 횟수이며, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)
- [0046] 본 발명의 또 다른 일 양태에 있어서 상기 관계식 1은 $R_n/R_1 \leq 0.48$, $n \geq 2$; $R_n/R_1 \leq 0.18$, $n \geq 3$; 및 $R_n/R_1 \leq 0.07$, $n \geq 4$; 중 어느 하나 이상을 만족하여 적층될 수 있다.
- [0047] 본 발명의 또 다른 일 양태에 있어서 제2 청구항의 관계식 2를 만족하는 범위 내에서 반복하며 적층될 수 있다.
- [0048] [관계식 2]
- [0049] $R_n < 20 \Omega/\square$
- [0050] (상기 관계식 3에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)
- [0051] 본 발명의 또 다른 일 양태에 있어서 제3 청구항의 관계식 3을 만족하는 범위 내에서 반복하며 적층될 수 있다.
- [0052] [관계식 3]
- [0053] $H_n > 8.7 \times 10^3 (\text{cm}^2/\text{Vs})$
- [0054] (상기 관계식 3에서, H_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 홀 모빌리티(cm^2/Vs)다.)
- [0055] 본 발명의 또 다른 일 양태에 있어서 상기 b)단계는 100 내지 200℃에서 수행될 수 있다.
- [0056] 본 발명의 또 다른 일 양태에 있어서 상기 a) 및 b)단계는 동일한 장비 내에서 in-situ로 수행될 수 있다.
- [0057] 본 발명의 또 다른 일 양태에 있어서 c)상기 그래핀층에 산소가 흡착되어 자의적으로 P-type 도핑되는 단계를 더 포함할 수 있다.

발명의 효과

- [0058] 본 발명에 따른 다층 그래핀 적층체는 전사 과정 없이 촉매금속층 일 면에 그래핀층을 성장시킴으로써, 90% 이

상의 투명도에서 $8.7 \times 10^3 (\text{cm}^2/\text{Vs})$ 이상의 홀 모빌리티를 가지면서, $45 \Omega/\square$ 이하의 면 저항을 갖는 그래핀 적층체를 제공할 수 있으며, 이를 통해 산화인듐주석을 대체하는 투명 전극 소자로 활용할 수 있다.

[0059] 또한, 다층 그래핀 적층체를 in-situ로 제조함에 따라, 공정이 간단하고 별도의 도핑 과정을 요구하지 않는 그래핀 적층체를 제공할 수 있다. 이에 따라, 동일한 전기적 성능을 갖는 그래핀을 대량생산할 수 있으며, 생산에 요구되는 비용과 시간을 절감할 수 있다.

도면의 간단한 설명

[0060] 도 1은 본 발명의 실시예에서 사용한 대향 타겟식 스퍼터링과 PATCVD를 in-situ 상태로 증착이 가능한 장치를 설명하기 위한 도면이다.

도 2는 그래핀의 층수에 따른 면 저항을 설명하기 위한 그래프이다.

도 3은 면 저항의 변화 추세를 설명하기 위한 그래프이다.

도 4는 그래핀의 층수에 따른 투명도를 설명하기 위한 그래프이다.

도 5는 투명도의 변화 추세를 설명하기 위한 그래프이다.

도 6는 그래핀의 층수에 따른 라만 피크들의 변화를 설명하기 위한 그래프이다.

도 7은 FET 소자의 게이트 전압에 따른 드레인 전류 곡선을 설명하기 위한 그래프이다.

도 8은 열처리 후 드레인 전류 곡선의 변화를 설명하기 위한 그래프이다.

도 9는 그래핀 층수에 따른 홀 모빌리티(hole mobility)의 변화를 설명하기 위한 그래프이다.

도 10은 밴딩 횟수에 따른 그래핀의 면 저항 변화를 설명하기 위한 그래프 및 밴딩 사진이다.

발명을 실시하기 위한 구체적인 내용

[0061] 이하 본 발명에 따른 다층 그래핀 적층체 및 이의 제조방법에 대하여 상세히 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 이 때, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.

[0062] 그래핀은 우수한 구조 안정성과 열/전기 전도성으로 전극 및 소자 분야, 특히 투명 전극 소자의 물질로 주목받고 있다. 하지만, 일반적으로 그래핀층을 전극이나 소자에 이용하기 위해서는, 소정의 촉매금속층 위에 그래핀층을 성장시키고, 상기 성장된 그래핀층을 박리하여 원하는 전극이나 소자의 베이스 기판으로 전사(Transferring)하는 과정을 거치게 된다.

[0063] 상기 전사 과정에서 그래핀 일 면에 주름(Wrinkles), 크랙(Crack) 및 리플(Ripples) 등 기계적 변형이 일어나기 쉬우며, 상기 변형이 그래핀의 면 저항을 감소시켜 성능을 악화시킬 수 있다. 아울러 전사 과정에서 그래핀의 투명도가 감소하여 현재 대표적인 투명 전극 소자인 산화인듐주석(Indium-Tin-Oxide; ITO)을 대체하기에 기술적 어려움이 있다.

[0064] 이에, 본 발명의 일 양태는 전사 과정 없이 촉매금속층 일 면에 그래핀층을 성장시킨 그래핀 적층체에 관한 것이며, 보다 바람직하게는 상기 촉매금속층과 상기 그래핀층을 포함하는 적층구조가 순차적으로 반복 적층되는 다층 그래핀 적층체에 관한 것이다.

[0065] 본 발명의 일 예에 있어, 상기 적층구조가 반복될수록, 상기 다층 그래핀 적층체의 면 저항($\Omega/\square$)이 감소될 수 있다. 구체적으로 상기 적층구조가 반복될수록, 상기 그래핀층 사이에 형성된 상기 촉매금속층이 산소를 흡수하고, 상기 흡수된 산소가 상기 촉매금속층에 도핑될 수 있으며, 이 때문에 상기 그래핀층이 자발적으로 P-type 도핑될 수 있다. 상술한 과정을 통해 상기 그래핀 적층체의 면 저항이 감소될 수 있다. 바람직하게는 상기 적층구조에 따른 상기 그래핀 적층체의 면 저항 감소는 하기 관계식 1을 만족할 수 있다.

- [0066] [관계식 1]
- [0067] $R_n/R_{n-1} \times 100 < 0.55$, $n \geq 2$
- [0068] (상기 관계식 1에서, n 은 상기 적층구조가 반복된 횟수이며, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)
- [0069] 더 바람직하게, 상기 관계식 1은 $R_n/R_1 \leq 0.48$, $n \geq 2$ 또는 $R_n/R_1 \leq 0.18$, $n \geq 3$ 또는 $R_n/R_1 \leq 0.07$, $n \geq 4$ 중 어느 하나 이상을 만족할 수 있다.
- [0070] 일반적으로 상기 다층 그래핀 적층체가 산화인듐주석(ITO)을 대체하기 위해서는, 상기 다층 그래핀 적층체의 면 저항이 $45\Omega/\square$ 이하가 되는 것이 바람직하며, 더 바람직하게는 $20\Omega/\square$ 이하가 되는 것이 적절하다. 이를 위해, 상기 그래핀 적층체는 하기 관계식 2를 만족하는 범위 내에서 상기 적층 구조를 반복하여 면 저항을 감소시킬 수 있다.
- [0071] [관계식 2]
- [0072] $R_n/R_1 \leq 0.18$, $n \geq 3$
- [0073] (상기 관계식 2에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이다.)
- [0074] 본 발명의 일 양태에 있어, 상기 그래핀 적층체의 그래핀층이 산소에 의해 자의적으로 도핑되어 P-type 성질을 갖는 그래핀 적층체를 제공할 수 있다.
- [0075] 일반적인 그래핀은 산화인듐주석(ITO)에 비해 면 저항이 높고 일 함수(work function)가 낮다는 단점이 있다. 이러한 이유로 그래핀이 전자와 홀이 효율적으로 전달하기 위해서는 도핑처리를 통해, 그래핀의 일 함수를 높이고 면 저항을 낮추는 과정이 요구되었다. 하지만 본 발명에서는 상기 그래핀층이 공기 중의 산소와 반응하여 별도의 도핑과정 없이 자의적으로 도핑될 수 있으며, 더 바람직하게는 8.7×10^3 (cm^2/Vs) 이상의 홀 모빌리티를 갖는 그래핀 적층체를 제공할 수 있다. 이를 위해, 상기 그래핀 적층체는 하기 관계식 3을 만족하는 범위 내에서 상기 적층 구조를 반복하여 홀 모빌리티를 증가시킬 수 있다.
- [0076] [관계식 3]
- [0077] $H_n > 8.7 \times 10^3$ (cm^2/Vs)
- [0078] (상기 관계식 3에서, H_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 홀 모빌리티(cm^2/Vs)다.)
- [0079] 이를 통해 도핑과정에서 요구되는 비용과 시간을 절감할 수 있으며, 기존 그래핀 소자의 약점인 면 저항 및 일 함수가 개선된 그래핀 적층체를 제공할 수 있다.
- [0080] 한편, 상기 적층구조가 반복될수록, 상기 그래핀 적층체의 투명도가 감소할 수 있다. 구체적으로, 상기 적층구조가 반복될수록, 상기 중첩된 그래핀층을 투과하는 광 에너지가 감소하여 투명도가 감소될 수 있다. 바람직하게는 상기 적층구조에 따른 상기 그래핀 적층체의 투명도 감소는 하기 관계식 4를 만족할 수 있다.
- [0081] [관계식 4]
- [0082] $0.97 < T_n/T_{n-1} \times 100 < 0.98$
- [0083] (상기 관계식 4에서, T_n 은 550nm 파장대를 기준으로 n 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대를 기준으로 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이다.)
- [0084] 실시 예에 따르면, 상기 적층구조가 반복될수록 상기 투명도는 선형적으로 감소하며, 이는 상기 면 저항이 감소되는 비율보다 더 작을 수 있다. 다시 말해, 상기 투명도는 하기 관계식 5에 의해 감소하며, 상기 면 저항은 하기 관계식 6에 의해 감소할 수 있다.
- [0085] [관계식 5]

- [0086] $T_{n-1} = a \cdot T_n + C$
- [0087] (상기 관계식 5에서, T_n 은 550nm 파장대를 기준으로 n 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, T_{n-1} 은 550nm 파장대를 기준으로 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 투명도(%)이며, a 는 -2.4 내지 -2.0의 상수 및 c 는 95 내지 105의 상수이다.)
- [0088] [관계식 6]
- [0089] $R_{n-1} = a \cdot R_n^2 + b \cdot R_n + c$
- [0090] (상기 관계식 6에서, R_n 은 상기 적층구조가 n 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, R_{n-1} 은 상기 적층구조가 $n-1$ 번 반복되어 형성된 다층 그래핀 적층체의 면 저항($\Omega/\square$)이며, a 는 6 내지 10의 상수이며, b 는 -70 내지 -50의 상수이며, c 는 120 내지 160의 상수이다.)
- [0091] 일반적으로 상기 다층 그래핀 적층체가 산화인듐주석(ITO)을 대체하기 위해서는, 상기 다층 그래핀 적층체의 투명도가 90% 이상이어야 하며, 더 바람직하게는 95 내지 98%를 갖는 것이 바람직하다.
- [0092] 다시 말해, 상기 다층 그래핀 적층체가 90% 이상의 투명도를 가지면서, 면 저항을 $45\Omega/\square$ 이하를 갖도록 반복하여 적층할 수 있다. 다만, 상기 적층구조가 반복되면 상기 그래핀이 과도하게 도핑될 수 있으며, 홀 모빌리티(Hole mobility)가 감소할 수 있다. 따라서 상기 적층구조는 $8.7 \times 10^3 (\text{cm}^2/\text{Vs})$ 이상의 홀 모빌리티(Hole mobility) 및 1.4 내지 3.5V에 디락점이 위치되도록 5회 미만 반복되는 것이 바람직하다.
- [0093] 예를 들어, 상기 다층 그래핀 적층체의 촉매금속층을 티타늄(Ti)을 사용하는 경우, 상기 적층구조를 2회 반복하여 Gr/Ti/Gr/Ti 구조를 포함하는 다층 그래핀 적층체를 제공할 수 있으며, 3회 반복하여 Gr/Ti/Gr/Ti/Gr/Ti 구조를 포함하는 다층 그래핀 적층체를 제공할 수 있으며, 4회 반복하여 Gr/Ti/Gr/Ti/Gr/Ti/Gr/Ti 구조를 포함하는 다층 그래핀 적층체를 제공할 수 있으며, 4회 이상 반복한 다층 그래핀 적층체를 제공할 수 있다.
- [0094] 또한, 본 발명의 일 예에 따른 다층 그래핀 적층체는 전사 과정 없이 기판 일 면에 촉매금속층을 증착한 후, 동일한 장비 내에서 in-situ로 하나 이상의 그래핀층을 성장시켜 제공되는 것을 특징으로 하는 것일 수 있다. 구체적으로, 상기 그래핀층의 성장은 상기 촉매금속층을 증착시킨 장비와 동일한 장비 내에서 수행될 수 있으며, in-situ상태에서 수행될 수 있다.
- [0095] 기존의 ex-situ방법에서는 티타늄(Ti)으로 상기 촉매금속층을 형성할 경우, 상기 촉매금속층을 상기 그래핀층을 성장시키기 위한 장비로 이송하는 과정에서 상기 티타늄(Ti)의 일부가 이산화티타늄(TiO_{2-x})등으로 산화될 수 있었다. 상기 티타늄(Ti) 산화물은 3 내지 20nm의 두께, 더 바람직하게는 5 내지 15nm의 두께로 구성되어 이들 층은 그래핀의 투명도와 면 저항에 전혀 영향을 미치지 않는다. 본 발명은 상기 촉매금속층이 형성된 장치 내에서 상기 그래핀층의 성장이 수행되고, 상기 촉매금속층의 금속이 외부로 노출되면 모두 산화되어 TiO_{2-x} 층을 형성함으로써 이들은 그래핀에 영향을 미치지 않아, 결함이 없는 우수한 그래핀층을 제공할 수 있다. 아울러, 상기 촉매금속층의 산화로 인하여 기존의 ex-situ방법에서는 상기 그래핀층의 면적을 cm^2 단위 이상 증가시키기에 한계가 있었으나, 본 발명에서는 cm^2 의 면적을 갖는, 더 바람직하게는 $4 \times 4 \text{cm}^2$ 인 그래핀층을 제조할 수 있다.
- [0096] 본 발명에서 상기 촉매금속층은 티타늄(Ti), 구리(Cu), 백금(Pt), 동(brass), 알루미늄(Al), 니켈(Ni), 팔라듐(Pd), 지르코늄(Zr), 텅스텐(W), 우라늄(U), 금(Au), 은(Ag), 청동(Bronze), 망간(Mn), 로듐(Rh), 탄탈륨(Ta), 이리듐(Ir), 황(S), 크롬(Cr), 마그네슘(Mg), 철(Fe), 스테인레스 스틸(Stainless steel), 루테튬(Ru), 코발트(Co), 몰리브덴(Mo) 및 바나듐(V)으로 이루어진 군 안에서 선택되는 어느 하나의 물질을 포함할 수 있다. 이하 본 발명에서는 티타늄(Ti)을 포함하는 촉매금속층, 보다 바람직하게는 티타늄(Ti) 및 상기 티타늄(Ti)의 일부 혹은 전부가 산화되어 형성된 이산화티타늄(TiO_2)을 포함하는 촉매금속층을 예를 들어 설명하나, 이에 한정되는 것은 아니다.
- [0097] 본 발명의 일 예에 있어, 상기 촉매금속층의 증착은 스퍼터링(sputtering), 원자층증착(atomic layer deposition; ALD), 플라즈마보조 원자층증착(plasma enhanced atomic layer deposition; PE-ALD), 전자빔 증착(e-beam evaporation), 분자빔 증착(molecular beam epitaxy; MBE), 화학기상증착(chemical vapour deposition; CVD), 펄스레이저증착(pulsed laser deposition; PLD), 열산화법(thermal oxidation) 및 졸겔(Sol-Gel) 방법으로 이루어진 군 안에서 선택되는 어느 하나의 방법에 의하여 수행될 수 있다. 본 발명에서는

스퍼터링을 이용하여 상기 촉매금속층을 증착하였으며, 더 바람직하게는 대향 타겟식 스퍼터링이 가능한 대향 타겟식 스퍼터링 시스템(Facing target sputtering system, FTS)을 사용할 수 있다.

- [0098] 상기 대향 타겟식 스퍼터링 시스템(FTS)이란 서로 대향하는 한 쌍의 타겟(Facing target)을 가지며, 상기 한 쌍의 타겟과 상기 기판을 다른 방향으로 배치시켜 높은 운동에너지를 가지는 이온 또는 플라스마로 인한 기판의 손상을 방지할 수 있다.
- [0099] 구체적으로 통상의 스퍼터링 시스템은 타겟과 기판이 일 방향으로 배치되며, 타겟 앞에 자계를 형성시킬 수 있다. 이 때, 상기 스퍼터는 상기 타겟과 기판 사이로 이온 혹은 소정의 불활성 기체로 이루어진 플라스마를 주입할 수 있으며, 상기 자계를 통해 상기 이온 혹은 플라스마에 운동에너지를 전달할 수 있다. 이를 통해, 상기 스퍼터는 타겟에 있는 증착물질을 물리적으로 떼어내서 기판에 증착하는 방법으로 작동한다. 하지만, 상기 방법은 상기 자계가 너무 높게 생성될 경우 상기 전자 또는 플라스마에 과도한 운동에너지를 전달될 수 있다.
- [0100] 반대로 상기 대향 타겟식 스퍼터링 시스템(FTS)은 대향 타겟(Facing target)을 이용하여 스퍼터링이 가능하며, 보다 상세하게는 서로 마주보는 한 쌍의 타겟과 상기 한 쌍의 타겟과 소정거리 이격된 지점에 위치하는 상기 기판에 스퍼터링 할 수 있다. 다시 말해, 상기 대향 타겟식 스퍼터링 시스템(FTS)은 대향하는 한 쌍의 타겟사이의 거리(T-T)이 서로 마주보는 제1 방향과 타겟과 기판(T-S)이 이격된 제2 방향을 가질 수 있다. 일 실시 예에 따르면, 상기 제1 방향과 상기 제2 방향 사이는 소정의 각도를 가질 수 있으며, 90도를 가질 수 있다. 이를 통해, 전자 또는 플라스마로 인한 기판의 손상을 방지할 수 있으며, 높은 플라스마 밀도를 유지하여 고품질의 치밀한 박막을 형성할 수 있다. 아울러, 상기 대향하는 한 쌍의 타겟사이의 거리(T-T) 사이 거리와, 상기 타겟과 기판(T-S) 사이의 거리를 조절하여 박막의 적층상태를 제어할 수 있으며, 이를 통해 전기적 광학적 특성을 제어할 수 있다.
- [0101] 본 발명의 일 예에 있어, 상기 촉매금속층과 상기 그래핀층은 상술한 대향 타겟식 스퍼터링 시스템(FTS)을 통해 교번하여 반복 적층될 수 있다. 통상의 스퍼터링을 통해 상기 촉매금속층과 상기 그래핀층을 적층하는 경우, 상기 그래핀층이 손상을 받아 다층의 적층체를 제조하기 어려우며, 전기적 특성과 광학적 특성이 급격히 감소하여 전자 소자로서 사용하기 어렵다. 하지만 대향 타겟식 스퍼터링 시스템(FTS)은 상기 대향하는 한 쌍의 타겟사이의 거리(T-T)사이의 거리와 상기 타겟과 기판(T-S) 사이의 거리를 조절하여 그래핀 손상을 방지할 수 있다. 이를 통해, 상기 촉매금속층과 상기 그래핀층을 반복하여 적층할 수 있다.
- [0102] 아울러 대향 타겟식 스퍼터링 시스템(FTS)을 이용하는 경우, 기존의 스퍼터링보다 더 얇은 두께로 촉매금속층을 성장시킬 수 있으며, 바람직하게는 3 내지 20nm, 더 바람직하게는 5 내지 15nm 두께의 촉매금속층을 성장시킬 수 있다. 상기 촉매금속층이 상술한 두께 범위보다 얇을 경우, 기판에 고르게 성장시키기 어려우며, 상기 촉매금속층에 성장되는 그래핀층 또한 고르게 성장되기 어렵다. 이는 그래핀 적층체의 전기적 성질 감소의 원인이 될 수 있다. 반대로, 상기 촉매금속층이 상술한 두께 범위를 초과하여 증착된 경우, 투명도가 급격히 저하되어 투명한 전극 소재로 활용되기 어렵다.
- [0103] 본 발명의 일 예에 있어, 상기 촉매금속층 위에 상기 그래핀층을 성장시키기 위한 방법으로 플라스마보조 열 화학기상증착(plasma-assisted thermal chemical vapor deposition), 플라스마보조 화학기상증착(Plasma-enhanced chemical vapor deposition; PECVD), 고온 화학기상증착(Rapid thermal chemical vapor deposition; RTCVD), 상압 화학기상증착(Atmospheric pressure chemical vapor deposition; APCVD), 원자층증착(Atomic layer deposition; ALD), 플라스마보조 원자층증착(Plasma enhanced atomic layer deposition; PEALD), 저압 화학기상증착(Low pressure chemical vapor deposition; LPCVD), 금속 유기화학기상증착(Metal organic chemical vapor deposition; MOCVD) 및 유도결합플라스마 화학기상증착(Inductively coupled plasma-chemical vapor deposition; ICP-CVD)으로 이루어진 군 안에서 선택되는 어느 하나의 방법에 의하여 수행될 수 있으며 바람직하게는 플라스마보조 열 화학기상증착(이하 PATCVD)을 이용하여 상기 그래핀층을 성장시킬 수 있다.
- [0104] 실시 예에 따르면, 상기 그래핀층의 두께가 1 μ m 이하로 성장시킬 수 있으며, 바람직하게는 0.5 μ m 이하로 성장시킬 수 있다.
- [0105] 또한, 본 발명의 다른 일 양태는 상기 다층 그래핀 적층체를 포함하는 전자소자에 관한 것으로, 바람직하게는 90% 이상의 투명도에서 45 $\Omega/\square$ 이하의 면 저항을 갖는 그래핀 소자를 제공하는 데 있다. 상기 전자 소자는 종래의 제작 방식으로 제작된 그래핀을 적용하던 모든 소자를 포함할 수 있다.
- [0106] 또한, 본 발명의 다른 일 양태는 상기 다층 그래핀 적층체의 제조방법에 관한 것으로, 보다 상세하게 a)촉매금속층을 형성하는 단계; b)상기 촉매금속층 일 면에 그래핀층을 성장시키는 단계; 및 c) 상기 a)단계 및 b)단계

를 2회 이상 반복하여 상기 촉매금속층과 상기 그래핀층이 순차적으로 적층되는 단계를 포함할 수 있으며, 상기 c) 단계에서 촉매금속층은 대향 타겟식 스퍼터링 시스템(FTS) 방법으로 형성할 수 있다. 이 때, 각 구성 성분을 구성하는 물질 및 제조방법은 전술한 다층 그래핀 적층체에 기재된 것과 동일함에 따라 중복 설명은 생략한다.

- [0107] 먼저 a)촉매금속층을 형성하는 단계를 수행할 수 있으며, 보다 바람직하게 소정의 기판 일 면에 촉매금속층을 증착하는 단계를 수행할 수 있다.
- [0108] 본 발명에서 상기 기판이란, 그래핀층이 형성될 지지기반으로, 상기 기판은 실리콘(Si), 글라스(Glass), 실리콘(Silicon oxide) 및 사파이어(Al_2O_3)를 포함하는 무기물 기판, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에테르 설펜(Polyether sulfone), 폴리카보네이트(Polycarbonate), 폴리이미드(Polyimide)와 같은 합성수지가 포함된 기판 및 구리(Cu), 니켈(Ni)이 포함된 금속 기판 중 어느 하나의 기판이 사용될 수 있다. 바람직하게는 구조 내 산소를 포함하여 후술할 촉매금속층과 화합결합 할 수 있는 합성수지가 포함된 기판을 사용할 수 있으나, 이에 한정되는 것은 아니다.
- [0109] 본 발명에서 상기 촉매금속층은 전술한 바와 같이 티타늄(Ti)을 포함하며, 3 내지 20nm 두께, 더 바람직하게는 5 내지 15nm 두께로 증착될 수 있으나, 이에 한정되는 것은 아니다.
- [0110] 상술한바와 같이 상기 촉매금속층은 순도 99.99%의 티타늄(Ti) 타겟을 대향 타겟식 스퍼터링 시스템(FTS)을 사용하여 물리적으로 가열하여 증착할 수 있다. 이를 통해, 상기 기판의 일 면에 상기 티타늄(Ti)으로 이루어진 상기 촉매금속층을 증착할 수 있다. 이 때, 상기 증착과정은 20 내지 27℃에서 수행될 수 있으며, 상온에서 수행될 수 있다.
- [0111] 다음으로, b)상기 촉매금속층 일 면에 그래핀층을 성장시키는 단계를 수행할 수 있으며, 보다 바람직하게는 PATCVD 법을 이용하여 단결정의 그래핀층을 성장시킬 수 있다.
- [0112] 본 발명의 일 예에 있어, 상기 그래핀은 반응가스 분위기에서 성장할 수 있으며, 상기 반응가스는 메탄올(CH_3OH), 에탄올(C_2H_5OH), 아세틸렌(C_2H_2), 에테인(C_2H_6), 프로판(C_3H_8), 메탄(CH_4) 및 프로판올(C_3H_8O) 등 탄화수소로 이루어진 군으로부터 선택된 가스를 포함할 수 있다. 상기 반응가스는 아르곤(Ar)이나 헬륨(He) 등 비활성가스와 함께 공급하며 그래핀을 성장시킬 수 있다. 아울러, 성장과정에서 상기 그래핀이 산화되는 것을 방지하기 위하여 반응가스에 수소가스를 첨가하여 공급할 수 있다.
- [0113] 본 발명의 일 예에 있어, 상기 그래핀을 무산소 분위기에서 성장시킬 수 있으며, 더 바람직하게는 상기 그래핀을 무산소 분위기에서 성장시킴으로써 결함이 없는 단결정의 그래핀층을 얻을 수 있다.
- [0114] 이를 통해, 1 μm 이하의 두께를 갖는 상기 그래핀층을 성장시킬 수 있으며, 바람직하게는 0.5 μm 이하의 두께를 갖는 그래핀층을 성장시킬 수 있다.
- [0115] 본 발명의 일 예에 있어, 상기 그래핀층은 상기 기판이 100 내지 300℃로 가열된 상태에서 성장할 수 있으며, 기판의 재질에 따라 400℃까지 가열된 상태에서 성장할 수 있다. 구체적으로 상기 기판의 온도가 100℃에 다다르지 못하면, 그래핀이 성장에 필요한 열 에너지를 온전히 흡수하기 어려워 성장에 지장이 생길 수 있다. 반면, 상기 기판을 폴리이미드(Polyimide) 내열필름으로 제공될 경우, 400℃까지 기판을 가열해도 무방하나, 이는 Kapton[®] Polyimide 등 일부 소재를 사용한 경우에 한정되며, 이 경우에도 400℃를 초과한 경우 면 저항 및 표면 거칠기가 증가할 수 있다. 상술한 이유로 상기 그래핀의 성장은 상기 기판이 100 내지 300℃에서 성장하는 것이 바람직하며, 더 바람직하게는 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리카보네이트(Polycarbonate) 등 열 저항이 낮은 수지에서도 성장할 수 있는 100 내지 200℃에서 수행될 수 있다.
- [0116] 마지막으로, c)상기 a)단계 및 b)단계를 2회 이상 반복하여 상기 촉매금속층과 상기 그래핀층이 순차적으로 적층되는 단계를 수행하여 다층 그래핀 적층체를 제조할 수 있다. 다시 말해, 상기 촉매금속을 형성하는 단계와 촉매금속층 일 면에 그래핀층을 성장시키는 단계를 반복하여, 상기 촉매금속층과 상기 그래핀층이 순차적으로 적층된 다층 그래핀 적층체를 제공할 수 있다.
- [0117] 상기 다층 그래핀 적층체에 있어서, 상기 a)단계 및 상기 b)단계를 반복하는 회수는 상술한 관계식 1을 만족하는 범위 내에서 반복되며 적층될 수 있다.
- [0118] 동시에, 앞서 설명한바와 같이 상기 a)단계 및 상기 b)단계가 반복된 횟수가 증가할수록, 상기 다층 그래핀 적층체의 면 저항($\Omega/\square$)이 감소될 수 있으며, 바람직하게는 상술한 관계식 2를 만족할 수 있다.
- [0119] 이하, 실시예를 통해 본 발명에 따른 다층 그래핀 적층체 및 이의 제조방법에 대하여 더욱 상세히 설명한다. 다

만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.

[0120] 또한 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다. 또한 명세서에서 특별히 기재하지 않은 첨가물의 단위는 중량%일 수 있다.

[0121] [실시예 1]

[0122] 무산소 분위기가 유지된 상태에서 촉매금속층과 그래핀층을 성장시켜야 하기 때문에, 대향 타겟식 스퍼터링(FTS)과 PATCVD를 동일한 장비 내에서 수행할 수 있도록 장비를 도 1과 같이 구성하였다. 도 1의 장비를 활용하여 저온 무산소 상태에서 기판 위에 촉매금속층을 형성하였다. 구체적으로, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate)(160 μ m) 기판 위에 대향 타겟식 스퍼터링 시스템(FTS)을 이용하여 상기 촉매금속층을 증착하였다.

[0123] 바람직하게는 125℃에서 dc power 60W, 1.0mTorr로 직경 2인치 티타늄(Ti) 금속 타겟(순도 99.99%)에 대하여 10분 간 이온을 충돌시켰으며, 이 때의 상기 대향하는 한 쌍의 타겟사이의 거리(T-T)는 20cm, 상기 타겟과 기판(T-S) 사이의 거리는 19cm이다. 이를 통해 티타늄(Ti)로 이루어진 제1 촉매금속층을 10nm 두께로 증착하였다.

[0124] 상기 촉매금속층의 증착 직후, 동일한 장치 내에서 0.37nm 두께의 제1 그래핀층을 성장시켰으며, PATCVD(Plasma-assisted thermal chemical vapor deposition)방법으로 성장시켰다. 구체적으로, 125℃, 6.0 $\times$ Torr, Plasma power 120W의 상태에서 Ar, H₂, CH₄가스를 각각 10sscm, 50sscm 및 200sscm 주입하여 성장시켰다. 이 때의 상기 대향하는 한 쌍의 타겟사이의 거리(T-T)는 12cm, 상기 타겟과 기판(T-S) 사이의 거리는 15cm이다.

[0125] 이후, 상기 제1 그래핀층 일 면에 상기 제1 촉매금속층과 동일한 방법과 두께로 제2 촉매금속층을 증착하였으며, 상기 제2 촉매금속층 일 면에 상기 제1 그래핀층과 동일한 방법과 두께로 제2 그래핀층을 성장시켜 이중 그래핀 적층체(Two layers graphene laminate)를 제조하였다.

[0126] [실시예 2]

[0127] 상기 실시예 1에서 제조된 이중 그래핀 적층체(Two layers graphene laminate)에 상기 제1 내지 제2 촉매금속층과 동일한 방법으로 제3 촉매금속층을 증착하였으며, 상기 제3 촉매금속층 일 면에 상기 제1 내지 제2 그래핀층과 동일한 방법으로 제3 그래핀층을 성장시켜 삼층 그래핀 적층체(Three layers graphene laminate)를 제조하였다.

[0128] [실시예 3]

[0129] 상기 실시예 2에서 제조된 삼층 그래핀 적층체(Three layers graphene laminate)에 상기 제1 내지 제3 촉매금속층과 동일한 방법으로 제4 촉매금속층을 증착하였으며, 상기 제4 촉매금속층 일 면에 상기 제1 내지 제3 그래핀층과 동일한 방법으로 제4 그래핀층을 성장시켜 사층 그래핀 적층체(Four layers graphene laminate)를 제조하였다.

[0130] [비교예 1]

[0131] 도 1의 장비를 활용하여 저온 무산소 상태에서 기판 위에 촉매금속층을 형성하였다. 구체적으로, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate)(160 μ m) 기판 위에 dc 스퍼터링을 사용하였으며, dc power 20W, 기저압력 6.6 $\times 10^{-4}$ Pa, 작업압력 0.4Pa 조건으로 직경 2인치 티타늄(Ti) 금속 타겟(순도 99.99%)에 3분 간 이온을 충돌시켜 10nm의 제1 촉매금속층을 증착하였다.

[0132] 상기 촉매금속층의 증착 직후, PATCVD로 제1 그래핀층을 성장시켰다. 구체적으로 rf power 70W, 기저압력 6.6 $\times 10^{-4}$ Pa, 작업압력 2.4 $\times 10^{-2}$ Pa하에서 성장시켰으며, PATCVD를 위한 챔버 내 분위기는 Ar, H₂, CH₄가스를 혼합하여 조성하였고, 각각 12sscm, 10sscm 및 0.5 sscm 주입하였다. rf 양극과 음극간 거리는 8cm, rf 소스와 기판과의 거리는 10cm로 설정하였다.

[0133] 실시 예에 따르면, 티타늄(Ti)으로 형성된 촉매금속층이 대기 중에 노출되는 순간, 상기 티타늄(Ti)이 이산화티타늄(TiO₂)로 빠르게 산화되어 이산화티타늄(TiO₂) 촉매금속층이 된다. 그러나 설명의 편의를 위해 대기에 노출

되어 산화된 이산화티타늄(TiO_2) 촉매금속층과 산화되지 않은 티타늄(Ti) 촉매금속층을 구분하지 않고 티타늄(Ti)으로 표현하기로 한다.

[0134] 상술한 실시예 1 내지 실시예 3 및 비교예 1로 제조한 그래핀 적층체는 아래 표 1과 같다.

표 1

[0135]

	그래핀 층수	구조
실시예 1	2	기판/Ti/Gr/Ti/Gr
실시예 2	3	기판/Ti/Gr/Ti/Gr/Ti/Gr
실시예 3	4	기판/Ti/Gr/Ti/Gr/Ti/Gr/Ti/Gr
비교예 1	1	기판/Ti/Gr

[0136] [분석 및 성능 평가]

[0137] 1) 면 저항 분석:

[0138] 상기 그래핀 적층체들의 면 저항을 측정하였다. 상기 면 저항은 Impedance/gain-phase analyzer(HP4194A)를 사용하여 측정하였으며, 바람직하게는 Z-theta 방법에 의해 0.1 내지 10MHz의 범위에서 측정하였다. Z-theta 방법의 신뢰성은 ITO 박막일 면에 전사한 그래핀에 대한 4-점 프로브와 Z-theta 방법의 면 저항의 측정에 의해 확인하였으며, 구체적인 측정값은 표 2에 개시하였다.

표 2

[0139]

	비교예 1	실시예 1	실시예 2	실시예 3
그래핀 적층 횟수	1	2	3	4
면 저항($\Omega/\square$)	83 ± 2	40 ± 3	15 ± 3	6 ± 2

[0140] 표 2를 참조하면, 150℃에서 성장시킨 단층 그래핀의 면 저항(비교예 1) 84 내지 94 $\Omega/\square$ 에 비해 이층 그래핀 적층체(실시예 1)는 37 내지 43 $\Omega/\square$, 삼층 그래핀 적층체(실시예 2)는 12 내지 18 $\Omega/\square$, 그리고 사층 그래핀 적층체(실시예 3)는 4 내지 8 $\Omega/\square$ 로 측정되었다. 즉, 그래핀 적층 횟수가 증가할수록 도 2와 같이 상기 그래핀 적층체들의 면 저항이 감소하였으며, 바람직하게는 상술한 관계식 1을 따라 감소한 것을 확인할 수 있다.

[0141] 아울러 상기 면 저항은 도 3과 같이 2차 다항식의 형태로 감소하였으며, 바람직하게는 $R_{n-1} = 8 \cdot R_n^2 / 65.6 \cdot R_n + 142.5$ 로 감소하였다.

[0142] 이는 상술한 바와 같이 상기 적층구조가 반복될수록, 상기 그래핀층 사이에 형성된 상기 촉매금속층이 산소를 흡수하고, 상기 흡수된 산소로 인하여 도핑되는 그래핀층이 증가하여 면 저항이 감소한 것으로 보여진다.

[0143] 2) 투명도 분석:

[0144] UV-vis 분광법을 사용하여 상기 그래핀 적층체들의 투명도를 측정하였으며, 구체적인 값을 표 3에 개시하였다.

표 3

[0145]

	비교예 1	실시예 1	실시예 2	실시예 3
그래핀 적층 횟수	1	2	3	4
투명도(%)	97.4	95.2	93	90.8

[0146] 표 3을 참조하면, 550nm 파장대에서 상기 그래핀 적층체들은 90% 이상의 투명도를 가질 수 있다. 구체적으로, 단층 그래핀(비교예 1)의 투명도 약 97.4 $\pm 1\%$, 이층 그래핀 적층체(실시예 1)는 95.2 $\pm 1\%$, 삼층 그래핀 적층체(실시예 2)는 93 $\pm 1\%$, 그리고 사층 그래핀 적층체(실시예 3)는 90.8 $\pm 1\%$ 의 투명도를 확인할 수 있다. 즉, 그래핀 적층 횟수가 증가할수록 도 4와 같이 상기 그래핀 적층체들의 면 저항이 감소하였으며, 바람직하게는 상술한 관계식 4를 따라 감소한 것을 확인할 수 있다.

- [0147] 아울러 상기 면 저항은 도 5와 같이 선형으로 감소하였으며, 바람직하게는 $T_{n-1} = -2.2 \cdot T_n + 99.6$ 로 감소하였다.
- [0148] 3) 광학적 전기적 특성 분석:
- [0149] 그래핀 적층체들의 전기적 특성을 분석하기 위하여 라만 스펙트럼을 측정하였으며 그 결과를 표 4 및 도 6으로 개시하였다.

표 4

[0150]

	비교예 1	실시예 1	실시예 2	실시예 3
그래핀 적층 횟수	1	2	3	4
G peak position(/cm)	1593.46	1595.24	1596.82	1597.6
2D peak position(/cm)	2682.25	2683.76	2685.06	2688.58
I_{2D}/I_G ratio	2.13	2.03	1.94	1.92
Sheet resistance($\Omega/\square$)	83	40	14	7

[0151] 상기 표 4를 참조하면, 상기 그래핀 적층체들이 전형적인 hole-doping 의한 라만 피크들의 변화를 확인할 수 있다. 아울러 상기 그래핀 적층체들의 2D 밴드와 G 밴드의 세기 비(I_{2D}/I_G)를 비교해보면, 그래핀 층수가 증가함에 따라 세기비가 감소하는 것을 확인할 수 있다. 구체적으로 그래핀 적층 횟수가 1회인 비교예 1의 경우 2D 밴드와 G 밴드의 세기 비(I_{2D}/I_G)가 2.13이며, 그래핀 적층 횟수가 2회인 실시예 1의 경우 2D 밴드와 G 밴드의 세기 비(I_{2D}/I_G)가 2.03이며, 그래핀 적층 횟수가 3회인 실시예 2의 경우 2D 밴드와 G 밴드의 세기 비(I_{2D}/I_G)가 1.94이며, 그래핀 적층 횟수가 4회인 실시예 3의 경우 2D 밴드와 G 밴드의 세기 비(I_{2D}/I_G)가 1.92로 감소하였다. 이러한 라만 실험 결과로부터, 상기 그래핀 층수가 증가할 수록 그래핀 표면에 도펀트(Dopant)가 많이 도핑된 것을 확인할 수 있다.

[0152] 상기 도펀트의 전기적 특성을 좀 더 자세히 관찰하기 위해 상기 그래핀 적층체를 포함하는 FET소자를 제작하였으며, 상기 FET소자의 디락점(Dirac point)을 중심으로 게이트 전압에 따른 드레인 전류 곡선(I_d-V_g curve)을 측정하였다. 그 결과 도 7의 (a)를 참조하면, $V_d=-10V$ 를 기준으로 상기 그래핀 적층체들의 층수가 증가할수록 디락점이 정전압(Positive voltage)으로 옮겨가는 것을 확인할 수 있었다. 디락점의 옮겨가는 것을 더 자세히 관찰해보기 위해 게이트 전압의 폭을 조절하였다(도 7의 (b)). 디락점이 정전압으로 옮겨지는 것을 통해, 그래핀층이 별도의 도핑과정 없이 자의적으로 P-type으로 도핑이 되었다는 것을 확인할 수 있다. 아울러, 층수가 증가할수록 더 많이 정전압으로 옮겨지는 것을 통해, 상기 그래핀 적층체의 층수가 도핑도와 비례한다는 것을 확인할 수 있다. 이는 각 그래핀층 사이에 있는 티타늄(Ti)이 산화되는 과정에서 상기 그래핀층에 산소가 도핑되었음을 보여준다.

[0153] 상기 그래핀층에 자의적으로 도핑된 P-type 도핑의 안정성을 확인하기 위해 고진공 상태($1.3 \times 10^{-4} Pa$)에서 250 °C, 2시간동안 열처리 한 후에 결과를 도 8에 개시하였다. 그 결과 도 7과 대비하여 열처리 전후의 결과가 크게 변하지 않았음을 확인할 수 있다. 이는, 열처리 후에도 P-type 도핑의 도핑 상태가 변하지 않았기 때문에 판단되며, 이를 통해 상기 P-type 도핑은 열적으로 매우 안정하다는 것을 확인할 수 있다.

[0154] 도 9는 Hole carrier concentration 의 변화에 따른 Hole mobility 그래프이다. 홀 효과(Hall Effect)를 측정하는 Van der Pauw four probes method (HMS-3000, ECOPIA)에 의해 상온에서 캐리어 농도(carrier density)와 이동도(mobility)를 측정하였으며 그 값을 하기 표 5에 개시하였다.

표 5

[0155]

	비교예 1	실시예 1	실시예 2	실시예 3
그래핀 적층 횟수	1	2	3	4
Hole carrier concentration ($10^{13}/cm^2$)	0.89	1.79	4.4	9.99
Hole mobility($10^3, cm^2/Vs$)	8354	8501	8864	8912

[0156] 상기 도 9 및 표 5를 참조하면 그래핀 층수가 증가함에 따라 도핑농도가 증가하고, 이에 따라 홀 농도(Hole concentration) 및 홀 모빌리티(Hole mobility)가 증가한 것을 확인할 수 있으며, 바람직하게는 상기 그래핀

층수가 1층 적층된 비교예 1의 홀 농도는 0.89, 홀 모빌리티는 8354이며, 2층 적층된 실시예 1의 홀 농도는 1.79, 홀 모빌리티는 8501이며, 3층 적층된 실시예 2의 홀 농도는 4.4, 홀 모빌리티는 8864이며, 4층 적층된 실시예 3의 홀 농도는 9.99, 홀 모빌리티는 8912이다. 다시 말해, 그래핀이 1번 적층되었을 때의 홀 모빌리티를 H_1 으로 정의하고, 그래핀이 n 번 적층되었을 때의 홀 모빌리티를 H_n 로 정의하면, $H_n/H_1 \leq 1.02$, $n \geq 2$ 또는 $H_n/H_1 \leq 1.07$, $n \geq 3$ 또는 $H_n/H_1 \leq 1.07$, $n \geq 4$ 중 어느 하나 이상을 만족할 수 있다.

[0157] 도 10의 (a)는 비교예 1과 실시예 1로 제조된 그래핀 적층체에 대하여 굽힘 횟수에 따른 그래핀의 면 저항 변화를 설명하기 위한 그래프이며, 도 10의 (b)는 상기 그래핀 적층체를 굽힘하는 사진이다. 상기 굽힘은 상기 그래핀 적층체가 5%의 인장변형(tensile strain)을 가진 상태를 기준으로 횟수를 측정하였다. 구체적으로 구체적으로 상기 그래핀 적층체의 한 쪽을 고정하고 다른 한 쪽을 밀어 굴곡을 만들었으며, 이때 곡률 반경 R_c 를 측정 후 하기 관계식 7에 대입하여 인장변형(tensile strain)을 계산하였다.

[0158] [관계식 7]

[0159] $t_r = t_f/t_s$, $Y_r = Y_f/Y_s$

[0160] $F = (1 + 2t_r + Y_r t_r^2)/(1 + Y_r t_r)$

[0161] $\text{Strain (\%)} = F (t_s + t_f)/2R_c$ (if $t_s \gg t_f$, $F \sim 1$)

[0162] (상기 관계식 7에서, t_s 는 폴리에틸렌 테레프탈레이트 기판의 두께($160\mu\text{m}$)이며, t_f 는 그래핀층의 두께($0.37\mu\text{m}$)이며, Y_f 는 폴리에틸렌 테레프탈레이트 기판의 탄성 계수이며, Y_s 는 그래핀층의 탄성 계수이다.)

[0163] 다시말해, 상기 관계식 7을 통해 도출된 인장변형(tensile strain)이 5%를 가질 때 까지 상기 그래핀 적층체의 한 쪽을 밀어 굽힘하였으며 굽힘한 횟수에 따른 면 저항을 하기 표 6에 개시하였다.

표 6

	제조 방법	굽힘 횟수	면 저항($\Omega/\square$)
sample 1	비교예 1	10	83±2
sample 2		100	83±2
sample 3		500	82±2
sample 4		1000	83±2
sample 5		5000	82±2
sample 6		10000	83±3
sample 7	실시예 2	10	17±2
sample 8		100	17±2
sample 9		500	16±3
sample 10		1000	16±2
sample 11		5000	16±2
sample 12		10000	15±3

[0164]

[0165] 표 6을 참조하면, 비교예 1로 제조된 샘플 번호 1 내지 6의 그래핀 적층체의 면 저항은 최대 $86\Omega/\square$, 최소 $80\Omega/\square$ 및 평균 $82.67\Omega/\square$ 이며, 그 표준편차는 0.52인 것을 확인하였다. 제조예 2로 제조된 그래핀 적층체의 면 저항은 최대 $19\Omega/\square$, 최소 $12\Omega/\square$ 및 평균 $16.16\Omega/\square$ 이며, 그 표준편차는 0.75인 것을 확인하였다. 즉, 상기 그래핀 적층체는 10^4 회 이상의 반복 응력에도 면 저항의 변화가 크지 않음이 확인되었으며, 그래핀 적층체들은 플렉서블 반도체 및 플렉서블 디스플레이에 사용될 소자로 활용될 수 있음을 확인할 수 있다.


[0166] 이상과 같이 특정된 사항들과 한정된 제조예를 통해 본 발명이 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 제조예에 한정되는 것은 아니며, 본 발명이 속하는 분야에

서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.


[0167] 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7



도면8



도면9



도면10

