



(12)发明专利

(10)授权公告号 CN 103840445 B

(45)授权公告日 2018.09.18

(21)申请号 201310585918.2

(22)申请日 2013.11.20

(65)同一申请的已公布的文献号

申请公布号 CN 103840445 A

(43)申请公布日 2014.06.04

(30)优先权数据

13/682,604 2012.11.20 US

(73)专利权人 恩智浦美国有限公司

地址 美国得克萨斯

(72)发明人 M·A·斯托金戈

(74)专利代理机构 中国国际贸易促进委员会专

利商标事务所 11038

代理人 郭思宇

(51)Int.Cl.

H02H 9/04(2006.01)

(56)对比文件

US 2007/0285854 A1, 2007.12.13,

US 2008/0007882 A1, 2008.01.10,

CN 101421896 A, 2009.04.29,

CN 101510541 A, 2009.08.19,

审查员 曹小丽


权利要求书3页 说明书14页 附图6页

(54)发明名称

用于改进的瞬变免疫性的集成电路和方法

(57)摘要

触发电路检测集成电路上的瞬变电压增加。所述触发电路控制箝位器件的导电状态以限制所述瞬变电压增加。所述触发电路包括有电容值的公共电容元件,其中第一时间值和第二时间值取决于所述公共电容元件的所述电容值,所述第一时间值适用于所述集成电路的未上电状态以及所述第二时间值适用于所述集成电路的上电状态。所述第一时间值和所述第二时间值控制触发电路参数,所述触发电路参数可包括检测范围,瞬变电压增加的速率在所述检测范围内导致所述触发电路变为激活,或“开启”时间,其中对箝位器件的导电状态的控制的激活持续时间取决于该“开启”时间。



1. 一种检测瞬变电压增加和控制箝位器件的导电状态的方法,包括:

检测集成电路上的瞬变电压增加;以及

控制箝位器件的导电状态以限制瞬变电压增加,其中所述检测和所述控制中的至少一个取决于第一时间值和第二时间值,所述第一时间值适用于所述集成电路的未上电状态以及所述第二时间值适用于所述集成电路的上电状态,其中所述第一时间值和第二时间值取决于公共电容元件的电容值;

其中所述控制取决于所述第一时间值和所述第二时间值并且所述控制发生激活持续时间,所述激活持续时间取决于用于所述集成电路的所述未上电状态的所述第一时间值以及用于所述集成电路的所述上电状态的所述第二时间值。

2. 根据权利要求1所述的方法,其中所述检测取决于所述第一时间值和所述第二时间值并且所述检测响应于瞬变电压增加的速率处于检测范围内而发生,所述检测范围取决于用于所述集成电路的所述未上电状态的所述第一时间值以及用于所述集成电路的所述上电状态的所述第二时间值。

3. 根据权利要求1所述的方法,还包括:

基于响应于所述集成电路的所述未上电状态和所述上电状态的信号在所述第一时间值和所述第二时间值之间进行选择。

4. 根据权利要求1所述的方法,其中所述控制所述箝位器件的所述导电状态以限制所述瞬变电压增加包括:

与相对于所述上电状态的先前存在电压的瞬变电压增加成比例地响应于所述上电状态中的所述瞬变电压增加。

5. 根据权利要求1所述的方法,还包括:

提供触发信号以响应于所述检测所述瞬变电压增加;以及
放大所述触发信号。

6. 根据权利要求5所述的方法,其中所述放大所述触发信号包括:

将所述触发信号反相。

7. 根据权利要求1所述的方法,其中所述检测取决于所述第一时间值和所述第二时间值,并且其中所述控制取决于第三时间值和第四时间值,其中所述第三时间值和所述第四时间值取决于所述公共电容元件的所述电容值。

8. 根据权利要求7所述的方法,其中响应于瞬变电压增加的速率处于检测范围内,所述检测发生,所述检测范围取决于用于所述集成电路的所述未上电状态的所述第一时间值以及用于所述集成电路的所述上电状态的所述第二时间值,其中所述控制发生激活持续时间,所述激活持续时间取决于用于所述集成电路的所述未上电状态的所述第三时间值以及用于所述集成电路的所述上电状态的所述第四时间值。

9. 根据权利要求1所述的方法,其中所述第一时间值不等于所述第二时间值。

10. 一种集成电路,包括:

箝位器件;以及

用于检测所述集成电路上的瞬变电压增加的触发电路,所述触发电路控制所述箝位器件的导电状态以限制所述瞬变电压增加,所述触发电路包括:

具有电容值的公共电容元件,其中第一时间值和第二时间值取决于所述公共电容元件

的所述电容值,所述第一时间值适用于所述集成电路的未上电状态以及所述第二时间值适用于所述集成电路的上电状态,其中所述第一时间值和所述第二时间值控制选自于包括以下内容的组的触发电路参数:

检测范围,瞬变电压增加的速率在所述检测范围内导致所述触发电路变为激活;以及“开启”时间,控制箝位器件的导电状态的激活持续时间取决于所述“开启”时间。

11. 根据权利要求10所述的集成电路,其中所述第一时间值确定用于所述集成电路的所述未上电状态的所述检测范围,以及所述第二时间值确定用于所述集成电路的所述上电状态的所述检测范围。

12. 根据权利要求11所述的集成电路,其中所述触发电路具有用于确定在所述集成电路的所述未上电状态期间的高导电率的激活持续时间的第三时间值,以及用于确定在所述集成电路的所述上电状态期间的被控低导电率的激活持续时间的第四时间值,其中所述第三时间值和所述第四时间值取决于所述公共电容元件的所述电容值。

13. 根据权利要求10所述的集成电路,其中所述触发电路控制所述箝位器件以当所述集成电路处于所述未上电状态时提供高导电率以及当所述集成电路处于所述上电状态时提供被控低导电率以提供电压调整。

14. 根据权利要求10所述的集成电路,其中所述触发电路包括:

具有耦合于所述公共电容元件的输入的驱动电路,所述驱动电路包括一个或多个反相器级,以检测和放大所述输入处的已过滤信号以及提供触发电路输出信号以驱动所述箝位器件的控制端子。

15. 一种检测瞬变电压增加和控制箝位器件的导电状态的方法,包括:

选择用于集成电路的未上电状态的线性时不变(LTI)函数的变量的第一值以及用于所述集成电路的上电状态的线性时不变(LTI)函数的变量的第二值,其中所述第一值和所述第二值取决于公共电抗元件;

检测所述集成电路上的瞬变电压增加;以及

控制箝位器件的导电状态以限制所述瞬变电压的增加,其中所述检测和所述控制中的至少一个取决于所述线性时不变(LTI)函数。

16. 根据权利要求15所述的方法,其中所述检测取决于所述线性时不变(LTI)函数,并且其中所述检测响应于瞬变电压增加的速率处于检测范围内而发生,所述检测范围取决于所述线性时不变(LTI)函数。

17. 根据权利要求15所述的方法,其中所述控制取决于所述线性时不变(LTI)函数,并且其中所述控制发生激活持续时间,所述激活持续时间取决于所述线性时不变(LTI)函数。

18. 根据权利要求15所述的方法,还包括:

接收响应于所述集成电路的所述未上电状态和所述上电状态的信号,其中所述选择还包括:

基于所述信号在所述线性时不变(LTI)函数的所述变量的所述第一值和所述第二值之间进行选择。

19. 根据权利要求18所述的方法,还包括:

接收第二信号,其中所述第二信号以所述第二信号的第一状态表示对所述箝位器件的导电状态的控制的非激活状态以及以所述第二信号的第二状态表示对所述箝位器件的导

电状态的控制的激活状态,其中在所述线性时不变(LTI)函数的所述变量的所述第一值和所述第二值之间进行选择包括:

基于所述信号和所述第二信号,选择用于检测所述集成电路的所述未上电状态的所述线性时不变(LTI)函数的所述变量的所述第一值、用于检测所述集成电路的所述上电状态的所述线性时不变(LTI)函数的所述变量的所述第二值、用于控制所述集成电路的所述未上电状态的所述线性时不变(LTI)函数的所述变量的第三值、以及以用于控制所述集成电路的所述上电状态的所述线性时不变(LTI)函数的所述变量的第四值,其中所述第一值、所述第二值、所述第三值、所述第四值取决于所述公共电抗元件。

20. 根据权利要求18所述的方法,其中所述信号是上电复位(POR)信号。

21. 根据权利要求15所述的方法,还包括:

接收响应于所述控制所述箝位器件的导电率的禁用状态和激活状态的信号,其中所述选择包括:

基于所述信号,选择是否将所述线性时不变(LTI)函数的所述变量的所述第一值和所述第二值应用于所述检测或所述控制。

用于改进的瞬变免疫性的集成电路和方法

[0001] 交叉引用相关申请

[0002] 本申请涉及共同未决的美国专利申请号12/772,769,在2010年5月3日提交(代理人案号AC50291HC),标题为“集成电路的过压保护电路”,以上资料内容全部包括在本申请内。

技术领域

[0003] 本发明通常涉及集成电路(IC),更具体地说,涉及集成电路的瞬变免疫性。

[0004] 设计电子电路以在有限电压范围进行操作。暴露于超出这些有限电压范围的电压可以损坏或破坏这些电路。这个问题对于集成电路尤其值得注意,其中该集成电路往往有很多外部端子被连接到在非常小的规模上制作的电路。

[0005] 虽然存在集成电路的瞬变电压抑制电路,它们往往在未上电瞬变情况下(即,这些瞬变事件在集成电路尚未上电以正常运行时发生)和上电瞬变情况下(即,这些瞬变事件发生在电源被应用于集成电路以正常运行时发生)都不能正常运作。

附图说明

[0006] 参照附图,可更好地理解本发明,并且其多个特征和优点对于本领域所属技术人员来说会更明显。

[0007] 图1是根据至少一个实施例,说明了瞬变抑制系统的方框图,该瞬变抑制系统包括带有使用公共电抗元件的可变定时块提供多个时间值的触发电路。

[0008] 图2是根据至少一个实施例,说明了带有可调电阻元件和公共电容元件以提供多个时间值的触发电路的简化示意图。

[0009] 图3是根据至少一个实施例,说明了触发电路的互补金属氧化物半导体(CMOS)实现的示意图。

[0010] 图4是根据至少一个实施例,说明了瞬变抑制系统的方框图,该瞬变抑制系统包括带有用于提供多个时间值的线性时不变(LTI)块的触发电路。

[0011] 图5是根据至少一个实施例,说明了一种检测瞬变电压增加和控制箝位器件的导电状态的方法的流程圖。

[0012] 图6是根据至少一个实施例,说明了一种检测瞬变电压增加和控制箝位器件的导电状态的方法的流程圖。

[0013] 不同附图中使用的相同参考符号表示相似或相同物件。

具体实施方式

[0014] 提供了用于改进的瞬变免疫性的触发电路(TC)。触发电路在其被制造在其上的集成电路上检测瞬变电压增加。触发电路控制集成电路上箝位器件的导电状态以限制瞬变电压增加。触发电路包括具有电容值的公共电容元件,其中第一时间值和第二时间值取决于公共电容元件的电容值,第一时间值适用于集成电路的未上电状态以及第二时间值适用于

集成电路的上电状态。第一时间值和第二时间值控制触发电路参数,触发电路参数可包括检测范围,瞬变电压增加的速率在该检测范围内导致触发电路变为激活,或“开启”时间,其中控制箝位器件的导电状态的激活持续时间取决于该“开启”时间。

[0015] 图1是根据至少一个实施例,说明了瞬变抑制系统的方框图,该瞬变抑制系统包括带有使用公共电抗元件的可变定时块以提供多个时间值的触发电路。瞬变抑制系统101包括静电放电(ESD)上电复位(POR)模块102、触发电路模块103以及输入输出(IO)模块104。瞬变抑制系统101还包括多个电压轨和信号总线以及一个瞬变抑制总线。例如,瞬变抑制系统101包括正电压轨VDD118和负电压轨VSS120、ESD电压轨ESD_BOOST116、信号总线POR119和ESD_TRIGGER117以及瞬变抑制总线ESD_BUS115。正电压轨VDD118和负电压轨VSS120给系统组件提供了电源,系统组件在这种系统组件的通常操作中受到该瞬变抑制系统101的保护,其中负电压轨VSS120通常被认为是其它电压相对参考的接地参考电位。ESD电压轨ESD_BOOST116被瞬变事件通电并且给瞬变抑制系统101元件提供电源以使其能够积极地操作以检测和控制瞬变事件。信号总线POR119从POR模块102接收了POR信号并且将该POR信号提供给触发电路模块103。信号总线ESD_TRIGGER117从触发电路模块103接收触发信号TRIG并且将该触发信号TRIG提供给IO模块104。瞬变抑制总线ESD_BUS115允许产生于瞬变事件抑制的大电流绕过通常电压轨,例如正电压轨VDD118,这就防止了正电压轨VDD118处有大偏差的正电源电压。

[0016] ESD POR模块102包括ESD POR电路块105。ESD POR电路块105的正电源极端子被连接到ESD电压轨ESD_BOOST116。ESDPOR电路块105的负电源极端子被连接到电压轨VSS120。ESD POR电路块105的POR输出被连接到信号总线POR119。触发器电路模块103包括触发电路块106。触发电路块106包括可变定时电路块107,其包括用于提供多个时间值的公共电抗元件。触发电路块106的正电源极端子被连接到ESD电压轨ESD_BOOST116。触发电路块106的负电源极端子被连接到负电压轨VSS120。触发电路块106的POR输入端子被连接到信号总线POR119。触发电路块106的触发输出被连接到信号总线ESD_TRIGGER117。

[0017] IO模块104包括IO焊盘108、二极管109、二极管110、二极管111、箝位器件112、正输出驱动器113和负输出驱动器114。IO焊盘108给集成电路的外部端子(例如,插脚、球、隆起物、接线片等等)提供了导电连接,其中瞬变抑制系统101在其上被制作。二极管109、110和111基于二极管109、110和111的电流-电压(IV)曲线提供了电流路径以保持节点或总线之间的电压关系。二极管在其之间被用于保持电压关系的这种节点或总线可能包括IO焊盘108、瞬变抑制总线ESD_BUS115、ESD电压轨ESD_BOOST116、正电压轨VDD118和负电压轨VSS120。例如,类似于IO模块104的二极管109、110和111被配置的附加二极管可被用在用于正电压轨VDD118的VDD焊盘单元中。因此,瞬变抑制总线ESD_BUS115被类似于IO焊盘单元模块104的二极管109的VDD焊盘单元二极管拉高到至少一个低于正电压轨的电压VDD118的二极管压降。因此,正电压轨的电压VDD118在确定瞬变抑制总线ESD_BUS115的电压中会起重大作用。如果IO在负电压轨VSS120和正电压轨VDD118之间(例如,在芯片正常操作期间)的范围内转换,瞬变抑制总线ESD_BUS115的电压不应该受到二极管,例如IO模块内的二极管109、110、111,或VDD焊盘单元内其相对物的存在的影响。同样,VDD焊盘单元内的类似于IO模块104的二极管110的二极管有助于在低于正电压轨VDD118的电压的二极管压降处预调整ESD电压轨ESD_BOOST116,并且,对于在负电压轨VSS120和正电压轨VDD118之间(例如,在

芯片正常操作期间)的范围内的IO转换,ESD电压轨ESD_BOOST116的电压不应该受到二极管,例如IO模块104内的二极管109、110、111,或VDD焊盘单元内其相对物的存在的影响。当正电压过压事件施加于IO焊盘108时,二极管109在IO焊盘108和瞬变抑制总线ESD_BUS115之间传递电流。例如,当IO焊盘108处的电压上升到瞬变抑制总线ESD_BUS115的电压之上的大于一个二极管压降时,二极管109将导电。当正电压过压事件在IO焊盘108发生时,二极管110在IO焊盘108和ESD电压轨ESD_BOOST116之间传递电流。例如,当IO焊盘108处的电压上升到ESD电压轨SD_BOOST116的电压之上的大于一个二极管压降时,二极管110将导电。在IO焊盘108上有负电压过压事件的事件中,二极管111提供了从负电压轨VSS120到IO焊盘108的电流路径。例如,当IO焊盘108处的电压降到负电压轨VSS120的电压之下的大于一个二极管压降时,二极管111将导电。箝位器件112,可例如是N-沟道金属氧化物半导体场效应晶体管(MOSFET),有第一端子(例如,漏极端子)被连接到瞬变抑制总线ESD_BUS115,第二端子(例如,源极端子)被连接到负电压轨VSS120,控制端子(例如,栅极端子)被连接到信号总线ESD_TRIGGER117以及体端子被连接到负电压轨VSS120。正输出驱动器113,可例如是P-沟道MOSFET,有第一端子(例如,源极端子)被连接到正电压轨VDD118,第二端子(例如,漏极端子)被连接到IO焊盘108,控制端子(例如,栅极端子)被连接到输出驱动电路以用于导致正输出驱动器113将IO焊盘108驱动到高逻辑电平,以及体端子被连接到跟踪并控制电路。跟踪并控制电路保持正输出驱动器113的体端子处于正电压轨VDD118和IO焊盘108的较高电压处以避免使电流从IO焊盘108注入到正电压轨VDD118。负输出驱动器114,可例如是N-沟道MOSFET,有第一端子(例如,漏极端子)被连接到IO焊盘108,第二端子(例如,源极端子)被连接到负电压轨VSS120,控制端子(例如,栅极端子)被连接到输出驱动电路以用于导致负输出驱动器114将IO焊盘108驱动到低逻辑电平,以及体端子被连接到负电压轨VSS120。

[0018] 作为例子,图1的瞬变抑制系统101可被应用于焊盘环情景,例如多个IO焊盘108可以共享触发电路的情景。例如,触发电路模块103可被放置为IO模块104与TC模块103成一定比例(例如,8:1)。此外,包括了多个IO模块104的IO段可由单一ESD POR模块102服务。单一ESD POR模块102可耦合于多个触发电路模块103,其可通过信号总线ESD_TRIGGER117给IO段的多个IO模块104提供触发信号TRIG。因此,ESD POR模块102、触发电路模块103以及IO模块104可以1:1:n比例实现,其中n大于1。或者,ESD POR模块102、触发103电路模块以及IO模块104可以1:1:1比例、1:x:x比例实现,其中x大于1,或1:x:y比例,其中x大于1且y大于x。

[0019] 图2是根据至少一个实施例,说明带有可调电阻元件和公共电容元件以提供多个时间值的触发电路的简化示意图。触发电路块106包括控制块201、可变定时电路块107、第一驱动块202、第二驱动块203。控制块201包括控制电路204块。电压轨,例如ESD电压轨ESD_BOOST116,被连接到ESD POR电路块105。ESD POR电路块105通过信号总线POR119给触发电路块106的控制块201的控制电路块204提供了POR信号。控制电路块204给控制开关210提供被连接到开关210的控制端子的第一开关控制输出215,给控制开关211提供被连接到开关211的控制端子的第二开关控制输出216,以及给控制开关212提供被连接到开关212的控制端子的第三开关控制输出217。控制电路块204从第二驱动块203接收触发信号TRIG。控制电路块204响应于POR信号的状态和触发信号TRIG的状态,断言(assert)第一开关控制输出215、第二开关控制输出216以及第三开关控制输出217分别控制开关210、211和212。

[0020] 可变定时电路块107包括公共电容元件205、电阻元件206、电阻元件207、电阻元件

208、电阻元件209、开关210、开关211和开关212。公共电容元件205可例如被实现为金属氧化物半导体场效应晶体管(MOSFET)、变容二极管、金属-绝缘体-金属(MIM)电容、或提供合适电容值的任何其它合适元件。电阻元件206、207、208和209可例如被实现为电阻器、被配置以提供所需“开启”电阻的MOSFET、被配置以提供相应于所需电阻的电流流动的双极型晶体管、或提供合适电容值的任何其它合适元件。电压轨,例如ESD电压轨ESD_BOOST116,被连接到公共电容元件205的第一端子。公共电容元件205的第二端子被连接到节点218,该节点被连接到电阻元件206的第一端子和第一驱动块202的反相器213的输入。电阻元件206的第二端子被连接到节点219,该节点被连接到电阻元件207的第一端子和开关210的第一端子。电阻元件207的第二端子被连接到节点220,该节点被连接到开关210的第二端子、电阻元件208的第一端子以及开关212的第一端子。电阻元件208的第二端子被连接到电阻元件209的第一端子和开关211的第一端子。电阻元件209的第二端子被连接到负电压轨VSS120。开关211的第二端子被连接到负电压轨VSS120。开关212的第二端子被连接到负电压轨VSS120。

[0021] 下面的表1中显示了POR信号、触发信号TRIG、开关210、开关211和开关212的相应状态以及电阻元件206、电阻元件207、电阻元件208和电阻元件209的相应串联组合的真值表:

[0022]

	TRIG=1 (例如, 以控制 箝位的激活持续时间)	TRIG=0 (例如, 以控制 检测范围)
POR=1 (例如, 在未上 电状态期间)	开关 210=1 开关 211=1 开关 212=0 (电阻元件 206+电阻元件 208) (例如, 大约 5 微秒的时 间值)	开关 210=1 开关 211=X 开关 212=1 (电阻元件 206) (例如, 大约 100 纳秒的 时间值)
POR=0 (例如, 在上电 状态期间)	开关 210=0 开关 211=0 开关 212=0 (电阻元件 206+电阻元件 207+ 电阻元件 208+电 阻元件 209) (例如, 大约 20 毫秒的时 间值)	开关 210=0 开关 211=X 开关 212=1 (电阻元件 206 +电阻元 件 207) (例如, 大约 10 微秒的时 间值)

[0023] 表1:开关状态和电阻元件组合

[0024] 在表1中,对于POR信号和触发信号TRIG,0表示低逻辑电平以及1表示高逻辑电平。对于开关210、211和212,0表示开启开关,1表示闭合开关,以及“X”表示可开启或关闭而不影响合成的电阻值。对于电阻元件,加号表示其电阻的总和,由于电阻是在串联组合中被组合。根据至少一个其它实施例,相反逻辑电平可被使用,不同开关术语可被使用,或电阻元件的不同配置可被使用。作为例子,电阻元件的并联组合可被使用或电阻元件的串联和并联组合可被使用。根据至少一个实施例中,电阻元件206与公共电容元件205的组合提供了大约100纳秒的时间值(例如,电阻-电容(RC)时间常数),电阻元件206和电阻元件208的串联组合与公共电容元件205组合提供了大约5微秒的时间值(例如,RC时间常数),电阻元件206和电阻元件207的串联组合与公共电容元件205组合提供了大约10微秒的时间值(例如,RC时间常数),电阻元件206、电阻元件207、电阻元件208和电阻元件209的串联组合与公共电容元件205组合提供了大约20毫秒的时间值(例如,RC时间常数)。

[0025] 第一驱动块202包括反相器213。反相器213可被配置为有低转换开关点(例如,低于正电压轨VDD118和负电压轨VSS120之间的差压的50%),这就允许比低逻辑电平的电压

的略微增加就被解释为高逻辑电平以及从提供高逻辑电平输出变为提供低逻辑电平输出即可将反相器切换。第二驱动块203包括反相器214。反相器213和反相器214被配置以提供限定的增益,以避免不稳定性 and 振荡。例如,反相器213和反相器214可分别通过使用图3的电阻元件336和339被实现,或通过使用被配置以充分提供限定的增益的其它反相器被实现。节点218被连接到反相器213的输入。反相器213的输出被连接到节点222,该节点被连接到第二驱动块203的反相器214的输入。第二驱动块的输出在节点223处提供了触发信号TRIG,该节点被连接到控制块201的控制电路块204的触发输入。触发信号TRIG也可被用于控制箝位器件的导电状态。触发信号TRIG在节点223的通信可通过信号总线ESD_TRIGGER117被提供,其中该信号总线ESD_TRIGGER117可被连接到节点223。触发信号TRIG在触发电路块106内的节点223处的反馈可通过触发电路块106内的内部导体来完成。

[0026] 为了提供可例如在集成电路的未上电状态期间被使用的开启/关闭触发模式,POR信号有值1以及触发信号TRIG有值0,正如上述表1中所显示的。控制电路块204导致开关210、211和212自身选择电阻元件206以连同公共电容元件205确定时间值(例如,大约100纳秒)以用于控制ESD电压轨ESD_BOOST116的瞬变电压增加的速率的检测范围。ESD电压轨ESD_BOOST116上的电压的相对缓慢增加(例如,正如当电源被应用于集成电路以及ESD电压轨ESD_BOOST116的电压增加时可能发生的)允许电阻元件206提供足够电流以给公共电容元件205充电,并且随着ESD电压轨ESD_BOOST116上的电压的增加,增加跨过公共电容元件205的电压;其中该电压保持节点218处的电压相对于负电压轨VSS120的大幅上升。因此,由于ESD电压轨ESD_BOOST116的电压的缓慢增加不足以触发触发电路,第一驱动块202和第二驱动块203保持不变,以及节点223处的触发信号TRIG保持不变。然而,ESD电压轨ESD_BOOST116上的电压的快速增加(例如,正如在瞬变电压应力事件,例如ESD事件期间可能发生的)导致节点218的电压非常快速被拉高。节点218的电压的非常快速增加增加了N-沟道MOSFET337的控制端子(例如,栅极端子)处的电压,导致了第一驱动块202和第二驱动块203快速激活节点223处的触发信号TRIG,该触发信号TRIG被提供给箝位器件以激活箝位器件,并且被反馈到控制电路块204以确定箝位器件激活的激活持续时间。

[0027] 为了提供可例如在集成电路的未上电状态期间被使用的相对短的激活持续时间,POR信号有值1以及触发信号TRIG有值1,正如上述表1中所显示的。控制电路块204导致开关210、211和212选择电阻元件206和208的串联组合以连同公共电容元件205确定时间值(例如,大约5微秒)以用于控制箝位器件的激活的激活持续时间。ESD电压轨ESD_BOOST116上的电压然后通过电阻元件206和208的串联组合给公共电容元件205充电。当公共电容元件205被充电到足以降低节点218处的电压以及足以改变第一驱动块202和第二驱动块203的状态的电压时,节点223处的触发信号TRIG被禁用(deactivate),从而禁用其所控制的任何箝位器件。

[0028] 为了提供可例如在集成电路的上电状态期间被使用的电压调节模式,POR信号有值0以及触发信号TRIG有值0,正如上述表1中所显示的。控制电路块204导致开关210、211和212选择电阻元件206和207的串联组合以连同公共电容元件205确定时间值(例如,大约10微秒)以用于控制ESD电压轨ESD_BOOST116的瞬变电压增加的速率的检测范围。ESD电压轨ESD_BOOST116上的电压的缓慢增加允许电阻元件206和207的串联组合提供足够电流以给公共电容元件205充电,并且随着ESD电压轨ESD_BOOST116上的电压的增加而增加跨过公共

电容元件205的电压；其中该电压保持节点218处的电压相对于负电压轨VSS120的大幅上升。因此，由于ESD电压轨ESD_BOOST116的电压的缓慢增加不足以触发触发电路，第一驱动块202和第二驱动块203保持不变，以及节点223处的触发信号TRIG保持不变。然而，由于电阻元件206和207的串联组合的高电阻（正如自身例如在未上电状态与电阻元件206的低电阻进行比较）防止了公共电容元件205的充电（从而跨过公共电容元件205的电压）快速变化，ESD电压轨ESD_BOOST116上的电压的快速增加导致节点218的电压非常快速被拉高与ESD_BOOST电压的变化成比例。节点218的电压增加使N-沟道MOSFET337的控制端子（例如，栅极端子）处的电压与ESD_BOOST电压增加大致成比例增加，并被第一驱动块202的反相器213的增益放大。第二驱动块203反相第一驱动块的输出以在节点223处提供触发信号TRIG，该触发信号TRIG被提供给箝位器件以激活箝位器件，并且被反馈到控制电路块204以确定箝位器件激活的激活持续时间。

[0029] 为了提供可例如在集成电路的上电状态期间被使用的相对长的激活持续时间，POR信号有值0以及触发信号TRIG有值1，正如上述表1中所显示的。控制电路块204导致开关210、211和212选择电阻元件206、207、208和209的串联组合以连同公共电容元件205确定时间值（例如，大约20毫秒）以用于控制箝位器件的激活的激活持续时间。ESD电压轨ESD_BOOST116上的电压然后通过电阻元件206、207、208和209的串联组合给公共电容元件205充电。当公共电容元件205被充电到足以降低节点218处的电压以及足以改变第一驱动块202和第二驱动块203的状态的电压时，节点223处的触发信号TRIG被禁用，从而禁用了其所控制的任何箝位器件。由于在电阻元件206和208的串联组合的低电阻情况下充电时间比较慢，就提供了比电阻元件206和208的串联组合的低电阻情况长的激活持续时间。

[0030] 图3是根据至少一个实施例，说明触发电路的互补金属氧化物半导体（CMOS）实现的示意图。触发电路块106包括控制电路204、可变定时电路块107、第一驱动块342以及第二驱动块343。控制电路模块204包括P-沟道MOSFET331、P-沟道MOSFET332、P-沟道MOSFET333、N-沟道MOSFET334以及N-沟道MOSFET335。电压轨，例如ESD电压轨ESD_BOOST116，被连接到P-沟道MOSFET331的源极端子、P-沟道MOSFET332的源极端子、P-沟道MOSFET333的源极端子。POR信号例如通过信号总线POR119被连接到P-沟道MOSFET331的栅极端子。P-沟道MOSFET331的漏极端子被连接到节点340，该节点被连接到P-沟道MOSFET332的漏极端子、P-沟道MOSFET332的栅极端子、P-沟道MOSFET333的栅极端子以及N-沟道MOSFET334的漏极端子。节点344处的触发信号TRIG被连接到N-沟道MOSFET334的栅极端子。N-沟道MOSFET334的源极端子被连接到负电压轨VSS120。P-沟道MOSFET333的漏极端子被连接到节点341，该节点被连接到N-沟道MOSFET335的漏极端子、N-沟道MOSFET335的栅极端子以及可变定时电路块107的N-沟道MOSFET309的栅极端子。N-沟道MOSFET335的源极端子被连接到负电压轨VSS120。

[0031] 可变定时电路块107包括公共电容元件205、N-沟道MOSFET306、N-沟道MOSFET307、N-沟道MOSFET309、N-沟道MOSFET310以及N-沟道MOSFET311。电压轨，例如ESD电压轨ESD_BOOST116，被连接到公共电容元件205的第一端子和N-沟道MOSFET306的栅极端子。公共电容元件205的第二端子被连接到节点218，该节点耦合于N-沟道MOSFET306的漏极端子和第一驱动块342的N-沟道MOSFET337的栅极端子。N-沟道MOSFET306的源极端子被连接到节点219，该节点被连接到N-沟道MOSFET307的漏极端子、N-沟道MOSFET307的栅极端子以及N-沟

道MOSFET310的漏极端子。POR信号例如通过信号总线POR119被连接到N-沟道MOSFET310的栅极端子。N-沟道MOSFET307的源极端子被连接到节点320,该节点被连接到N-沟道MOSFET309的漏极端子、N-沟道MOSFET310的源极端子以及N-沟道MOSFET311的漏极端子。节点345处的反相触发信号/TRIG可被连接到N-沟道MOSFET311的栅极端子,其中节点345处的反相触发信号/TRIG可是控制电路块204的节点344处的触发信号TRIG的反相版本。负电压轨VSS120被连接到N-沟道MOSFET309的源极端子和的N-沟道MOSFET311的源极端子。

[0032] 第一驱动块342包括电阻元件336和N-沟道MOSFET337。电压轨,例如ESD电压轨ESD_BOOST116,被连接到电阻元件336的第一端子。电阻元件336的第二端子被连接到N-沟道MOSFET337的漏极端子和第二驱动块343的P-沟道MOSFET338的栅极端子。N-沟道MOSFET337的源极端子被连接到负电压轨VSS120。

[0033] 第二驱动块343包括P-沟道MOSFET338和电阻元件339。电压轨,例如ESD电压轨ESD_BOOST116,被连接到P-沟道MOSFET338的源极端子。P-沟道MOSFET338的漏极端子被连接到电阻元件339的第一端子和触发器输出,其可例如通过信号总线ESD_TRIGGER117通信。电阻元件339的第二端子被连接到负电压轨VSS120。

[0034] 当节点344处的触发信号TRIG处于高逻辑状态时,N-沟道MOSFET334将电流从节点340传导到负电压轨VSS120。该电流通过两个电流镜被提供给节点320。由于晶体管沟道宽长比差异,P-沟道MOSFET332和P-沟道MOSFET333形成了有内置衰减率的第一电流镜。例如,这样衰减比可大约是20:1。由于晶体管沟道宽长比差异,N-沟道MOSFET335和N-沟道MOSFET309形成了有内置衰减率的第二电流镜。例如,这样衰减比可大约是20:1。电流镜的组合衰减率可能会产生最终衰减率4000:1以控制N-沟道MOSFET309提供的电流。当信号总线POR119的POR信号处于低逻辑电平,P-沟道MOSFET331将电流从ESD电压轨ESD_BOOST116传导到节点340。该电流还减小了提供给第一电流镜的总电流,因此还减少了N-沟道MOSFET309提供的电流。在一个实施例中,在POR信号的低逻辑电平期间,N-沟道MOSFET309提供的电流减少可是因数4000。

[0035] 所需的图3中MOSFET之间的相互作用可通过在不同的MOSFET之间不同地定义MOSFET沟道宽长比来实现。作为例子,N-沟道MOSFET334、306以及307可被实现为长沟道MOSFET,其中该长沟道MOSFET有例如比P-沟道MOSFET333或N-沟道MOSFET309长的沟道。作为另一个例子,P-沟道MOSFET331、P-沟道MOSFET332以及N-沟道MOSFET335可被实现为宽沟道MOSFET,其中该宽沟道MOSFET有例如比P-沟道MOSFET333或N-沟道MOSFET309宽的沟道。

[0036] 由于触发电路所使用的信号本身可受到瞬变事件的影响,这种信号可被锁存或缓冲以在ESD事件之前存储其值以及防止瞬变事件对这些信号的影响不利地影响触发电路的操作。例如,POR信号可被锁存或缓冲以在ESD事件开始发生之前存储POR信号。

[0037] 图4是根据至少一个实施例,说明瞬变抑制系统的方框图,该瞬变抑制系统包括带有用于提供多个时间值的线性时不变(LTI)块的触发电路。瞬变抑制系统包括电压轨,例如ESD电压轨ESD_BOOST116、非线性输入块451、非线性(比较和箝位)输出块453以及箝位器件112。非线性输出块453包括检测和激活部分458以及失活(deactivation)部分459。非线性输入块451包括ESD POR模块102和线性时不变(LTI)块452。LTI块452被显示为分成四个分别使用变量RC1、RC2、RC3和RC4的象限454、455、456和457。象限454和455属于检测过滤,以及象限456和457属于激活持续期间。象限454和456属于瞬变抑制系统在其上被制作的集成

电路的未上电状态,以及象限455和457属于瞬变抑制系统在其上被制作的集成电路的上电状态。电压轨被连接到象限454和455的输入463,允许LTI块452监控电压轨的瞬变电压增加。电压轨被连接到ESD POR模块102的输入460,允许ESD POR模块102在集成电路未上电的情况下为LTI块452做出选择461以使用象限454的变量RC1或象限456的变量RC3,或在集成电路上电的情况下为LTI块452做出选择462以使用象限455的变量RC2或象限457的变量RC4。

[0038] 响应于输入463,对未上电状态应用象限454的变量RC1或对上电状态应用象限455的变量RC2,LTI块452给非线性输出块453的检测和激活部分458提供输出464。检测和激活部分458检测输入463,正如使用未上电状态的象限454的变量RC1或上电状态的象限455的变量RC2被LTI块452过滤的,是否是瞬变电压增加,其中箝位对于该瞬变电压增加应该被激活(例如,满足箝位激活的转换率标准),并且如果是这样,断言箝位输出465处的箝位信号,其被连接到箝位器件112的输入,该输入被连接到电压轨,并且箝位电压轨上的电压。非线性输出块453的检测和激活部分提供触发器输出466,该输出被连接到LTI块452的激活持续时间象限456和457以允许LTI块452基于未上电状态的象限456的变量RC3或上电状态的象限457的变量RC4开始控制箝位信号的激活持续时间。在基于适当变量值的激活持续时间消逝之后,LTI块452断言输出467,该输出被连接到非线性输出块453的失活部分459。收到输出467提供的失活信号后,失活部分459禁用了箝位输出465处的箝位信号,导致箝位器件112停止箝位电压轨上的电压。

[0039] 图5是根据至少一个实施例,说明一种检测瞬变电压增加和控制箝位器件的导电状态的方法的流程图。该方法开始于块501,基于信号在第一时间值和第二时间值之间进行选择。从块501,该方法继续进行到块502。在块502,检测瞬变电压增加,如果其存在。从块502,该方法继续进行到判定块503。在判定块503,做出是否发生了瞬变电压增加的检测的决定。如果否,该方法返回到块502。如果是,该方法继续进行到块504。在块504,提供触发信号。从块504,该方法继续进行到块505。在块505,放大触发信号。正如块506表示的,块505的放大触发信号可能包括反相触发信号。从块505,该方法继续进行到块507。在块507,控制箝位器件的导电状态。正如块508表示的,当集成电路处于上电状态时,控制箝位器件的导电状态可包括成比例响应,从而可以防止崩溃(collapse)以及防止发生复位。从块507,该方法继续进行到判定块509,其中做出了激活持续时间是否已过的决定。如果否,该方法返回到块507。如果是,该方法返回到块501。

[0040] 图6是根据至少一个实施例,说明一种检测瞬变电压增加和控制箝位器件的导电状态的方法的流程图。通过接收一个信号,该方法开始于块601。从块601,该方法继续进行到块602。在块602,接收第二信号。从块602,该方法继续进行到块603。在块603,根据集成电路是处于未上电状态还是处于上电状态,为未上电状态选择线性时不变(LTI)函数的变量的第一值以及为上电状态选择线性时不变(LTI)函数的变量的第二值。正如块604表示的,可执行块603可包括基于表示未上电状态或上电状态的未上电/上电信号来选择第一值或第二值的操作。正如块605表示的,块604的操作可包括基于所述一个信号和第二信号,选择该第一值或该第二值。该选择可包括基于该一个信号和该第二信号,在第一值、第二值、第三值以及第四值之间进行选择。正如块606表示的,块603的操作可包括基于失活/激活信号进行选择。该失活/激活信号可表示控制箝位器件的导电状态的失活状态或激活状态。从块

603,该方法继续进行到块607。在块607,检测瞬变电压的增加,如果其存在。从块607,该方法继续进行到判定块608。在判定块608,做出瞬变电压增加的检测是否已发生的决定。如果否,该方法返回到块607。如果是,该方法继续进行到块609。在块609,控制箝位器件的导电状态。从块609,该方法继续判定块610。在判定块610,做出箝位的激活持续时间是否已过的决定。如果否,该方法返回到块609。如果是,该方法返回到块601。

[0041] 根据至少一个实施例,触发电路的触发灵敏度取决于基于电路节点处的电压变化率的比较的该第一时间值或该第二时间值,其中该电路节点可是瞬变抑制所需的电压轨或任何电路中的其它节点。当变化率大于相应于第一时间值或第二时间值的变化率时,触发电路触发箝位元件;但当该变化率小于该相应于该第一时间值或该第二时间值的变化率时,触发电路未触发箝位元件。

[0042] 不同于带有上升时间检测器和锁存器的CMOS产品的现有ESD保护网络,其中当ESD被检测时完全开启了轨箝位,因为激活的轨箝位或者未开启,或者么完全开启,其可能没有很好地响应上电瞬变事件(即,系统电平应力),这可以导致正电压轨VDD崩溃以及芯片复位,至少一个实施例在未上电ESD和上电瞬变事件之间进行区分并且在上电瞬变事件期间进入电压调节模式,而不是锁存箝位开启模式。在该调节模式中,随着电源电压的增加,触发电路成比例开启,从而避免了崩溃电源。

[0043] 至少一个实施例,基于比例触发方案,避免了需要远程参考电压电路。这样远程参考电压(Vref)生成器可能占用大量芯片面积,可能倾向于功能问题(例如,在上电期间的直流(DC)泄漏、对附近电流注入的灵敏度等等),以及其与TCS的远程布置例如由于电源总线上的电压降,可能导致信号问题和性能问题。相比于离散电路的导体,集成电路的导体往往很小并且有电阻性。电压降可以产生于通过集成电路导体,例如IC电源总线的相对高电阻的电流,其中根据欧姆定律,电压降等于通过导体的电流乘以导体电阻。此外,在多个TC被连接在一起并且它们中的至少一个经历大电压降的情况下,那个TC的假触发可以导致广泛故障。通过消除对独立Vref生成器的需要,可以实现不取决于相对电阻性集成电路导体,并且可以避免TC的假触发。因此,节省芯片面积(例如,成本)增加了芯片的功能可靠性,并且在瞬变应力事件期间可以实现ESD箝位响应改进(例如,ESD响应性能改进)。

[0044] 根据至少一个实施例,提供了触发电路(TC),所述触发电路通过未上电和上电芯片操作之间进行区分可以提供不同ESD箝位触发响应。这样TC接收了POR(上电复位)信号以进行该区分,可以例如通过包括在焊盘环(例如,在VSS焊盘内)内的小ESD POR电路提供POR信号。这样TC可以运行,而不需要独立的电压参考(Vref)生成器电路。在TC中,不同ESD响应可以通过基于POR信号的逻辑状态和触发电路输出节点,转换RC检测级中的电阻值来实现。可选择电阻值和对于所有可选择电阻值可以保持相同的公共电容值的组合提供了电阻电容(RC)时间值,从而允许多个可选择电阻值连同公共电容值提供多个RC时间值,其被利用以根据POR信号和触发信号提供多个ESD响应。在上电瞬变应力事件期间,成比例的触发模式通过选择大R值来实现。因此,存储在电容C上的初始电源电压给TC提供了内部参考电压,从而避免了对远程参考电压电路的需要以及避免了与依赖于远程参考电压电路的触发电路相关的问题。

[0045] 根据至少一个实施例,触发电路包括RC滤波器级,其中R*C值可以根据控制信号进行转换。根据至少一个实施例,触发电路包括一个或多个反相器级以检测和放大RC滤波器

级的输出信号,反相器级的输出(TC输出)驱动一个或多个轨箝位器件的栅极端子。根据至少一个实施例,触发电路接收POR信号,该POR信号每当(即,电压斜坡)在由POR电路监测的节点或总线(例如,ESD_BOOST电压轨上的)的电压有从0伏开始的增加时处于高逻辑电平、以及当芯片被完全上电时处于低逻辑电平。例如,POR信号在上电(即,当电源最初应用于集成电路时)或未上电ESD事件期间处于高逻辑电平,以及当芯片被完全上电时(例如,在上电ESD事件期间)处于低逻辑电平。根据至少一个实施例,触发电路包括通过修改R*C值设置TC操作模式的控制逻辑。POR信号和TC输出(触发)信号充当到控制逻辑的输入。根据至少一个实施例,触发电路基于RC元件提供了四个不同时间值。例如,当集成电路处于未上电状态(例如,POR信号=1)时,触发电路给瞬变事件检测提供了大约100纳秒的时间值以及给激活箝位响应的开启时间提供了大约5微秒的时间值;当集成电路处于上电状态(例如,POR信号=0)时,触发电路给瞬变事件检测提供了大约10微秒的时间值以及给激活箝位响应的开启时间提供了大约20毫秒的时间值。

[0046] 根据至少一个实施例,用于控制集成电路的未上电状态的检测范围的时间值在10纳秒-1微秒之间。根据至少一个实施例,用于控制集成电路的未上电状态的检测范围的时间值在20纳秒-500纳秒之间。根据至少一个实施例,用于控制集成电路的未上电状态的检测范围的时间值在50纳秒-200纳秒之间。

[0047] 根据至少一个实施例,用于控制集成电路的上电状态的检测范围的时间值在1微秒-100微秒之间。根据至少一个实施例,用于控制集成电路的上电状态的检测范围的时间值在2微秒-50微秒之间。根据至少一个实施例,用于控制集成电路的上电状态的检测范围的时间值在5微秒-20微秒之间。

[0048] 根据至少一个实施例,用于控制集成电路的未上电状态的激活持续时间的时间值在500纳秒-50微秒之间。根据至少一个实施例,用于控制集成电路的未上电状态的激活持续时间的时间值在1微秒-20微秒之间。根据至少一个实施例,用于控制集成电路的未上电状态的激活持续时间的时间值在2微秒-10微秒之间。

[0049] 根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值在2毫秒-200毫秒之间。根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值在5毫秒-100毫秒之间。根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值在10毫秒-50毫秒之间。

[0050] 根据至少一个实施例,用于控制集成电路的上电状态的检测范围的时间值大约是用用于控制集成电路的未上电状态的检测范围的时间值的100倍。根据至少一个实施例,用于控制集成电路的上电状态的检测范围的时间值大约是用用于控制集成电路的未电状态的检测范围的时间值的50倍-200倍。

[0051] 根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值大约是用用于控制集成电路的未上电状态的激活持续时间的时间值的4000倍。根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值大约是用用于控制集成电路的未上电状态的激活持续时间的时间值的1000倍-10000倍。

[0052] 根据至少一个实施例,用于控制集成电路的未上电状态的激活持续时间的时间值大约是用用于控制集成电路的未上电状态的检测范围的时间值的50倍。根据至少一个实施例,用于控制集成电路的未上电状态的激活持续时间的时间值大约是用用于控制集成电路的

未上电状态的检测范围的时间值的20倍-100倍。

[0053] 根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值大约是由于控制集成电路的上电状态的检测范围的时间值的2000倍。根据至少一个实施例,用于控制集成电路的上电状态的激活持续时间的时间值大约是由于控制集成电路的上电状态的检测范围的时间值的500倍-1000倍。

[0054] 根据至少一个实施例,提供了可以在两种模式,即规则开启/关闭触发模式(未上电瞬变应力事件)和成比例调节模式(对上电瞬变应力事件)下进行操作的ESD TC。这样ESD TC不需要独立电压参考电路(Vref)。转换瞬变ESD触发电路中的检测RC时间值被用于实现两种操作模式(未上电/上电)。操作的上电模式成比例响应于瞬变电压增加,从而允许其避免崩溃电压轨上的供电电压以及导致系统的非所需的复位。

[0055] 根据至少一个实施例,由于较小I/O焊盘布局面积需要,可以实现芯片尺寸减缩。根据至少一个实施例,可以给CMOS半导体产品提供改进瞬变免疫性性能。

[0056] 根据至少一个实施例,用于检测在集成电路中的瞬变电压增加的触发电路可在过压容限(voltage-tolerant)电路设计库中定义。这样过压容限电路设计库可被用于实现集成电路I/O插脚,其中超过正电压轨VDD118的电压可能在插脚处发生。

[0057] 根据至少一个实施例,用于在集成电路上检测瞬变电压增加的触发电路使得能够远程放置多个本地触发电路并且避免了多个本地触发电路之间的触发电路争用,即使多个本地触发电路被配置以彼此之间互通触发信号或识别多个本地触发电路中的其它触发电路的触发信号。

[0058] 根据至少一个实施例,一种方法包括检测在集成电路上的瞬变电压增加以及控制箝位器件的导电状态以限制瞬变电压增加。所述检测和所述控制中至少一个取决于第一时间值和第二时间值。第一时间值适用于集成电路的未上电状态以及第二时间值适用于集成电路的上电状态。第一时间值和第二时间值取决于公共电容元件的电容值。根据至少一个实施例,检测取决于第一时间值和第二时间值,并且检测响应于瞬变电压增加的速率位于检测范围内而发生,检测范围取决于集成电路的未上电状态的第一时间值以及集成电路的上电状态的第二时间值。根据至少一个实施例,控制取决于第一时间值和第二时间值并且对于激活持续时间控制发生,该激活持续时间取决于集成电路的未上电状态的第一时间值以及集成电路的上电状态的第二时间值。根据至少一个实施例,该方法还包括基于响应于集成电路的未上电状态和上电状态的信号在第一时间值和第二时间值之间进行选择。根据至少一个实施例,控制箝位器件的导电状态以限制瞬变电压增加包括与相对于上电状态的先前存在电压的瞬变电压增加成比例地响应于上电状态中的瞬变电压增加。根据至少一个实施例,该方法还包括提供触发信号以响应于检测瞬变电压增加以及放大触发信号。根据至少一个实施例,放大触发信号包括反相触发信号。根据至少一个实施例,检测取决于第一时间值和第二时间值并且其中控制取决于第三时间值和第四时间值,其中第三时间值和第四时间值取决于公共电容元件的电容值。根据至少一个实施例,检测响应于瞬变电压增加的速率位于检测范围内而发生,检测范围取决于用于集成电路的未上电状态的第一时间值以及用于集成电路的上电状态的第二时间值,其中控制发生激活持续时间,激活持续时间取决于用于集成电路的未上电状态的第三时间值以及用于集成电路的上电状态的第四时间值。根据至少一个实施例,第一时间值不等于第二时间值。

[0059] 根据至少一个实施例,集成电路包括箝位器件以及用于检测在集成电路上的瞬变电压增加的触发电路。触发电路控制箝位器件的导电状态以限制瞬变电压增加。触发电路包括有电容值的公共电容元件。第一时间值和第二时间值取决于公共电容元件的电容值。第一时间值适用于集成电路的未上电状态以及第二时间值适用于集成电路的上电状态。第一时间值和第二时间值控制选自于一组包括以下内容的触发电路参数:检测范围,瞬变电压增加的速率在检测范围内导致触发电路变为激活,以及“开启”时间,其中对箝位器件的导电状态的控制的激活持续时间取决于“开启”时间。根据至少一个实施例,第一时间值确定集成电路的未上电状态的检测范围以及第二时间值确定集成电路的上电状态的检测范围。根据至少一个实施例,触发电路包括有耦合于公共电容元件的输入的驱动电路,驱动电路包括一个或多个反相器级以检测和放大输入处的过滤后的信号以及提供触发电路输出信号以驱动箝位器件的控制端子。根据至少一个实施例,触发电路控制箝位器件以当集成电路处于未上电状态时提供高导电率以及当集成电路处于上电状态时提供被控导电率以提供电压调整。根据至少一个实施例,触发电路有用于确定在集成电路的未上电状态期间高导电率的激活持续时间的第三时间值以及用于确定在集成电路的上电状态期间被控低导电率的激活持续时间的第四时间值,其中第三时间值和第四时间值取决于公共电容元件的电容值。

[0060] 根据至少一个实施例,一种方法包括选择用于集成电路的未上电状态的线性时不变(LTI)函数的变量的第一值以及用于集成电路的上电状态的线性时不变(LTI)函数的变量的第二值,其中第一值和第二值取决于公共电抗元件,检测集成电路上的瞬变电压增加以及控制箝位器件的导电状态以限制瞬变电压增加,其中检测和控制中的至少一个取决于LTI函数。根据至少一个实施例,检测取决于LTI函数并且其中检测响应于瞬变电压增加的速率位于检测范围内而发生,检测范围取决于LTI函数。根据至少一个实施例,控制取决于LTI函数并且其中控制发生激活持续时间,激活持续时间取决于LTI函数。根据至少一个实施例,该方法还包括接收响应于集成电路的未上电状态和上电状态的信号,其中选择还包括基于该信号在LTI函数的变量的第一值和第二值之间进行选择。根据至少一个实施例,该方法还包括接收第二信号,其中第二信号以第二信号的第一状态表示对箝位器件的导电状态的控制的非激活状态以及以第二信号的第二状态表示对箝位器件的导电状态的控制的激活状态,其中在LTI函数的变量的第一值和第二值之间进行选择包括基于该信号和第二信号,选择用于检测集成电路的未上电状态择LTI函数的变量的第一值、用于检测集成电路的上电状态的LTI函数的变量的第二值、用于控制集成电路的未上电状态的LTI函数的变量的第三值、以及以用于控制集成电路的上电状态的LTI函数的变量的第四值,其中第一值、第二值、第三值、第四值取决于公共电抗元件。根据至少一个实施例,信号是上电复位(POR)信号。根据至少一个实施例的方法,还包括接收响应于控制箝位器件的导电状态的非激活状态和激活状态的信号,其中选择包括基于信号,选择是否将LTI函数的变量的第一值和第二值应用于检测或控制。

[0061] 虽然本发明的描述参照具体实施例,正如下权利要求所陈述的,在不脱离本发明范围的情况下,可以进行各种修改以及变化。因此,说明书以及附图被认为是说明性而不是狭义性的,并且所有这些修改是为了列入本发明范围内。关于具体实施例,本发明所描述的任何好处、优点或解决方案都不旨在被解释为批评的、必需的、或任何或所有权利要求的

本质特征或元素。

[0062] 此外,本领域所属技术人员将认识到上述描述的操作功能之间的界限只是说明性的。多个操作的功能可组合成单一的操作,和/或单一的操作功能可分布在附加操作中。而且,替代实施例可能包括特定操作的多个实例,并且操作的顺序在各种其它实施例中会改变。

[0063] 关于具体实施例,本发明所描述的任何好处、优点或问题的解决方案在上面已进行描述。然而,好处、优点或问题的解决方案以及可能导致任何好处、优点以及问题的解决方案发生或变得更加明显的任何特征不旨在被解释为批评的、必需的、或任何或所有权利要求的本质特征或元素。




图1




图2




图3




图4




图5




图6