

(19) 대한민국특허청(KR)
(12) 구등록특허공보(B1)

(51) Int. Cl.⁶
H01L 21/02

(45) 공고일자 1997년03월05일
(11) 공고번호 특1997-0002425
(24) 등록일자 1997년03월05일

(21) 출원번호	특1993-0011122	(65) 공개번호	특1994-0000003
(22) 출원일자	1993년06월17일	(43) 공개일자	1993년01월01일
(30) 우선권 주장	92-161462 1992년06월19일 일본(JP) 93-60342 1993년03월19일 일본(JP)		
(73) 특허권자	후지쓰 가부시끼가이샤 세끼사와 다까시		
(72) 발명자	일본국 가나가와켄 가와사끼시 나까하라구 가미고다나까 1015 마사노리 고바야시 일본국 가나가와켄 가와사끼시 나까하라구 가미고다나까 1015 겐 야마자끼 일본국 가나가와켄 가와사끼시 나까하라구 가미고다나까 1015 쓰또무 오가와 일본국 가나가와켄 가와사끼시 나까하라구 가미고다나까 1015 요시꼬 오후미 일본국 가나가와켄 가와사끼시 나까하라구 가미고다나까 1015		
(74) 대리인	문병암		

심사관 : 유환열 (책자공보 제4844호)

(54) 반도체 장치 제작을 위한 실리카로 만들어진 장치

요약

내용없음.

대표도

도 1a

명세서

[발명의 명칭]

반도체 장치 제작을 위한 실리카로 만들어진 장치

[도면의 간단한 설명]

제1a, b도는 각각 종래 기술장치의 한 예를 보이고 있는 단면도.

제2a, b도는 각각 실리카층으로부터 방출되는 불순물의 양을 조사하기 위한 방법을 나타내고 있는 단면도.

제3a, b도는 각각 반도체 장치에 대한 제작 공정에 사용하는 본 발명의 한 실시예에 따른 실리카로 만들어진 퍼니스튜브(furnace tube)를 나타내고 있는 단면도.

제4a, b도는 각각 본 발명의 첫번째 실시예에서 사용되고 있는 실리카층으로부터 방출된 불순물의 양을 조사하기 위한 방법을 나타내고 있는 단면도.

제5a, b도는 각각 반도체 장치에 대한 제작 공정을 위해 사용되는 본 발명의 두번째 실시예에 따른 퍼니스튜브를 만든 실리카를 나타내고 있는 단면도.

제6a, b도는 각각 본 발명의 두번째 실시예에서 사용되는 실리카층으로부터 방출되는 불순물의 양을 조사하기 위한 방법을 나타내고 있는 단면도.

제7a 내지 e도는 각각 반도체 장치에 대한 제작 공정을 위해 사용되는 본 발명의 세번째 실시예에 따른 웨이퍼 바스켓(wafer basket)을 나타내고 있는 정면도 및 부분 단면도.

제8a, b도는 각각 반도체 장치에 대한 제작 공정을 위해 사용되는 본 발명의 네번째 실시예에 따른 스틱(stick)을 나타내고 있는 단면도이다.

[발명의 상세한 설명]

본 발명은 반도체 장치 제작을 하기 위한 실리카(silica)로 만들어지는 장치 특히, 반도체 장치 제작을 하는데 사용되는 퍼니스튜브, 웨이퍼 보트 또는 스틱 등의 실리카로 만들어진 장치에 관한 것이다. 반도체

체 직접회로장치에 대한 고집적의 발전과 더불어 장치의 특성에 있어서 품질저하를 일으키는 오염을 배제시키기 위해 이러한 제작 공정의 필요성이 대두되고 있다. 나트륨(Na) 및 칼륨(K)과 같은 알칼리금속 및 철(Fe) 및 크롬(Cr)과 같은 전이금속에 의해 야기되는 어떤 금속 오염이 없는 청정분위기(clear atmosphere)가 반도체 장치에 대한 제작 공정을 위해 필요하다. 특히, 약 900℃ 이상의 열처리 공정에서 만약 반도체 웨이퍼가 오염된 금속을 함유하는 분위기에 노출되면, 금속들은 반도체 웨이퍼에 주입되기 쉽고 반도체 웨이퍼를 사용하여 제작되는 반도체 장치의 품질저하를 초래한다. 따라서, 열처리 공정에서 사용되는 지그(jig)용 물질은 특히 고순도 즉, 그 속에 함유된 금속 불순물의 양의 감소를 요한다. 반도체 장치의 기관으로서 사용되는 반도체 웨이퍼에 대한 열처리 공정 및 그것의 표면위에 막을 형성하기 위한 막증착공정에 있어서 실리카, SiC 등으로 만들어진 지그가 사용된다. 또한, 이러한 물질들은 불순물의 함량을 감소시키는 것이 필요하다.

제1a, b도에 도시된 바와 같이 막증착장치 및 히터에 사용되는 퍼니스튜브에서처럼 이러한 원통 모양의 실리카 튜브 C가 사용되고 있다. 실리카 튜브 C는 반도체 웨이퍼 W를 설치하는 웨이퍼 보트 b를 만든 실리카를 포함하고 있다. 실리카 튜브 C 또는 웨이퍼 보트 b를 구성하는 실리카를 제작하기 위해 전기 용융법 및 산소소 불꽃 용융법의 두가지 방법이 알려져 있다. 이 방법들은 원재료로서 자연 실리카 암석 또는 실리카 모래를 사용하는 점에서 서로 유사하다. 산소소 불꽃 용융법에 의해 형성된 실리카는 열저항에 있어 열악하고 열이 가해짐으로써 변형되는 경향이 있다. 전기적 용융법은 산소소 불꽃 용융법의 단점을 해결하기 위해 개발되고 있다. 전기적 용융법에 의해 형성된 실리카는 열저항에 있어 뛰어나다. 이것에 대한 이유는 전기적 용융법에 의해 형성된 실리카에 함유된 하이드록시기(OH기)의 양이 산소소 불꽃 용융법에 의해 형성된 실리카에 함유된 것보다 더 적기 때문이다. 상세한 설명은 예를 들어, NEW GLASS No. 14, 1987(NEW Glass Forum), Industrial Material 매일공업신문(1974. 9)에 보고되어 있다. 상기 두가지 방법은 원재료로서 자연 실리카 암석 또는 실리카 모래를 사용하여 실리카를 제조한다. 이렇게 얻어진 실리카는 많은 양의 오염된 원소를 함유하고 있다. 따라서, 실리카의 바깥쪽으로 이들 오염된 원소들의 방출을 막는 것이 필요하다. 오염된 원소들의 방출을 억제하기 위한 기술이 일본공개특허 소화55-126542 및 평성 3-84922에 제안되어 있다. 이 기술에서 실리카 튜브는 증기 증착에 의해 고순도 합성 실리카층이 전기적 용융법에 의해 형성된 강고한 실리카 튜브의 안쪽 둘레 표면에 형성되도록 구성된다. 이것은 합성 실리카 층에 의해 불순물의 내부 확산을 방지하는데 목적이 있다. 그러나, 합성 실리카층은 불순물의 함량이 적지만 OH기의 함량이 크다. 결과적으로 합성 실리카층은 그 자체의 점성이 적고 열저항이 나쁘기 때문에 고온에 노출될 때 다른 요소들에 용융되는 경향이 있는 단점을 야기한다. 또한, 일본공개특허번호 소화63-236723에 있어서 알루미늄 원소를 함유한 표면층이 전기적 용융법에 의해 형성된 실리카 튜브의 외부쪽 둘레 표면에 형성되는 구조가 제안되고 있다. 이것은 표면층에 의해 외부쪽으로부터 불순물의 침입을 방지하는데 있다. 본 발명의 목적은 반도체 장치 제작을 하는데 사용되는 변형이 쉽게 되는 것을 방지하고 안쪽 및 바깥쪽으로 방출되는 오염된 금속의 확산을 충분히 억제하고 고온하에서 다른 요소들과 용융되는 것을 배제할 수 있는 실리카로 만들어진 장치를 제공하는데 있다. 본 발명에 따라 반도체 웨이퍼에 마주향해 있는 쪽의 첫번째 실리카층에 있어서 OH기의 함량이 크게 되고, 반면 반대편의 두번째 실리카층에 있어서 OH기의 함량이 적게 된다. 이 구조에 의하면 변형을 어렵게 하는 것이 가능하고, 첫번째 실리카층을 통해 외부로 방출되는 불순물의 양을 크게 감소시키는 것이 가능하다. 이것은 오염된 금속의 확산량이 많은 양의 OH기에 의해 제한되기 때문이다. 또한, 웨이퍼 바스켓등이 고온하에서 반도체 웨이퍼에 마주향한 쪽의 실리카층에 접촉하더라도 그것들이 결코 서로 용융되지 않는다. 더욱이, 세번째 실리카층이 첫번째 및 두번째 실리카층 사이에 놓여진다. 그것에 의해서 세번째 실리카층의 함유된 OH기의 함량이 첫번째 실리카층의 함량보다 크게 된다. 따라서, 외부쪽으로부터 침투하여 첫번째 실리카층에 도달하는 불순물들은 세번째 실리카층에 의해 저지된다. 이것은 불순물들이 첫번째 실리카층으로 확산하는 것을 방지할 수 있고, 더욱이 실리카로 만들어진 장치로부터 불순물의 방출량을 줄이는 것이 가능하게 된다. 첫번째 실리카층은 산소소 불꽃 용융법에 의해 형성되고, 두번째 실리카층은 전기적 용융법에 의해 형성되고, 세번째 실리카층은 증기증착법에 의해 형성된다. 바람직한 실시예를 설명하기에 앞서 산소소 불꽃 용융법, 전기적 용융법 및 증기증착법의 각각의 방법에 의해 형성된 실리카에 함유된 금속 불순물의 방출량 및 OH기를 조사한 결과를 설명한다. 산소소 불꽃 용융법에 의해 형성된 실리카는 약 200ppm 이하의 적은 양의 OH기를 함유하고 있다. 전기적 용융법에 의해 형성된 실리카는 30ppm 이하의 적은 양의 OH기를 함유하고 있다. 더욱이, 증기증착법에 의해 형성된 합성 실리카는 수백 내지 수천 ppm의 범위인 많은 양의 OH기를 함유하고 있다. 산소소 불꽃 용융법 및 전기용융법에 의해 형성된 각각의 실리카는 금속 불순물에 대해 조사되고, 표 1에 그 결과를 나타내고 있다. 표 1에서 보이고 있는 바와 같이 그것들 사이에는 큰 차이가 없다.

[표 1]

금 속 원 소	Fe(ppb)	Cu(ppb)	Cr(ppb)	Ni(ppb)	OH(ppm)
불꽃 용융 실리카	74	<7	<10	<3	200
전기 용융 실리카	57	<7	<10	<3	15.3

다음, 산소소 불꽃 용융법 및 전기적 용융법에 의해 형성된 각각의 실리카는 고온에서 그것들로부터 방출되는 금속 불순물에 대해 조사된다. 실리카로부터 방출되는 전이금속의 양에 대한 조사는 제2도에 도시된 바와 같은 절차에 의해 수행된다. 실리온 질화물막 Y가 실리온 기관 X의 표면위에 형성된다. 그리고, 실리카판 Z의 샘플이 실리온 질화물막 Y와 접촉된다. 이러한 상태에서 실리온 기관 X 및 실리카판 Z는 예를 들면 1100℃에서 6시간 동안 질소 분위기에 남겨진다. 따라서, 실리카판 Z에 있는 불순물에 실리온 질화물막 Y로 강제되 방출된다. 상기 실리온 질화물막 Y는 플로로오르화 수소산 용액에 의해 용해된다. 그리고, 플로로오르화 수소산 용액에 함유된 금속원소들은 원자흡수 스펙트로메터에 의해 분석된다. 조사된 결과가 표 2에 보이고 있다. 표 2로부터 명백한 것처럼 Fe, Cr, Ni 및 Cu와 같은 전이금속은 전기적 용융법에 의해 형성된 실리카로부터 많은 양이 방출되었고, 반면 전기적 용융법에 의해 형성된 실리카로부터 방출된 금속 불순물들의 양은 매우 적다.

[표 2]

금 속 원 소	Fe	Cr	Ni	Cu
불꽃 용융 실리카	9.4	<0.52	<2.3	20
전기 용융 실리카	1500	4.9	49	1200

($\times 10^{10}$ 원자/cm²)

적은 양의 애기를 함유한 실리카가 Si와 O 사이에 강한 결합을 갖고 열저항에 뛰어나다는 것은 명백하다. 그러나, 그것은 실질적인 열처리에 있어서 반도체 웨이퍼에 대해 금속 오염의 근원이 된다. 또한, 표 1 및 표 2에서 명백한 것처럼 열저항 및 불순물의 방출된 양은 전이 금속의 함량에 의존하여 결정될 수 없다. 실리카 제작방법에서의 차이가 고온 열처리하에서 오염된 금속의 방출된 양에 영향을 미치는 이유는 아래와 같다. 즉, 실리카에서의 금속 불순물들이 실리카에 있는 금속 불순물들의 확산을 방해하는 일부 형태로서 애기에 의해 저지되기 때문이다. 본 발명은 첨부한 도면과 관련한 다음의 실시예에 의해 더욱 명백해질 것이다.

[실시예 1]

제3a도는 본 발명의 첫번째 실시예를 보이고 있는 장치의 측면면도이고, 제3b도는 그에 대한 정면도이다. 이 도면에서 수치 1은 막증착장치 및 서냉기 등에 사용되는 수평형 퍼니스튜브를 나타낸다. 퍼니스튜브 1은 실리카층 2 및 3으로 2층 구조를 갖는다. 내부 실리카층 2는 산소소 불꽃 용융법에 의해 형성되고 100ppm 이상 양의 애기를 함유한다. 외부 실리카층 3은 예를 들어 해아 전기적 용융법에 의해 형성되고 30ppm 이하되는 양의 애기를 함유한다. 산소소 불꽃 용융법은 공급되는 산소 및 수소의 불꽃에 의해 실리카 모래 또는 실리카 암석을 용융하는 공정을 갖는다. 이렇게 형성된 실리카는 산소 및 수소에 의해 많은 양의 애기를 함유한다. 그와 반대로 전기적 용융법은 히터에 의해 진공 분위기에서 실리카 모래 또는 실리카 암석을 용융하는 공정을 갖는다. 이렇게 형성된 실리카는 전기용융법의 원재하에서 적은 양의 애기를 함유한다. 상기 퍼니스튜브 1이 반도체 웨이퍼 W를 장착하는 웨이퍼 보트 사를 포함한다. 이러한 퍼니스튜브 1에 있어서, 외부 실리카층 3은 표 1에 표시된 것처럼 각각의 양으로 Fe, Cu, Cr, Ni 등과 같은 금속 및 적은 양의 애기를 함유하고 있고, 그럼으로써 상기 금속은 내부 실리카층 2로 확산되는 경향이 있다. 그러나, 내부 실리카층 2는 많은 양의 애기를 함유하고 있고, 그럼으로써 금속들은 많은 양의 애기에 의한 일부 형태로서 저지된다. 이것은 금속들의 확산을 자체시키는 것이 가능하기 때문에 퍼니스튜브 1의 내부공간에 방출되는 금속들의 양을 줄이는 것이 가능하다. 이러한 이유 때문에 퍼니스튜브 1를 사용하는 막증착장치 및 서냉장치에 의해 반도체 웨이퍼 W의 오염을 충분히 억제하는 것이 가능하다. 특히, 히터 H를 구성하는 히터 와이어로부터 퍼니스튜브 1의 벽을 통해 확산되고, 퍼니스튜브 1의 내부공간으로 침투되는 금속 불순물들이 금속의 지속적인 적은 확산을 갖는 내부 실리카층 2내에서 저지되고, 따라서 실질적으로 오염방지 효과를 성취할 수 있다. 또한, 외부 실리카층 3은 적은 양의 애기를 갖고 퍼니스튜브 1 자체는 반도체 장치 제작에 대한 공정에서 변형되지 않도록 예를 들어, 1100℃에서 유연하지 않다. 더욱이 2층 구조를 갖는 퍼니스튜브를 형성하기 위해 다음의 방법이 고려되고 있다. 하나의 방법은 내부튜브의 바깥지름과 외부튜브의 안쪽지름이 약 1mm의 차이가 있는 두개의 실리카 튜브를 준비하고, 외부튜브에 내부튜브를 삽입하고, 그리고 그것들을 결합시키기 위해 버너 등에 의해 용융시키는 단계를 포함한다. 다른 방법은 적은 양의 애기를 함유한 외부 실리카 튜브의 내부표면에 실리카 모래 또는 실리카 암석같은 파우더(powder)를 공급하고, 외부튜브에 내부튜브를 삽입시키고, 그리고 산소를 및 수소 분위기에서 그것들을 용융시키는 단계를 포함한다. 다음, 위에서 기술한 2층 구조를 갖는 실리카판으로부터 방출된 금속의 양을 분석한 결과를 보일 것이다. 분석은 오염 검출 웨이퍼 즉, 표 2에 나타난 결과를 얻는데 사용된 실리콘 질화물막 Y로 덮힌 실리콘 기판 X를 사용하여 이루어졌다. 제4a, 4b도에 도시된 바와 같이 각각 4mm의 두께를 갖는 전기적 용융 실리카층, q₁ 및 1mm의 두께를 갖는 불꽃 용융 실리카층 q₂로 구성되는 2층 구조를 갖는 세개의 샘플 Q가 준비되었다. 첫번째 오염 검출 웨이퍼는 첫번째 샘플의 불꽃 용융 실리카층 q₂ 및 두번째 샘플 Q 사이에 부착되고, 또한 두번째 오염 검출 웨이퍼는 두번째 샘플의 전기적 용융 실리카층 q₁ 및 세번째 샘플 Q 사이에 부착된다. 이들은 1100℃에서 6시간 동안 질소 분위기에서 유지되었다. 두개의 오염 검출 웨이퍼의 실리콘 질화물막 Y는 플루오르화 수소산 용액에서 용해되었고, 원자 흡수 스펙트로미터에 의해 표 3의 결과를 얻었다.

[표 3]

금 속 원 소	Fe	Cr	Ni	Cu
전기적 용융 실리카층 사이의 웨이퍼	3800	17	22	2700
불꽃 용융 실리카층 사이의 웨이퍼	130	0.55	<2.1	180

($\times 10^{10}$ 원자/cm²)

따라서, 전기 용융 실리카로 구성된 외부층 및 불꽃 용융 실리카로 구성된 내부층을 갖는 퍼니스튜브가 열저항에서 뛰어나고, 퍼니스튜브의 내측에서 방출된 금속의 양이 감소된다는 것은 명백하다. 더욱이, 상기 퍼니스튜브는 히터로부터 방출된 금속을 저지하고, 따라서 반도체 장치 제작에 대한 공정에 효과적으로 적용된다. 더욱이, 전기적 용융법에 의해 형성된 실리카층 3의 두께가 증가함과 더불어 퍼니스튜브 1의 열저항이 향상된다.

[실시예 2]

제5a, 5b도는 각각 본 발명의 두번째 실시예에 따른 실리카 튜브의 구조를 보이고 있는 측단면도 및 정단면도이다. 이 도면에서 수치 21은 막증착장치, 서냉기 등에 대해 사용되는 수평형 퍼니스튜브를 나타낸다. 퍼니스튜브 21은 3층 실리카 구조를 갖는다. 첫번째 및 최외각 실리카층 22는 전기 용융법에 의해 형성되고 30ppm 이하의 양으로 애기를 함유한다. 또한, 실리카층 22와 24 사이에 주어진 두번째 실리카층 23은 증기증착법에 의해 형성된 합성 실리카층이고, 세번째 실리카층 24의 것보다 큰 200ppm 이상의 양으로 애기를 함유한다. 증기증착법에 의한 합성 실리카의 형성에 있어서 예를 들어, SiCl_4 H_2 로 이루어진 반응가스를 사용하고 있다. 첫번째 실시예 1에서처럼 위에서 기술한 퍼니스튜브 1에 있어서, 최내부 실리카층 24가 많은 양의 애기를 함유하기 때문에 오염된 금속들은 퍼니스튜브 1의 내부공간으로 방출되는 오염된 금속의 양을 감소시킬 수 있는 일부 형태로서 그 속에서 저지된다. 또한, 전기 용융 실리카층 22로부터 확산된 금속 불순물 또는 노(furnace)의 히터 와이어 등과 같은 외부로부터 퍼니스튜브 1에 확산된 금속 불순물들이 두번째 합성 실리카층 23에 있어서 확산물로 감소되고, 그것에 의해 첫번째 실시예와 비교하여 튜브속으로 방출된 오염된 원소들의 양을 줄이는 것이 가능하게 된다. 더욱이, 합성 실리카층 23에서의 애기의 함량이 증가함에 따라 위에 기술한 효과가 증대된다. 세개의 실리카층 구조로 이루어진 퍼니스튜브는 열저항에 뛰어나고, 반도체 웨이퍼에 대비하여 실질적으로 깨끗하다. 3층 구조를 갖는 상기 실리카판으로부터 방출된 금속들의 양을 분석한 결과가 아래에 나타나 있다. 분석을 위해 표 2에 나타난 결과를 얻기 위해 사용된 오염 검출 웨이퍼 즉, 실리콘 질화물 Y로 덮힌 실리콘 기관 X가 사용되었다. 우선, 제6a도에 도시된 바와 같이 각각 5mm의 두께를 갖는 전기 용융 실리카층 q_{11} , 1mm의 두께를 갖는 불꽃 용융 실리카층 q_{12} 및 5mm의 두께를 갖는 합성 실리카층 q_{13} 으로 구성되는 3층 구조를 갖는 3개의 샘플 Q_3 가 준비되었다. 제6b도에 도시된 바와 같이, 첫번째 오염 검출 웨이퍼가 첫번째 및 두번째 샘플 Q_3 의 불꽃 용융 실리카층 q_{12} 사이에 결합되었고, 또한 두번째 오염 검출 웨이퍼가 두번째 및 세번째 샘플 Q_3 의 전기 용융 실리카층 q_{11} 사이에 결합되었다. 이것들은 1100℃에서 6시간 동안 질소 분위기에서 유지되었다. 두개의 오염 검출 웨이퍼의 실리콘 질화물막 Y가 다른 플로오르화 수소산 용액에서 용해되었고, 원자 흡수 스펙트로미터에 의해 표 4의 결과가 얻어졌다.

[표 4]

금 속 원 소	Fe	Cr	Ni	Cu
전기적 용융 실리카층 사이의 웨이퍼	3800	17	22	2700
불꽃 용융 실리카층 사이의 웨이퍼	11	3.4	3.1	36

($\times 10^{10}$ 원자/cm²)

표 4에서 명백한 바와 같이 첫번째 실시예에서 사용되는 전기 용융 실리카층 및 불꽃 용융 실리카층으로 구성된 2층 구조를 갖는 실리카판과 비교하여 합성 실리카가 그것들 사이에 결합된 3층 구조를 갖는 실리카판은 방출된 금속의 양이 더 적게 되고, 따라서 반도체 장치 제작에 대한 공정에 더욱 효과적으로 적용된다.

[실시예 3]

제7a도는 제2a, 2b도에 도시된 바와 같이 웨이퍼 바스켓 4의 정면도이고, 제7b도는 정면으로부터 보이는 점선의 부분 단면도이고, 제7c도는 그것의 측단면도이다. 퍼니스튜브 1에 포함된 웨이퍼 바스켓 4에 있어서 각각 개략 U모양인 다수의 불꽃 본체 4a가 서로 평행하게 공간을 갖도록 배치된다. 불꽃 본체 4a의 저면부 및 양측면들은 각각 막대 모양의 교량부(도시되지 않음)에 의해 서로 결합된다. 각부 4b는 지면부상에 제공되고, 반도체 웨이퍼 W를 지지하기 위한 돌출부 4c 및 홈 4d는 불꽃 본체 4a의 내부측면(웨이퍼 W에 근접)에 형성된다. 웨이퍼 바스켓 4는 기본 몸체로서 실리카층 5 및 실리카층 5를 덮는 외부 실리카층 6으로 구성된다. 기본 몸체로서 실리카층 5는 전기 용융법에 의해 형성된 실리카 물질로 구성되고, 수백 °C 이상의 온도에서 유연하지 않도록 30ppm 이하의 적은 양의 애기를 함유한다. 또한, 덮기 위한 실리카층 6은 산수소 불꽃 용융법에 의해 형성된 실리카 물질로 구성되고, 100ppm 이상의 양으로 애기를 함유한다. 단지 첫번째 실시예에서처럼 상기 웨이퍼 바스켓 4의 사용에 의해 천연 실리카에 함유된 Fe, Cu 등과 같은 중금속이 외부 실리카층 6에 함유된 많은 양의 애기에 의해 저지되고, 누출되는 것이 어렵게 된다. 이것은 외부 실리카층 6과 직접 접촉한 반도체 웨이퍼 W의 오염량을 급격히 감소시키는 것이 가능하게 된다. 이 경우에 있어서, 열변형이 기본 몸체로서 실리카층 5에 의해 방지된다. 더욱이, 제7a, 7b도에 도시된 바와 같이 기본 몸체로서 실리카층 5 및 덮기 위한 실리카층 6사이의 중간층으로서 증기증착법에 의해 형성된 합성 실리카층 7을 중간에 삽입함으로써 불순물의 방출을 억제하는 것이 가능하다.

[실시예 4]

제8a도는 반도체 장치 제작에 대해 사용되는 스틱을 만든 실리카를 나타내고 있는 네번째 실시예의 단면도이다. 스틱은 코어부를 구성하는 실리카층 8 및 전체를 덮는 실리카층 9로 구성된다. 코어부를 구성하는 실리카층 8은 예를 들면, 30ppm 이하의 적은 양으로 애기를 함유하고, 수백 °C의 온도에서 유연하지 않도록 전기 용융법에 의해 형성된다. 덮기 위한 실리카층 9는 산수소 불꽃 용융법에 의해 형성되고, 예를 들면 100ppm 이상의 많은 양으로 애기를 함유한다. 단지 상기 실시예에서처럼 상기 스틱은 외부로 Fe 및 Cu와 같은 금속의 누출을 억제하는 것이 가능하고, 따라서 반도체 웨이퍼 W양의 오염량을 극히 향상시킬 수 있다. 더욱이, 제8b도에 도시된 바와 같이 코어부를 구성하는 실리카층 8 및 덮기 위한 실리카층 9의 그것보다 더 많은 양으로 애기를 함유한다.

[기타 실시예들]

반도체 장치 제작에 대한 공정에서 사용되는 상기 기술한 것들과 다른 실리카로 만들어진 장치에 대한 것으로서, 기본 몸체로서 실리카층이 애기의 양을 줄이기 위한 전기 용융법에 의해 형성되고, 반도체 웨이

퍼와 마주 향한 측면(웨이퍼측에 근접)상의 실리카층이 기본 몸체로서 실리카층을 덮고 애기를 증가시키기 위해 산수소 불꽃 용융법에 의해 형성된다. 이러한 배치로서 열변형을 억제하는 것이 가능하고, 반도체 웨이퍼에 불순물의 주입을 감소시킬 수 있다. 더욱이, 합성 실리카가 중간층으로서 삽입될 수 있다.

(57) 청구의 범위

청구항 1

웨이퍼(W) 주위의 분위기에 접촉하는 첫번째 실리카층(2,9,24), 및 상기 첫번째 실리카층에 함유된 양보다 더 적은 양의 하이드록시기를 함유하고, 상기 분위기에 접촉되지 않은 부분에 형성되는 두번째 실리카층(3,8,22)을 포함하는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 2

제1항에 있어서, 상기 두번째 실리카층이 관모양으로 형성되고, 상기 첫번째 실리카층(2,24)이 상기 두번째 실리카층(3,22)의 내부둘레면에 형성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 3

제1항에 있어서, 상기 두번째 실리카층(8)이 막대모양으로 형성되고, 그것의 표면이 상기 첫번째 실리카층(9)으로 덮히는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 4

제1항에 있어서, 세번째 실리카층(10,23)이 상기 첫번째 실리카층(9,24) 및 상기 두번째 실리카층(8,22) 사이의 중간에 놓여지고, 상기 세번째 실리카층(10,23)이 증기증착법에 의해 형성되는 합성 실리카로 구성되고, 상기 첫번째 실리카층에 함유된 양보다 더 많은 양의 하이드록시기를 함유하는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 5

제4항에 있어서, 상기 두번째 실리카층(22)이 관모양으로 형성되고, 상기 첫번째 실리카층(24)이 상기 두번째 및 세번째 실리카층(22,23)의 내부에 형성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 6

제4항에 있어서, 상기 두 번째 실리카층(8)이 막대형으로 형성되고, 그것의 최외각 표면이 상기 첫번째 실리카층(9)으로 구성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 7

웨이퍼(W)와 접촉하는 부분에 형성된 첫번째 실리카층(6,9), 및 상기 웨이퍼와 접촉하지 않는 부분에 형성되고, 상기 첫번째 실리카층에 함유된 양보다 더 적은 양의 하이드록시기를 함유하는 두번째 실리카층(5,8)을 포함하는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 8

제7항에 있어서, 상기 두번째 실리카층(5)이 상기 웨이퍼를 장착하기 위한 형틀을 갖고, 그것의 표면이 상기 첫번째 실리카층(6)으로 덮히는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 9

제7항에 있어서, 상기 두번째 실리카층(8)이 막대형으로 형성되고, 그것의 표면이 상기 첫번째 실리카층(9)으로 덮히는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 10

제7항에 있어서, 세 번째 실리카층(7,10)이 상기 첫번째 실리카층(6,9) 및 상기 두번째 실리카층(5,8)사이의 중간에 놓여지고, 상기 세번째 실리카층이 증기증착법에 의해 형성되는 합성 실리카로 구성되고, 상기 첫번째 실리카층에 함유된 양보다 더 많은 양의 하이드록시기를 함유하는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 11

제10항에 있어서, 상기 두번째 실리카층(5)이 상기 웨이퍼(W)를 장착하기 위한 형틀을 갖고, 그것의 최외각 표면이 상기 첫번째 실리카층(6)으로 구성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 12

제10항에 있어서, 상기 두번째 실리카층(8)이 막대형으로 형성되고, 그것의 최외각 표면이 상기 첫번째 실리카층(9)으로 구성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 13




제1항에 있어서, 상기 첫번째 실리카층(2,6,9,24)이 불꽃 용융 실리카로 구성되고, 상기 두번째 실리카층(3,5,8,22)이 전기 용융 실리카로 구성되는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 14


제1항 내지 제3항 또는 제7항 내지 제9항중 어느 한 항에 있어서, 상기 첫번째 실리카층(2,6,9,24)이 100ppm 이상 량의 하이드록시기를 포함하고, 상기 두번째 실리카층(3,5,8,22)이 3ppm 이하 량의 하이드록시기를 함유하는 반도체 장치 제작을 하기 위한 실리카로 만들어진 장치.

청구항 15


제4항 내지 제6항 또는 제10항 내지 제12항 중 어느한 항에 있어서, 상기 첫번째 실리카층(6,9,24)이 100ppm 이상 량의 하이드록시기를 함유하고, 상기 두번째 실리카층(5,8,22)이 30ppm 이하 량의 하이드록시기를 함유하고, 상기 세번째 실리카층(7,10,23)이 200ppm 이상 량의 하이드록시기를 함유하는 반도체 장치제작을 위한 실리카로 만들어진 장치.

도면**도면 1a****도면 1b****도면 2a**


도면2b




도면3a




도면3b




도면4a




도면4b




도면5a




도면5b




도면6a




도면6b




도면7a




도면7b




도면7c



도면7d



도면7e



도면8a



도면8b

