

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 4 区分
 【発行日】平成 23 年 12 月 8 日 (2011.12.8)

【公開番号】特開 2009-129536 (P2009-129536A)
 【公開日】平成 21 年 6 月 11 日 (2009.6.11)
 【年通号数】公開・登録公報 2009-023
 【出願番号】特願 2008-273396 (P2008-273396)
 【国際特許分類】

G 1 1 C 16/06 (2006.01)

G 1 1 C 16/04 (2006.01)

【F I】

G 1 1 C 17/00 6 3 3 B

G 1 1 C 17/00 6 2 2 E

【手続補正書】
 【提出日】平成 23 年 10 月 19 日 (2011.10.19)

【手続補正 1】
 【補正対象書類名】特許請求の範囲
 【補正対象項目名】全文
 【補正方法】変更
 【補正の内容】
 【特許請求の範囲】

【請求項 1】

第 1 グループと第 2 グループとに分離され、第 1 及び第 2 選択ライン間に配列されたワードラインを有するメモリブロックと、

選択されたワードラインが前記第 1 及び第 2 グループのうちの何れに属するかに従って、前記第 1 及び第 2 選択ラインのアクティブ順序及び非選択ワードラインに印加される第 1 及び第 2 読み出し電圧を決定する制御ロジックと、

読み出し動作時、前記制御ロジックによって決定された結果によって、前記非選択されたワードラインを前記第 1 及び第 2 読み出し電圧で駆動し、前記第 1 及び第 2 選択ラインをアクティブにさせる行選択回路と、を含むことを特徴とするフラッシュメモリ装置。

【請求項 2】

前記第 1 グループは前記第 1 選択ラインと隣接し、前記第 1 選択ラインは接地選択ラインに構成され、前記第 2 グループは前記第 2 選択ラインと隣接し、前記第 2 選択ラインはストリング選択ラインで構成されることを特徴とする請求項 1 に記載のフラッシュメモリ装置。

【請求項 3】

前記第 1 読み出し電圧は第 2 読み出し電圧より低いことを特徴とする請求項 1 に記載のフラッシュメモリ装置。

【請求項 4】

カップリング現象によって高まった前記第 1 読み出し電圧は第 2 読み出し電圧より高くないことを特徴とする請求項 3 に記載のフラッシュメモリ装置。

【請求項 5】

前記選択されたワードラインが前記第 1 グループに属する場合、前記行選択回路は前記第 2 選択ラインにすぐ隣接した非選択されたワードラインを前記第 1 読み出し電圧で駆動することを特徴とする請求項 2 に記載のフラッシュメモリ装置。

【請求項 6】

前記行選択回路は前記第 1 読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第 2 読み出し電圧で駆動することを特徴とす

る請求項 5 に記載のフラッシュメモリ装置。

【請求項 7】

前記第 2 選択ラインはビットラインデベロップの際アクティブにされ、前記第 1 選択ラインはビットラインプリチャージの際アクティブにされることを特徴とする請求項 6 に記載のフラッシュメモリ装置。

【請求項 8】

前記選択されたワードラインが前記第 2 グループに属する場合、前記行選択回路は前記第 1 選択ラインにすぐ隣接した非選択されたワードラインを前記第 1 読み出し電圧で駆動することを特徴とする請求項 2 に記載のフラッシュメモリ装置。

【請求項 9】

前記行選択回路は前記第 1 読み出し電圧が印加された非選択されたワードラインを除外した残りの非選択されたワードラインを前記第 2 読み出し電圧で駆動することを特徴とする請求項 8 に記載のフラッシュメモリ装置。

【請求項 10】

前記第 1 選択ラインは前記ビットラインデベロップの際アクティブにされ、前記第 2 選択ラインは前記ビットラインプリチャージの際アクティブにされる請求項 9 に記載のフラッシュメモリ装置。

【請求項 11】

フラッシュメモリ装置と、

前記フラッシュメモリ装置を制御するように構成されるメモリコントローラと、を含み、
前記フラッシュメモリ装置は請求項 1 に記載されたフラッシュメモリ装置であることを特徴とするメモリシステム。

【請求項 12】

マイクロプロセッサと、

フラッシュメモリ装置と、

前記マイクロプロセッサからの要請に従って、前記フラッシュメモリ装置を制御するように構成されるメモリコントローラと、を含み、

前記フラッシュメモリ装置は請求項 1 に記載されたフラッシュメモリ装置であることを特徴とするコンピューティングシステム。

【請求項 13】

第 1 及び第 2 選択ラインの間に配置されるワードラインを有するメモリブロックを含むフラッシュメモリ装置の読出し方法において、

前記ワードラインは第 1 グループと第 2 グループとに分離され、

前記方法は、

選択されたワードラインが前記第 1 グループ又は前記第 2 グループのうちの何れに属するかを判別する段階と、

前記選択されたワードラインが前記第 1 グループ又は前記第 2 グループのうちの何れに属するかに従って、前記第 1 及び第 2 選択ラインのアクティブ順序を決定する段階と、

非選択されたワードラインに提供される第 1 及び第 2 読出し電圧を決定する段階と、

読出し動作の間に、前記非選択されたワードラインを前記第 1 及び第 2 読出し電圧で駆動し、前記第 1 及び第 2 選択ラインをアクティブにさせる段階と、含むことを特徴とする方法。

【請求項 14】

前記第 1 グループは前記第 1 選択ラインと隣接し、

前記第 2 グループは前記第 2 選択ラインと隣接し、

前記第 1 選択ラインは接地選択ラインであり、前記第 2 選択ラインはストリング選択ラインであることを特徴とする請求項 13 に記載の方法。

【請求項 15】

前記第 1 読出し電圧は前記選択ラインの中で 1 つと隣接するワードラインへ提供され、

前記選択ラインの中で１つと隣接するワードラインは非選択されたワードラインのグループに含まれ、

前記第２読出し電圧は前記第１読出し電圧より高く、

前記第２読出し電圧は前記選択ラインの中で１つと隣接するワードラインを除外した非選択されたワードラインへ提供されることを特徴とする請求項１４に記載の方法。

【請求項１６】

前記第１選択ラインをアクティブにさせる段階と、

前記第２選択ラインをビットラインデベロップ区間の間にアクティブにさせる段階と、
をさらに含み、

前記選択されたワードラインが前記第１グループに属する場合、前記第１読出し電圧はビットラインプリチャージ区間の間に前記第２選択ラインと隣接する非選択ワードラインへ提供され、

前記第２読出し電圧は前記第１及び第２グループに属する残りの非選択されたワードラインへ提供されることを特徴とする請求項１５に記載の方法。

【請求項１７】

前記第２選択ラインをアクティブにさせる段階と、

ビットラインデベロップ区間の間に前記第１選択ラインをアクティブにさせる段階と、
をさらに含み、

前記選択されたワードラインが前記第２グループに属する場合、前記第１読出し電圧はビットラインプリチャージ区間の間に前記第１選択ラインと隣接する非選択されたワードラインへ提供され、

前記第２読出し電圧は前記第１及び第２グループに属する残りの非選択されたワードラインへ提供されることを特徴とする請求項１４に記載の方法。