

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-124302
(P2010-124302A)

(43) 公開日 平成22年6月3日(2010.6.3)

(51) Int.Cl.	F 1	テーマコード (参考)
HO4J 1/04 (2006.01)	HO4J 1/04	5K004
HO4L 27/26 (2006.01)	HO4L 27/26	C 5K022
HO4J 11/00 (2006.01)	HO4J 11/00	Z

審査請求 未請求 請求項の数 8 O L (全 10 頁)

(21) 出願番号	特願2008-296772 (P2008-296772)	(71) 出願人	000006013 三菱電機株式会社 東京都千代田区丸の内二丁目7番3号
(22) 出願日	平成20年11月20日 (2008.11.20)	(74) 代理人	100088672 弁理士 吉竹 英俊
		(74) 代理人	100088845 弁理士 有田 貴弘
		(72) 発明者	門田 行広 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
		(72) 発明者	井戸 純 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

最終頁に続く


(54) 【発明の名称】マルチチャネル受信装置

(57) 【要約】

【課題】複数の帯域の信号を受信するマルチチャネル受信装置において、複数のA / D変換部を備えることによる回路規模の増大と、A / D変換部へ供給されるクロック信号の高速化を抑えることを目的とする。

【解決手段】本発明に係るマルチチャネル受信装置1は、複数の帯域の信号により構成される受信信号をA / D変換するA / D変換部12、A / D変換部12に対して供給するクロックの周波数を、所望の複数の帯域の信号の周波数配置に応じて、所定の周波数に制御して出力するクロック生成部14、A / D変換部12の出力から所望の複数の帯域の信号を取り出し、複数のデータを同時に再生する復調部13を備えて構成される。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

複数の帯域の信号により構成される受信信号を A / D 変換する A / D 変換手段と、
前記 A / D 変換手段に対して供給するクロックの周波数を、所望の複数の帯域の信号の
周波数配置に応じて、所定の周波数に制御して出力するクロック生成手段と、
前記 A / D 変換手段の出力から所望の複数の帯域の信号を取り出し、複数のデータを同
時に再生する復調手段と、を備える、
マルチチャネル受信装置。

【請求項 2】

前記周波数クロック生成手段から供給されるクロックの周波数と、所望の帯域の信号と
の関係が、アンダーサンプルの関係であるものと、オーバーサンプルの関係であるものと
が混在している、
請求項 1 に記載のマルチチャネル受信装置。

【請求項 3】

前記復調手段は、折返し歪みにより周波数の高低が逆転した帯域信号が入力されても、
本来の周波数の高低が逆転する前の帯域信号を正常にデータ再生する、
請求項 1 または請求項 2 に記載のマルチチャネル受信装置。

【請求項 4】

前記復調手段は、前記 A / D 変換手段の出力データのサンプルレート変換を行うリサン
プル手段を備え、前記リサンプル手段の出力は、複数の所望の帯域の信号を再生する系で
共通に使用する、
請求項 1 から請求項 3 のいずれかに記載のマルチチャネル受信装置。

【請求項 5】

複数の帯域の信号により構成される受信信号の一部の帯域を抑圧し、限られた複数の帯
域の信号のみを前記 A / D 変換手段に対して出力する複数帯域通過手段をさらに備える、
請求項 1 から請求項 4 のいずれかに記載のマルチチャネル受信装置。

【請求項 6】

前記複数帯域通過手段は、受信信号を通過させる帯域と抑圧する帯域が、ある所定の帯
域の組み合わせになるように通過帯域と抑圧帯域を制御して、受信信号を出力する、
請求項 5 に記載のマルチチャネル受信装置。

【請求項 7】

前記複数帯域通過手段は、
各々異なる周波数成分を通過させる複数の帯域通過手段と、
前記複数の帯域通過手段の複数の出力信号を合成する信号合成手段と、を備える、
請求項 5 または請求項 6 に記載のマルチチャネル受信装置。

【請求項 8】

前記複数帯域通過手段は、
複数の帯域信号のそれぞれの中心周波数を周波数変換する複数の周波数シフト手段と、
前記周波数シフト手段により各々異なる中心周波数に変換された複数の信号において、
各々異なる周波数成分を通過させる複数の帯域通過手段と、
前記複数の帯域通過手段の複数の出力信号を合成する信号合成手段と、を備える、
請求項 5 または請求項 6 に記載のマルチチャネル受信装置。

【発明の詳細な説明】**【技術分野】****【0 0 0 1】**

本発明は、多数の帯域の信号により構成される受信信号の中から所望の複数の帯域の信
号のみを同時に復調するマルチチャネル受信装置に関するものである。

【背景技術】**【0 0 0 2】**

一般的な単一のチャネル受信装置は、多数の帯域の信号により構成される受信信号の中

10

20

30

40

50

から所望の1つの帯域の信号のみをアナログ部で取り出し、その出力をA/D変換部に入力し、デジタル化された信号を復調部に入力して所望のデータを再生する。従来、複数の帯域の信号を受信するマルチチャネル受信装置においては、このアナログ部、A/D変換部、復調部を複数備えることによって実現していることが多い。しかし、このようにアナログ部、A/D変換部、復調部を複数備える構成では、回路規模が増大し、コストが大きくなってしまうことが問題である。

【0003】

この問題に対し、高速のクロック信号に対応したA/D変換部を備えることにより、受信信号を全帯域にわたって、デジタル化を行い、復調部にて各々の帯域の信号を分離することによって所望の複数の帯域の信号を受信する方法が提案されている（例えば、特許文献1参照。）。これにより、A/D変換部を1つ備えるだけで、さらにはアナログ部も簡素化して、複数帯域の信号の受信を可能としている。

10

【0004】

【特許文献1】特表2005-504468号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかしながら、例えば、地上デジタル放送など、全帯域が300MHzにもわたる信号をA/D変換するためには、600MHzという高速なクロック信号でA/D変換部を動作させなければならない。このような高速のクロック信号に対応したA/D変換部を、一定の性能を保ちつつ実現することは大変高度な技術が必要となり、そのコストは大きくなってしまう。また、そのような高速のクロック信号を、ジッタなどを抑えて、安定的にA/D変換部に供給することも大変困難であるという新たな問題を生じてしまう。

20

【0006】

本発明は上述の問題を解決するためになされたものであり、複数の帯域の信号を受信するマルチチャネル受信装置において、複数のA/D変換部を備えることによる回路規模の増大と、A/D変換部へ供給されるクロック信号の高速化を抑えることを目的とする。

【課題を解決するための手段】

【0007】

本発明に係るマルチチャネル受信装置は、複数の帯域の信号により構成される受信信号をA/D変換するA/D変換手段、A/D変換手段に対して供給するクロックの周波数を、所望の複数の帯域の信号の周波数配置に応じて、所定の周波数に制御して出力するクロック生成手段、A/D変換手段の出力から所望の複数の帯域の信号を取り出し、複数のデータを同時に再生する復調手段を備えて構成される。

30

【発明の効果】

【0008】

本発明の効果として、クロック生成部は所望の複数の帯域の信号の周波数配置に応じて、クロック信号の周波数を所定の値に制御してA/D変換部（A/D変換手段）に供給するため、A/D変換部へ供給されるクロック信号の高速化を抑えることができ、エネルギー消費量やコストの増大、ジッタなどによる不安定な供給を回避することが可能である。また一つのA/D変換部しか使用しないので、回路規模を大きくする必要が無く、この点においてもコストの増大を抑えることが可能である。

40

【発明を実施するための最良の形態】

【0009】

以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。

【0010】

<実施の形態1>

図1は、この発明装置の実施の形態1におけるOFDM（Orthogonal Frequency-Division Multiplexing）方式を用いたマルチチャネル受信装置1の構成を示すブロック図である。図1に示すように、受信信号が入力されるアナログ部11を備え、アナログ部11の

50

出力部は複数の帯域の信号により構成される受信信号をA/D変換するA/D変換部(A/D変換手段)12に入力される。また、A/D変換部12にはA/D変換部12に対して供給するクロックの周波数を、所望の複数の帯域の信号の周波数配置に応じて、所定の周波数に制御して出力するクロック生成部(クロック生成手段)14の出力部も接続されており、A/D変換部12の出力部はA/D変換部12の出力から所望の複数の帯域の信号を取り出し、複数のデータを同時に再生する復調部(復調手段)13と接続される。復調部13は、データ1、データ2、…、データnを出力する。

【0011】

図2は、アナログ部11の構成を示すブロック図である。受信信号が入力される増幅器111を備え、増幅器111の出力部は周波数シフト部112の入力部に接続される。周波数シフト部112の出力部はMBPF(マルチバンドパスフィルタ)部113の入力部に接続され、MBPF部113の出力部がアナログ部11の出力部となる。

10

【0012】

図4は上述したMBPF部113の構成を示すブロック図である。MBPF部113への入力部は並列に接続された複数のBPF(バンドパスフィルタ)部11311、11312、…、1131nに接続され、それぞれのBPF部の出力部は信号合成部1132に接続される。信号合成部1132の出力部が、MBPF部113の出力部となる。

20

【0013】

図3は、復調部13の構成を示すブロック図である。図1に示すようにA/D変換部12の出力部が復調部13の入力部に接続されており、復調部13の入力部は図3に示すように並列に接続された複数のリサンプラ部(リサンプル手段)1311、1312、…、131nに接続される。リサンプラ部1311の出力部はベースバンド変換部1321の入力部と接続され、ベースバンド変換部1321の出力部はLPF(ローパスフィルタ)部1331の入力部と接続される。LPF部1331の出力部はFFT部1341の入力部と接続され、FFT部1341の出力部は伝送路補正部1351の入力部に接続される。伝送路補正部1351の出力部はデマップ部1361の入力部に接続され、デマップ部1361の出力部は復調部13の出力部となる。

20

【0014】

リサンプラ部1312についても、リサンプラ部1311と同様にベースバンド変換部1322、LPF部1332、FFT部1342、伝送路補正部1352、デマップ部1362の順に接続される。同様に、リサンプラ部1313、…、リサンプラ部131nについても、それぞれデマップ部1363、…、136nまで同様に接続される。従って、復調部13の出力部はデマップ部1361、デマップ部1362、…、デマップ部136nの出力部となる。

30

【0015】

次に本実施の形態に係るマルチチャネル受信装置1の動作について説明する。

【0016】

図1において、複数の帯域の信号により構成される受信信号は、アナログ部11においてアナログ信号処理が行われ、A/D変換部12に入力される。A/D変換部12でデジタル変換された信号は復調部13に入力され、復調部13により帯域ごとに分離され、同時にデータの再生が行われる。また、クロック生成部14は、所望の複数の帯域の信号の周波数配置に応じて、クロック信号の周波数を所定の値に制御して、A/D変換部12に供給する。

40

【0017】

次に、アナログ部11内部の動作について、図2を基に説明する。受信した信号は増幅器111に入力され、所望の信号電力の信号となるようにゲイン調整され、周波数シフト部112では、受信した信号の中心周波数を所望の周波数に変換する。周波数シフト部112から出力された信号は、MBPF(マルチバンドパスフィルタ)部113に入力され、MBPF部113は多数の帯域の信号の中から複数の帯域の信号のみを通過させる。

50

【0018】

すなわち、アナログ部11は複数の帯域の信号により構成される受信信号の一部の帯域を抑圧し、限られた複数の帯域の信号のみをA/D変換部12に対して出力する複数帯域通過手段となる。また、アナログ部11は、受信信号を通過させる帯域と抑圧する帯域がある所定の帯域の組み合わせになるように通過帯域と抑圧帯域を制御してもよい。

【0019】

次に復調部13の動作について、図3を基に説明する。A/D変換部12によりデジタル化された信号は、リサンプラ部1311～131nに入力され、受信した信号が所望のサンプルレートの信号に変換される。すなわちサンプルレート変換が行われる。リサンプラ部1311～131nの出力はベースバンド変換部1321～132nに入力され、受信したい帯域の信号の中心周波数がベースバンド周波数にシフトされ、I、Qの複素ベースバンド信号としてLPF(ローパスフィルタ)部1331～133nに出力される。LPF部1331～133nではベースバンド領域以外の不要の信号成分が抑圧され、ベースバンド領域の所望の信号のみが取り出され、FFT部1341～134nに出力される。FFT部1341～134nでは、入力されたI、Qのベースバンド信号が時間軸の信号から周波数軸の信号に変換され、その結果が伝送路補正部1351～135nに出力される。

10

【0020】

伝送路補正部1351～135nでは、入力された周波数軸信号から、伝送路による劣化が推定され、その劣化を補正した信号がデマップ部1361～136nに供給される。デマップ部1361～136nでは、入力された信号から、受信信号におけるBPSK、QPSK、16QAMなどの変調多値数に基づき、受信データが復元される。図3に示すように、リサンプラ部1311～131n、ベースバンド変換部1321～132n、LPF部1331～133n、FFT部1341～134n、伝送路補正部1351～135n、デマップ部1361～136nについて、それぞれの系列が並列に複数対備えるように接続されることによって、複数の帯域の信号を同時に復調することが可能となる。

20

【0021】

ここで、アナログ部11中のMBPF部113は、全ての不要帯域信号を抑圧しなくてよい。また、所望の複数信号の帯域によって、通過する帯域を可変にできる構成としてもよい。さらには、図4に示すように、MBPF部113は、複数のBPF(バンドパスフィルタ)部11311～1131nと、これらの出力信号を合成する信号合成部1132によって構成されてもよい。すなわち、各々異なる周波数成分を通過させる複数のBPF部11311～1131n、複数のBPF部11311～1131nの複数の出力信号を合成する信号合成部1132を備える。このような構成により、周波数シフト部112でシフトする周波数幅とMBPF部113で通過する帯域設定の組み合わせにより、より柔軟に所望の帯域を選択することが可能となる。

30

【0022】

また、クロック生成部14からA/D変換部12に供給されるクロックの周波数と、所望の帯域の信号との関係が、図5に示すように、アンダーサンプルの関係であるものと、オーバーサンプルの関係であるものとが混在していてもよい。このような構成により、クロック生成部14において、A/D変換部12に供給されるクロック信号の周波数をより低く設定することができる。また、この場合、図5の帯域信号Cで示すように、信号成分が折りかえって、すなわち折返し歪みにより周波数の高低が逆転した帯域信号が入力するものが生じる。このため、復調部13は、このような信号成分をもう一度反転させて、本来の周波数の高低が逆転する前の帯域信号を正常にデータ再生する機能をもつものとする。

40

【0023】

また、復調部13は、図6に示すように、複数の所望の帯域の信号を再生する系で共通の1つのリサンプラ部の出力1311を使用する構成としてもよい。この場合、各帯域の信号を受信する系でサンプルレートが共通となるため、復調部13の各部で共通のクロッ

50

ク信号を使用することが可能となる。このクロック信号として、本来必要なクロック周波数の数倍の周波数のクロックを使い、各帯域の信号を受信する系の各ブロックでの処理をパラレル処理ではなく、各ブロックを共有したシリアル処理にすることによって、大幅に回路削減を行うこともできる。

【0024】

本発明の効果として、クロック生成部14は、所望の複数の帯域の信号の周波数配置に応じて、クロック信号の周波数を所定の値に制御して、A/D変換部12に供給するため、A/D変換部12へ供給されるクロック信号の高速化を抑えることができ、エネルギー消費量やコストの増大、ジッタなどによる不安定な供給を回避することが可能である。

【0025】

また、複数の帯域の信号を受信するために、一つのA/D変換部12しか使用しないので、大きく回路規模を縮小することができ、アナログ部11で不要信号を抑圧することによりA/D変換部12に供給されるクロック信号の高速化を低減することが可能である。

【0026】

<実施の形態2>

実施の形態2におけるマルチチャネル受信装置2の全体図は図7で示されるように、実施の形態1と同様である。但し、実施の形態2においては、アナログ部（複数帯域通過手段）21の構成が実施の形態1とは異なる。図8にその構成を示す。受信信号が入力される増幅器211を備え、増幅器211の出力部は複数の帯域信号のそれぞれの中心周波数を周波数変換する複数の周波数シフト部（周波数シフト手段）2121～212nの入力部に接続される。周波数シフト部2121～212nの出力部は、周波数シフト部2121～212nにより各々異なる中心周波数に変換された複数の信号において、各々異なる周波数成分を通過させる複数のBPF部（帯域通過手段）2131～213nの入力部に接続される。複数のBPF部2131～213nの出力部は、複数のBPF部2131～213nの複数の出力信号を合成する信号合成部（信号合成手段）214の入力部に接続される。信号合成部214の出力部がアナログ部21の出力部となる。

【0027】

次に、本実施の形態に係るマルチチャネル受信装置2の動作の説明を行う。

【0028】

受信信号はアナログ部21の増幅器211に入力され、所望の信号電力の信号となるようにゲイン調整され、所望の複数の帯域の信号に対応した周波数シフト部2121～212nに出力される。周波数シフト部2121～212nでは、受信した信号の中心周波数を所望の周波数に変換する。周波数シフト部2121～212nから出力された信号は、所望の複数の帯域の信号に対応したBPF（バンドパスフィルタ）部2131～213nに入力され、多数の帯域の信号の中から1つの帯域の信号のみを通過させる。

【0029】

ここで、実施の形態1と同様に、クロック生成部14からA/D変換部12に供給されるクロックの周波数と、所望の帯域の信号との関係が、図5に示すように、アンダーサンプルの関係であるものと、オーバーサンプルの関係であるものとが混在していてもよい。このような構成により、クロック生成部14において、A/D変換部12に供給されるクロック信号の周波数をより低く設定することができる。また、この場合も実施の形態1と同様に、図5の帯域信号Cで示すように、信号成分が折りかえって、周波数の高低が逆転するものが生じる場合がある。このため、復調部13は、このような信号成分をもう一度反転させて、正常にデータ再生する機能をもつものとする。

【0030】

また、復調部13は、図6に示す実施の形態1と同様に、各帯域の信号を受信する系で共通の1つのリサンプラ部1311の出力を使用する構成としてもよい。この場合、各帯域の信号を受信する系でサンプルレートが共通となるため、各部で共通のクロック信号を使用することが可能となる。このクロック信号として、本来必要なクロック周波数の数倍の周波数のクロックを使い、各帯域の信号を受信する系の各ブロックでの処理をパラレル

10

20

30

40

50

処理ではなく、各ブロックを共有したシリアル処理にすることによって、大幅に回路削減を行うことができる。

【0031】

実施の形態2では、アナログ部21の構成は複雑になるが、所望の複数の帯域の信号に対応した周波数シフト部2121～212nを備えることによって、所望の複数の帯域の信号を、低い周波数帯域に集中させることができるとなる。これにより、クロック生成部14からA/D変換部12に供給されるクロック信号の周波数をより低くできるメリットがある。

【0032】

なお、実施の形態1、実施の形態2では、OFDM信号によるマルチキャリアを用いたマルチチャネル受信装置について説明したが、本発明は、シングルキャリアを用いたマルチチャネル受信装置に適用する形態も可能である。

【産業上の利用可能性】

【0033】

本発明の活用例として、デジタル放送受信装置や無線LAN受信装置に適用できる。

【図面の簡単な説明】

【0034】

【図1】この発明の実施の形態1を示すマルチチャネル受信装置のブロック図である。

【図2】この発明の実施の形態1で用いられるアナログ部の構成を示すブロック図である。

【図3】この発明の実施の形態1あるいは2で用いられる復調部の構成の一例を示すブロック図である。

【図4】この発明の実施の形態1で用いられるMBPF部の構成の一例を示すブロック図である。

【図5】この発明の実施の形態1あるいは2における、A/D変換前後の帯域信号の周波数配置を示す図である。

【図6】この発明の実施の形態1あるいは2で用いられる復調部の構成の一例を示すブロック図である。

【図7】この発明の実施の形態2を示すマルチチャネル受信装置のブロック図である。

【図8】この発明の実施の形態2で用いられるアナログ部の構成の一例を示すブロック図である。

【符号の説明】

【0035】

1 マルチチャネル受信装置、11 アナログ部、12 A/D変換部、13 復調部、14 クロック生成部、111 増幅器、112 周波数シフト部、113 MBPF部、1311～131n リサンプラ部、1321～132n ベースバンド変換部、1331～133n LPF部、1341～134n FFT部、1351～135n 伝送路補正部、1361～136n デマップ部、11311～1131n BPF部、1132 信号合成部、2 マルチチャネル受信装置、21 アナログ部、211 増幅器、2121～212n 周波数シフト部、2131～213n BPF部、214 信号合成部。


10

20


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



フロントページの続き

(72)発明者 有田 栄治
東京都千代田区丸の内二丁目 7 番 3 号 三菱電機株式会社内
(72)発明者 竹内 満
東京都千代田区丸の内二丁目 7 番 3 号 三菱電機株式会社内
F ターム(参考) 5K004 AA06 GC02
5K022 AA10 AA24 DD01 DD13 DD19 DD31