315425

725198

315425

申請日期	85 年 4 月 10 日
案號	85104230
類別	

A4
C4

315425

（以上各欄由本局填註）

發明 ~~新型~~ 專利說明書

一、發明 新型 名稱	中文	顯示裝置製造方法
	英文	Manufacturing method of display device
二、發明 創作 人	姓名	(1) 小山潤
	國籍	(1) 日本
	住、居所	(1) 日本國神奈川縣相模原市西橋本一一四－二三
三、申請人	姓名（名稱）	(1) 半導體能源研究所股份有限公司 株式会社半導体エネルギー研究所
	國籍	(1) 日本
	住、居所（事務所）	(1) 日本國神奈川縣厚木市長谷三九八
	代表人姓名	(1) 山崎舜平

裝 訂 線

經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

315425

（由本局填寫）

承辦人代碼：	
大　　類：	
ＩＰＣ分類：	

A6
B6

本案已向：

國（地區）	申請專利，申請日期：	案號：	，□有 □無主張優先權
日本	1995 年 4 月 14 日	7-113572	☑無主張優先權

有關微生物已寄存於：　　，寄存日期：　　，寄存號碼：

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 1 ）

發明背景：

1．發明領域

本發明有關於一種主動矩陣液晶顯示裝置，此裝置中具有使用金屬電極與金屬接線構成之積體電路。本發明也有關於一種顯示裝置，其中以單一方式形成呈矩陣結構的像素區域和用以驅動安排在像素區域中之開關元件的驅動電路。

2．相關技藝說明

主動矩陣液晶顯示裝置爲已知，其特徵在於在一個像素區域中安排了成數百乘數百之矩陣形式的多個像素，並爲每一個像素設置了一個薄膜電晶體，以控制進入或離開像素電極的電荷。

目前，用以驅動安排在像素區域內之薄膜電晶體的驅動電路係安排成一個外接ＩＣ電路。此外接ＩＣ電路形成在單一晶圓上，因爲周邊驅動電路需要具有卓越特性的電晶體電路。

另一方面，就次世代的主動矩陣液晶顯示裝置而言，目前需要一種將周邊驅動電路與像素區域集積在同一基體（通常爲玻璃基體）上的結構方式。在此種情形下，必須使用形成在玻璃基體上的薄膜電晶體來構成周邊驅動電路。

此外，在以集積方式涵括周邊驅動電路的主動矩陣液

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

五、發明說明（2）

晶顯示裝置中，周邊驅動電路所占面積應儘可能地小，以減少像素區域以外的區域面積。

在設計上，尺寸減小使形成接線的困難增加。此外，隨著小型化的程度增加，接線本身的電阻也變成無法忽略。因此，必須儘可能地使用低電阻的材料來形成接線，例如鋁或主要含鋁的材料。

然而，使用主要含鋁的材料來形成接線會因爲鋁成份的不正常生長，而有接線變形或形成不想要的接線形狀（如小丘或鬚狀物等）的問題。

小丘與鬚狀物例如可能因爲在膜沈積時之加熱、蝕化阻性層（亦即以氧電漿來除去阻性層）時之加熱、及以雷射光照射退火時之加熱而產生。

小丘狀物係因鋁的不正常生長而產生。詳言之，發生鋁成份的部份不正常生長時，生長出的部份會與其他部份碰撞而造成山狀突起。鬚狀物爲鋁不正常生長所造成的荊棘狀或角狀突起。雖然小丘或鬚狀物的確實成因目前尚屬未知，但吾人認爲其係由鋁的某些雜質或鋁晶體結構中的不均勻所造成。

由於小丘與鬚狀物會擴展至超過數微米，故於形成將接線與元件集積在數微米區間內的積體電路時，便可能產生嚴重的問題。

爲避免產生小丘與鬚狀物，可在鋁中混入極少量的稀土元素、矽、或其他元素。不過，即使採行此方法，於加熱至超過約400℃的溫度時，仍會有小丘與鬚狀物產生

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部中央標準局員工消費合作社印製
本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 3 ）

。

此外，如同閘極線的情形一般，目前越來越需要在程序的較早階段中形成鋁接線。在此種情形下小丘與鬚狀物的情形會更嚴重，因爲鋁接線接受加熱步驟的時間必然會更長，且在如離子植入等步驟中，也無可避免地會接受加熱。

小丘與鬚狀物所造成問題是，它們可能會使相鄰的垂直或水平接線彼此短路。在設計尺寸與接線間距漸小的情形下，此一問題更形顯著。特別是，如果接線間距小於 2 μm，則側向上的小丘與鬚狀物更可能造成相鄰的垂直或水平接線彼此短路。

在接線彼此相交的位置處，必須透過層間絕緣膜（例如氧化矽膜）來在下方接線上形成上方接線。在此種情形下，如果層間絕緣膜並具有不良好的階層覆蓋特性，則上方接線可能會有階狀的斷層或有電阻局部增加的情形。在形成僅由鋁或主要爲鋁製之接線後沈積層間絕緣膜、再形成第二層接線的情形下，如上所述無可避免地會產生小丘與鬚狀物，而使層間絕緣膜的階層覆蓋特性劣化。因此，形成在層間絕緣膜上的第二層接線有階狀斷層等之問題。

爲解決此問題，曾有人提出一種技術，其中使用鋁接線作爲陽極而進行陽極氧化，以在鋁接線的暴露表面上形成陽極氧化物塗層。此外，使用僅含鋁或主要爲鋁之材料來製成接線時，可在接線的頂面與側面形成該僅含鋁或主要爲鋁之材料的氧化膜，以避免形成小丘與鬚狀物。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（ 4 ）

然而，進行陽極氧化時，必須形成與所要電路不同的接線圖型，以容許電流流過所有接線，並且需在陽極氧化之後進行蝕刻以所得的所要的接線圖型。此程序會增加製造步驟的數目，故並不是所希望的。特別是就生產良率而言，再次圖型化處理並不理想，因爲係在所要電路接線已形成後才進行再次圖型化之故，很容易會蝕刻掉不應蝕刻的部份。

此外，隨著設計尺寸減小而接線變窄，陽極氧化時所產生的應力更易於造成使接線變形或斷線的缺陷。在接線形狀複雜的情形下，此一問題更形顯著。

又，隨著設計尺寸減小而接線變窄，接線電阻也會在陽極氧化中產生電壓降的影響。亦即，電壓降會造成所形成之陽極氧化膜的厚度差異。

上述問題可藉由使接線的交叉部份比所需爲大來解決，以降低陽極氧化時的接線的電壓降。不過，增大接線交叉部份對於提高電路集積度而言是一項障礙。

陽極氧化技術可防止於形成僅由或主要由鋁製成之接線或電極時形成小丘與鬚狀物。不過，另一方面，也會造成上述各種問題。雖然在鋁之外，也有其他可供陽極氧化的傳導性材料（例如鉭），但使用此種材料仍會存在上述問題。

發明節要：

本發明之目的便是要提供一種使用陽極氧化技術來抑

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）
經濟部中央標準局員工消費合作社印製
（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線

五、發明說明（5）

制以僅爲或主要含鋁之材料來形成接線或電極時所可能產生之小丘與鬚狀物的技術。此外，本發明也提供一種解決上述使用可供進行陽極氧化的廣範圍材料之一來進行陽極氧化形成接線時所遭遇問題的技術。詳言之，本發明意在提供一種在製造主動矩陣顯示裝置時能夠有效運用陽極氧化技術的技術，該主動矩陣顯示裝置中以單一方式形成周邊驅動電路與像素區域。

例如，本發明提供一種在製造主動矩陣顯示裝置時能夠有效運用陽極氧化技術的技術，該主動矩陣顯示裝置中周邊驅動電路與像素區域以單一方式形成在玻璃基體上。

依據本發明，乃是提供有一種顯示裝置的製造方法，在該顯示裝置中一液晶安置在第一與第二透明基體之間，且將像素區域與周邊驅動電路集積在第一透明基體上，所述方法包含以下步驟：

沈積一層可陽極氧化之膜；

至少在該膜位於周邊驅動電路區的預定區域中形成狹縫，並同時將該膜分成分別佔據周邊驅動電路區域與像素區域的兩個部份；

使用膜位於周邊驅動電路區域的部份作爲陽極而在電解液中進行陽極氧化；

將膜圖型化形成接線，該等接線在像素區域中共同連接至閘極線；

使用膜位於像素區域的部份作爲陽極而在電解液中進行陽極氧化；

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

五、發明說明（ 6 ）

利用共同連接至閘極線的接線，以像素區域中的閘極線作爲陽極而進行陽極氧化；

充電第一與第二透明基體之間的液晶材料；

將共同連接至閘極線的接線予以切割，以使其和像素區域中的閘極線分離。

在上述製造方法中，可供陽極氧化的膜可僅由或主要由鋁製成，或者亦可使用鉭或類似元素。不過如果將材料電阻考慮在內，則使用僅由或主要由鋁製成的材料較佳。

在上述製造方法中，如果選擇較其他區域之集積密度爲高的區域作爲形成狹縫的預定區域，可使形成狹縫所得效益成爲最大。

在接線圖型形成之前僅在必要區域中形成狹縫而進行陽極氧化，可避免在所形成的陽極氧化膜上造成厚度不均勻及產生應力。

能夠避免在所形成的陽極氧化膜上造成厚度不均勻的原因是，由於在起始膜的接線部份中形成了狹縫的狀態下（大部份膜保持於此狀態）進行陽極氧化，故陽極氧化時因電流流動造成的電壓降幾乎可予忽略。

不致產生應力的原因是，由於係在膜特定部份中形成狹縫的狀態下、而非在形成複雜的窄接線圖型之後進行陽極氧化，故應力不會造成問題。

在不同條件下爲周邊驅動電路與像素區域中之接線圖型進行陽極氧化，便可在周邊驅動電路處形成能夠抑制小丘與鬚狀物產生的薄陽極氧化膜，並在像素區域中形成厚

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）
經濟部中央標準局員工消費合作社印製
（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線

五、發明說明（7）

度足以容許形成偏置閘極區的陽極氧化膜。使用上述方法，可減低因爲形成厚陽極氧化膜時發生應力以致造成故障的可能（形成較精細的圖型與較厚的陽極氧化膜時較易於發生應力）。此外，可在像素區域中獲得必要的斷路電流特性。

圖式之簡要說明：

圖1A與1B示出根據本發明第一實施例之薄膜積體電路的實例；

圖2A－2B，3A－3B，4A－4D，及5A－5B示出本發明第一實施例之薄膜積體電路的製程；

圖6與7示出主動矩陣液晶顯示裝置的大體結構；而

圖8A－8C示出根據本發明第一實施例之像素薄膜電晶體的製程。

較佳實施例之詳細說明：

〔第一實施例〕

本實施例有關於一種技術，其中在一個包含周邊驅動電路主動矩陣液晶顯示裝置的製程中，在需要具有高集積度的周邊驅動電路處形成薄陽極氧化膜部份，而在需要具有低斷路電流特性的像素區域中則使用厚陽極氧化膜來形成偏置閘極區。

圖6爲方塊圖，示出與本實施例有關之主動矩陣液晶顯示裝置的結構。在此種主動矩陣液晶顯示裝置中，爲安

（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線
經濟部中央標準局員工消費合作社印製

五、發明說明（8）

排成矩陣形式的每一個像素設置有一個像素薄膜電晶體（像素ＴＦＴ），並安排有源極驅動電路與閘極驅動電路，作爲驅動像素薄膜電晶體的周邊驅動電路。

像素區域與周邊驅動電路以單一方式形成在同一玻璃基體上。周邊驅動電路寬度僅爲數毫米，並以高密度集積。

圖７示出圖６之主動矩陣液晶顯示裝置的配置。圖７中，參考數字７０１－７０３分別表示源極驅動電路、閘極驅動電路和像素區域。

參考數字７０４表示一個短環，此爲在元件製造時共同連接至所有閘極線的接線圖型。短環７０４與閘極線同時形成。於製程中，短環７０４提供使閘極線短路的作用，亦即使數十萬個像素薄膜電晶體的閘電極之電位相等。

在薄膜電晶體的製程與液晶顯示裝置的平板組裝階段中，有時會有大量的靜電施加至單一薄膜電晶體上。由於各個薄膜電晶體的尺寸很小，故即使僅有微量的過電荷也可能會造成靜電崩潰或故障。短環７０４可避免此種情形。

由於液晶顯示裝置製成之後便不再需要短環７０４，故在最終步驟之後使用雷射照射來將其與閘電極分開。本實施例之製造方法的特徵在於使用短環７０４在安排於像素區域中之薄膜電晶體的閘極線周圍形成陽極氧化膜。

圖１Ａ與１Ｂ示出圖６中之類比緩衝電路的一例。圖１Ａ與１Ｂ示出基本類比緩衝電路的一例，可根據之而構

（請先閱讀背面之注意事項再填寫本頁）

裝 訂 線

經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（9）

成實際的類比緩衝電路。在圖1A與1B所詳示的結構中，個別由N通道與P通道薄膜電晶體組合構成的兩級反相電路彼此串連。此種型式的反相電路可供用來作爲移位暫存器電路與其他積體電路。

圖1B爲與圖1A對應的電路圖。在圖1A與1B所示電路中，參考數字101表示閘極線（圖1A中之陰影部份；其延伸部份構成閘電極）。參考數字103表示將第一級反相電路的輸出與第二級反相電路的輸入連接的接線。接線103爲形成在閘極線101上之層間絕緣膜（未示）上的第二層接線。爲說明便利起見，閘極線101稱爲第一層接線，接線103稱爲第二層接線。

一般而言，層間絕緣膜的厚度大於5000埃。因此，閘極線101（第一層接線）與接線103（第二層接線）彼此間爲層間絕緣膜垂直分開超過5000埃的間隔。

圖2A－2B至圖5A－5B及圖8A－8C示出圖1A與1B之薄膜電晶體的製程，以及像素區域中之薄膜電晶體的製程。本實施例係針對使用玻璃基體的實例。液晶電光學裝置中通常使用玻璃基體或石英基體，因爲基體必須是透明的。

首先在玻璃基體（圖2A與2B中未示）上沈積氧化矽膜作爲底膜，並以電漿CVD或低壓熱CVD方法在其上沈積一層非晶矽膜（未示）。例如，底膜與非晶矽膜的厚度可分別爲3000埃與500埃。非晶矽膜接著以加

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）
經濟部中央標準局員工消費合作社印製
（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線

五、發明說明（10）

熱、或雷射光束照射、或二者皆採用而使其結晶。

接著如圖２Ａ所示，使結晶矽膜圖型化而形成要作爲薄膜電晶體之活性層的島狀區域２０１－２０４。圖型或可使用已知之光石印術來進行。亦即，可形成一個阻罩，再以濕蝕刻或乾蝕刻方式除去結晶矽膜中不想要的部份，而形成島狀區域２０１－２０４。在此步驟中同時形成了像素薄膜電晶體的活性層８０１，如圖８Ａ所示。

圖４Ａ爲沿圖２Ａ之Ａ－Ａ´虛線所得的剖面圖。圖４Ａ中，參考數字４０１與４０２分別表示玻璃基體形成在其上的底層氧化矽膜。

接著，以電漿ＣＶＤ或濺鍍方法沈積氧化矽膜（圖２Ａ與２Ｂ中未示）來沈積閘絕緣膜。此氧化矽膜的厚度通常設定於１０００至１５００埃。

之後，以濺鍍或電子束蒸塗方式沈積主要由鋁製成的膜，以構成閘電極與由閘電極延伸出之接線。此膜的厚度例如設定爲５０００埃。

在本實施例中，主要由鋁構成的材料爲鋁中含有０．２重量％之鈧的材料。其目的是要抑制後續步驟中因加熱或雷射照射所造成產生的小丘與鬚狀物。雖然將稀土元素混合至鋁中可抑制小丘與鬚狀物的發生，但仍不能完全避免產生小丘與鬚狀物。稀土元素亦可使用矽來代替。

在整個表面上沈積主要由鋁製成的膜後，在要避免發生小丘與鬚狀物的部份處形成狹縫。其方法是，形成阻罩而暴露出要形成狹縫的部份，接著進行濕或乾蝕刻。於本

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）
經濟部中央標準局員工消費合作社印製
（請先閱讀背面之注意事項再填寫本頁）
裝 訂 線

五、發明說明（11）

實施例中，在圖2B中陰影部份205中形成狹縫。本實施例中，狹縫205的寬度可設定爲1－30μm。該維度可根據所採用的設計條件來適當的決定。主要由鋁製成的薄膜206留存在未形成狹縫205的整個區域上。

參考數字207表示稍後要使主要由鋁製成的薄膜206圖型化而獲得的接線圖型（目前尚未進行圖型化步驟）。

如圖2B所示，狹縫205之形成暴露出接線圖型207的部份側面，以在接線圖型207的該部份上選擇性地形成陽極氧化膜。

狹縫205並未形成在要形成薄膜電晶體的像素區域中。因此，在像素區域中，主要由鋁製成的薄膜206存在於整個表面上。

於此狀態下，使用主要由鋁製成的薄膜206作爲陽極，在電解液中進行陽極氧化。在此陽極氧化步驟中，於薄膜206上形成厚度約爲600埃的密質陽極氧化膜。在本實施例中，電解液爲以阿摩尼亞中和3%酒石酸並以10倍乙二醇稀釋所得的溶液。陽極氧化時，最大施加電壓設定爲40V。如此形成了主要由Al_2O_3構成的密質硬陽極氧化膜。

在陽極氧化步驟中，亦於狹縫205中形成了陽極氧化膜。由於幾乎整個表面均覆蓋了主要由鋁製成的薄膜206，故此一陽極氧化步驟可使以下問題較不嚴重：

陽極氧化時因產生應力而造成圖型變形；以及

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（12）

因電壓降造成陽極氧化膜不均勻。

因電壓降造成的問題可變得較不嚴重，其原因是形成陽極氧化膜的區域並非形成長接線的區域。於是，便可形成精細的圖型。

圖4B爲沿圖2B之B－B´線所得的剖面圖。圖4B中，參考數字403表示作爲閘絕緣膜的氧化矽膜，而206表示主要由鋁製成的薄膜206，稍後要用以構成。由於主要由鋁製成的薄膜206如圖4B所示幾乎留存在整個區域中，故如上所述可使因產生應力與電壓降而造成的問題變得較不嚴重。

圖4C爲沿圖2B之C－C´線所得的剖面圖。雖然在圖2B中並未示出，但在圖4C所示陽極氧化步驟中產生了陽極氧化膜302。參考數字205表示狹縫。

陽極氧化完成後，將主要由鋁製成的薄膜206予以圖型化而形成具有所要圖型207的接線。在圖型化的同時，也在像素區域中形成閘極線，並形成短環704（一條連接所有閘極線的接線）。於此狀態時，像素區域中的閘極線並未與閘極驅動電路連接。亦即，於上述圖型化步驟中形成狹縫205時，將主要由鋁製成的薄膜206分成兩個部份，分別佔據周邊驅動電路區域與像素區域。

考慮到陽極氧化時之電壓降，可將像素區域中的閘極線製得較厚，因爲像素區域不必具有如周邊驅動電路一般高的集積度。

依此方式，如圖3A所示地形成了閘極線301與

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
線
經濟部中央標準局員工消費合作社印製

本紙張尺度適用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（13）

303。在閘極線301與303的側面上選擇性地形成陽極氧化膜302。在閘極線301與303的整個頂面上亦形成陽極氧化膜。此即圖3A所示的狀態。

於此狀態下，再次在與前述相同的電解液中施加電壓至圖7所示的短環704而進行陽極氧化。在此次陽極氧化步驟中施加約150V之較高的電壓。於是，在閘極線周圍形成厚度約爲2000埃的陽極氧化膜。

圖8B示出此狀態下的像素薄膜電晶體。圖8示出由閘極線延伸出的閘電極802及形成在閘電極802周圍的陽極氧化膜803。

接著植入磷離子，再將區域202與204覆蓋阻罩。於是，在活性層201與203中形成N型源極／汲極區，而在活性層202與204中形成P型源極／汲極區。N型源極／汲極區形成在像素區域之薄膜電晶體的活性層801中。

偏置區域可經由此雜質離子植入步驟來形成，而由於存在2000埃厚的陽極氧化膜803之故，雜質離子不會植入區域81與82中。藉由形成偏置閘極區，可使像素薄膜電晶體的斷路電流變得很小。

離子植入完畢後，執行雷射照射使植入離子活性化，並修補因爲離子植入而受損的活性層。依此方式，形成了N通道和P通道薄膜電晶體。亦即，形成了兩對P通道與N通道薄膜電晶體，而構成圖1B所示的反相電路。在像素區域中形成了N通道薄膜電晶體。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

本紙張尺度通用中國國家標準（CNS）A4規格（210×297公釐）

五、發明說明（14）

請參考圖3A，參考數字201與203表示N通道薄膜電晶體的活性層，而參考數字202與204表示P通道薄膜電晶體的活性層，

圖4D爲沿圖3A之D－D´線所得的剖面圖。

雖然在上述離子植入與雷射照射時對閘極線進行加熱，但在形成陽極氧化膜302的部份處不會形成小丘與鬚狀物。另一方面，在未形成陽極氧化膜302的部份則形成了小丘與鬚狀物。

很重要的一點是，僅在如果形成小丘與鬚狀物時可能會造成彼此垂直或水平相鄰的接線機短路的部份中形成陽極氧化膜302。

在圖3A所示狀態中，以電漿CVD方法沈積厚度約爲6000埃的氧化矽膜，作爲層間絕緣膜（圖3A與3B中未示），而覆蓋住閘極線301與303。此氧化矽膜必須以能夠提供良好階層覆蓋特性的方法來予以沈積。

之後如圖3B所示，形成與閘極線或活性層之源極／汲極區相通的接觸孔（例如300與304－306）。接觸孔300與304與活性層201和202的汲極區個別相通。接觸孔305與閘極線301相通。接觸孔306與活性層204的源極區相通。

接著，沈積主要由鋁構成的薄膜（圖4A－4D中未示），以形成第二層接線。第一層接線爲閘極線301與303。再圖型化該主要由鋁構成的薄膜，而形成第二層

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（15）

接線（例如307－309）。

圖3B中，部份第二層接線標示爲307－309。電極（接線）307與P通道薄膜電晶體的源極區連接。接線308透過各接觸孔300與304及閘極線301而與構成第一級反相電路的薄膜電晶體之汲極區接觸。亦即，接線308將第一級反相電路的輸出連接至第二級反相電路的輸入。接線309與第二級反相電路的輸出連接。

接線307－309與薄膜電晶體的源極／汲極區連接。接線307－309形成在層間絕緣膜（未示）上，且由層間絕緣膜使其和閘極線301與303垂直分離。

圖5A爲沿圖3B之F－F´線所得的剖面圖，而圖5B爲沿圖3B之G－G´線所得的剖面圖。圖5A中，參考數字404表示層間絕緣膜，此層間絕緣膜爲氧化矽膜。

圖8C示出在此狀態下的像素薄膜電晶體。圖8C示出層間絕緣膜404、形成於其上的源電極807（由源極線延伸而出）、以及和ITO製成之像素電極805連接的汲電極806。源電極807和汲電極806係使用與第二層接線相同的材料而在形成第二層接線的同時予以形成。

在第二層接線307－309中未發現小丘與鬚狀物，因爲於形成第二層接線307－309之後不會進行任何會造成小丘與鬚狀物產生的熱處理或雷射照射。於形成

（請先閱讀背面之注意事項再填寫本頁）
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（16）

第二層接線之後，在氫氣氛中進行熱處理，可有效改善元件的特性。此次熱處理不會在第二層接線中造成小丘狀物，因爲僅在350℃的狀況下執行約1小時。

依此方式，遂完成圖3B所示的電路；此電路相等於圖1A所示的電路。在圖3B所示電路中，可避免因爲小丘或鬚狀物而造成閘極線301與303之間的短路。這是因爲在如果產生小丘與鬚狀物時會造成閘極線301與303之間短路的區域中形成了陽極氧化膜302，而陽極氧化膜302提供障蔽層的作用，因此在這些區域中不會產生小丘或鬚狀物。

於是，第一級反相器和第二級反相器便可彼此近接安置：距離501（見圖5B）可以縮短。此點對於增加積體電路集積度而言十分重要。

形成在閘極線301與303的部份上的陽極氧化膜302尙可防止閘極線301與303和第二層接線307－309之間的垂直短路。這是因爲由上方或下方觀察時，陽極氧化膜302形成在閘極線301與303的頂面與側面上接近第二層接線307－309的區域處。在這些區域中，由於陽極氧化膜302抑制了小丘與鬚狀物的產生，因此可避免閘極線301與303和第二層接線307－309彼此接觸。

例如，於使用鋁作爲閘極線（閘電極）的材料時，會在閘極線301的側面產生小丘與鬚狀物，因爲在形成源極／汲極區之雜質離子植入時與雷射照射或加熱退火使源

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（17）

極／汲極區活性化時，無可避免地會加熱閘極線３０１。因此，請參考圖５Ａ，很可能會在閘極線３０１（第一層接線）和延伸於接觸孔３０６中的第二層接線３０７之間造成短路。

相反地，在本實施例的構造下，陽極氧化膜３０２能夠抑制圖５Ａ所示剖面之閘極線３０１中小丘與鬚狀物的產生。因此，可以避免閘極線３０１與第二層接線３０７之間的短路。此外，亦可避免閘極線３０１中產生小丘與鬚狀物而導致難以形成接觸孔３０６、或造成第二層接線３０７與活性層２０３（本例中之源極區）之間接觸故障等現象。

對於降低薄膜電晶體尺寸與增進集積度而言，上述構造亦屬較佳。

在圖３Ｂ與圖８Ｃ所示狀態下，以電漿ＣＶＤ方法沈積另一氧化矽膜，作爲另一層間絕緣膜。此一層間絕緣膜可使用週知之回流膜（ｒｅｆｌｏｗ ｆｉｌｍ）。其上再形成一有機樹脂膜作爲定向膜。將一個其上已形成相反電極的玻璃基體與其上形成了前述電路的玻璃基體４０１結合在一起，再於兩基體之間注入液晶。依此方式，便完成液晶顯示板的單元組合。

之後，以ＹＡＧ雷射光束照射來切割閘極線與短環７０４之間的連接部份７０５（見圖７）。其作法是，使兩玻璃基體彼此位移暴露出連接部份７０５，接著施加ＹＡＧ雷射光束至該部份。

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（18）

依此方式製得的主動矩陣液晶顯示裝置具有高密度，並可使周邊驅動電路中與陽極氧化有關的問題較不嚴重。同時，在像素區域中，可利用陽極氧化來形成偏置閘極區，而形成具有良好斷路電流特性的薄膜電晶體。

由於是在最終階段中以雷射光束切割原本用以形成像素薄膜電晶體的連接部份705（見圖7），故製造步驟的數目並未增加。

〔第二實施例〕

本實施例之特徵在於，在第一實施例之製程中，於形成像素薄膜電晶體閘極線時也形成狹縫。在第一實施例中係執行兩次陽極氧化：第一次爲周邊驅動電路中之閘極線的狹縫部份進行陽極氧化，第二爲像素區域中之整個閘極線進行陽極氧化。

在第一實施例之製程中，係在像素區域中形成的整個閘極線上形成陽極氧化膜。在此種情形下，有可能於形成大像素區域時，因爲閘極線的電壓降而造成陽極氧化膜厚度的不均勻。於製造例如40吋的大面積液晶顯示裝置時（未來隨著技術進步，還可能製造更大的裝置），上述問題更形顯著。

有鑑於以上所述，本實施例之特徵便在於像素區域中之閘極線亦形成狹縫而接受部份陽極氧化。在本實施例中亦執行兩次陽極氧化。

本實施例之製程有一項特點爲，於陽極氧化之前形成

（請先閱讀背面之注意事項再填寫本頁）
訂
經濟部中央標準局員工消費合作社印製

五、發明說明（19）

狹縫時，將主要由鋁製成之用以形成閘極線的薄膜分成兩個部份，分別涵蓋周邊驅動電路區域與像素區域。如此可容許對所述區域分開進行上述兩次陽極氧化步驟。

在像素區域中，可在必須形成偏置閘極區的區域中形成狹縫。陽極氧化執行兩次。例如，第一次對周邊驅動電路區域進行陽極氧化，第二次在與第一次陽極氧化不同的條件下對像素區域進行陽極氧化。像素區域之陽極氧化係由短環704供應電流來實施。各陽極氧化步驟的條件可設定成與第一實施例所述者相同。

僅在必須部份中形成狹縫並在圖型化形成接線之前進行陽極氧化，可防止因爲陽極氧化時之電壓降造成陽極氧化膜厚度的不均勻，及避免因形成精細圖型後進行的陽極氧化而產生應力。如此不但可以獲得在接線與電極周圍形成陽極氧化膜的利益，而且可以免除與陽極氧化相關的問題。

於以單一方式形成周邊驅動電路與像素區域的主動矩陣液晶顯示裝置之製程中，在形成周邊驅動電路時可藉由採用陽極氧化技術而輕易提高集積度。特別是在接線由僅含或主要爲鋁之材料製成時（此種材料具有低電阻），更可提高電路的集積度。

此外，藉由有效使用陽極氧化技術來形成像素區域中的薄膜電晶體，可使像素區域中的薄膜電晶體具有很小的斷路電流。

（請先閱讀背面之注意事項再填寫本頁）

訂

經濟部中央標準局員工消費合作社印製

A5
B5

四、中文發明摘要（發明之名稱：　　）

顯示裝置製造方法

在一種主動矩陣液晶顯示裝置中，以鋁來形成薄膜電晶體型圖型時會造成串擾或短路的區域中形成狹縫的區域來形成接線圖型。於是，便可解決陽極氧化步驟。像素區域中的閘極線接受分開的陽極氧化所需電流等的問題。

晶體所構成之薄膜積體電路的閘極線。形成閘極線時，於化閘極線的起始膜之前，先在如果發生小丘與鬚狀物極線予以陽極氧化。使用形成狹縫，再將狹縫內的閘型因爲複雜的接線圖型以致無法供應陽極氧化所需的

英文發明摘要（發明之名稱：　　）

（請先閱讀背面之注意事項再填寫本頁各欄）

裝　訂　線

經濟部中央標準局員工消費合作社印製

六、申請專利範圍

1．一種顯示裝置的製造方法，在該顯示裝置中一液晶安置在第一與第二透明基體之間，且將像素區域與周邊驅動電路集積在第一透明基體上，所述方法包含以下步驟：

沈積一層可陽極氧化之膜；

至少在該膜位於周邊驅動電路區的預定區域中形成狹縫；

於狹縫形成步驟的同時將該膜分成分別佔據周邊驅動電路區域與像素區域的兩個部份；

使用膜位於周邊驅動電路區域的部份作爲陽極而在電解液中進行陽極氧化；

將膜圖型化形成接線，該等接線在像素區域中共同連接至閘極線；

利用共同連接至閘極線的接線，以像素區域中的閘極線作爲陽極而進行陽極氧化；

充電第一與第二透明基體之間的液晶材料；及

將共同連接至閘極線的接線予以切割，以使接線和像素區域中的閘極線分離。

2．如申請專利範圍第1項之方法，其中可供陽極氧化的膜僅由或主要由鋁製成。

3．如申請專利範圍第1項之方法，其中形成狹縫的預定區域具有較其他區域爲高之集積密度。

4．如申請專利範圍第1項之方法，其中使用位於周邊驅動電路區域之膜部份作爲陽極所進行的陽極氧化，其

（請先閱讀背面之注意事項再填寫本頁）
裝
訂
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

執行條件與使用像素區域閘極線作爲陽極進行的陽極氧化條件不同。

5．如申請專利範圍第1項之方法，其中使用位於周邊驅動電路區域之膜部份作爲陽極進行陽極氧化時，在狹縫的側壁上形成陽極氧化物。

6．一種顯示裝置的製造方法，在該顯示裝置中一液晶安置在第一與第二透明基體之間，且將像素區域與周邊驅動電路集積在第一透明基體上，所述方法包含以下步驟：

沈積一層可陽極氧化之膜；

在該膜位於周邊驅動電路區的預定區域中形成狹縫；

於狹縫形成步驟的同時將該膜分成分別佔據周邊驅動電路區域與佔據整個像素區域的兩個部份；

使用膜位於周邊驅動電路區域的部份作爲陽極而在電解液中進行陽極氧化；

將膜圖型化形成接線，該等接線在像素區域中共同連接至閘極線；

利用共同連接至閘極線的接線，以像素區域中的閘極線作爲陽極而進行陽極氧化；

充電第一與第二透明基體之間的液晶材料；及

將共同連接至閘極線的接線予以切割，以使接線和像素區域中的閘極線分離。

7．如申請專利範圍第6項之方法，其中可供陽極氧化的膜僅由或主要由鋁製成。

（請先閱讀背面之注意事項再填寫本頁）

訂

線

經濟部中央標準局員工消費合作社印製

六、申請專利範圍

8．如申請專利範圍第6項之方法，其中形成狹縫的預定區域具有較其他區域爲高之集積密度。

9．如申請專利範圍第6項之方法，其中使用位於周邊驅動電路區域之膜部份作爲陽極所進行的陽極氧化，其執行條件與使用像素區域閘極線作爲陽極進行的陽極氧化條件不同。

10．如申請專利範圍第6項之方法，其中使用位於周邊驅動電路區域之膜部份作爲陽極進行陽極氧化時，在狹縫的側壁上形成陽極氧化物。

11．一種顯示裝置的製造方法，在該顯示裝置中一液晶安置在第一與第二透明基體之間，且將像素區域與周邊驅動電路集積在第一透明基體上，所述方法包含以下步驟：

在基體上形成矽膜；

將矽膜圖型化成爲周邊驅動電路區域中的矽島狀物與像素區域中的矽島狀物；

在基體之周邊驅動電路區域中的矽島狀物與像素區域中的矽島狀物上形成可供陽極氧化之膜；

在該可陽極氧化膜位於周邊驅動電路區的預定區域中形成狹縫；

於狹縫形成步驟的同時將該可陽極氧化膜分成分別佔據周邊驅動電路區域與佔據整個像素區域的兩個部份；

使用可陽極氧化膜位於周邊驅動電路區域的部份作爲陽極，在電解液中進行陽極氧化，而至少在狹縫的一側壁

（請先閱讀背面之注意事項再填寫本頁）
訂
經濟部中央標準局員工消費合作社印製

六、申請專利範圍

上形成陽極氧化物；

將可陽極氧化膜圖型化形成接線，該等接線在像素區域中共同連接至閘極線；

利用共同連接至閘極線的接線，以像素區域中的閘極線作爲陽極而進行陽極氧化，以至少在閘極線的側壁上形成陽極氧化物；

使用形成在狹縫側壁上的陽極氧化物與形成在閘極線側壁上的陽極氧化物作爲罩模，將雜質引入周邊驅動電路區域的矽島狀物與像素區域的矽島狀物中；

充電第一與第二透明基體之間的液晶材料；及

將共同連接至閘極線的接線予以切割，以使接線和像素區域中的閘極線分離。

１２．如申請專利範圍第１１項之方法，其中使用位於周邊驅動電路區域之可陽極氧化膜部份作爲陽極所進行的陽極氧化，其執行條件與使用像素區域閘極線作爲陽極進行的陽極氧化條件不同。

１３．如申請專利範圍第１１項之方法，其中該可供陽極氧化的膜僅由或主要由鋁製成。

１４．如申請專利範圍第１１項之方法，其中形成狹縫的預定區域具有較其他區域爲高之集積密度。

（請先閱讀背面之注意事項再填寫本頁）
訂
經濟部中央標準局員工消費合作社印製

85104730

725198

第 1 圖A



第 1 圖B



第２圖A



第２圖B



第 3 圖A


201
203
302
E
E'
D
301
303
D'
202
302
204

第 3 圖B


302
302
305
302
G
G'
F
301
303
309
308
306
304
300
301
F'
307

第4圖A



第4圖B



第4圖C



第4圖D



第5圖A


307
302
309
404
302
301
404
204
306
203
301

第5圖B


501
302
302
301
404
303

第 6 圖


源極驅動器
移位暫存器X
視頻訊號
類比記憶體
閂鎖脈衝
類比開關
類比緩衝器
像素TFT
液晶
源極線
閘極線
閘極驅動器
移位暫存器Y
主動矩陣電路

第 7 圖



第8圖A



第8圖B



第8圖C

