



(21)申請案號：112115111 (22)申請日：中華民國 112 (2023) 年 04 月 24 日
(51)Int. Cl.： H01L23/28 (2006.01) H01L23/488 (2006.01)
(30)優先權：2022/05/11 美國 17/741,986
(71)申請人：美商高通公司 (美國) QUALCOMM INCORPORATED (US)
美國
(72)發明人：孫 洋楊 SUN, YANGYANG (US)；寇可安尼 斯里坎特 KULKARNI, SRIKANTH (IN)；趙 莉莉 ZHAO, LILY (US)；沙 米林德 SHAH, MILIND (US)
(74)代理人：李世章
申請實體審查：無 申請專利範圍項數：30 項 圖式數：12 共 74 頁

(54)名稱
包括基板和配置用於高密度互連的互連晶粒的封裝
(57)摘要


一種封裝，包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到該基板的第一表面；互連晶粒，其耦合到基板的第一表面；第一包封層，其耦合到基板的第一表面，其中第一包封層包封第一集成裝置和互連晶粒；及第二集成裝置，其耦合到基板的第二表面。

A package comprising a substrate comprising a first surface and a second surface; a first integrated device coupled to the first surface of the substrate; an interconnection die coupled to the first surface of the substrate; a first encapsulation layer coupled to the first surface of the substrate, wherein the first encapsulation layer encapsulates the first integrated device and the interconnection die; and a second integrated device coupled to the second surface of the substrate.

指定代表圖：

符號簡單說明：

- 100:封裝
- 101:互連晶粒
- 102:基板
- 103:集成裝置
- 104:包封層
- 105:集成裝置
- 106:包封層
- 107:集成裝置
- 108:板
- 109a:被動裝置
- 109b:被動裝置
- 109c:被動裝置
- 110:晶粒基板



橫截面輪廓圖

圖1

- 112:晶粒互連
- 112a:焊盤互連
- 112b:通孔互連
- 112c:焊盤互連
- 114:焊接互連
- 114a:焊接互連
- 115:焊接互連
- 115a:焊接互連
- 120:介電層
- 122:互連
- 130:焊接互連
- 132:底部填充物
- 152:焊接互連
- 160:外金屬層
- 172:焊接互連
- 180:板介電層
- 182:板互連
- 190a:焊接互連
- 190b:焊接互連
- 190c:焊接互連

【發明摘要】

【中文發明名稱】包括基板和配置用於高密度互連的互連晶粒的封裝

【英文發明名稱】 PACKAGE COMPRISING A SUBSTRATE AND AN
INTERCONNECTION DIE CONFIGURED FOR HIGH DENSITY
INTERCONNECTION

【中文】

一種封裝，包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到該基板的第一表面；互連晶粒，其耦合到基板的第一表面；第一包封層，其耦合到基板的第一表面，其中第一包封層包封第一集成裝置和互連晶粒；及第二集成裝置，其耦合到基板的第二表面。

【英文】

A package comprising a substrate comprising a first surface and a second surface; a first integrated device coupled to the first surface of the substrate; an interconnection die coupled to the first surface of the substrate; a first encapsulation layer coupled to the first surface of the substrate, wherein the first encapsulation layer encapsulates the first integrated device and the interconnection die; and a second integrated device coupled to the second surface of the substrate.

【指定代表圖】第（ 1 ）圖。

【代表圖之符號簡單說明】

1 0 0：封 裝

1 0 1：互 連 晶 粒

1 0 2：基 板

1 0 3：集 成 裝 置

1 0 4 : 包 封 層

1 0 5 : 集 成 裝 置

1 0 6 : 包 封 層

1 0 7 : 集 成 裝 置

1 0 8 : 板

1 0 9 a : 被 動 裝 置

1 0 9 b : 被 動 裝 置

1 0 9 c : 被 動 裝 置

1 1 0 : 晶 粒 基 板

1 1 2 : 晶 粒 互 連

1 1 2 a : 焊 盤 互 連

1 1 2 b : 通 孔 互 連

1 1 2 c : 焊 盤 互 連

1 1 4 : 焊 接 互 連

1 1 4 a : 焊 接 互 連

1 1 5 : 焊 接 互 連

1 1 5 a : 焊 接 互 連

1 2 0 : 介 電 層

1 2 2 : 互 連

1 3 0 : 焊 接 互 連

1 3 2 : 底 部 填 充 物

1 5 2 : 焊 接 互 連

1 6 0 : 外 金 屬 層

1 7 2 : 焊 接 互 連

1 8 0 : 板 介 電 層

1 8 2 : 板 互 連

1 9 0 a : 焊 接 互 連

1 9 0 b : 焊 接 互 連

1 9 0 c : 焊 接 互 連

【特徵化學式】

無

【發明說明書】

【中文發明名稱】包括基板和配置用於高密度互連的互連晶粒的封裝

【英文發明名稱】 PACKAGE COMPRISING A SUBSTRATE AND AN
INTERCONNECTION DIE CONFIGURED FOR HIGH DENSITY
INTERCONNECTION

【技術領域】

【0001】 本申請案主張於2022年5月11日在美國專利局提交的序號為17/741,986的非臨時申請案的優先權和權益，其全部內容藉由引用併入本文，如同以下完整闡述其全部內容一樣且用於所有適用的目的。

【0002】 各種特徵關於具有基板和集成裝置的封裝。

【先前技術】

【0003】 封裝可以包括基板和集成裝置。該等部件耦合在一起以提供可執行各種電氣功能的封裝。存在提供效能更好的封裝並減小封裝的整體尺寸的持續需要。

【發明內容】

【0004】 各種特徵關於具有基板和集成裝置的封裝。

【0005】 一個實例提供了一種封裝，包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到基板的第一表面；虛擬晶粒，其耦合到基板的第一表面；第一包封層，其耦合到基板的第一表面，其中第一包封層包封第一集成裝置和虛擬晶粒；及第二集成裝置，其耦合到基板的第二表面。

【0006】 另一個實例提供了一種包括封裝的裝置。該封裝包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到基板的第一表面；虛擬晶粒，其耦合到基板的第一表面；第一包封層，其耦合到基板的第一表面，其中第一包封層包封第一集成裝置和虛擬晶粒；及第二集成裝置，其耦合到基板的第二表面。

【0007】 另一個實例提供了一種用於製造封裝的方法。該方法提供包括第一表面和第二表面的基板。該方法將第一集成裝置耦合到基板的第一表面。該方法將互連晶粒耦合到基板的第一表面。該方法將第一包封層耦合到基板的第一表面，其中第一包封層包封第一集成裝置和互連晶粒。該方法將第二集成裝置耦合到基板的第二表面。

【圖式簡單說明】

【0008】 各種特徵、性質和優點在結合附圖時從下文闡述的詳細描述中可以變得明顯，在附圖中相同的元件符號在全文中相應地標識。

【0009】 圖 1 示出包括基板和至少一個互連晶粒的封裝的示例性橫截面輪廓圖。

【0010】 圖 2 示出包括基板和至少一個互連晶粒的封裝的示例性橫截面輪廓圖。

【0011】 圖 3 A 至圖 3 B 示出用於製造互連晶粒的示例性序列。

【0012】 圖 4 A 至圖 4 B 示出用於製造互連晶粒的示例性序列。

【0013】 圖 5 示出用於製造互連晶粒的方法的示例性流程圖。

【0014】 圖 6 A 至圖 6 C 示出用於製造包括基板和互連晶粒的封裝的示例性序列。

【0015】 圖 7 示出用於製造包括基板和互連晶粒的封裝的方法的示例性流程圖。

【0016】 圖 8 A 至圖 8 C 示出用於製造包括基板和互連晶粒的封裝的示例性序列。

【0017】 圖 9 示出用於製造包括基板和互連晶粒的封裝的方法的示例性流程圖。

【0018】 圖 10 A 至圖 10 B 示出用於製造基板的示例性序列。

【0019】 圖 11 示出用於製造基板的方法的示例性流程圖。

【0020】 圖 12 示出可以集成本文描述的晶粒、電子電路、集成裝置、集成被動裝置（IPD）、被動部件、封裝及/或裝置封裝的各種電子裝置。

【實施方式】

【0021】 在下文的描述中，給出具體細節以提供對本揭示的各個態樣的透徹理解。然而，本領域的一般技藝人士將理解，可以在沒有該等具體細節的情況下實踐該等態樣。例如，可以在方塊圖中圖示電路以避免以不必要的細節模糊該等態樣。在其他情況下，可能未詳細圖示眾所周知的電路、結構和技術以免混淆本揭示的態樣。

【0022】 本揭示描述了一種封裝，該封裝包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到基板的第一表面；互連晶粒，其耦合到基板的第一表面；第一包封層，其耦合到基板的第一表面，其中第一包封層包封第一集成裝置和互連晶粒；及第二集成裝置，其耦合到基板的第二表面。如下文將進一步描述的，封裝提供高密度互連，這有助於提供改進的封裝效能，同時保持封裝小而薄。

包括基板和互連晶粒的示例性封裝

【0023】 圖1示出包括基板和高密度互連的封裝100的橫截面輪廓圖。封裝100經由複數個焊接互連115耦合到板108。板108包括至少一個板介電層180和複數個板互連182。板108可以包括印刷電路板（PCB）。

【0024】 封裝100包括至少一個互連晶粒101、基板102、集成裝置103、集成裝置105、集成裝置107、被動裝置109a、被動裝置109b、被動裝置109c、包封層104、包封層106和外金屬層160。基板102包括至少一個介電層120和複數個互連122。基板102包括第一表面（例如，底表面）和第二表面（例如，頂表面）。

【0025】 集成裝置103（例如，第一集成裝置）經由複數個焊接互連130耦合到基板102的第一表面（例如，底表面）。集成裝置103可以經由複數個柱互連（未圖示）和複數個焊接互連130耦合到基板102。在集成裝置103和基板102之間可以存在底部填充物（underfill）132。至少

一個互連晶粒 101 可以經由複數個焊接互連 114 耦合到基板 102 的第一表面。如將在下文進一步描述的，至少一個互連晶粒 101 可以被配置成為封裝 100 提供高密度互連。包封層 104 可以耦合到基板的第一表面 102。包封層 104 可以包封（例如，部分或完整的）集成裝置 103 和至少一個互連晶粒 101。包封層 104 可以包括模具、樹脂及/或環氧樹脂。包封層 104 可以是用於包封的構件。包封層 104 可以藉由使用壓縮和傳遞模塑製程（*compression and transfer molding process*）、片材模塑製程或液體模塑製程來提供。集成裝置 103 可以包括正面和背面。集成裝置 103 的正面可以面向基板 102。集成裝置 103 的背面可以面向板 108。集成裝置 103 的背面可以被包封層 104 覆蓋。在一些實施方案中，集成裝置 103 的背面（例如，背側表面）可以保持暴露（例如，不被包封層 104 覆蓋）。在下文的圖 2 中示出和描述集成裝置 103 的背面可以如何被暴露的實例。

【0026】 至少一個互連晶粒 101 包括晶粒基板 110 和複數個晶粒互連 112。晶粒基板 110 可以包括矽。複數個晶粒互連 112 包括焊盤互連 112a（例如，焊盤）、通孔互連 112b（例如，通孔）和焊盤互連 112c（例如，焊盤）。焊盤互連 112a 耦合到通孔互連 112b。通孔互連 112b 耦合到焊盤互連 112c。焊盤互連 112a 耦合到焊接互連 114a。焊接互連 114a 是複數個焊接互連 114 的一部分。複數個焊接互連 114 耦合到複數個晶粒互連 112。焊盤互連 112c 耦合到焊

接互連 115 a。焊接互連 115 a 是複數個焊接互連 115 的一部分。至少一個互連晶粒 101 可以是虛擬晶粒。互連晶粒 101 可以不含有任何電晶體。至少一個互連晶粒 101 可以不含主動部件。至少一個互連晶粒 101 可以用於晶粒互連的構件。

【0027】 複數個晶粒互連 112 可以具有在約 150 - 270 微米的範圍內的相鄰晶粒互連之間的間距。包封層 104 可以具有在約 150 - 300 微米範圍內的厚度（例如，高度）。複數個焊接互連 115 可以具有約 100 微米的直徑及/或厚度。複數個焊接互連 114、至少一個互連晶粒 101 和複數個焊接互連 115 的總組合厚度（例如，高度）可以在約 250 - 400 微米的範圍內。經由使用至少一個互連晶粒 101，該等尺寸是可能的，這（i）有助於提供更薄的封裝 100，同時仍能夠容納底側集成裝置（例如，具有足夠的組裝高度（standoff height）），以及（ii）有助於在具有低間距（例如，150 - 270 微米）的包封層中提供互連，並且從而有助於在包封層中提供高密度佈線（例如，高密度互連）。

【0028】 集成裝置 105（例如，第二集成裝置）經由複數個焊接互連 152 耦合到基板 102 的第二表面（例如，頂表面）。例如，集成裝置 105 可以經由複數個焊接互連 152 耦合到基板 102 的複數個互連 122。集成裝置 105 可以經由複數個柱互連（未圖示）及複數個焊接互連 152 耦合到基板 102。集成裝置 107（例如，第三集成裝置）經由複數個

焊接互連 172 耦合到基板 102 的第二表面。例如，集成裝置 107 可以經由複數個焊接互連 172 耦合到基板 102 的複數個互連 122。集成裝置 107 可以經由複數個柱互連(未圖示)和複數個焊接互連 172 耦合到基板 102。被動裝置 109a 經由複數個焊接互連 190a 耦合到基板 102 的第二表面。例如，被動裝置 109a 經由複數個焊接互連 190a 耦合到基板 102 的複數個互連 122。被動裝置 109b 經由複數個焊接互連 190b 耦合到基板 102 的第二表面。例如，被動裝置 109b 經由複數個焊接互連 190b 耦合到基板 102 的複數個互連 122。被動裝置 109c 經由複數個焊接互連 190c 耦合到基板 102 的第二表面。例如，被動裝置 109c 經由複數個焊接互連 190c 耦合到基板 102 的複數個互連 122。被動裝置(例如，109a、109b、109c)可以包括電容器及/或電感器。

【0029】 包封層 106 耦合到基板 102 的第二表面(例如，頂表面)。包封層 106 可以包封集成裝置 105、集成裝置 107、被動裝置 109a、被動裝置 109b 和被動裝置 109c。包封層 106 可以包括模具、樹脂及/或環氧樹脂。包封層 106 可以用於包封的構件。包封層 106 可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。

【0030】 外金屬層 160 可以耦合到包封層 106 的外表面。包封層 106 的外表面可以包括頂表面和側表面。外金屬層 160 亦可以耦合到基板 102 的側表面和包封層 104 的側表面。外金屬層 160 可以被配置為耦合到地。外金屬層 160 可以被配置為用作封裝 100 的電磁干擾(EMI)屏障。外

金屬層 160 可以被配置為耦合到來自基板 102 的複數個互連 122 中的一或多個互連。

【0031】 圖 2 示出包括基板和高密度互連的封裝 200 的橫截面輪廓圖。封裝 200 類似於圖 1 的封裝 100，並且因此包括與封裝 100 相同或相似的部件。封裝 200 包括具有與圖 1 的至少一個互連晶粒 101 不同配置的至少一個互連晶粒 201。

【0032】 封裝 200 經由複數個焊接互連 115 耦合到板 108。板 108 包括至少一個板介電層 180 和複數個板互連 182。板 108 可以包括印刷電路板（PCB）。

【0033】 封裝 200 包括至少一個互連晶粒 201、基板 102、集成裝置 103、集成裝置 105、集成裝置 107、被動裝置 109a、被動裝置 109b、被動裝置 109c、包封層 104、包封層 106 和外金屬層 160。至少一個互連晶粒 201 經由複數個焊接互連 114 耦合到基板 102 的第一表面。

【0034】 至少一個互連晶粒 201 包括晶粒基板 110 和複數個晶粒互連 112。晶粒基板 110 可以包括矽。複數個晶粒互連 112 包括焊盤互連 112a（例如，焊盤）和通孔互連 112b（例如，通孔）。焊盤互連 112a 耦合到通孔互連 112b。焊盤互連 112a 耦合到焊接互連 114a。焊接互連 114a 是複數個焊接互連 114 的一部分。複數個焊接互連 114 耦合到複數個晶粒互連 112。通孔互連 112b 耦合到焊接互連 115a。焊接互連 115a 是複數個焊接互連 115 的一部分。至少一個互連晶粒 101 可以是虛擬晶粒。因此，至少一個

互連晶粒 201 和至少一個互連晶粒 101 之間的一個可能的區別是至少一個互連晶粒 201 不包括焊盤互連 112c。不具有焊盤互連 112c 的一個優點是至少一個互連晶粒 201 可以比至少一個互連晶粒 101 更薄，這有助於減小封裝的整體厚度。至少一個互連晶粒 201 可以是虛擬晶粒。互連晶粒 201 可以不含任何電晶體。至少一個互連晶粒 201 可以不含主動部件。至少一個互連晶粒 201 可以用於晶粒互連的構件。

【0035】 至少一個互連晶粒 201 的複數個晶粒互連 112 可以具有在約 150 - 270 微米範圍內的相鄰晶粒互連之間的間距。包封層 104 可以具有在約 150 - 300 微米範圍內的厚度（例如，高度）。複數個焊接互連 115 可以具有約 100 微米的直徑及 / 或厚度。複數個焊接互連 114、至少一個互連晶粒 201 和複數個焊接互連 115 的總組合厚度（例如，高度）可以在約 250 - 400 微米的範圍內。經由使用至少一個互連晶粒 201，該等尺寸是可能的，這（i）有助於提供更薄的封裝 200，同時仍然能夠容納底側集成裝置（例如，具有足夠的組裝高度），以及（ii）有助於在具有低間距（例如，150 - 270 微米）的包封層中提供互連，並且因此有助於在包封層中提供高密度佈線（例如，高密度互連）。

【0036】 封裝 200 與封裝 100 的另一區別在於封裝 200 的集成裝置 103 的背面暴露。如圖 2 所示，集成裝置 103 的背面的至少一部分未被包封層 104 覆蓋。這可能發生，因為在封裝 200 的製造製程期間，包封層 104 的部分、集成裝置

103 的背面的部分及 / 或至少一個互連晶粒 201 的部分可以在封裝 200 的底側的研磨及 / 或拋光製程期間被去除。然而，應當注意，在封裝 200 的一些實施方案中，集成裝置 103 的背面可以被包封層 104 覆蓋。

【0037】 集成裝置（例如，103、105、107）可以包括晶粒（例如，半導體裸晶粒）。集成裝置可以包括電源管理積體電路（PMIC）。集成裝置可以包括應用處理器。集成裝置可以包括數據機。集成裝置可以包括射頻（RF）裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、砷化鎵（GaAs）基集成裝置、表面聲波（SAW）濾波器、體聲波（BAW）濾波器、發光二極體（LED）集成裝置、矽（Si）基集成裝置、碳化矽（SiC）基集成裝置、記憶體、電源管理處理器及 / 或其組合。集成裝置（例如，103、105、107）可以包括至少一個電子電路（例如，第一電子電路、第二電子電路等）。集成裝置可以包括電晶體。集成裝置可以是電子部件及 / 或電子裝置的實例。在一些實施方案中，集成裝置可以是小晶片（chiplet）。與用於其他類型的集成裝置的製造製程相比，可以使用提供更好的產量的製程來製造小晶片，這可以降低製造小晶片的總成本。不同的小晶片可以具有不同的尺寸及 / 或形狀。不同的小晶片可以被配置為提供不同的功能。不同的小晶片可能具有不同的互連密度（例如，具有不同寬度及 / 或間隔的互連）。在一些實施方案中，可以使用若干小晶片來執行一或多個晶片（例如，一或多個集成裝置）的功能。

相對於使用單個晶片執行封裝的所有功能，使用執行若干功能的若干小晶片可以降低封裝的總成本。

【0038】 封裝（例如，100、200）可以在射頻（RF）封裝中實現。RF封裝可以是射頻前端（RFFE）封裝。封裝（例如，100、200）可以被配置為提供無線保真（WiFi）通訊及/或蜂巢通訊（例如，2G、3G、4G、5G）。封裝（例如，100、300）可以被配置為支援行動通訊全球系統（GSM）、通用行動電信系統（UMTS）及/或長期進化（LTE）。封裝（例如，100、200）可以被配置為發送和接收具有不同頻率及/或通訊協定的信號。

【0039】 已經描述了各種互連晶粒，現在將在下文描述用於製造互連晶粒的序列。

用於製造互連晶粒的示例性序列

【0040】 在一些實施方案中，製造互連晶粒包括若干製程。圖3A至圖3B示出用於提供或製造互連晶粒的示例性序列。在一些實施方案中，圖3A至圖3B的序列可用於提供或製造互連晶粒101。然而，圖3A至圖3B的製程可用於製造本揭示中描述的任何互連晶粒（例如，201）。

【0041】 應該注意的是，圖3A至圖3B的序列可以組合一或多個階段以簡化及/或闡明用於提供或製造互連晶粒的序列。在一些實施方案中，製程的順序可以改變或修改。在一些實施方案中，在不脫離本揭示的範圍的情況下，一或多個製程可以被替換或替代。

【0042】 階段 1，如圖 3 A 所示，示出在提供晶粒基板 110 之後的狀態。晶粒基板 110 包括矽。晶粒基板 110 可以包括第一表面和第二表面。在一些實施方案中，晶粒基板 110 的第一表面可以是頂表面並且晶粒基板 110 的第二表面可以是底表面。在一些實施方案中，晶粒基板 110 的第一表面可以是底表面並且晶粒基板 110 的第二表面可以是頂表面。

【0043】 階段 2 示出在晶粒基板 110 中形成複數個空腔 302 之後的狀態。例如，複數個空腔 302 可以穿過晶粒基板 110 的第一表面形成。複數個空腔 302 可以包括溝槽。複數個空腔 302 可以部分地延伸穿過晶粒基板 110 的厚度。可以使用鐳射燒蝕製程及 / 或蝕刻製程來形成複數個空腔 302。

【0044】 階段 3 示出在複數個空腔 302 中及 / 或晶粒基板 110 的第一表面上方形成金屬層 305 之後。金屬層 305 可以包括銅。可以使用電鍍製程來形成金屬層 305。

【0045】 階段 4 示出金屬層 305 的部分被去除之後的狀態。例如，可以去除耦合到晶粒基板 110 的第一表面的金屬層 305 的部分，從而將金屬層 305 留在複數個空腔 302 中。可以使用拋光製程來去除金屬層 305 的部分。來自位於複數個空腔 302 中的金屬層 305 的剩餘金屬可以界定複數個互連 112 b，如圖 1 和圖 2 中所描述的。

【0046】 階段 5，如圖 3 B 所示，示出在晶粒基板 110 的第一表面上方形成金屬層 307 之後的狀態。可以使用電鍍製程來形成金屬層 307。金屬層 307 可以耦合到金屬層 305。

金屬層 307 可以定義複數個互連 112a，如圖 1 和圖 2 中所描述的。金屬層 307 可以代表互連晶粒的正面互連。

【0047】 階段 6 示出在晶粒基板 110 減薄之後的狀態。例如，晶粒基板 110 的部分可以被去除，至少留下暴露金屬層 305 的底面的晶粒基板 110a。在一些實施方案中，晶粒基板 110 的部分可以被去除，至少留下晶粒基板 110a 和晶粒基板 110b。當存在晶粒基板 110b 時，金屬層 305 的底面未暴露。研磨製程可用於去除晶粒基板 110 的部分。在一些實施方案中，階段 6 可示出包括互連的互連晶粒的一種實施方案，且沒有額外的互連形成於晶粒基板 110 中、上或下。若沒有形成另外的互連，則可以以與下文在階段 8 中描述的類似的方式發生分割。如下文將進一步描述的，在階段 6 中圖示的互連晶粒可以用於耦合到基板。

【0048】 階段 7 示出在晶粒基板 110 的第二表面上方形成金屬層 309 之後的狀態。可以使用電鍍製程來形成金屬層 309。金屬層 309 可以耦合到金屬層 305。金屬層 309 可界定複數個互連 112c，如圖 1 和圖 2 中所描述的。金屬層 309 可以代表互連晶粒的背面互連。

【0049】 階段 8 示出在分割以形成若干互連晶粒之後的狀態。可以使用機械製程將晶粒基板 110 分割成若干互連晶粒（例如，101）。可以使用鋸分割晶粒基板 110。

用於製造互連晶粒的示例性序列

【0050】 在一些實施方案中，製造互連晶粒包括若干製程。圖 4A 至圖 4B 示出用於提供或製造互連晶粒的示例性序

列。在一些實施方案中，圖 4 A 至圖 4 B 的序列可用於提供或製造互連晶粒 1 0 1。然而，圖 4 A 至圖 4 B 的製程可用於製造本揭示中描述的任何互連晶粒（例如，2 0 1）。

【0051】 應當注意，圖 4 A 至圖 4 B 的序列可以組合一或多個階段，以簡化及 / 或闡明用於提供或製造互連晶粒的序列。在一些實施方案中，製程的順序可以改變或修改。在一些實施方案中，在不脫離本揭示的範圍的情況下，一或多個製程可以被替換或替代。

【0052】 階段 1，如圖 4 A 所示，示出在提供晶粒基板 1 1 0 之後的狀態。晶粒基板 1 1 0 包括矽。晶粒基板 1 1 0 可以包括第一表面和第二表面。在一些實施方案中，晶粒基板 1 1 0 的第一表面可以是頂表面並且晶粒基板 1 1 0 的第二表面可以是底表面。在一些實施方案中，晶粒基板 1 1 0 的第一表面可以是底表面並且晶粒基板 1 1 0 的第二表面可以是頂表面。

【0053】 階段 2 示出在晶粒基板 1 1 0 中形成複數個空腔 4 0 2 之後的狀態。例如，複數個空腔 4 0 2 可以穿過晶粒基板 1 1 0 的第一表面形成。複數個空腔 4 0 2 可以包括溝槽。複數個空腔 4 0 2 可以部分地延伸穿過晶粒基板 1 1 0 的厚度。可以使用鐳射燒蝕製程及 / 或蝕刻製程來形成複數個空腔 4 0 2。

【0054】 階段 3 示出在複數個空腔 4 0 2 中及 / 或晶粒基板 1 1 0 的第一表面上方形成金屬層 4 0 5 之後。金屬層 4 0 5 可以包括銅。可以使用填充製程來形成金屬層 4 0 5，其中可以

使用導電膏（conductive paste）來填充複數個空腔402。

【0055】 階段4示出在金屬層405的部分被去除之後的狀態。例如，可以去除耦合到晶粒基板110的第一表面的金屬層405的部分，從而將金屬層405留在複數個空腔402中。可以使用拋光製程來去除金屬層405的部分。來自位於複數個空腔402中的金屬層405的剩餘金屬可以界定複數個互連112b，如圖1和圖2中所描述的。

【0056】 階段5，如圖4B所示，示出在晶粒基板110的第一表面上方形成金屬層407之後的狀態。可以使用電鍍製程來形成金屬層407。金屬層407可以耦合到金屬層405。金屬層407可以界定複數個互連112a，如圖1和圖2中所描述的。金屬層407可以代表互連晶粒的正面互連。

【0057】 階段6示出在晶粒基板110減薄之後的狀態。例如，晶粒基板110的部分可以被去除，至少留下暴露金屬層405的底面的晶粒基板110a。在一些實施方案中，晶粒基板110的部分可以被去除，至少留下晶粒基板110a和晶粒基板110b。當存在晶粒基板110b時，金屬層405的底面未暴露。研磨製程可用於去除晶粒基板110的部分。在一些實施方案中，階段6可示出包括互連的互連晶粒的一種實施方案，且沒有額外的互連形成於晶粒基板110中、上或下。若沒有形成另外的互連，則可以以與下文在階段8中描述的類似的方式發生分割。如下文將進一步描述的，在階段6中圖示的互連晶粒可以用於耦合到基板。

【0058】 階段 7 示出在晶粒基板 110 的第二表面上方形成金屬層 409 之後的狀態。可以使用電鍍製程來形成金屬層 409。金屬層 409 可以耦合到金屬層 405。金屬層 409 可界定複數個互連 112c，如圖 1 和圖 2 中所描述的。金屬層 409 可以代表互連晶粒的背面互連。

【0059】 階段 8 示出在分割以形成若干互連晶粒之後的狀態。可以使用機械製程將晶粒基板 110 分割成若干互連晶粒（例如，101）。可以使用鋸分割晶粒基板 110。

用於製造互連晶粒的方法的示例性流程圖

【0060】 在一些實施方案中，製造互連晶粒包括若干製程。圖 5 示出用於提供或製造互連晶粒的方法 500 的示例性流程圖。在一些實施方案中，圖 5 的方法 500 可以用於提供或製造本揭示中描述的互連晶粒 101。然而，方法 500 可用於提供或製造本揭示中描述的任何互連晶粒（例如，201）。

【0061】 應該注意的是，為了簡化及 / 或闡明用於提供或製造互連晶粒的方法，圖 5 的方法 500 可以組合一或多個製程。在一些實施方案中，製程的順序可以改變或修改。

【0062】 該方法提供（在 505 處）晶粒基板（例如，110）。晶粒基板 110 包括矽。晶粒基板 110 可以包括第一表面和第二表面。在一些實施方案中，晶粒基板 110 的第一表面可以是頂表面並且晶粒基板 110 的第二表面可以是底表面。在一些實施方案中，晶粒基板 110 的第一表面可以是底表面並且晶粒基板 110 的第二表面可以是頂表面。圖 3A 的階

段 1 示出並描述了提供晶粒基板的實例。圖 4 A 的階段 1 示出並描述了提供晶粒基板的實例。

【0063】 該方法在晶粒基板 110 中形成（在 510 處）複數個空腔（例如，302、402）。例如，複數個空腔（例如，302、402）可以穿過晶粒基板 110 的第一表面形成。複數個空腔（例如，302、402）可以包括溝槽。複數個空腔（例如，302、402）可以部分地延伸穿過晶粒基板 110 的厚度。可以使用鐳射燒蝕製程及 / 或蝕刻製程來形成複數個空腔（例如，302、402）。圖 3 A 的階段 2 示出並描述了在晶粒基板中形成空腔的實例。圖 4 A 的階段 2 示出並描述了在晶粒基板中形成空腔的實例。

【0064】 該方法在晶粒基板 110 的複數個空腔（例如，302、402）中形成（在 515 處）傳導性材料。傳導性材料可以包括金屬層（例如，305、405）。傳導性材料可以形成在晶粒基板 110 的表面上方。傳導性材料可以包括銅。可以使用電鍍製程來形成傳導性材料。可以使用填充製程來形成傳導性材料。圖 3 A 的階段 3 示出並描述了在晶粒基板中形成傳導性材料的實例。圖 4 A 的階段 3 示出並描述了在晶粒基板中形成傳導性材料的實例。在一些實施方案中，形成傳導性材料可以包括去除傳導性材料的部分。可以使用拋光製程來去除傳導性材料的部分。去除傳導性材料的部分可包括去除耦合到晶粒基板 110 的第一表面的傳導性材料的部分且留下位於晶粒基板 110 的複數個空腔（例如，302、402）中的傳導性材料。圖 3 A 的階段 4 示出

並描述了去除晶粒基板中的傳導性材料的部分的實例。圖 4 A 的階段 4 示出並描述了去除晶粒基板中的傳導性材料的部分的實例。

【0065】 該方法形成（在 5 2 0 處）複數個正面互連。正面互連可以耦合到晶粒基板 1 1 0 的頂面。複數個正面互連可以由晶粒基板 1 1 0 的頂表面上的圖案化的金屬層（例如，3 0 7、4 0 7）界定。可以使用電鍍製程來形成金屬層（例如，3 0 7、4 0 7）。金屬層 3 0 7 可以耦合到金屬層 3 0 5。金屬層 4 0 7 可以耦合到金屬層 4 0 5。金屬層 4 0 7 可以界定複數個互連 1 1 2 b，如圖 1 和圖 2 中所描述的。金屬層 4 0 7 可以代表互連晶粒的正面互連。複數個互連 1 1 2 a 可以表示互連晶粒的複數個正面互連。圖 3 B 的階段 5 示出並描述了形成正面互連的實例。圖 4 B 的階段 5 示出並描述了形成正面互連的實例。

【0066】 該方法將晶粒基板（例如，1 1 0）減薄（在 5 2 5 處）。不同的實施方案可以不同地減薄晶粒基板 1 1 0。例如，一些實施方案可以將晶粒基板 1 1 0 減薄，使得暴露金屬層（例如，3 0 5、4 0 5）的底面。一些實施方案可以在不暴露金屬層（例如，3 0 5、4 0 5）的底面的情況下減薄晶粒基板 1 1 0。可以使用研磨製程去除晶粒基板 1 1 0 的部分。圖 3 B 的階段 6 示出並描述了減薄晶粒基板的實例。圖 4 B 的階段 6 示出並描述了減薄晶粒基板的實例。

【0067】 該方法可選地形成（在 5 3 0 處）複數個背面互連。背面互連可以耦合到晶粒基板 1 1 0 的底面。複數個背面互

連可以由晶粒基板 110 的頂表面上的圖案化的金屬層（例如，309、409）界定。可以使用電鍍製程來形成金屬層（例如，309、409）。金屬層 309 可以耦合到金屬層 305。金屬層 409 可以耦合到金屬層 405。金屬層 409 可以界定複數個互連 112c，如圖 1 和圖 2 中所描述的。金屬層 409 可以代表互連晶粒的背面互連。複數個互連 112c 可以表示互連晶粒的複數個背面互連。圖 3B 的階段 7 示出並描述了形成背面互連的實例。圖 4B 的階段 7 示出並描述了形成背面互連的實例。

【0068】 該方法分割（在 535 處）晶粒基板 110 以形成若干互連晶粒（例如，101、201）。可以使用機械製程將晶粒基板 110 分割成若干互連晶粒（例如，101）。可以使用鋸分割晶粒基板 110。圖 3B 的階段 8 示出並描述了分割的實例。圖 4B 的階段 8 示出並描述了分割的實例。

用於製造包括基板和互連晶粒的封裝的示例性序列

【0069】 在一些實施方案中，製造封裝包括若干製程。圖 6A 至圖 6C 示出用於提供或製造封裝的示例性序列。在一些實施方案中，圖 6A 至圖 6C 的序列可用於提供或製造封裝 100。然而，圖 6A 至圖 6C 的製程可用於製造本揭示中描述的任何封裝（例如，200）。

【0070】 應該注意的是，圖 6A 至圖 6C 的序列可以組合一或多個階段以簡化及 / 或闡明用於提供或製造封裝的序列。在一些實施方案中，製程的順序可以改變或修改。在

一些實施方案中，在不脫離本揭示的範圍的情況下，一或多個製程可以被替換或替代。

【0071】 階段1，如圖6A所示，示出在提供基板102之後的狀態。基板102包括至少一個介電層120和複數個互連122。基板102可以包括第一表面（例如，底表面）和第二表面（例如，頂表面）。基板102可以使用如圖10A至圖10B中描述的方法製造。在一些實施方案中，提供有芯基板（例如，包括芯層的基板）。

【0072】 階段2示出在集成裝置103耦合到基板102的第一表面（例如，底表面）之後的狀態。集成裝置103可以經由複數個焊接互連130耦合到基板102。焊料回流製程（*solder reflow process*）可用於將集成裝置103耦合到基板102。在一些實施方案中，集成裝置103可經由複數個柱互連（未圖示）和複數個焊接互連130耦合到基板102。階段2亦示出在至少一個互連晶粒101耦合到基板102的第一表面之後的狀態。至少一個互連晶粒101可以經由複數個焊接互連114耦合到基板102。焊料回流製程可用於將至少一個互連晶粒101耦合到基板102。階段2亦示出在第一集成裝置105和基板102之間提供及/或形成的底部填充物132。

【0073】 階段3示出在提供包封層104並將其耦合到基板102之後的狀態。包封層104可以包封集成裝置103和至少一個互連晶粒101。包封層104可以耦合到基板102的第一表面。包封層104可以包括模具、樹脂及/或環氧樹脂。包

封層 104 可以是用於包封的構件。包封層 104 可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。

【0074】 階段 4 示出在包封層 104 的部分被去除之後的狀態。可以使用研磨製程及/或拋光製程來去除包封層 104 的部分。在一些實施方案中，亦可以去除至少一個互連晶粒 101 的部分及/或集成裝置 103 的背面的部分。

【0075】 階段 5，如圖 6B 所示，示出在集成裝置 105、集成裝置 107 和複數個被動裝置 109（例如，109a、109b、109c）耦合到基板 102 的第二表面（例如，頂表面）之後的狀態。集成裝置 105 可以經由複數個柱互連（未圖示）和複數個焊接互連 152 耦合到基板 102。集成裝置 107 可以經由複數個柱互連（未圖示）和複數個焊接互連 172 耦合到基板 102。複數個被動裝置 109（例如，109a、109b、109c）可以經由對應的複數個焊接互連（例如，190a、190b、190c）耦合到基板 102。焊料回流製程可用於將集成裝置及/或被動裝置耦合到基板 102。

【0076】 階段 6 示出在提供包封層 106 並將其耦合到基板 102 之後的狀態。包封層 106 可以包封集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）。包封層 106 可以耦合到基板 102 的第二表面。包封層 106 可以包括模具、樹脂及/或環氧樹脂。包封層 106 可以是用於包封的構件。包封層 106 可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。

【0077】 階段 7，如圖 6 C 所示，示出在複數個焊接互連 115 耦合到至少一個互連晶粒 101 之後的狀態。焊料回流製程可以用於將複數個焊接互連 115 耦合到至少一個互連晶粒 101。

【0078】 階段 8 示出在包封層 106 的外表面上形成外金屬層 160 之後的狀態。可以使用濺射製程來形成外金屬層 160。外金屬層 160 可以形成在包封層 106 的頂表面、包封層 106 的側表面、基板 102 的側表面及 / 或包封層 104 的側表面上。階段 8 可以示出封裝 100。封裝 100 可以一次一個地製造，或者可以作為一或多個晶片的一部分一起製造，並且隨後分割成單獨的封裝。

用於製造包括基板和互連晶粒的封裝的方法的示例性流程圖

【0079】 在一些實施方案中，製造封裝包括若干製程。圖 7 示出用於提供或製造封裝的方法 700 的示例性流程圖。在一些實施方案中，圖 7 的方法 700 可用於提供或製造本揭示中描述的封裝 100。然而，方法 700 可用於提供或製造本揭示中描述的任何封裝（例如，200）。

【0080】 應該注意的是，為了簡化及 / 或闡明用於提供或製造封裝的方法，圖 7 的方法 700 可以組合一或多個製程。在一些實施方案中，製程的順序可以改變或修改。

【0081】 該方法提供（在 705 處）基板（例如，102）。基板 102 包括至少一個介電層 120 和複數個互連 122。基板 102 可以包括第一表面（例如，底表面）和第二表面（例

如，頂表面）。基板102可以使用如圖10A至圖10B中描述的方法製造。在一些實施方案中，提供有芯基板（例如，包括芯層的基板）。圖6A的階段1示出並描述了提供基板的實例。

【0082】 該方法將集成裝置（例如，103）和至少一個互連晶粒（例如，101）耦合（在710處）到基板102的第一表面（例如，底表面）。集成裝置103可以經由複數個焊接互連130耦合到基板102。可以使用焊料回流製程將集成裝置103耦合到基板102。至少一個互連晶粒101可以經由複數個焊接互連114耦合到基板102。焊料回流製程可用於將至少一個互連晶粒101耦合到基板102。圖6A的階段2示出並描述了將集成裝置和互連晶粒耦合到基板的實例。

【0083】 該方法形成（在715處）耦合到基板（例如，102）的包封層（例如，104）。包封層104（例如，第一包封層）可以包封集成裝置103和至少一個互連晶粒101。包封層104可以耦合到基板102的第一表面。包封層104可以包括模具、樹脂及/或環氧樹脂。包封層104可以是用於包封的構件。包封層104可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。在一些實施方案中，形成包封層可以包括去除包封層104的部分。可以使用研磨製程及/或拋光製程來去除包封層104的部分。在一些實施方案中，至少一個互連晶粒101的部分及/或集成裝置103的背面的部分亦可以被去除。圖6A的階段3和4示出並描述了提供包封層和去除包封層的部分的實例。

【0084】 該方法將集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）耦合（在720處）到基板102的第二表面（例如，頂表面）。集成裝置105可以經由複數個柱互連（未圖示）和複數個焊接互連152耦合到基板102。集成裝置107可以經由複數個柱互連（未圖示）和複數個焊接互連172耦合到基板102。複數個被動裝置109（例如，109a、109b、109c）可以經由對應的複數個焊接互連（例如，190a、190b、190c）耦合到基板102。焊料回流製程可用於將集成裝置及/或被動裝置耦合到基板102。圖6B的階段5示出並描述了將集成裝置和被動裝置耦合到基板的實例。

【0085】 該方法形成（在725處）包封層（例如，106）。包封層耦合到基板102。包封層106（例如，第二包封層）可以包封集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）。包封層106可以耦合到基板102的第二表面。包封層106可以包括模具、樹脂及/或環氧樹脂。包封層106可以用於包封的構件。包封層106可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。圖6B的階段6示出並描述了提供包封層的實例。

【0086】 該方法將複數個焊接互連（例如，115）耦合（在730處）到至少一個互連晶粒101。焊料回流製程可以用於將複數個焊接互連115耦合到至少一個互連晶粒101。圖6C的階段7示出並描述了將焊接互連耦合到基板的實例。

【0087】 該方法在包封層106的外表面上形成（在735處）外金屬層（例如，160）。濺射製程可以用於形成外金屬層160。外金屬層160可以形成在包封層106的頂表面、包封層106的側表面、基板102的側表面及/或包封層104的側表面上。外金屬層160可以耦合到來自基板102的複數個互連122的互連。外金屬層160可以被配置為用作封裝100的電磁干擾（EMI）屏障。圖6C的階段8示出並描述了形成外金屬層的實例。

【0088】 在一些實施方案中，同時製造若干封裝。在此種情況下，該方法可以分割封裝（例如，100、200）。用於製造包括基板和互連晶粒的封裝的示例性序列

【0089】 在一些實施方案中，製造封裝包括若干製程。圖8A至圖8C示出用於提供或製造封裝的示例性序列。在一些實施方案中，圖8A至圖8C的序列可用於提供或製造封裝200。然而，圖8A至圖8C的製程可用於製造本揭示中描述的任何封裝（例如，100）。

【0090】 應該注意的是，圖8A至圖8C的序列可以組合一或多個階段，以簡化及/或闡明用於提供或製造封裝的序列。在一些實施方案中，製程的順序可以改變或修改。在一些實施方案中，在不脫離本揭示的範圍的情況下，一或多個製程可以被替換或替代。

【0091】 階段1，如圖8A所示，示出在提供基板102之後的狀態。基板102包括至少一個介電層120和複數個互連122。基板102可以包括第一表面（例如，底表面）和第二

表面（例如，頂表面）。基板 102 可以使用如圖 10A 至圖 10B 中描述的方法製造。在一些實施方案中，提供有芯基板（例如，包括芯層的基板）。

【0092】 階段 2 示出在集成裝置 105、集成裝置 107 和複數個被動裝置 109（例如，109a、109b、109c）耦合到基板 102 的第二表面（例如，頂表面）之後的狀態。集成裝置 105 可以經由複數個柱互連（未圖示）和複數個焊接互連 152 耦合到基板 102。集成裝置 107 可以經由複數個柱互連（未圖示）和複數個焊接互連 172 耦合到基板 102。複數個被動裝置 109（例如，109a、109b、109c）可以經由對應的複數個焊接互連（例如，190a、190b、190c）耦合到基板 102。焊料回流製程可用於將集成裝置及/或被動裝置耦合到基板 102。

【0093】 階段 3 示出在提供包封層 106 並將其耦合到基板 102 之後的狀態。包封層 106（例如，第二包封層）可以包封集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）。包封層 106 可以耦合到基板 102 的第二表面。包封層 106 可以包括模具、樹脂及/或環氧樹脂。包封層 106 可以是用於包封的構件。包封層 106 可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。

【0094】 階段 4，如圖 8B 所示，示出在集成裝置 103 耦合到基板 102 的第一表面（例如，底表面）之後的狀態。集成裝置 103 可以經由複數個焊接互連 130 耦合到基板 102。集成裝置 103 可以經由複數個柱互連（未圖示）和複

數個焊接互連130耦合到基板102。焊料回流製程可以用於將集成裝置103耦合到基板102。階段2亦示出在至少一個互連晶粒201耦合到基板102的第一表面之後的狀態。至少一個互連晶粒201可以經由複數個焊接互連114耦合到基板102。焊料回流製程可以用於將至少一個互連晶粒201耦合到基板102。階段2亦示出在第一集成裝置105和基板102之間提供及/或形成的底部填充物132。

【0095】 階段5示出在提供包封層104(例如,第一包封層)並將其耦合到基板102之後的狀態。包封層104可以包封集成裝置103和至少一個互連晶粒201。包封層104可以耦合到基板102的第一表面。包封層104可以包括模具、樹脂及/或環氧樹脂。包封層104可以用於包封的構件。包封層104可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。

【0096】 階段6示出在包封層104的部分被去除之後的狀態。可以使用研磨製程及/或拋光製程來去除包封層104的部分。亦可以去除至少一個互連晶粒201的部分及/或集成裝置103的背面的部分。去除互連晶粒201的部分可以去除晶粒基板110的部分,這可以暴露晶粒基板110中的互連。

【0097】 階段7,如圖8C所示,示出在複數個焊接互連115耦合到至少一個互連晶粒201之後的狀態。焊料回流製程可以用於將複數個焊接互連115耦合到至少一個互連晶粒201。

【0098】 階段 8 示出在包封層 106 的外表面上形成外金屬層 160 之後的狀態。可以使用濺射製程來形成外金屬層 160。外金屬層 160 可以形成在包封層 106 的頂表面、包封層 106 的側表面、基板 102 的側表面及 / 或包封層 104 的側表面上。階段 8 可以示出封裝 200。封裝 200 可以一次一個地製造，或者可以作為一或多個晶片的一部分一起製造，並且隨後分割成單獨的封裝。

用於製造包括基板和互連晶粒的封裝的方法的示例性流程圖

【0099】 在一些實施方案中，製造封裝包括若干製程。圖 9 示出用於提供或製造封裝的方法 900 的示例性流程圖。在一些實施方案中，圖 9 的方法 900 可以用於提供或製造本揭示中描述的封裝 200。然而，方法 900 可用於提供或製造本揭示中描述的任何封裝（例如，100）。

【0100】 應該注意的是，為了簡化及 / 或闡明用於提供或製造封裝的方法，圖 9 的方法 900 可以組合一或多個製程。在一些實施方案中，製程的順序可以改變或修改。

【0101】 該方法提供（在 905 處）基板（例如，102）。基板 102 包括至少一個介電層 120 和複數個互連 122。基板 102 可以包括第一表面（例如，底表面）和第二表面（例如，頂表面）。基板 102 可以使用如圖 10A 至圖 10B 中描述的方法製造。在一些實施方案中，提供有芯基板（例如，包括芯層的基板）。圖 8A 的階段 1 示出並描述了提供基板的實例。

【0102】 該方法將集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）耦合（在910處）到基板102的第二表面（例如，頂表面）。集成裝置105可以經由複數個柱互連（未圖示）和複數個焊接互連152耦合到基板102。集成裝置107可以經由複數個柱互連（未圖示）和複數個焊接互連172耦合到基板102。複數個被動裝置109（例如，109a、109b、109c）可以經由對應的複數個焊接互連（例如，190a、190b、190c）耦合到基板102。焊料回流製程可用於將集成裝置及/或被動裝置耦合到基板102。圖8A的階段2示出並描述了將集成裝置和被動裝置耦合到基板的實例。

【0103】 該方法形成（在915處）包封層（例如，106）。包封層耦合到基板102。包封層106（例如，第二包封層）可以包封集成裝置（例如，105、107）和被動裝置（例如，109a、109b、109c）。包封層106可以耦合到基板102的第二表面。包封層106可以包括模具、樹脂及/或環氧樹脂。包封層106可以是用於包封的構件。包封層106可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。圖8A的階段3示出並描述了提供包封層的實例。

【0104】 該方法將集成裝置（例如，103）和至少一個互連晶粒（例如，101）耦合（在920處）到基板102的第一表面（例如，底表面）。集成裝置103可以經由複數個焊接互連130耦合到基板102。集成裝置103可以經由複數個柱互連（未圖示）和複數個焊接互連130耦合到基板102。

可以使用焊料回流製程將集成裝置 103 耦合到基板 102。至少一個互連晶粒 101 可以經由複數個焊接互連 114 耦合到基板 102。可以使用焊料回流製程將至少一個互連晶粒 101 耦合到基板 102。圖 8B 的階段 4 示出並描述了將集成裝置和互連晶粒耦合到基板的實例。

【0105】 該方法形成（在 925 處）耦合到基板（例如，102）的包封層（例如，104）。包封層 104（例如，第一包封層）可以包封集成裝置 103 和至少一個互連晶粒 101。包封層 104 可以耦合到基板 102 的第一表面。包封層 104 可以包括模具、樹脂及/或環氧樹脂。包封層 104 可以是用於包封的構件。包封層 104 可以藉由使用壓縮和傳遞模塑製程、片材模塑製程或液體模塑製程來提供。在一些實施方案中，形成包封層可以包括去除包封層 104 的部分。可以使用研磨製程及/或拋光製程來去除包封層 104 的部分。在一些實施方案中，至少一個互連晶粒 101 的部分及/或集成裝置 103 的背面的部分亦可以被去除。圖 8B 的階段 5 和 6 示出並描述了提供包封層和去除包封層的部分的實例。

【0106】 該方法將複數個焊接互連（例如，115）耦合（在 930 處）到至少一個互連晶粒 101。焊料回流製程可以用於將複數個焊接互連 115 耦合到至少一個互連晶粒 101。圖 8C 的階段 7 示出並描述了將焊接互連耦合到基板的實例。

【0107】 該方法在包封層 106 的外表面上形成（在 735 處）外金屬層（例如，160）。可以使用濺射製程來形成外金屬層 160。外金屬層 160 可以形成在包封層 106 的頂表面、

包封層 106 的側表面、基板 102 的側表面及 / 或包封層 104 的側表面上。圖 8 C 的階段 8 示出並描述了形成外金屬層的實例。

【0108】 在一些實施方案中，同時製造若干封裝。在此種情況下，該方法可以分割封裝（例如，100、200）。

用於製造基板的示例性序列

【0109】 在一些實施方案中，製造基板包括若干製程。圖 10 A 至圖 10 B 示出用於提供或製造基板的示例性序列。在一些實施方案中，圖 10 A 至圖 10 B 的序列可用於提供或製造基板 102。然而，圖 10 A 至圖 10 B 的製程可用於製造本揭示中描述的任何基板。

【0110】 應該注意的是，圖 10 A 至圖 10 B 的序列可以組合一或多個階段以簡化及 / 或闡明用於提供或製造基板的序列。在一些實施方案中，製程的順序可以改變或修改。在一些實施方案中，在不脫離本揭示的範圍的情況下，一或多個製程可以被替換或替代。

【0111】 階段 1，如圖 10 A 所示，示出在提供載體 1000 之後的狀態。種子層 1001 和互連 1002 可以位於載體 1000 上方。互連 1002 可以位於種子層 1001 上方。可以使用電鍍製程和蝕刻製程來形成互連 1002。在一些實施方案中，載體 1000 可以設置有種子層 1001 和被圖案化以形成互連 1002 的金屬層。互連 1002 可以表示來自複數個互連 142 的至少一些互連。

【0112】 階段 2 示出在載體 1000、種子層 1001 和互連 1002 上方形成介電層 1020 之後的狀態。可以使用沉積及 / 或層壓製程來形成介電層 1020。介電層 1020 可包括預浸料及 / 或聚醯亞胺。介電層 1020 可以包括光可成像介電質。然而，不同的實施方案可以將不同的材料用於介電層。

【0113】 階段 3 示出在介電層 1020 中形成複數個空腔 1010 之後的狀態。複數個空腔 1010 可以使用蝕刻製程（例如，光刻製程）或鐳射製程來形成。

【0114】 階段 4 示出在介電層 1020 中和上方形成互連 1012 之後的狀態，包括在複數個空腔 1010 中和上方形成互連 1012。例如，可以形成通孔、焊盤及 / 或跡線。可以使用電鍍製程來形成互連。

【0115】 階段 5 示出在介電層 1020 和互連 1012 上方形成介電層 1022 之後的狀態。可以使用沉積及 / 或層壓製程來形成介電層 1022。介電層 1022 可以包括預浸料及 / 或聚醯亞胺。介電層 1022 可以包括光可成像介電質。然而，不同的實施方案可以將不同的材料用於介電層。

【0116】 階段 6，如圖 10B 所示，示出在介電層 1022 中形成複數個空腔 1030 之後的狀態。可以使用蝕刻製程（例如，光刻製程）或鐳射製程形成複數個空腔 1030。

【0117】 階段 7 示出在介電層 1022 中和上方形成互連 1014 之後的狀態，包括在複數個空腔 1030 中和上方形成互連 1014。例如，可以形成通孔、焊盤及 / 或跡線。可以使用電鍍製程來形成互連。

【0118】 階段 8 示出在載體 1000 從至少一個介電層 140 和種子層 1001 解耦（例如，拆卸、去除、磨掉）之後的狀態，種子層 1001 的部分被去除（例如，蝕刻掉），留下包括至少一個介電層 120 和複數個互連 122 的基板 102。至少一個介電層 120 可以表示介電層 1020 及/或介電層 1022。複數個互連 122 可以表示互連 1002、1012 及/或 1014。

【0119】 不同的實施方案可以使用不同的製程來形成金屬層及/或互連。在一些實施方案中，可以使用化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、濺射製程、噴塗製程及/或電鍍製程來形成金屬層。

用於製造基板的方法的示例性流程圖

【0120】 在一些實施方案中，製造基板包括若干製程。圖 11 示出用於提供或製造基板的方法 1100 的示例性流程圖。在一些實施方案中，圖 11 的方法 1100 可以用於提供或製造本揭示的基板。例如，圖 11 的方法 1100 可以用於製造基板 102。

【0121】 應該注意的是，為了簡化及/或闡明用於提供或製造基板的方法，圖 11 的方法 1100 可以組合一或多個製程。在一些實施方案中，製程的順序可以改變或修改。

【0122】 該方法提供（在 1105 處）載體（例如，1000）。不同的實施方案可以將不同的材料用於載體 1000。載體 1000 可以包括種子層（例如，1001）。種子層 1001 可以包括金屬（例如，銅）。載體可包括基板、玻璃、石英及/

或載帶。圖 10 A 的階段 1 示出並描述了具有所提供的種子層的載體的實例。

【0123】 該方法在載體 1000 和種子層 1001 上方形成並圖案化（在 1110 處）互連。金屬層可以被圖案化以形成互連。可以使用電鍍製程來形成金屬層和互連。在一些實施方案中，載體和種子層可以包括金屬層。金屬層位於種子層上方並且金屬層可以被圖案化以形成互連（例如，142）。圖 10 A 的階段 1 示出並描述了在種子層和載體上方形成和圖案化互連的實例。

【0124】 該方法在種子層 1001、載體 1000 和互連 1002 上方形成（在 1115 處）介電層 1020。可以使用沉積及/或層壓製程來形成介電層 1020。介電層 1020 可以包括預浸料及/或聚醯亞胺。介電層 1020 可以包括光可成像介電質。形成介電層 1020 亦可以包括在介電層 1020 中形成複數個空腔（例如，1010）。複數個空腔可以使用蝕刻製程（例如，光刻）或鐳射製程形成。圖 10 A 的階段 2 - 3 示出並描述了形成介電層和介電層中的空腔的實例。

【0125】 該方法在介電層中和上方形成（在 1120 處）互連。例如，互連 1012 可以形成在介電層 1020 中和上方。電鍍製程可以用於形成互連。形成互連可以包括在介電層上方及/或中提供圖案化的金屬層。形成互連亦可以包括在介電層的空腔中形成互連。圖 10 A 的階段 4 示出並描述了在介電層中和上方形成互連的實例。

【0126】 該方法在介電層1020和互連1012上方形成（在1125處）介電層1022。可以使用沉積及/或層壓製程來形成介電層1022。介電層1022可以包括預浸料及/或聚醯亞胺。介電層1022可以包括光可成像介電質。形成介電層1022亦可以包括在介電層1022中形成複數個空腔（例如，1030）。複數個空腔可以使用蝕刻製程（例如，光刻）或鐳射製程形成。圖10A至圖10B的階段5-6示出並描述了形成介電層和介電層中的空腔的實例。

【0127】 該方法在介電層中和上方形成（在1130處）互連。例如，互連1014可以形成在介電層1022中和上方。電鍍製程可以用於形成互連。形成互連可以包括在介電層上方及/或中提供圖案化的金屬層。形成互連亦可以包括在介電層的空腔中形成互連。形成互連可以包括形成柱互連。圖10B的階段7示出並描述了在介電層中和上方形成互連的實例，包括形成柱互連。

【0128】 該方法將載體（例如，1000）與種子層（例如，1001）解耦（在1135處）。載體1000可以被拆卸及/或磨掉。該方法亦可以去除（在1135處）種子層（例如，1001）的部分。可以使用蝕刻製程去除種子層1001的部分。圖10B的階段8示出並描述了解耦載體和種子層去除的實例。

【0129】 不同的實施方案可以使用不同的製程來形成金屬層。在一些實施方案中，可以使用化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、濺射製程、噴塗製程及/或電鍍製程來形成金屬層。

示例性電子裝置

【0130】 圖 12 示出可與以下各項中的任一項集成的各種電子裝置：前述裝置、集成裝置、積體電路（IC）封裝、積體電路（IC）裝置、半導體裝置、積體電路、晶粒、仲介層、封裝、疊層封裝（PoP）、系統級封裝（SiP）或片上系統（SoC）。例如，行動電話裝置 1202、膝上型電腦裝置 1204、固定位置終端裝置 1206、可穿戴裝置 1208 或機動車輛 1210 可包括如本文所述的裝置 1200。裝置 1200 可以是例如本文描述的任何裝置及 / 或積體電路（IC）封裝。圖 12 中所示的裝置 1202、1204、1206 和 1208 以及車輛 1210 僅僅是示例性的。其他電子裝置亦可以以裝置 1200 為特徵，包括但不限於一組裝置（例如，電子裝置），其包括行動裝置、手持個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、支援全球定位系統（GPS）的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂設備、固定位置資料單元（諸如抄表設備）、通訊裝置、智慧手機、平板電腦、電腦、可穿戴裝置（例如，手錶、眼鏡）、物聯網路（IoT）裝置、伺服器、路由器、在機動車輛（例如，自動駕駛汽車）中實施的電子裝置、或儲存或檢索資料或電腦指令的任何其他裝置，或其任何組合。

【0131】 圖 1 至圖 2、圖 3 A 至圖 3 B、圖 4 A 至圖 4 B、圖 5、圖 6 A 至圖 6 C、圖 7、圖 8 A 至圖 8 C、圖 9、圖 10 A 至圖 10 B 和圖 11 至圖 12 所示的一或多個部件、製程、特徵及 / 或功

能可以重新排列及/或組合成單個部件、製程、特徵或功能，或體現在若干部件、製程、或功能中。在不脫離本揭示的情況下，亦可以添加額外的元件、部件、製程及/或功能。亦應注意，圖 1 至圖 2、圖 3 A 至圖 3 B、圖 4 A 至圖 4 B、圖 5、圖 6 A 至圖 6 C、圖 7、圖 8 A 至圖 8 C、圖 9、圖 10 A 至圖 10 B 和圖 11 至圖 12 及其在本揭示中的對應描述不限於晶粒及/或 IC。在一些實施方案中，圖 1 至圖 2、圖 3 A 至圖 3 B、圖 4 A 至圖 4 B、圖 5、圖 6 A 至圖 6 C、圖 7、圖 8 A 至圖 8 C、圖 9、圖 10 A 至圖 10 B 和圖 11 至圖 12 及其對應描述可用於製造、建立、提供及/或生產裝置及/或集成裝置。在一些實施方案中，裝置可以包括晶粒、集成裝置、集成被動裝置（IPD）、晶粒封裝、積體電路（IC）裝置、裝置封裝、積體電路（IC）封裝、晶圓、半導體裝置、疊層封裝（PoP）裝置、散熱裝置及/或伸介層。

【0132】 注意，本揭示中的附圖可以代表各種部分、部件、物件、裝置、封裝、集成裝置、積體電路及/或電晶體的實際表示及/或概念表示。在一些情況下，該等圖可能不是按比例繪製的。在一些情況下，為了清楚起見，可能並未圖示所有部件及/或部分。在一些情況下，圖中各個部分及/或部件的位置、定位、大小及/或形狀可以是示例性的。在一些實施方案中，圖中的各個部件及/或部分可以是可選的。

【0133】 此處使用的詞「示例性」是意味著「用作示例、實例或說明」。本文中描述為「示例性」的任何實施方案

或態樣不一定被解釋為優選於或優於本揭示的其他態樣。同樣，術語「態樣」並不要求本揭示的所有態樣皆包括所論述的特徵、優點或操作模式。此處使用的術語「耦合」是指兩個物件之間的直接或間接耦合（例如，機械耦合）。例如，若物件 A 實體接觸物件 B，而物件 B 接觸物件 C，則物件 A 和 C 仍然可以被認為是相互耦合的—即使其彼此沒有直接實體接觸。耦合到物件 B 的物件 A 可以耦合到物件 B 的至少一部分。術語「電耦合」可以意味著兩個物件直接或間接耦合在一起，使得電流（例如，信號、電源、接地）可能會在兩個物件之間流動。電耦合的兩個物件可能有亦可能沒有電流在這兩個物件之間流動。術語「第一」、「第二」、「第三」和「第四」（及/或任何高於第四的表述）的使用是任意的。所描述的任何部件可以是第一部件、第二部件、第三部件或第四部件。例如，稱為第二部件的部件可以是第一部件、第二部件、第三部件或第四部件。術語「包封」、「包封著」及/或任何派生詞意味著該物件可以部分地包封或完全地包封另一個物件。術語「頂部」和「底部」是任意的。位於頂部上的部件可能位於部件上方，該部件位於底部上。頂部部件可以被認為是底部部件，並且反之亦然。如本揭示中所描述的，位於第二部件「上方」的第一部件可以意味著第一部件位於第二部件上或下，這取決於如何任意定義底部或頂部。在另一個實例中，第一部件可以位於第二部件的第一表面上方（例如，上），並且第三部件可以位於第二部件的第二表面上方（例如，

下)，其中第二表面與第一表面相對。亦應注意，在一個部件位於另一個部件上方的上下文中，本申請案中使用的術語「上方」可用於意味著在另一部件上及/或在另一部件中的部件（例如，在部件表面上或嵌入部件中）。因此，例如，第一部件在第二部件上方可能意味著（1）第一部件在第二部件上方，但不直接接觸第二部件，（2）第一部件在第二部件上（例如，在第二部件的表面上），及/或（3）第一部件在（例如，嵌入）第二部件中。位於第二部件「中」的第一部件可以部分地位於第二部件中或完全地位於第二部件中。約 $X - XX$ 的值可能意味著介於 X 和 XX 之間的值，包括 X 和 XX 。 X 和 XX 之間的值可以是離散的或連續的。在本揭示中使用的術語「約「值 X 」」或「大約值 X 」是意味著在「值 X 」的 10% 以內。例如，約 1 或大約 1 的值意味著 0.9 - 1.1 範圍內的值。

【0134】 在一些實施方案中，互連是裝置或封裝的元件或部件，其允許或促進兩個點、元件及/或部件之間的電連接。在一些實施方案中，互連可以包括跡線（例如，跡線互連）、通孔（例如，通孔互連）、焊盤（例如，焊盤互連）、柱、金屬化層、再分佈層及/或凸點下金屬化（UBM）層/互連。在一些實施方案中，互連可以包括導電材料，該導電材料可以被配置成為信號（例如，資料信號）、接地及/或電源提供電氣路徑。互連可以包括一個以上的元件或部件。互連可以由一或多個互連定義。互連可以包括一或多個金屬層。互連可以是電路的一部分。不同的實施方案

可以使用不同的製程及/或序列來形成互連。在一些實施方案中，可以使用化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、濺射製程、噴塗及/或電鍍製程來形成互連。

【0135】 此外，應注意，本文中包含的各種揭示內容可被描述為製程，製程被描繪為流程圖、流程圖、結構圖或方塊圖。儘管流程圖可以將操作描述為順序製程，但許多操作可以並行或同時執行。此外，可以重新安排操作的順序。製程在其操作完成時終止。

【0136】 在下文中，進一步的實例被描述以促進對本揭示的理解。

【0137】 態樣1：一種封裝，包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到該基板的第一表面；互連晶粒，其耦合到該基板的第一表面；第一包封層，其耦合到該基板的第一表面，其中該第一包封層包封該第一集成裝置和該互連晶粒；及第二集成裝置，其耦合到該基板的第二表面。

【0138】 態樣2：態樣1的封裝，其中互連晶粒包括：晶粒基板；及複數個晶粒互連。

【0139】 態樣3：態樣2的封裝，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約150-270微米範圍內的間距。

【0140】 態樣4：態樣1至3的封裝，其中互連晶粒具有在約100-200微米範圍內的厚度。

【0141】 態樣 5：態樣 2 至 4 的封裝，其中複數個晶粒互連包括通孔晶粒互連和焊盤晶粒互連。

【0142】 態樣 6：態樣 2 至 5 的封裝，其中晶粒基板包括玻璃及 / 或矽。

【0143】 態樣 7：態樣 1 至 6 的封裝，進一步包括：耦合到該基板的第二表面的第二包封層。

【0144】 態樣 8：態樣 7 的封裝，進一步包括：耦合到該第二包封層的外金屬層。

【0145】 態樣 9：態樣 1 至 8 的封裝，其中該第一集成裝置包括第一小晶片並且該第二集成裝置包括第二小晶片。

【0146】 態樣 10：態樣 1 至 9 的封裝，其中該互連晶粒橫向於該第一集成裝置定位。

【0147】 態樣 11：態樣 1 至 10 的封裝，其中該第一集成裝置包括第一小晶片並且該第二集成裝置包括第二小晶片。

【0148】 態樣 12：一種包括封裝的裝置。該封裝包括：基板，其包括第一表面和第二表面；第一集成裝置，其耦合到該基板的第一表面；互連晶粒，其耦合到該基板的第一表面；第一包封層，其耦合到該基板的第一表面，其中該第一包封層包封該第一集成裝置和互連晶粒；及第二集成裝置，其耦合到該基板的第二表面。

【0149】 態樣 13：態樣 12 的裝置，其中互連晶粒包括晶粒基板；及複數個晶粒互連。

【0150】 態樣 14：態樣 13 的裝置，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約 150 - 270 微米範圍內的間距。

【0151】 態樣 15：態樣 12 至 14 的裝置，其中該互連晶粒具有在約 100 - 200 微米範圍內的厚度。

【0152】 態樣 16：態樣 13 至 15 的裝置，其中該複數個晶粒互連包括通孔晶粒互連和焊盤晶粒互連。

【0153】 態樣 17：態樣 13 至 16 的裝置，其中晶粒基板包括玻璃及 / 或矽。

【0154】 態樣 18：態樣 12 至 17 的裝置，進一步包括：耦合到該基板的第二表面的第二包封層。

【0155】 態樣 19：態樣 18 的裝置，進一步包括：耦合到該第二包封層的外金屬層。

【0156】 態樣 20：態樣 12 至 19 的裝置，其中第一集成裝置包括第一小晶片並且第二集成裝置包括第二小晶片。

【0157】 態樣 21：態樣 12 至 20 的裝置，其中該互連晶粒橫向於該第一集成裝置定位。

【0158】 態樣 22：態樣 12 至 21 的裝置，其中第一集成裝置包括第一小晶片並且第二集成裝置包括第二小晶片。

【0159】 態樣 23：態樣 12 至 22 的裝置，其中裝置選自由以下各項組成的組：音樂播放機、視訊播放機、娛樂單元、導航裝置、通訊裝置、行動裝置、行動電話、智慧手機、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴

裝置、膝上型電腦、伺服器、物聯網路（IoT）裝置和機動車輛中的裝置。

【0160】 態樣 24：一種用於製造封裝的方法。該方法提供包括第一表面和第二表面的基板。該方法將第一集成裝置耦合到基板的第一表面。該方法將互連晶粒耦合到基板的第一表面。該方法將第一包封層耦合到基板的第一表面，其中第一包封層包封第一集成裝置和互連晶粒。該方法將第二集成裝置耦合到基板的第二表面。

【0161】 態樣 25：態樣 24 的方法，其中互連晶粒包括：晶粒基板；及複數個晶粒互連。

【0162】 態樣 26：態樣 25 的方法，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約 150 - 270 微米範圍內的間距。

【0163】 態樣 27：態樣 24 至 26 的方法，其中該互連晶粒具有在約 100 - 200 微米範圍內的厚度。

【0164】 態樣 28：態樣 25 至 27 的方法，其中該複數個晶粒互連包括通孔晶粒互連和焊盤晶粒互連。

【0165】 態樣 29：態樣 25 至 28 的方法，其中晶粒基板包括玻璃及 / 或矽。

【0166】 態樣 30：態樣 24 至 29 的方法，進一步包括：將第二包封層耦合到該基板的第二表面。

【0167】 在不脫離本揭示的情況下，可以在不同的系統中實施本文描述的本揭示的各種特徵。需要說明的是，本揭示的上述態樣僅為實例，並不構成對本揭示的限制。本揭

示的態樣的描述意欲是說明性的，而不是限制請求項的範圍。因此，本教導可以容易地應用於其他類型的設備，並且許多替代、修改和變化對於本領域技藝人士來說將是顯而易見的。

【符號說明】

【0168】

1：階段

2：階段

3：階段

4：階段

5：階段

6：階段

7：階段

8：階段

1 0 0：封裝

1 0 1：互連晶粒

1 0 2：基板

1 0 3：集成裝置

1 0 4：包封層

1 0 5：集成裝置

1 0 6：包封層

1 0 7：集成裝置

1 0 8：板

1 0 9 a：被動裝置

1 0 9 b : 被 動 裝 置

1 0 9 c : 被 動 裝 置

1 1 0 : 晶 粒 基 板

1 1 2 : 晶 粒 互 連

1 1 2 a : 焊 盤 互 連

1 1 2 b : 通 孔 互 連

1 1 2 c : 焊 盤 互 連

1 1 4 : 焊 接 互 連

1 1 4 a : 焊 接 互 連

1 1 5 : 焊 接 互 連

1 1 5 a : 焊 接 互 連

1 2 0 : 介 電 層

1 2 2 : 互 連

1 3 0 : 焊 接 互 連

1 3 2 : 底 部 填 充 物

1 5 2 : 焊 接 互 連

1 6 0 : 外 金 屬 層

1 7 2 : 焊 接 互 連

1 8 0 : 板 介 電 層

1 8 2 : 板 互 連

1 9 0 a : 焊 接 互 連

1 9 0 b : 焊 接 互 連

1 9 0 c : 焊 接 互 連

2 0 0 : 封 裝

2 0 1 : 互 連 晶 粒
3 0 2 : 空 腔
3 0 5 : 金 屬 層
3 0 7 : 金 屬 層
3 0 9 : 金 屬 層
4 0 2 : 空 腔
4 0 5 : 金 屬 層
4 0 7 : 金 屬 層
4 0 9 : 金 屬 層
5 0 0 : 方 法
7 0 0 : 方 法
9 0 0 : 方 法
1 0 0 0 : 載 體
1 0 0 1 : 種 子 層
1 0 0 2 : 互 連
1 0 1 0 : 空 腔
1 0 1 2 : 互 連
1 0 1 4 : 互 連
1 0 2 0 : 介 電 層
1 0 2 2 : 介 電 層
1 0 3 0 : 空 腔
1 1 0 0 : 方 法
1 2 0 0 : 裝 置
1 2 0 2 : 行 動 電 話 裝 置

1 2 0 4 : 膝 上 型 電 腦 裝 置

1 2 0 6 : 固 定 位 置 終 端 裝 置

1 2 0 8 : 可 穿 戴 裝 置

1 2 1 0 : 機 動 車 輛

【生物材料寄存】

國 內 寄 存 資 訊 (請 依 寄 存 機 構 、 日 期 、 號 碼 順 序 註 記)

無

國 外 寄 存 資 訊 (請 依 寄 存 國 家 、 機 構 、 日 期 、 號 碼 順 序 註 記)

無

【發明申請專利範圍】

【請求項 1】 一種封裝，包括：

- 一基板，其包括一第一表面和一第二表面；
- 一第一集成裝置，其耦合到該基板的該第一表面；
- 一互連晶粒，其耦合到該基板的該第一表面；
- 一第一包封層，其耦合到該基板的該第一表面，其中該第一包封層包封該第一集成裝置和該互連晶粒；及
- 一第二集成裝置，其耦合到該基板的該第二表面。

【請求項 2】 如請求項 1 所述的封裝，其中該互連晶粒包括：

- 一晶粒基板；及
- 複數個晶粒互連。

【請求項 3】 如請求項 2 所述的封裝，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約 150-270 微米的一範圍內的一間距。

【請求項 4】 如請求項 2 所述的封裝，其中該互連晶粒具有在約 100-200 微米的一範圍內的一厚度。

【請求項 5】 如請求項 2 所述的封裝，其中該複數個晶粒互連包括一通孔晶粒互連和一焊盤晶粒互連。

【請求項 6】 如請求項 2 所述的封裝，其中該晶粒基板包括玻璃及/或矽。

【請求項 7】 如請求項 1 所述的封裝，進一步包括：耦合到該基板的該第二表面的一第二包封層。

【請求項 8】 如請求項 7 所述的封裝，進一步包括：耦合

到該第二包封層的一外金屬層。

【請求項 9】 如請求項 1 所述的封裝，其中該第一集成裝置包括一第一小晶片並且該第二集成裝置包括一第二小晶片。

【請求項 10】 如請求項 1 所述的封裝，其中該互連晶粒橫向於該第一集成裝置定位。

【請求項 11】 如請求項 1 所述的封裝，其中該第一集成裝置包括一第一小晶片並且該第二集成裝置包括一第二小晶片。

【請求項 12】 一種裝置，包括：

一封裝，其包括：

一基板，其包括一第一表面和一第二表面；

一第一集成裝置，其耦合到該基板的該第一表面；

一互連晶粒，其耦合到該基板的該第一表面；

一第一包封層，其耦合到該基板的該第一表面，其中該第一包封層包封該第一集成裝置和該互連晶粒；

及

一第二集成裝置，其耦合到該基板的該第二表面。

【請求項 13】 如請求項 12 所述的裝置，其中該互連晶粒包括：

一晶粒基板；及

複數個晶粒互連。

【請求項 14】 如請求項 13 所述的裝置，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約 150 - 270 微

米的一範圍內的一間距。

【請求項 15】如請求項 13 所述的裝置，其中該互連晶粒具有在約 100-200 微米的一範圍內的一厚度。

【請求項 16】如請求項 13 所述的裝置，其中該複數個晶粒互連包括一通孔晶粒互連和一焊盤晶粒互連。

【請求項 17】如請求項 13 所述的裝置，其中該晶粒基板包括玻璃及/或矽。

【請求項 18】如請求項 12 所述的裝置，進一步包括：耦合到該基板的該第二表面的一第二包封層。

【請求項 19】如請求項 18 所述的裝置，進一步包括：耦合到該第二包封層的一外金屬層。

【請求項 20】如請求項 12 所述的裝置，其中該第一集成裝置包括一第一小晶片並且該第二集成裝置包括一第二小晶片。

【請求項 21】如請求項 12 所述的裝置，其中該互連晶粒橫向於該第一集成裝置定位。

【請求項 22】如請求項 12 所述的裝置，其中該第一集成裝置包括一第一小晶片並且該第二集成裝置包括一第二小晶片。

【請求項 23】如請求項 12 所述的裝置，其中該裝置選自由以下各項組成的一組：一音樂播放機、一視訊播放機、一娛樂單元、一導航裝置、一通訊裝置、一行動裝置、一行動電話、一智慧手機、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴裝置、一膝上

型電腦、一伺服器、一物聯網路（IoT）裝置和一機動車輛中的一設備。

【請求項 24】一種用於製造一封裝的方法，包括以下步驟：

提供包括一第一表面和一第二表面的一基板；

將一第一集成裝置耦合到該基板的該第一表面；

將一互連晶粒耦合到該基板的該第一表面；

將一第一包封層耦合到該基板的該第一表面，其中該第一包封層包封該第一集成裝置和該互連晶粒；及

將一第二集成裝置耦合到該基板的第二表面。

【請求項 25】如請求項 24 所述的方法，其中該互連晶粒包括：

一晶粒基板；及

複數個晶粒互連。

【請求項 26】如請求項 25 所述的方法，其中來自該複數個晶粒互連的兩個相鄰晶粒互連具有在約 150-270 微米的一範圍內的一間距。


【請求項 27】如請求項 25 所述的方法，其中該互連晶粒具有在約 100-200 微米的一範圍內的一厚度。

【請求項 28】如請求項 25 所述的方法，其中該複數個晶粒互連包括一通孔晶粒互連和一焊盤晶粒互連。

【請求項 29】如請求項 25 所述的方法，其中該晶粒基板包括玻璃及/或矽。

【請求項 30】如請求項 24 所述的方法，進一步包括以下

步驟：將一第二包封層耦合到該基板的該第二表面。



三藏經






圖 2




圖3A

1


2

3

4


10

交互互連




6

晶粒基液減薄



7

交互互連



8

分質






圖 33

A





集成裝置和發動裝置組合



第二包裝層

圖 6B




7




8



圖6C



7



8




圖 8C

1

2

3


4

5




圖10A

6




空氣層

7



空氣層

8



空氣層

圖 103




圖12