

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5106456号
(P5106456)

(45) 発行日 平成24年12月26日(2012.12.26)

(24) 登録日 平成24年10月12日(2012.10.12)

(51) Int.Cl.

F 1

H04B 1/59 (2006.01)

H04B 1/59

G06K 17/00 (2006.01)

G06K 17/00

G06K 19/07 (2006.01)

G06K 19/00

F

H

請求項の数 6 (全 8 頁)

(21) 出願番号

特願2009-70585 (P2009-70585)

(22) 出願日

平成21年3月23日(2009.3.23)

(65) 公開番号

特開2010-226360 (P2010-226360A)

(43) 公開日

平成22年10月7日(2010.10.7)

審査請求日

平成23年7月7日(2011.7.7)

(73) 特許権者 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(74) 代理人 100108855

弁理士 蔵田 昌俊

(74) 代理人 100091351

弁理士 河野 哲

(74) 代理人 100088683

弁理士 中村 誠

(74) 代理人 100109830

弁理士 福原 淑弘

(74) 代理人 100075672

弁理士 峰 隆司

(74) 代理人 100095441

弁理士 白根 俊郎

最終頁に続く

(54) 【発明の名称】データ伝送プロトコル制御方法、装置、ICカード及びリーダライタ

(57) 【特許請求の範囲】

【請求項1】

非接触ICカードとリーダライタ間の国際標準規格で定められている活性化後のプロトコルフォーマットによるデータ伝送を制御するデータ伝送プロトコル制御方法において、送信側では、

送信する情報のデータ長が所定長を超えている場合は、

前記情報を複数のブロックに分割し、最初に送信するブロックに分割したブロック数をデータとして含め、所定時間経過毎に前記分割したブロックを順次繰り返して送信し、受信側では、

受信したブロックにブロック数が記載されている場合は、

送信される全ブロック数を認識し、その後連続して送信された複数のブロックの最後のブロックに対してのみ前記送信側に対して応答を返信し、

前記所定時間は、送信側と受信側との間で初期状態において取り決めた待ち時間(FWT: Frame Waiting Time)よりも短い時間であることを特徴とするデータ伝送プロトコル制御方法。

【請求項2】

送信される複数のブロックの最後のブロックを除くそれぞれのブロックに、次の送信のブロックと関連があることを示す情報を含めることを特徴とする請求項1記載のデータ伝送プロトコル制御方法。

【請求項3】

10

20

非接触 I C カードとリーダライタとに搭載されて、両者間の国際標準規格で定められている活性化後のブロックフォーマットによるデータ伝送を制御するデータ伝送プロトコル制御装置において、

送信側は、

送信する情報のデータ長が所定長を超えている場合は、前記情報を複数のブロックに分割する情報分割手段と、最初に送信するブロックに分割したブロック数をデータとして含めるブロック数設定手段と、所定時間経過毎に前記分割したブロックを順次繰り返して送信するブロック送信手段とを有し、

受信側は、

受信したブロックにブロック数が記載されている場合は、送信される全ブロック数を認識するブロック数認識手段と、その後連続して送信された複数のブロックの最後のブロックに対してのみ前記送信側に対して応答を返信する応答返信手段とを有し、

前記所定時間は、送信側と受信側との間で初期状態において取り決めた待ち時間 (FWT : Frame Waiting Time) よりも短い時間であることを特徴とするデータ伝送プロトコル制御装置。

【請求項 4】

送信側は、送信される複数のブロックの最後のブロックを除くそれぞれのブロックに、次の送信のブロックと関連があることを示す情報を設定するチェイニング設定手段を更に備えたことを特徴とする請求項3記載のデータ伝送プロトコル制御装置。

【請求項 5】

請求項3又は4に記載のデータ伝送プロトコル装置の機能を有することを特徴とする I C カード。

【請求項 6】

請求項3又は4に記載のデータ伝送プロトコル装置の機能を有することを特徴とするリーダライタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電磁波によって通信を行うリーダライタと非接触 I C カード間のデータ伝送プロトコル制御に関する。

【背景技術】

【0002】

従来の通信媒体として電磁波を使用するリーダライタと非接触 I C カード間のデータ伝送プロトコル制御に関しては、非特許文献 1 の国際標準規格が広く一般に知られている。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献 1】 I S O / I E C (International Organization For Standardization / International Electro technical Commission) 1 4 4 4 3 - 4

【発明の概要】

【発明が解決しようとする課題】

【0004】

国際標準規格で定められているアンチコリジョンシーケンス(活性化)後のブロックフォーマットによるデータ伝送プロトコル制御では、送信コマンドあるいはレスポンスに対する受信側の応答が必要とされている。このため、通信時間が必要以上にかかってしまうという問題があった。

【0005】

本願発明は係る事情に鑑みてなされたものであって、通信時間を短縮化することのできるデータ伝送プロトコル制御方法、装置、I C カード及びリーダライタを提供することを目的とする。

10

20

30

40

50

【課題を解決するための手段】

【0006】

上記課題を解決するための本発明は、非接触ICカードとリーダライタ間の国際標準規格で定められている活性化後のロックフォーマットによるデータ伝送を制御するデータ伝送プロトコル制御方法において、送信側では、送信する情報のデータ長が所定長を超えている場合は、前記情報を複数のロックに分割し、最初に送信するロックに分割したロック数をデータとして含め、所定時間経過毎に前記分割したロックを順次繰り返して送信し、受信側では、受信したロックにロック数が記載されている場合は、送信される全ロック数を認識し、その後連続して送信された複数のロックの最後のロックに対してのみ前記送信側に対して応答を返信し、前記所定時間は、送信側と受信側との間で初期状態において取り決めた待ち時間(FWT: Frame Waiting Time)よりも短い時間であるデータ伝送プロトコル制御方法である。10

【0007】

また本発明は、非接触ICカードとリーダライタとに搭載されて、両者間の国際標準規格で定められている活性化後のロックフォーマットによるデータ伝送を制御するデータ伝送プロトコル制御装置において、送信側は、送信する情報のデータ長が所定長を超えている場合は、前記情報を複数のロックに分割する情報分割手段と、最初に送信するロックに分割したロック数をデータとして含めるロック数設定手段と、所定時間経過毎に前記分割したロックを順次繰り返して送信するロック送信手段とを有し、受信側は、受信したロックにロック数が記載されている場合は、送信される全ロック数を認識するロック数認識手段と、その後連続して送信された複数のロックの最後のロックに対してのみ前記送信側に対して応答を返信する応答返信手段とを有し、前記所定時間は、送信側と受信側との間で初期状態において取り決めた待ち時間(FWT: Frame Waiting Time)よりも短い時間であるデータ伝送プロトコル制御装置である。20

また本発明は、上記記載の発明であるデータ伝送プロトコル装置の機能を有するICカードである。

また本発明は、上記記載の発明であるデータ伝送プロトコル装置の機能を有するリーダライタである。

【発明の効果】

【0008】

この発明のデータ伝送プロトコル制御方法、装置、ICカード及びリーダライタによれば、通信時間を短縮化することができる。

【図面の簡単な説明】

【0009】

【図1】非接触ICカードの構成を示す概略図。

【図2】ICチップの構成を示すロック図。

【図3】伝送ロックの構成を示す図。

【図4】従来のリーダライタと非接触ICカード間のデータ伝送プロトコル制御のシナリオを示す図。

【図5】本実施の形態のリーダライタと非接触ICカード間のデータ伝送プロトコル制御のシナリオを示す図。40

【発明を実施するための形態】

【0010】

[第1の実施の形態]

非接触ICカードは、入退出の管理、鉄道の改札など日常生活に関連する領域において広く利用されている。例えば鉄道の改札では、非接触ICカードは自動改札機に設けられたりーダライタとの間で、電磁誘導による電源の供給や信号のやり取りを行って、乗降等に関する情報の授受を行う。

【0011】

非接触ICカードは、リーダライタと接触させる必要が無いため、例えば、定期券をケ50

ースから取り出すことなく自動改札機に読み取らせることができること、操作性に優れている。

【0012】

図1は非接触ICカードの構成を示す概略図である。

非接触ICカード100はプラスチック等で形成され、そのカード内にはICチップ101が埋設されている。非接触ICカード100は、表面がプラスチック等で覆われており、金属端子が設けられていないため、耐環境性に優れている。

【0013】

図2は、ICチップ101の構成を示すブロック図である。

ICチップ101は、ROM201、RAM202、不揮発性メモリ203、CPU204及び入出力インターフェイス205を備えている。10

【0014】

CPU204は、演算、制御などを行い、ICチップ101を統括して制御する。ROM201は、読み出し専用メモリである。ROM201には、オペレーティングシステム(OS)などの基本ソフトウェア、アプリケーションプログラム及びデータが格納されている。RAM202は、CPU204の処理における作業領域として使用される。

【0015】

不揮発性メモリ203は、EEPROM、フラッシュメモリなどの書き換え可能な不揮発性のメモリであり、通常ユーザのワークエリア、プログラムエリアなどとして使用されている。入出力インターフェイス205は、リーダライタ(不図示)との通信を実現するインターフェイスである。20

【0016】

リーダライタは、ICチップ101に対して、コマンドを送信する。ICチップ101のCPU204は、リーダライタから受信したコマンドに対応する処理を行い、結果をレスポンスとしてリーダライタへ送信する。

【0017】

次に、ICチップ101とリーダライタとの間の通信規約(プロトコル)について説明する。

非接触ICカード100が活性化後、リーダライタとの間で、所定の通信プロトコルに従って情報の授受を行う。この際、リーダライタからコマンドを伝送送信し、非接触ICカード100からはそれに対するレスポンスを伝送返信する動作が繰り返して実行される。30

【0018】

通信プロトコルとして、例えば情報をブロック単位で伝送するブロック伝送では、I(情報)ブロック、R(受信確認)ブロックなどが規定されている。

【0019】

図3は、伝送ブロックの構成を示す図である。

伝送ブロックは、先頭フィールド、情報フィールド及び最終フィールドで構成されている。先頭フィールド及び最終フィールドには、伝送をコントロールする情報、エラーをチェックする情報など伝送プロトコルを制御するための情報が格納されている。情報フィールドには、アプリケーション情報やステータス情報の内容が格納されている。40

【0020】

図4は、従来のリーダライタと非接触ICカード100間のデータ伝送プロトコル制御のシナリオを示す図である。

リーダライタと非接触ICカード100間では、一度に送受信できる最大長のフレームの長さ(バイト)が定められている。図4では、活性化後の状態において、最大長のフレームの長さを超えるデータを伝送する場合の信号授受手順を示している。

【0021】

図4で用いた記号は、以下のように定義されている。

PCDは、Proximity Coupling Deviceの略であり、リーダライタを表している。50

PICCは、Proximity Cardの略であり、非接触ICカード100を表している。
 I(1)xは、チエイニングありのI-blockで、ロック番号がxである。
 I(0)xは、チエイニングなしのI-blockで、ロック番号がxである。
 R(ACK)xは、受信OKのR-blockで、ロック番号がxである。
 なお、チエイニングはISO/IEC14443-4で規定されている機能で、最大長のフレームの長さを超えるデータを伝送する場合に使用される。

【0022】

ステップ1において、PCDはI(情報)ブロックを送信する。PICCは、対応する情報を返そうとするが、情報のデータ長がフレームの最大長を超えている。

【0023】

そこで、PICCは、情報を例えば3つの伝送ブロックに分割して、ステップ2において、分割した最初のデータを格納したI(情報)ブロックをPCDに送信する。この際、PICCは、先頭フィールドに、このブロックが分割したブロックであり、次の送信のブロックと関連があることを示す情報(チエイニングあり)を設定する。

【0024】

ステップ3において、PCDは、受信OK(ACK)を表すR(受信確認)ブロックをPICCに送信する。ステップ4において、PICCは、分割した2番目のデータを格納したI(情報)ブロックをPCDに送信する。この際、PICCは、先頭フィールドに、このブロックが分割したブロックであり、次の送信のブロックと関連があることを示す情報(チエイニングあり)を設定する。

【0025】

ステップ5において、PCDは、受信OK(ACK)を表すR(受信確認)ブロックをPICCに送信する。ステップ6において、PICCは、分割した最後のデータを格納したI(情報)ブロックをPCDに送信する。この際、PICCは、先頭フィールドに、このブロックは次の送信のブロックと関連がないことを示す情報(チエイニングなし)を設定する。

【0026】

PCDは、最終データを受信すると分割されたデータを結合して元の情報を生成し、それに基づいて所定の処理を実行する。そして、ステップ7において、最初のデータの送信に対するレスポンスを格納したI(情報)ブロックをPICCに送信する。ステップ8において、PICCは、応答終了のI(情報)ブロックをPCDに送信する。

【0027】

図5は、本実施の形態のリーダライタと非接触ICカード100間のデータ伝送プロトコル制御のシナリオを示す図である。

ステップS1において、PCDはI(情報)ブロックを送信する。PICCは、対応する情報を返そうとするが、情報のデータ長がフレームの最大長を超えている。

【0028】

そこで、PICCは、情報をn個の伝送ブロックに分割して、ステップS2において、分割した最初のデータを格納したI(情報)ブロックをPCDに送信する。この際、PICCは、先頭フィールドに、このブロックが分割したブロックであり、次の送信のブロックと関連があることを示す情報(チエイニングあり)を設定する。そして、情報フィールドに分割数nを格納する。

【0029】

ステップS3において、PICCは、所定時間経過後に分割した次のデータを格納したI(情報)ブロックをPCDに送信する。この際、PICCは、先頭フィールドに、このブロックが分割したブロックであり、次の送信のブロックと関連があることを示す情報(チエイニングあり)を設定する。なお分割2回目以降の送信では、情報フィールドには分割数nに関連したデータを格納しない。

【0030】

以降、PICCは、所定時間経過後に分割したデータを格納したI(情報)ブロックを

10

20

30

40

50

順次繰り返して P C D に送信する。なお、上述の所定時間は、 P C D と P I C C との間で初期状態において取り決めた、タイムアウト判定用の時間である待ち時間 (F W T : Frame Waiting Time) よりも短い時間である。

【 0 0 3 1 】

ステップ S (n + 1) において、 P I C C は、分割した最後のデータを格納した I (情報) ブロックを P C D に送信する。この際、 P I C C は、先頭フィールドに、このブロックは次の送信のブロックと関連がないことを示す情報 (チェイニングなし) を設定する。

【 0 0 3 2 】

P C D は、最終データを受信すると分割されたデータを結合して元の情報を生成し、所定の処理を実行する。そして、ステップ S (n + 2) において、最初のデータの送信に対するレスポンスを格納した I (情報) ブロックを P I C C に送信する。ステップ S (n + 3) において、 P I C C は、応答終了の I (情報) ブロックを P C D に送信する。

10

【 0 0 3 3 】

以上説明したように、 P I C C が P C D から I ブロックを受信し、複数の連続した n 個の I (情報) ブロックを P C D に返信する場合、 I ブロックを順番に連続して返信する。このとき、最初の I ブロックには n 個の I ブロックが連続して送信されることを示すデータが含まれる。よって、 P C D は P I C C から送られてくる n 個の最後の I ブロックに対してのみ、受信 O K の R ブロックを P I C C へ送信する。 P I C C は、それに対する応答として I ブロックを P C D に返信する。

【 0 0 3 4 】

20

従って、従来のデータ伝送プロトコル制御のシナリオと比較すると、受信 O K の R ブロックを P I C C へ送信する回数が大幅に削減されていることがわかる。

【 0 0 3 5 】

なお、図 5 では、 P I C C から P C D に対して複数の I ブロックを送信したが、本発明の実施の形態のデータ伝送プロトコル制御方式は、伝送方向によらず P C D から P I C C に対して複数の I ブロックを送信する場合にも当然に適用することができる。

【 0 0 3 6 】

なお、上述の各実施の形態で説明した機能は、ハードウェアを用いて構成するに留まらず、ソフトウェアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現することもできる。また、各機能は、適宜ソフトウェア、ハードウェアのいずれかを選択して構成するものであっても良い。

30

【 0 0 3 7 】

尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。

また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてよい。

【 符号の説明 】


【 0 0 3 8 】

1 0 0 ... I C カード、 1 0 1 ... I C チップ、 2 0 1 ... R O M 、 2 0 2 ... R A M 、 2 0 3 ... 不揮発性メモリ、 2 0 4 ... C P U 、 2 0 5 ... 入出力インターフェイス。

40


【図1】

図1




【図2】

図2




【図4】

図4




【図3】

図3



【図5】

図5



フロントページの続き

(74)代理人 100084618
弁理士 村松 貞男
(74)代理人 100103034
弁理士 野河 信久
(74)代理人 100119976
弁理士 幸長 保次郎
(74)代理人 100153051
弁理士 河野 直樹
(74)代理人 100140176
弁理士 砂川 克
(74)代理人 100100952
弁理士 風間 鉄也
(74)代理人 100101812
弁理士 勝村 紘
(74)代理人 100070437
弁理士 河井 将次
(74)代理人 100124394
弁理士 佐藤 立志
(74)代理人 100112807
弁理士 岡田 貴志
(74)代理人 100111073
弁理士 堀内 美保子
(74)代理人 100134290
弁理士 竹内 将訓
(74)代理人 100127144
弁理士 市原 卓三
(74)代理人 100141933
弁理士 山下 元
(72)発明者 宮田 哲次
東京都港区芝浦一丁目1番1号 株式会社東芝内

審査官 野元 久道

(56)参考文献 特開昭62-030439(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 04 B 1 / 38 - 59