



(12) 发明专利

(10) 授权公告号 CN 112074934 B

(45) 授权公告日 2025. 03. 07

(21) 申请号 201980030258.7

(22) 申请日 2019.06.14

(65) 同一申请的已公布的文献号
申请公布号 CN 112074934 A

(43) 申请公布日 2020.12.11

(30) 优先权数据
16/008,119 2018.06.14 US

(85) PCT国际申请进入国家阶段日
2020.11.04

(86) PCT国际申请的申请数据
PCT/US2019/037149 2019.06.14

(87) PCT国际申请的公布数据
W02019/241610 EN 2019.12.19

(73) 专利权人 德州仪器公司
地址 美国德克萨斯州

(72) 发明人 金字灿 松浦正光 升本睦
青屋建吾 阮厚青
维韦克·基肖尔昌德·阿罗拉
阿宁迪亚·波达尔

(74) 专利代理机构 北京律盟知识产权代理有限
责任公司 11287
专利代理师 林斯凯

(51) Int.Cl.
H01L 21/50 (2006.01)
H01L 23/528 (2006.01)

(56) 对比文件
US 2012032350 A1, 2012.02.09
JP H0766332 A, 1995.03.10
US 2007023880 A1, 2007.02.01

审查员 邱广猷


权利要求书2页 说明书8页 附图12页

(54) 发明名称

嵌入式封装中的应力缓冲层

(57) 摘要

所公开的原理提供了应力缓冲层(430),所述应力缓冲层位于IC裸片(415)和用于从所述裸片(415)散热的散热器(425)之间。所述应力缓冲层(430)包含分布的成对导电焊盘(445)和形成在所述导电焊盘(445)上的相应的一组导电柱(450)。在一个实施例中,所述应力缓冲层(430)可以包含横向分布在嵌入式IC裸片(415)的非导电表面上的导电焊盘(445),以从所述IC裸片(415)热传导热量。此外,此应力缓冲层(430)可以包含导电柱(450),所述导电柱横向分布并直接形成在所述导电焊盘(445)中的每一个上。所述导电柱(450)中的每一个从对应的导电焊盘(445)热传导热量。此外,每个导电柱(450)的横向宽度可以小于其相应导电焊盘(445)的横向宽度。然后,散热器(425)形成在所述导电柱(450)上,所述导电柱通过所述散热器(425)从所述导电柱(450)热传导热量。



1. 一种集成电路IC封装,其包含:
多个导电焊盘,其横向分布在所述IC封装内的IC裸片上,所述多个导电焊盘中的每一个接触所述IC裸片的非导电表面;
多个导电柱,其直接横向分布在所述多个导电焊盘中的每一个上,其中所述多个导电柱中的每一个的横向宽度小于所述多个导电焊盘中的其相应的导电焊盘的横向宽度;以及
散热器,其附接到所述多个导电柱,所述散热器包括形成所述IC封装的顶表面的一部分并从所述IC封装的所述顶表面暴露的表面,
其中当所述散热器的高度在 $15\mu\text{m}$ - $60\mu\text{m}$ 的范围内时,所述多个导电焊盘中的每一对和相应的多个导电柱的总高度在 $30\mu\text{m}$ - $60\mu\text{m}$ 的范围内。
2. 根据权利要求1所述的IC封装,其中所述多个导电焊盘中的每一个和所述多个导电柱中的每一个包含铜。
3. 根据权利要求1所述的IC封装,其中所述多个导电焊盘中的每一个和所述多个导电柱中的每一个包含大致上是圆柱形的形状。
4. 根据权利要求1所述的IC封装,其中所述多个导电焊盘中的每一对和相应的多个导电柱基本上相等地间隔。
5. 根据权利要求1所述的IC封装,其中当所述散热器的高度约为 $40\mu\text{m}$ 时,所述多个导电焊盘中的每一对和相应的多个导电柱的总高度约为 $40\mu\text{m}$ 。
6. 根据权利要求1所述的IC封装,其中所述多个导电柱中的每一个的高度与每个相应的导电焊盘的高度的比例约为3:1。
7. 根据权利要求1所述的IC封装,其进一步包含形成在所述IC裸片的所述非导电表面和所述多个导电焊盘中的每一个之间的晶种层。
8. 一种制造用于在集成电路IC封装内散热的散热结构的方法,所述方法包含:
在所述IC封装内的IC裸片上沉积第一掩模层;
去除所述第一掩模层的区域以产生暴露所述IC裸片的相应的非导电表面的第一开口;
在所述IC裸片的所暴露的相应的非导电表面上所述第一开口中的每一个上形成导电焊盘,并且达到所述第一掩模层的高度;
在每个形成的导电焊盘和所述第一掩模层的剩余部分上沉积第二掩模层;
去除所述第二掩模层的区域以产生第二开口,每个第二开口仅暴露相应的形成的导电焊盘的一部分;
在所述第二开口中的每一个中直接在每个相应的导电焊盘的暴露部分上形成导电柱;
去除所述第一掩模层和所述第二掩模层;
在所述IC裸片、导电焊盘和导电柱上沉积包封电介质材料至所述导电柱的高度;以及
在所述包封电介质材料和所述导电柱上形成散热器,并且所述散热器的远端表面从所述包封电介质材料露出。
9. 根据权利要求8所述的方法,其中沉积第一掩模层和去除所述第一掩模层的区域,以及沉积第二掩模层和去除所述第二掩模层的区域包含光刻工艺。
10. 根据权利要求8所述的方法,其中在所述第一开口中的每一个中形成导电焊盘和在所述第二开口中的每一个中形成导电柱包含电镀工艺。
11. 根据权利要求8所述的方法,其中所述导电焊盘和导电柱包含铜。

12. 根据权利要求8所述的方法,其进一步包含在沉积所述第一掩模层之前在所述IC裸片的所述非导电表面上形成晶种层。

13. 根据权利要求8所述的方法,其进一步包含在形成所述散热器之前在所述包封电介质材料和所述导电柱上形成晶种层。

14. 一种集成电路IC封装,其包含:

IC裸片,其具有分布在所述IC裸片的外部上的导电接合焊盘和非导电表面;

导电通孔,其连接到所述导电接合焊盘中的一或多个;

应力缓冲层,其包含:

多个导电焊盘,其横向分布在包封在IC封装中的IC裸片上,所述多个导电焊盘中的每一个具有接触所述IC裸片的所述非导电表面中的一个的近端,并且具有与所述多个导电焊盘中的每一个的每个近端相对的远端;以及

多个导电柱,其直接横向分布在所述多个导电焊盘中的每一个上,所述多个导电柱的每一个具有接触所述多个导电焊盘的每个导电焊盘的对应远端的近端,并且具有与所述多个导电柱中的每一个的每个近端相对的远端,其中每个导电柱的横向宽度小于其相应导电焊盘的横向宽度;以及

散热器,其具有接触所述多个导电柱的所述远端的近表面,并且具有形成所述IC封装的顶表面的一部分并从所述IC封装的所述顶表面暴露的远表面,

其中当所述散热器的高度在 $15\mu\text{m}$ - $60\mu\text{m}$ 的范围内时,所述多个导电焊盘中的每一对和相应的多个导电柱的总高度在 $30\mu\text{m}$ - $60\mu\text{m}$ 的范围内。

15. 根据权利要求14所述的IC封装,其中所述多个导电焊盘中的每一个和所述多个导电柱中的每一个包含铜。

16. 根据权利要求14所述的IC封装,其中当所述散热器的高度约为 $40\mu\text{m}$ 时,所述多个导电焊盘中的每一对和相应的多个导电柱的总高度约为 $40\mu\text{m}$ 。

17. 根据权利要求14所述的IC封装,其中所述多个导电柱中的每一个的高度与每个相应的导电焊盘的高度的比例约为3:1。

18. 根据权利要求14所述的IC封装,其进一步包含形成在所述IC裸片的所述非导电表面和所述多个导电焊盘中的每一个之间的晶种层。

嵌入式封装中的应力缓冲层

[0001] 本发明总体上涉及嵌入式封装及其制造技术,更具体地涉及在嵌入式封装中添加应力缓冲层以及制造这种应力缓冲层的方法。

背景技术

[0002] 集成电路(IC)裸片被包封在保护性的封装中,以允许容易处理和组装到印刷电路板(PCB)上,并保护裸片或相关部件和装置免受损坏。例如硬塑料的介电材料可以用于包封裸片和相关部件以形成封装。存在多种不同的IC封装类型,并且几种类型包括形成在封装的一或多个侧面(例如,顶面)上的散热器。具体地,散热器互连到包封的裸片,以及可能地互连到其它包封的部件,以发挥散热片的功能,从而有助于从封装中吸取热量。

[0003] 用于将散热器物理(并且因此导热地)连接到包封的裸片和其它部件的技术可以帮助确保适当的散热。下层裸片和散热器之间的裂纹或其它物理故障可能导致不充分的散热,这可能导致裸片过热,进而导致裸片故障。这可能是由于用于形成下层裸片的硅(CTE为3ppm/K)和用于形成散热器的铜(CTE为16ppm/K)的热膨胀系数(CTE)不匹配而引起的。因此,存在用于将包封的裸片与散热器物理连接的多种技术和结构;然而,即使更普遍的方法也可能遭受灾难性故障。

[0004] 一种方法是使包封的裸片的顶部(例如,通过热焊盘)与散热器直接接触。图1是在裸片和散热器之间提供直接连接的IC封装100的框图的截面图。具体地,封装100包含电路层105和再分布层(RDL)110。电路层105包括IC裸片115,以及诸如驱动IC 120的部件。RDL 110可以包括诸如金属支柱的数个导电通孔122和诸如金属引线框的互连124,以提供到裸片115上的导电接合焊盘和到其它下层电路的其它部件的电连接。

[0005] 封装100还包括可能散热器125,所述散热器125可能由于铜具有优异的导热性而由铜构成。为了向散热器125耗散来自裸片115的热量,存在由两者之间的直接物理连接而提供的界面130。在一些实施例中,可以提供平金属层(其也可以是铜)作为裸片115和散热器125的直接界面130。然而,由于直接界面130处裸片115的硅和散热器125(或金属层)的铜之间的CTE的大幅度的不匹配,当封装100经受高温时,在它们的界面130处可能产生裂纹。例如,嵌入式封装可以被加热到高于焊料熔化温度的温度(例如,在红外(IR)回流工艺期间),以去除塑料封装在制造工艺期间可能已经吸收的湿气。在此IR回流工艺期间,散热器125和裸片115的顶表面之间的CTE不匹配可导致此开裂,这种结构完整性的损失通常显著影响散热器的散热能力。此开裂也可能响应于封装100在极端操作条件下经历的高温而发生。

[0006] 图2是来自扫描电子显微镜(SEM)的使用过的封装200的图像,该使用过的封装200在包封的裸片和散热器之间直接物理连接;如图1所示,图2中的封装200还包括电路层205和RDL 210。可以看到包封在电路层205中的介电层材料内的IC裸片215。该扫描还示出了铜散热器225直接连接到裸片215的顶部用于散热。随着时间的过去,由于封装200的这两个部件之间的热膨胀不匹配,大裂纹230可能形成在裸片215和散热器225之间的界面处。图2A提供了图2中的封装200的一部分的特写。在这个特写视图中,示出了靠近裸片215和散热器

225之间的界面的裂纹230。因此,这个封装200的散热器225从裸片215散热的能力受到损害。

[0007] 图3是在裸片和散热器之间提供间接连接的另一IC封装300的框图的截面图。这个封装300也包括电路层305和RDL 310。电路层305包括需要使用散热器325散热的IC裸片315。在这个方法中,使用导热通孔335提供裸片315和散热器325之间的物理连接,进而提供热连接。为了提供良好的导热性,再次由于铜的良好导热性,可以由铜和散热器325形成通孔335。此外,通常也是铜的薄导电晶种层340,也可以为了帮助裸片315顶部上的热传导以及提供与导电通孔335底部的接触而形成在裸片315的顶部上。

[0008] 不幸的是,与现有方法一样,这第二种方法可能存在结构缺陷。特别地,尽管导电通孔335和晶种层340可以由铜形成,但是通孔335接触晶种层340的界面可能遭受机械故障。具体地,每个导电通孔335的底部和裸片315的顶部之间的界面也可能遭受结构故障,同样通常是裂纹的形式,不一定是由于CTE不匹配,而是由于由导电通孔335的底部中的每一个的相对小的直径导致的高热机械应力而导致的,即使连接到类似成分的晶种层340也是如此。这可能在封装300经历IR回流工艺时发生。这种结构完整性的损失会显著影响散热器375的散热能力。

[0009] 图3A是在包封的裸片和散热器之间采用导电通孔的用过的封装的SEM图像350。图像350示出了还包括电路层355和RDL 360,具有包封在电路层355中的硅IC裸片365的封装的该实施例。可以看到位于裸片365上方并与之隔开的散热器375,其中铜通孔385提供裸片365和散热器375之间的物理连接,进而提供热连接。此外,还可以看到在界面380处,薄导电晶种层390沉积在裸片365的顶部上以帮助散热,铜通孔385物理连接到晶种层390的顶部。

[0010] 然而,如上所述,在封装经历IR回流工艺或类似高温的其它原因之后,裂纹形式的结构故障仍然在界面380处,通孔385和晶种层390之间形成。这是由用于形成导电通孔385的形成工艺产生的通孔385的向下的锥形侧壁引起的。具体地,介电材料一旦被沉积在电路层355上和周围以包封电路层355中的裸片365和其它部件以及互连,封装材料就将在裸片365被周围沉积到预定的高度。然后,使用激光钻孔通过向下钻穿封装材料以到达裸片365的顶部或晶种层390的顶部来形成通孔385。然后可以使用金属沉积技术用铜填充钻孔以形成通孔385。此后,铜沉积可再次用于在封装材料的顶部上形成散热器325,并与铜通孔385的顶部接触。

[0011] 不幸的是,激光钻孔工艺产生从其顶部到其底部逐渐变细的通孔开口。结果,填充的导电通孔385具有相应的向下的圆柱形锥形。通孔385的这种锥形导致在具有裸片365或晶种层390的界面380处形成具有窄直径的通孔结构。这些锥形通孔385结构导致较少的从裸片365或晶种层390传导热量的总铜表面积,其导致较少的散热。此外,例如在封装经历回流工艺之后,这个相对窄的界面380导致每个通孔385的界面380处的高热机械应力。因此,类似于上述其它方法的直接导电连接,界面380处的高热机械应力将导致在其的每个通孔385的底部的界面380处,特别是在封装300的极端操作条件下,形成裂纹。同样如前所述,此裂纹导致旨在由导电通孔385提供的散热的机械故障。此外,在裸片365的顶表面上,通孔385的底部的向内的锥形结构提供接触裸片365或晶种层390的较少的整体导热表面。

[0012] 因此,在本领域中需要一种用于包封封装的耗散结构,以及制造此没有现有技术的缺陷的耗散结构的相关方法。这些实例提供了这些和其它改进。

发明内容

[0013] 一些实例提供了在嵌入式IC裸片和用于从IC裸片的非导电表面散热的散热器之间产生应力缓冲层。应力缓冲层包含一组分布的导电焊盘和形成在导电焊盘上的一组相应的导电柱。具体地,导电焊盘可以具有比导电柱大得多的宽度或直径。导电焊盘的相对大的直径在导电焊盘和嵌入的裸片的顶部之间直接提供了大得多的界面,或者如果使用了一个导电晶种层的话则在导电焊盘和导电晶种层之间提供了大得多的界面,并且因此减小了与在上述一些方法中发现的CTE不匹配相关的裸片界面处的热机械应力。而且,导电焊盘的大直径消除了当使用上述激光钻孔技术形成窄的锥形导电通孔时出现的高热机械应力。

[0014] 因此,在一个方面中,该描述针对用于在嵌入式IC封装内散热的应力缓冲层。例如,如在本文中公开的应力缓冲层可以包含横向分布在包封在IC封装中的IC裸片上的多个导电焊盘。多个导电焊盘中的每一个可以具有接触IC裸片的非导电表面的近端,并且具有与每个导电焊盘的每个近端相对的远端。此外,此应力缓冲层可以进一步包含多个导电柱,所述多个导电柱横向分布并直接形成在多个导电焊盘中的每一个上。多个导电柱中的每一个可以具有接触每个导电焊盘的对应远端的近端,以及与每个导电柱的每个近端相对的远端。而且,每个导电柱可以具有小于其相应导电焊盘的横向宽度的横向宽度。此外,用于从裸片散热的结构可以进一步包含形成在多个导电柱之上的散热器。散热器可以具有接触多个导电柱的远端的近表面,以及从IC封装暴露的远表面。

[0015] 在另一方面,本公开针对用于制造应力缓冲层的方法,其用于从IC封装内的嵌入式IC裸片散热。例如,一种方法可以包含在IC裸片上沉积第一掩模层,然后去除第一掩模层的区域以产生暴露IC裸片的相应非导电表面的第一开口。然后,该方法可以包括在IC裸片的暴露的相应非导电表面上第一开口中的每一个上形成导电焊盘,并且达到第一掩模层的高度。示范性方法然后可以包括在导电焊盘和第一掩模层的剩余部分上沉积第二掩模层,然后去除第二掩模层的区域以产生第二开口,每个开口暴露相应导电焊盘的一部分。然后可以在第二开口的每一个中直接在每个相应导电焊盘的暴露部分上形成导电柱。示范性方法然后可以包括去除第一掩模层和第二掩模层,并在IC裸片、导电焊盘和导电柱上方沉积包封电介质材料达到导电柱的高度。然后,可以在包封电介质材料和导电柱上形成散热器,并且散热器的远端表面从包封电介质材料暴露。

附图说明

[0016] 参考以下说明性实施例的详细描述和附图来描述本发明和优选的使用模式,其中:

[0017] 图1是在裸片和散热器之间提供直接连接的IC封装的框图的截面图;

[0018] 图2是来自扫描电子显微镜的使用过的封装的图像,该使用过的封装在包封的裸片和散热器之间直接物理连接;

[0019] 图2A是图2中的封装的一部分的特写图;

[0020] 图3是在裸片和散热器之间提供间接连接的另一IC封装的框图的截面图;

[0021] 图3A是来自扫描电子显微镜的使用过的封装的图像,该使用过的封装在包封的裸片和散热器之间采用导电通孔;

[0022] 图4是具有根据本公开构造的散热结构的嵌入式IC封装的框图的截面图;

[0023] 图4A是关于图4所描述的应力缓冲层的特写截面图；

[0024] 图4B是提供根据本公开的在具有用应力缓冲层构造的嵌入式裸片的界面处的热机械应力裂纹产生的DOE结果的总结的图表；

[0025] 图5A至5I是根据本公开的用于形成嵌入式封装的应力缓冲层的示范性工艺的截面框图；

[0026] 图6是根据本公开的具有应力缓冲层的一个实施例的嵌入式封装的3D视图；以及

[0027] 图7是根据本公开的来自扫描电子显微镜的嵌入式封装的图像，该嵌入式封装采用了应力缓冲层。

具体实施方式

[0028] 具体描述了各种实施例。然而，说明书本身并不限制本专利的范围。所要求保护的主体还可以以其它方式实施，以包括与所描述的步骤或元件类似的不同步骤或元件。这些部件是说明性的而不是限制性的。执行与这里描述的部件相同或相似功能的部件包括在本发明的范围内。

[0029] 如在说明书和所附权利要求中所使用的，单数形式的“一”、“一种”和“所述”包括复数的指代，除非上下文清楚地另外指示。提及含有“一种”成分的组合物旨在包括除该成分之外的其它成分。而且，在描述优选的实施例时，为了清楚起见将采用术语。每个术语预期其最广泛的含义，如本领域的技术人员所理解的，并且包括以类似方式操作以实现类似目的的所有技术等同物。

[0030] 术语例如“具有(having/has)”、“包括(including/includes)”是开放式的，并且旨在具有与术语例如“包含(comprising/comprises)”相同的含义，并且不排除其它结构、材料或动作的存在。类似地，虽然诸如“可以”或“能够”的术语是开放式的并且反映了结构、材料或动作不是必需的，但是使用其它术语并不旨在反映结构、材料或动作是必需的。就结构、材料或作用是必要的而言，它们被如此识别。

[0031] 提及一或多个方法步骤并不排除存在额外的方法步骤或在明确识别的那些步骤之间插入方法步骤。此外，术语“步骤”并不意味着在各个步骤之中或之间的任何特定顺序，除非并且除非明确地要求各个步骤的顺序。

[0032] 现在参照图4，所绘示出的是具有根据本发明构造的散热结构的嵌入式IC封装400的框图的截面图。嵌入式IC封装400包括电路层405和RDL 410，并且可以实现为方形扁平无引线(QFN)、小外形无引线(SON) (例如，非常小外形无引线(VSON)或非常非常小外形无引线(WSON)封装)、焊盘栅格阵列(LGA)或其它有利的封装；然而，封装400可以包括具有散热器或其它散热结构的任何类型的嵌入式封装。在电路层405内，与驱动IC420一样，IC裸片415被包封在电介质材料中。RDL 410内是连接到导电接合焊盘412的导电通孔411，该导电结合焊盘412在IC裸片415的有源侧上形成。还示出了用于在RDL 410内分布电信号的连接到导电通孔411的导电引线框413。

[0033] 散热器425位于电路层405之上，该散热器可以由铜构造。将嵌入式裸片415物理并且热连接到散热器425的是根据本公开构造的应力缓冲层430。特别地，应力缓冲层430的设计和结构减小了与IC裸片的连接处的热机械应力。散热结构可以再次包括沉积在裸片415的顶部上的再次可以改善裸片415的散热的任意的晶种层440。应力缓冲层430的独特结构

包含导热焊盘445和导电柱450的组合。特别地,当每个导电焊盘445的远端被引导远离裸片415时,每个导电焊盘445的近端与裸片415的非导电表面或非导电表面上的晶种层440接触。此非导电表面可以包括导电接合焊盘的裸片415的任何表面,该表面不具有用于到裸片415内的电路进行电通信或从裸片415内的电路进行电通信的导电接合焊盘。每个导电柱450的近端与每个相应导电焊盘445的远端接触,而每个导电柱450的远端被引导远离导电焊盘445。然后,每个导电柱450的远端与散热器425或任选的放置在散热器425和每个导电柱450之间的晶种层(见图4A)接触。散热器425然后包括从IC封装400暴露的远端表面。

[0034] 在示范性实施例中,焊盘445和柱450两者由相同的材料形成以改善其彼此的结合,诸如由于高导热性而都由铜形成。然而,也可以使用其它导热材料。在另一实施例中,导电焊盘445可以具有大致上是环形或大致上是圆柱形的形状,但也可采用其它形状的导电焊盘445。如图所绘示,与导电柱450相比,导电焊盘445可以具有基本上更大的宽度或直径。有利的是,焊盘445的相对大的直径在焊盘445和裸片415的顶部非导电表面之间直接提供了大得多的界面,或者如果存在导电晶种层440则在焊盘445和导电晶种层440之间提供了大得多的界面,这减小了与在一些方法中发现的CTE不匹配相关的裸片415的界面处的热机械应力。然而,导电焊盘445的直径没有大到基本上等同于直接设置在裸片415上的散热器的接触面积。而且,导电焊盘445的大直径消除了当使用上述激光钻孔技术形成窄的锥形导电通孔时出现的高热机械应力。

[0035] 转向图4A,所绘示的是关于图4所描述的应力缓冲层的特写截面图;该特写图更精确地绘示出了产生应力缓冲层430的导电焊盘445和导电柱450的形状和比例。在该图中还示出了,如果需要,还可以在散热器425之前沉积任选的晶种层425a,其中导电柱450的顶部连接到晶种层425a。

[0036] 在任一实施例中,该描述提供了通过电镀工艺产生的应力缓冲层450和导电柱430的产生,以形成导电焊盘445。具有比导电柱450大的直径的导电焊盘445与裸片415(或晶种层440)直接接触,并且焊盘445的较大直径导致裸片415上的每单位面积的应力分布,该应力分布基本上小于上面所讨论的激光钻孔的通孔。另外,来自导电焊盘445的较大直径的额外体积的铜(或其它期望的导电材料)也改善了封装400的热性能,该封装400具有本文中公开的应力缓冲层430。

[0037] 还可以基于封装400的期望热机械应力和热传导性能来调整与本文中公开的应力缓冲层430相关联的设计参数。尺寸(a)是从裸片415的边缘到外部导电焊盘445的外径的回拉总量。尺寸(b)是由较大的导电焊盘445提供的来自导电柱450的额外半径。尺寸(c)是导电柱450之间的间隔。尺寸(d)是导电柱450的直径。尺寸(e)是散热器425的厚度。尺寸(f)是导电柱450和导电焊盘445的总高度。基于这些预定尺寸,可以选择导电柱(f)的高度,以便将高应力点从裸片移动到本文中公开的应力缓冲层。而且,与由结构提供的较窄导电通孔相比,与由较大导电焊盘提供的附加横向半径组合的柱直径(d)有助于将应力分布到裸片上的较宽区域。

[0038] 图4B绘示出了提供根据本公开的在具有用应力缓冲层构造的嵌入式裸片的界面处的热机械应力裂纹发展的实验设计(DOE)结果的总结的图表;更具体地,DOE结果关注散热器的厚度(e)与导电焊盘445和导电柱450的总高度的比较。结果证明了应力缓冲层430的总高度和散热器425的厚度之间的折衷。例如,DOE结果证明,应力缓冲层430的最小高度为

30 μm ,对于厚度达约60 μm 的散热器425,在裸片界面处不产生裂纹。散热器425的较高厚度具有增加产生裂纹的可能性的趋势。类似地,如果应力缓冲层430的高度太小,例如15 μm 及以下,则裸片裂纹也倾向于产生。值得注意的是,结果证明,通过使用散热器消除应力缓冲层(即,0 μm)可以简单地将散热器直接连接到嵌入式裸片。这是上述技术中的一种,并且证明了可能由该散热技术导致裸片裂纹的存在。

[0039] 现在转到图5A至5I,绘示出了用于形成嵌入式封装500的应力缓冲层的示范性工艺的截面框图。图5A绘示出了在形成的中间阶段的示范性封装的电路层。特别地,中间结构包括用电介质封装材料510包封的嵌入式IC裸片505。在这个中间结构的顶部上,该工艺沉积第一掩模层515。第一掩模层515可以是使用光刻工艺沉积的光刻掩模;然而,也可以采用现在存在的或以后开发的其它掩模技术。尽管未示出,但是在沉积第一掩模层515之前,也可以在裸片505的顶部上沉积晶种层。

[0040] 图5B绘示出了在应力缓冲层的制造工艺的后期阶段的中间封装结构的截面图。在这个阶段,第一掩模层515在多个区域被去除以产生暴露嵌入式裸片505的非导电表面的第一开口520。例如,可以再次使用光刻工艺来打开第一掩模层515的选择部分。第一掩模层515的开口区域(在有利的实施例中基本上为圆形)为应力缓冲层提供导电焊盘的位置。此外,在这个实施例中,第一掩模层515的厚度用于设置导电焊盘的厚度。

[0041] 图5C绘示出了在应力缓冲层的制造工艺的另一阶段的中间封装结构的截面图。在该工艺的此阶段,直接在裸片505的相应的非导电表面的顶部上形成导电焊盘525。在裸片505上使用晶种层的实施例中,导电焊盘525在晶种层上形成。为了形成导电焊盘525,可以使用电镀工艺,例如镀铜工艺。在其它实施例中,可以使用在半导体制造中使用的沉积技术,或用于金属沉积或形成的任何其它有利工艺来形成导电焊盘525。

[0042] 图5D绘示出了在制造工艺的甚至更晚的阶段的中间封装结构的截面图。在该工艺的这个阶段,第二掩模层530在完成的导电焊盘525,以及第一掩模层515的剩余部分上形成。第二掩模层530可以再次使用光刻工艺或任何其它有利的工艺形成。此外,可以使用与第一掩模层515相同的工艺形成第二掩模层530,但是不需要此限制。此外,当选择第二掩模层530的厚度以提供应力缓冲层的导电柱的高度时,第二掩模层530可以包含与第一掩模层515不同的材料,并且进而使用不同的工艺沉积或形成。

[0043] 图5E绘示出了在应力缓冲层的制造工艺的另一阶段的中间封装结构的截面图。在该阶段,第二掩模层530在多个区域被去除以产生暴露先前形成的导电焊盘525的部分的第二开口535。如前所述,可以再次使用光刻工艺来打开第二掩模层530的选择部分。第二掩模层530(其形状也可以基本上是圆形)的开口535提供关于于导电焊盘525的导电柱540的精确位置和形状,并因此该开口535可以在导电焊盘525上居中。

[0044] 图5F绘示出了在应力缓冲层的制造工艺的另一阶段的中间封装结构的截面图。在该工艺的这个阶段,导电柱540在在第二掩模层530中的第二开口535内形成。与导电焊盘525一样,柱540可以使用诸如镀铜工艺的电镀工艺形成。在其它实施例中,柱540可以使用在半导体制造中使用的沉积技术或用于金属沉积或形成的另一有利工艺来形成。如图所绘示的,由第二掩模层530的厚度确定柱540的高度。此外,与导电焊盘525一样,柱540也可以形成为圆柱形;然而,也可以使用其它形状的柱540。

[0045] 图5G绘示出了在应力缓冲层的制造工艺的另一阶段的中间封装结构的截面图。在

这个阶段,在形成完整的应力缓冲层545之后(导电焊盘525和导电柱540的组合),然后将第一掩模515和第二掩模530从该结构剥离或以其它方式去除。可以采用去除掩模515,530的技术。图5H绘示出了该工艺中的进一步的中间封装结构的截面图。具体地,这个阶段包含在封装500的电路层中沉积包封电介质材料550,其用于嵌入式裸片505和其它部件。可以采用用于提供电介质材料550的任何技术,无论是现有的还是以后开发的。

[0046] 图5I绘示出了制造工艺完成之后的封装500的截面图。在该工艺的这个阶段,在电介质材料550的顶部上形成散热器555。为了形成散热器555,可以采用电镀工艺或其它材料沉积工艺。散热器555或者与应力缓冲层545的部件的顶部直接接触地放置,或者可替换地,可以首先将导电晶种层560沉积在电介质材料550上并与应力缓冲层545的顶部接触,然后直接在晶种层560的顶部上形成散热器555。此外,为了将热量从封装500传递出去,散热器555的远端表面从封装介电材料550暴露。在示范性实施例中,散热器555由铜形成;然而,如果需要,也可以使用其它金属或导电材料。此外,如果存在晶种层560,其也可以由与散热器555相同的材料形成,或者可以使用其它有利的材料。

[0047] 现在转到图6,绘示出了根据本公开的具有应力缓冲层的一个实施例的嵌入式封装600的3D视图。在封装600的电路层中,封装600再次包括RDL 605和包封的IC裸片610。还绘示出了如本文中制造的应力缓冲层,其用于用散热器615热连接裸片610。应力缓冲层由成对的导电焊盘620和相应的导电柱625形成,所述导电焊盘620和相应的导电柱625在该示范性实施例中在裸片610的上部非导电表面上方是基本上等间隔的。然而,导电焊盘620和导电柱625对的其它间隔设置或布局也可以被采用。

[0048] 应力缓冲层包含直接形成在裸片610的顶表面上的导电焊盘620,使得导电焊盘620的近端与裸片610接触。如前所述,还可以在裸片610和焊盘620之间使用可选的晶种层。在该实施例中,导电焊盘620由铜形成,并形成预定直径(d_1)和预定高度(h_1)的大致上是圆柱形的形状。导电柱625形成在每个导电焊盘620的顶部上,使得导电柱625的近端接触导电焊盘620的远端。导电柱625也由铜形成,并具有大致上是圆柱形的形状。导电柱625形成为预定直径(d_2)和预定高度(h_2)。一旦在相应的导电焊盘620上形成每对导电柱625,就确立了应力缓冲层的总高度(f)。另外,导电柱625的间隔(c)也可以为应力缓冲层预先确定。在示范性实施例中,应力缓冲层的总高度(f)可以在 $30\mu\text{m}$ - $60\mu\text{m}$ 的范围内,导电焊盘620的高度(h_1)在约 $5\mu\text{m}$ - $20\mu\text{m}$ 的范围内,导电柱625的高度(h_2)在约 $10\mu\text{m}$ - $50\mu\text{m}$ 的范围内。在此实施例中,散热器615可以具有在 $15\mu\text{m}$ - $60\mu\text{m}$ 范围内的高度(e)。在更具体的实施例中,应力缓冲层的总高度(f)可以是大约 $40\mu\text{m}$,并且散热器615的高度(e)也可以是大约 $40\mu\text{m}$ 。在此实施例中,导电焊盘620的高度(h_1)可以是大约 $10\mu\text{m}$,导电柱625的高度(h_2)是大约 $30\mu\text{m}$ 。因此,焊盘620的高度(h_1)与导电柱625的高度(h_2)的比例可以是大约3:1;然而,也可以使用这两个部件的其它高度比例。

[0049] 最后转到图7,提供了根据本公开的来自扫描电子显微镜的嵌入式封装700的一部分的图像,该嵌入式封装采用了应力缓冲层。如前所述,封装700包括电路层705和RDL 710,在电路层705中包封有嵌入式IC裸片715。同样的,电路层705内是在本文中提供裸片715的顶部非导电表面和散热器720之间的热连接的应力缓冲层。从封装700暴露的散热器720也具有其远端表面。

[0050] 应力缓冲层再次被示出为包含形成在裸片715上的焊盘725和形成在焊盘725顶部

上的导电柱730。在示范性实施例中,焊盘725和柱730可以再次形成为具有圆柱形状,但是对于应力缓冲层的这些部件中的一个或两个也可以形成其它形状。图7中的图像是在封装700以上述方式经历IR回流之后拍摄的。值得注意的是,焊盘725的界面735和裸片715的非导电表面在SEM图像中没有任何可见的裂纹。因此,应力缓冲层的热传导性可以充分地耗散来自裸片715的热量,因为其保持了结构完整性,尽管封装700已经经历了IR回流工艺。

[0051] 虽然已经参照优选的实施例具体地示出和描述了本发明,但是在不脱离本发明的精神和范围的情况下,可以在形式和细节上进行各种改变。因此,本发明包括所附权利要求中所述主题的所有修改和等同物。此外,本发明包括上述元件在其所有可能变化中的任何组合,除非在此另外指出或与上下文明显矛盾。

[0052] 各种实施例作为实例而非限制给出。因此,本公开的广度和范围不受任何上述示范性实施例的限制,而是应该仅根据权利要求及其等同物来限定。此外,在所描述的实施例中提供了上述优点和特征,但并不将所发布的权利要求的应用限于实现上述优点中的任何一个或全部的工艺和结构。




图1 (现有技术)




图2 (现有技术)




图2A (现有技术)




图3 (现有技术)




图3A (现有技术)




图4




图4B




图4A




图5A




图5B




图5C




图5D




图5E




图5F




图5G




图5H




图5I




图6




图7