


SLOVENSKÁ REPUBLIKA

(19) SK



ÚRAD
PRIEMYSELNÉHO
VLASTNÍCTVA
SLOVENSKEJ REPUBLIKY

ZVEREJNENÁ PRIHLÁŠKA VYNÁLEZU

- (22) Dátum podania: 15.03.91
(31) Číslo prioritnej prihlášky: 9000635
(32) Dátum priority: 20.03.90
(33) Krajina priority: NL
(43) Dátum zverejnenia: ~~09.08.1995~~ 13. sept. 1995
(86) Číslo PCT:

(21) Číslo dokumentu:

683-91

(13) Druh dokumentu: A3

(51) Int. Cl.⁶:

G 11 B 5/00

(71) Prihlasovateľ: PHILIPS ELECTRONICS N.V., Eindhoven, NL;


(72) Pôvodca vynálezu: Lokhoff Gerardus Cornelis Petrus, Eindhoven, NL;

(54) Názov prihlášky vynálezu: **Digitálny záznamový a reprodukčný systém**

(57) Anotácia:
V digitálnom záznamovom a reprodukčnom systéme sú rámce (F) zaznamenávané do stopy na nosiči záznamu. Rámce sa striedajú s medzirámcovými medzerami (I). Medzirámcové medzery (I), zaznamenávané do stopy na nosiči záznamu, majú premenlivú dĺžku.

Číslicový záznamový a reprodukční systém

Slav. techniky



Vynález se týká číslicového záznamového a reprodukčního systému, obsahujícího zařízení pro záznam číslicového elektrického signálu do podélné stopy na nosiči záznamu a zařízení pro reprodukci číslicového elektrického signálu ze stopy na nosiči záznamu, přičemž toto záznamové zařízení má vstup pro přijímání číslicového elektrického signálu s určitou vzorkovou rychlostí a je uzpůsobeno pro převádění přiváděného číslicového elektrického signálu do formy, v níž může být uspořádán do po sobě následujících rámců při určité bitové rychlosti, přičemž tyto rámce mohou být zaznamenávány do stopy na nosiči záznamu, přičemž reprodukční zařízení je uzpůsobeno pro čtení rámců ze stopy na nosiči záznamu a je uzpůsobeno pro dekódování informace obsažené v rámcích na číslicový elektrický signál mající v podstatě uvedenou vzorkovou rychlost a pro předávání uvedeného elektrického signálu na výstup. Dále se vynález vztahuje na záznamové zařízení a pro reprodukční zařízení pro použití v číslicovém záznamovém a reprodukčním systému, a nosiče záznamu získaného pomocí záznamového a reprodukčního systému podle vynálezu.

Slav. techniky

Záznamový a reprodukční systém výše uvedeného typu je znám například z knihy "The art of digital audio" J. Watkinsona, Focal Press 1988, kapitola 9. Kapitola 9.20 této knihy popisuje například systém známý jako SDAT. V tomto systému je zaznamenáván číslicový zvukový signál do několika vedle sebe ležících stop vytvořených nebo vytvářených na nosiči záznamu v podélném směru tohoto nosiče záznamu. Záznamové zařízení je určeno k zaznamenávání číslicového signálu, jako je číslicový zvukový signál pocházející ze

zdroje číslicového signálu, jako je přehrávač kompaktních disků, na nosič záznamu. Pro tento účel je tento číslicový signál, mající specifickou vzorkovací rychlost f_s , která je při použití přehrávače CD jako zdroje číslicového signálu, vedena do záznamového zařízení. V tomto záznamovém zařízení je číslicový elektrický signál převáděn do tvaru, který může být zaznamenáván na nosič záznamu. Zaznamenávání do stopy se děje při bitové rychlosti, která není ani rovná vzorkové rychlosti f_s , ani na ni není vázána. Pro tento účel záznamové zařízení obsahuje samostatný frekvenční zdroj /krystal/. Nyní však může vzniknout problém, že vzorková rychlost, při které je číslicový elektrický signál veden do reprodukčního zařízení, se mění. Navíc se může také frekvence poskytovaná zdrojem frekvence měnit. Posledně uvedené výchytky frekvence mohou být způsobeny například teplotními výchytkami ovlivňujícími zdroj frekvence.

Záznamové zařízení má také analogový vstup. Analogový elektrický signál vedený přes tento vstup je vzorkován při vzorkové rychlosti 44,1 kHz a je digitalizován. Pro umožňování toho, aby analogový signál mohl být vzorkován při 44,1 kHz, je všeobecně zapotřebí mít druhý frekvenční zdroj /krystal/ pro poskytování vzorkovací rychlosti 44,1 kHz. Frekvence poskytovaná druhým zdrojem se však také může měnit. Má-li být číslicový signál zaznamenáván správně na nosič záznamu, měly by být výchytky ve vzorkové rychlosti a v hodinové frekvenci prvního uvedeného frekvenčního zdroje zohledňovány a měly by být kompenzovány.

Ve známých zařízeních je tohoto dosahováno mimo jiné tím, že se vzorky číslicového signálu, které jsou přijímány s proměnlivou vzorkovou rychlostí, plní do paměti a čtou se z této paměti při pevné frekvenci. Kromě toho je použito řízení dopravní rychlosti pro kompenzování proměnlivé bitové rychlosti, s níž signálový procesor v záznamovém zařízení poskytuje informaci v rámci pro zaznamenávání na nosič záznamu.

Vynález si proto klade za úkol vytvořit číslicový záznamový a reprodukční systém, který různým způsobem zohledňuje výchylky ve vzorkové rychlosti, s níž je číslicový signál veden do záznamového zařízení, a bitové rychlosti, s níž je informace převáděná v signálovém procesoru přiváděna do záznamové hlavy nebo hlav.

Charakteristika vynálezu

Podstatou vynálezu je záznamový a reprodukční systém, který se vyznačuje tím, že záznamové zařízení je uzpůsobeno pro zaznamenávání rámců prostřídané s mezirámcovými mezerami ve stopě na nosiči záznamu, přičemž reprodukční zařízení je uzpůsobeno pro čtení rámců střídajících se s mezirámcovými mezerami, a přičemž mezirámcové mezery, zaznamenávané do stopy na nosiči záznamu, mají proměnlivou délku. Záznamový a reprodukční systém může být vyznačen dále tím, že rámce, zaznamenávané do stopy na nosiči záznamu, mají proměnlivou délku. Záznamový a reprodukční systém se dále může ještě vyznačovat tím, že rámce zaznamenávané do stopy na nosiči záznamu mají proměnlivou délku.

Krok podléhající vynálezu spočívá v upuštění od korigování uvedených výchylek na zaznamenávací straně. To znamená, že se rámce zaznamenávají na záznamové straně střídavě s mezirámcovými mezerami majícími specifickou jmenovitou délku. Výchylky ve vzorkové rychlosti a v bitové rychlosti vedou k výchylkám v délce mezirámcových mezer, přičemž vzrůst /pokles/ vzorkové rychlosti vzhledem ke jmenovité hodnotě této vzorkové rychlosti /tj. 44 kHz/ má za následek menší /větší/ mezirámcovou mezeru a menší /větší/ délku pro rámec a následující mezirámcovou mezeru. Kromě toho vzrůst /pokles/ bitové rychlosti vzhledem ke jmenovité hodnotě pro bitovou rychlost vede k větší /menší/ mezirámcové mezeře, přičemž celková délka rámce a následné mezirámcové mezery zůstává stejná.

Skutečnost, že se neprovádí žádná korekce výchylek bitové rychlosti během zaznamenávání zjevně neznámá, že záznamové zařízení nepotřebuje řízení rychlosti dopravy pásky. Je zapotřebí stále řídicího systému zajišťujícího dopravu pásky s pevnou jmenovitou rychlostí. Korekce výchylek ve vzorkové rychlosti a bitové rychlosti na záznamové straně je nyní možná na reprodukční straně jednak výchylkami v délce rámce a následující mezirámcové mezery a jednak výchylkami v délce pouze mezirámcové mezery. Na reprodukční straně by měl být číslicový elektrický signál samozřejmě poskytován se vzorkovou rychlostí 44,1 kHz. Pro tento účel obsahuje reprodukční zařízení frekvenční zdroj poskytující frekvenci, která je vztažena ke vzorkové rychlosti číslicového elektrického signálu objevujícího se na výstupu reprodukčního zařízení. Tento frekvenční zdroj může také poskytovat hodinovou frekvenci, která se mění jako výsledek mimo jiné tepelných výchylek, jimž je zdroj frekvence vystaven.

To znamená, že v žádném případě nemusí být kompenzace frekvenčních výchylek prováděna na reprodukční straně. Kompenzační prostředek požadovaný pro tento účel může být potom také použit pro kompenzování výchylek v délce rámce a/nebo /následně/ mezirámcové mezery signálu čteného z nosiče záznamu.

Mezirámcová mezera může obsahovat kanálové bity, které se střídají s každou bitovou buňkou. To znamená prostřídání nuly a jedničky. Jak již bylo uvedeno, měla by mít mezirámcová mezera jmenovitou délku pro umožňování toho, aby se délka této mezirámcové mezery mohla zvyšovat nebo snižovat. Je zřejmé, že tato jmenovitá délka závisí na jmenovité hodnotě vzorkové rychlosti číslicového elektrického signálu vedeného do záznamového zařízení, na jmenovité hodnotě bitové rychlosti s níž je signál nakonec zaznamenáván na nosiči záznamu a na procentuálních výchylkách vzhledem k těmto jmenovitým hodnotám.

V tomto příkladě je jmenovitá délka mezirámcových mezer zvolena 64 kanálových bitů. V případě největší přípustné výchylky $\pm 0,2\%$ vzorkové rychlosti se délka mezirámcových mezer potom mění mezi 32 a 96 kanálovými bity. Jestliže po převedení a vložení do rámců je číslíkový signál zaznamenáván do několika vedle sebe ležících podélných stop, budou rámce zaznamenávány do stop takovým způsobem, že mezirámcové mezery sousedních stop jsou uloženy v podstatě ve stejných polohách z hlediska podélného směru nosiče záznamu a sousední mezirámcové mezery mají stejnou délku.

Záznamové zařízení, obsahující vstup pro příjem číslíkového signálu majícího uvedenou vzorkovou rychlost, převáděcí prostředek mající vstup spojený se vstupem zařízení, přičemž převáděcí prostředek je uzpůsoben pro převádění číslíkového elektrického signálu na formu umožňující jeho uspořádávání do po sobě následujících rámců a pro předávání na výstup při specifické bitové rychlosti, přičemž tento výstup je spojen se záznamovým prostředkem pro zaznamenávání rámců do stopy na nosiči záznamu, a dále zdroj pro poskytování hodinového signálu o určité hodinové frekvenci na výstup, přičemž tento výstup je spojen se vstupem převáděcího prostředku pro hodinový signál, přičemž uvedená hodinová frekvence je v pevném vztahu k bitové rychlosti, při níž je signál zaznamenáván na nosič záznamu, přičemž toto zařízení se podle vynálezu vyznačuje tím, že převáděcí prostředek je uzpůsoben pro generování prostřídáných rámců a mezirámcových mezer, přičemž tyto mezirámcové mezery mají proměnlivou délku vztaženou k výchytkám ve vzorkové rychlosti a hodinové frekvenci.

Reprodukční zařízení, obsahující čtecí prostředek pro čtení informace ze stopy na nosiči záznamu, dekódovací prostředek pro dekódování informace uspořádané do rámců na číslíkový elektrický signál mající v podstatě uvedenou vzorkovou rychlost, přičemž tento dekódovací prostředek má vstup spřažený s výstupem čtecího prostředku a má výstup pro poskytování

číslicového elektrického signálu se vzorkovou rychlostí v podstatě rovnou uvedené vzorkové rychlosti během zaznamenávání, a zdroj pro poskytování hodinového signálu určité hodinové frekvence, přičemž tato hodinová frekvence je vztažena ke vzorkové rychlosti číslicového elektrického signálu poskytovaného na výstup, přičemž zařízení se podle vynálezu vyznačuje tím, že obsahuje kompenzační prostředek pro kompenzování relativních výchylek v délce rámce a následující mezirámcové mezery v signálu zaznamenaném na nosiči záznamu a relativní výchylky hodinové frekvence. Tímto způsobem je dosaženo toho, že na záznamové straně není použita korekce výchylek ve vzorkové rychlosti a bitové rychlosti, zatímco na reprodukční straně je zajištěna korekce jak výchylek v délce rámců a jejich po sobě následujících mezirámcových mezer a výchylek v samotné mezirámcové mezeře a výchylek různých hodinových frekvencí, vytvářených v reprodukčním zařízení.

Reprodukční zařízení se dále může vyznačovat tím, že kompenzační prostředek obsahuje detektor synchronizačního signálu a fázový komparátor a prostředek pro dopravu pásky, přičemž vstup detektoru synchronizačního signálu je připojen k výstupu čtecího prostředku, výstup detektoru synchronizačního signálu je připojen k prvnímu vstupu převodníku frekvence, který má výstup spojený s druhým vstupem fázového komparátoru, přičemž výstup fázového komparátoru je připojen k řídicímu vstupu prostředku pro dopravu pásky, přičemž fázový komparátor je uzpůsoben pro generování řídicího signálu pro dopravní prostředek pro řízení dopravní rychlosti nosiče záznamu takovým způsobem, že v případě výchylky hodinové frekvence vzhledem ke jmenovité hodinové frekvenci v kladném nebo záporném smyslu se mění dopravní rychlost nosiče záznamu vzhledem ke jmenovité dopravní rychlosti v odpovídajícím kladném nebo záporném smyslu, a přičemž v případě výchylky délky rámce a následující mezirámcové mezery vzhledem ke jmenovité délce rámce a následující mezirámcové mezery v kladném nebo záporném smyslu se

dopravní rychlost nosiče záznamu vzhledem ke jmenovité dopravní rychlosti taktéž mění v odpovídajícím kladném a záporném smyslu.

Přehled obrázků na výkresech

Vynález je blíže vysvětlen v následujícím popise na příkladech provedení s odvoláním na připojené výkresy, ve kterých znázorňuje obr. 1 blokové schéma příkladu záznamového zařízení, obr. 2 grafické zobrazení procesu zaznamenávání informace na nosič záznamu v závislosti na výchylkách ve vzorkové rychlosti a bitové rychlosti, obr. 3 blokové schéma zařízení z obr. 1 ve větších podrobnostech, obr. 4 blokové schéma příkladu reprodukčního zařízení, obr. 5 grafické zobrazení procesu čtení informace z nosiče záznamu v závislosti na výchylkách ve vzorkové rychlosti, bitové rychlosti a délce mezirámcové mezery, obr. 6 blokové schéma reprodukčního zařízení z obr. 4 ve větších podrobnostech a obr. 7 tvary některých signálů, objevujících se v reprodukčním zařízení z obr. 6.

Provedení vynálezu

Obr. 1 znázorňuje schematicky provedení záznamového zařízení podle vynálezu. Zařízení obsahuje analogový vstup 1 a digitální vstup 2. Analogový zvukový signál, například vytvářený mikrofonom 3, může být veden do zařízení přes analogový vstup 1. V analogově-číslicovém převodníku 5 je analogový signál vzorkován při rychlosti vzorkování rovně 44,1 kHz, načež jsou vzorky digitalizovány. Pro tento účel jsou vytvářeny hodinové impulzy o frekvenci rovně rychlosti vzorkování f_s , a to zdrojem 6 kmitočtu, který obsahuje krystal pracující při frekvenci, která je n násobkem 44,1 kHz a která je vedena na vstup 7 hodinového signálu analogově-číslicového převodníku 5. V daném příkladě je n rovno 512. Krystal potom pracuje při frekvenci 22,579 MHz. Volicí spínač 51, který je

v poloze c-b, převádí vzorky na vstup 8 kódovací jednotky 2, například kódovací jednotky dílčích pásem SBC. Kódovací jednotky dílčích pásem jsou popsány srozumitelně v literatuře, takže kódovací jednotka dílčích pásem nebude podrobněji popisována. Vzorky z analogové-číslicového převodníku 2 jsou zaváděny do kódovací jednotky 2 dílčích pásem při frekvenci odpovídající rychlosti vzorkování f_s . Hodinové impulzy ze zdroje 6 jsou proto vedeny na vstup 10 hodinových impulzů kódovací jednotky 2 přes volicí spínač 22, který je v poloze g-b.

Jestliže je na vstup 2 přiváděn číslicový zvukový signál, jsou volicí spínače 21 a 22 oba v poloze g-b. Pomocí fázově vázané smyčky 25 je odvozována vzorková rychlost f_s z číslicového signálu. Číslicový signál je zaváděn při této vzorkové rychlosti f_s a je převáděn do kódovací jednotky 2 dílčích pásem.

Kódované signály dílčích pásem jsou vedeny na výstup 11 a jsou předávány na vstup 13 zpracovávací jednotky číslicového signálu /nebo signálového procesoru/ 14 přes vedení 12. Bitová rychlost, při které jsou signály dílčích pásem vedeny do signálového procesoru 14 přes vedení 12 je například 384 kbitů za sekundu. Aby se toto zajistilo, jsou v generátoru 15 generovány hodinové impulzy o frekvenci f_g o velikosti $m \times 48$ kHz a jsou vedeny na odpovídající vstupy 16 a 17 hodinových impulzů kódovací jednotky 2 a signálového procesoru 14. Bitová rychlost 384 kbitů za sekundu nemůže být odvozena jednoduše z hodinového generátoru 6, který má krystal pracující při $511 \times 44,1$ kHz. Pro tento účel je použit hodinový generátor 15. Tento generátor 15 má krystal pracující při $m \times 48$ kHz. V daném příkladě je m také 512, takže hodinová frekvence krystalu je 24,576 MHz. Bitová rychlost 384 kbitů za sekundu může být odvozena jednoduše od frekvence, například dělením číslem 64. V signálovém procesoru 14 je signál převáděn například v převodníku osm na deset. Převodník

osm na deset je popsán například v evropském patentovém spise č. /patentová přihláška č. 150 082 = PHN 11.117/.

V tomto převodníku jsou 8 bitová datová slova převáděna na desetibitová kódová slova. Dále může signálový procesor 14 aplikovat prokládání. Toto vše slouží k tomu, aby bylo možné na přijímací straně aplikovat na přijímanou informaci korekci chyby.

Korekce chyby, použitá v systému zde popisovaném, je popsána v evropském patentovém spise č. /patentová přihláška č. 90200128.8 = PHN 13.213/.

V důsledku uvedeného opatření je informační tok /a tedy i bitová rychlost/ na výstupu 12 signálového procesoru 14 větší, než je informační tok /bitová rychlost/ na výstupu 13. Takto získaná informace je uspořádána v rámcích. Následně se vkládá mezi každé dva po sobě následující rámce mezirámcová mezera. Bude patrné, že délka mezirámcové mezery bude proměnlivá. V daném příkladě se uvažuje jako jmenovitá hodnota pro tuto mezirámcovou mezeru 64 kanálových bitů, přičemž tato hodnota podléhá obměnám, jak bude patrné níže. Takto získaný signál se vede na výstup 12. Signálový procesor 14 převádí signál přivedený na vstup 13 takovým způsobem, že bitová rychlost na výstupu 12 je 768 kilobitů za sekundu, tj. dvojnásobná, než je bitová rychlost na vstupu 13.

Výstupní signál signálového procesoru 14 je veden na vstup 20 záznamového prostředku 21, pomocí něhož je signál zaznamenáván do podélné stopy na nosiči 22 záznamu. Záznamový prostředek 22 může obsahovat jednu hlavu nebo několik hlav, například osm vedle sebe uložených hlav, pomocí nichž se informace zaznamenává do osmi podélně vedle sebe uložených stop na nosiči záznamu. V posledně jmenovaném případě je do každé hlavy veden signál mající bitovou rychlost $96 / = 768 : 8 /$ kilobitů za sekundu.

Stopa nyní obsahuje rámce mající fixní informační obsah 16320 bitů, střídající se s mezirámcovými mezerami majícími jmenovitou délku 64 kanálových bitů. To znamená, že jeden rámec a následující mezirámcová mezera jmenovité délky uložené v jedné stopě obsahují celkem 16384 bitů. To vyplývá přímo ze skutečnosti, že v daném příkladě je rámcová perioda $170 \frac{2}{3}$ ms. V případě rychlosti zavádění do stopy 96 kbitů za sekundu z toho vyplývá, že rámec zahrnující mezirámcovou mezeru má jmenovitou délku 16 384 bitů.

Vzorkové rychlosti f_s a f_{Σ} se mohou měnit. Podobně se může měnit frekvence f_p . V důsledku toho dojde k výchylkám délky mezirámcové mezery /mající jmenovitou délku 64 kanálových bitů/ ve stopě, délky rámce /který vždy obsahuje 16320 kanálových bitů/ ve stopě, bitové rychlosti na výstupu signálového procesoru $1\frac{1}{4}$ /mající jmenovitou hodnotu 768 kilobitů za sekundu/ a rychlosti rámce na výstupu signálového procesoru $1\frac{1}{4}$ /mající jmenovitou hodnotu $375/64 = 96000/16384$ rámců za sekundu/.

Když se předpokládá, že maximální přípustná výchylka vzorkové rychlosti f_s je 0,2 %, znamená to, že celková délka rámce a následující mezirámcové mezery ve stopě může vykazovat maximální výchylku 0,2 % z 16384. To znamená výchylku 32 kanálových bitů. V důsledku toho může mít mezirámcová mezera, která obsahuje jmenovitý počet 64 kanálových bitů, může mít délku mezi 32 a 96 kanálovými bity.

Činnost zařízení bude nyní podrobněji popsána s odvoláním na obr. 2. Obr. 2a znázorňuje situaci, v níž nejsou žádné výchylky ve vzorkové rychlosti f_s , tj. f_s je rovná jmenovité vzorkové rychlosti f_{s0} , a v hodinové frekvenci f_p , tj. f_p je rovná jmenovité hodinové frekvenci f_{p0} . Na horní čáře v obr. 2a jsou /jmenovité/ programové cykly v mikroprocesoru $1\frac{1}{4}$ znázorněny jako funkce času. Programové cykly obsahují programové bloky /n a intervaly T2. Horní čára na obr. 2b

znázorňuje datový proud zaznamenaný do stopy na nosiči záznamu jako funkci času, přičemž se dále předpokládá, že osa těchto stop probíhá rovnoběžně vedle sebe na nosiči záznamu. Jelikož se nosič záznamu pohybuje při konstantní rychlosti, tato horní čára také znázorňuje fyzickou polohu datového proudu ve stopě na nosiči záznamu.

Programové bloky v procesoru 14 mají délku 11. Mezi dvěma bloky je vložen časový interval 12. V programovém bloku 2n procesor 14 připravuje data pro záznam, tj. dochází k prokládání, kódování v Reed-Solomonově kódu a k modulaci 8 na 10.

V programovém bloku 2n procesor 14 zpracovává informaci obsaženou v 2048 informačních paketech /časových úsecích/ majících každý 32 bitů, které jsou poskytovány kódovací jednotkou 9 dílčích pásem. Tyto bity jsou rozděleny mezi osm stop a jsou uloženy na těchto stopách. To znamená 16 384 bitů na stopu. Ukládání skutečné informace však vyžaduje pouze 16320 bitů na stopu, jak již bylo uvedeno výše. Tato informace je uložena v jednom rámci ve stopě. Procesor 14 vkládá čtrnáct mezirámcových mezer 10 mezi rámce, které mají jmenovitou délku 64 $\neq$ 16384 - 16320 / kanálových bitů. Při bitové rychlosti 96 kilobitů za sekundu toto znamená, že 10 je 0,66 ms. To znamená, že spojení mezi výstupem 19 procesoru 14 a vstupem 20 záznamového prostředku 21 skutečně obsahuje osm signálových vedení pro přenášení osmi signálů, které se mají zaznamenávat do osmi stop. Rámce jsou zaznamenávány do stop takovým způsobem, že sousední mezirámcové mezery v osmi stopách mají všechny stejnou délku. Totéž platí pro sousední rámce v osmi stopách.

Obr. 2b znázorňuje situaci, ve které se vzorková rychlost f_s odchyluje od jmenovité hodnoty tak, že $f_s > f_{sn}$. To znamená, že krystal v generátoru 6 pracuje při frekvenci vyšší, než je $n \times 44,1$ kHz. Všechny ostatní parametry se nezměnily. Jelikož hodnota f_p se nezměnila, doba zpracování v

programovém bloku P_n zůstává stejná a v důsledku toho rovná I_n . Podobně zůstává bitová rychlost, při které je informace zaznamenávána do stopy, stejná. To znamená, že délka rámců I_n , z hlediska času, je rovná jmenovité délce I_a rámců. Jelikož $f_s > f_{sn}$, je informační tok vedený na vstup 8 kóovací jednotky 2 dílčích pásem větší. Zařízení by však mělo zpracovat tento větší informační tok. Nakonec toto má za následek, že se zaznamenává větší informační tok do stopy. To je dosaženo tím, že programové cykly nyní následují jeden po druhém rychleji. Interval I_2' mezi programovými bloky na obr. 2b jsou menší, než intervaly I_2 na obr. 2a. Kromě toho rámce I_n následují po sobě rychleji, tj. rámcová rychlost je zvýšena. Toto je realizováno při stejné bitové rychlosti tím, že se zmenšují mezirámcové mezery $/I < I_n/$. Procesor 14 tak vkládá mezirámcové mezery o délce menší, než 64 kanálových bitů takovým způsobem, že po zpracování může být na vstupu 8 do stopy zaznamenáván přesně zvýšený informační tok. To bude vysvětleno níže s odvoláním na obr. 3. Je však třeba poznamenat, že výchyly ve frekvenci krystalu $n \times 44,1$ kHz generátoru 6 ovlivňují rychlost přenášení informace mezi kóovací jednotkou 2 a signálovým procesorem 14, a kromě toho ovlivňují začáteční okamžiky zpracovávání signálu v programových blocích 2 v procesoru 14. Tento efekt je znázorněn schematicky pomocí čárkovaně vyznačeného vedení 26 na obr. 1 a bude vysvětlen s odvoláním na obr. 3. Výchyly hodnot f_s a $f_{s'}$ jsou vedeny do jednotky 2 a procesoru 14 přes přepínač 53, který by měl být v odpovídající poloze, a vedení 26.

Obr. 2c znázorňuje situaci, v níž je vzorková rychlost f_s menší než je hodnota f_{sn} , přičemž ostatní parametry jsou opět stejné. Jelikož f_s je opět rovná hodnotě f_{pn} , programový cyklus P_n má opět délku I_1 a bitová rychlost, při které se informace zaznamenává do stopy, je nezměněna. To znamená, že délka rámců I_n je rovná jmenovité délce I_a .

Jelikož hodnota f_s je menší než f_{sn} , je veden na vstup 8 kódovací jednotky 2 dílčích pásem menší informační tok. To také znamená, že do stopy je zaznamenáván menší informační tok. Programové cykly nyní po sobě následují s menší rychlostí. Intervaly mezi programovými bloky P jsou potom delší, tj. $I_2'' > I_2$. Kromě toho je rámcová rychlost snížena. Toho je dosaženo při stejné bitové rychlosti tím, že se vkládají delší mezirámcové mezery $/I > I_n/$ mezi rámce. Procesor 14 tak vkládá mezirámcové mezery takové délky, že po zpracovávání může být informační tok na vstupu 8 přesně zaznamenáván do stopy. Mezirámcové mezery se v důsledku toho stávají delšími, než 64 kanálových bitů.

Obr. 2d znázorňuje situaci, ve které je hodinová frekvence f_p větší, než je jmenovitá hodinová frekvence f_{pn} . Opět je f_s větší než f_{sn} . Procesor 14 nyní pracuje při větší hodinové rychlosti. Programové bloky P jsou nyní kratší než I_1 . Kromě toho se zvyšuje bitová rychlost, při které je do stopy zaznamenávána informace.

Jelikož informační tok vedený na vstup 8 odpovídá jmenovitému informačnímu toku $/f_s$ je rovná $f_{sn}/$, zůstává rámcová rychlost rovná jmenovité rámcové rychlosti 375/64 rámců za sekundu. Kromě toho celková doba cyklu v procesoru 14, tj. $I_1' + I_2'''$ zůstává rovná jmenovité době cyklu, tj. $I_1 + I_2$.

V případě větší bitové rychlosti informačního toku na nosiči záznamu znamená stejná rámcová rychlost, že fyzická délka rámců ve stopě se stává menší $/E < f_n/$ a že se zvětšuje délka mezirámcových mezer $/I > I_n/$, takže $I_a' + I_b' = I_a + I_b$. Mezirámcové mezery nyní obsahuje více než 64 kanálových bitů.

Obr. 2e ilustruje situaci, v níž je hodinová frekvence f_p menší, než jmenovitá hodinová frekvence f_{pn} . V tomto případě je f_s rovna f_{sn} . Procesor 14 nyní pracuje při menší hodinové frekvenci. Programové bloky P jsou nyní delší než I_1 . Kromě

toho klesá bitová rychlost, při které je zaznamenávána informace.

Stejným způsobem jako v situaci znázorněné na obr. 2d rámcová rychlost nyní zůstává tedy rovná 375/64 rámců za sekundu. Celková doba programového cyklu, tj. $I_1'' + I_2''$, je opět rovná jmenovité době cyklu $I_1 + I_2$. To znamená, že intervaly jsou menší, $I_2'' < I_2$.

V případě nižší bitové rychlosti informačního toku na nosiči záznamu má stejná rámcová rychlost za následek zvýšenou fyzickou délku rámců ve stopě $l > l_0$, a zmenšenou délku mezirámcových mezer $l < l_0$, takže $I_a'' + I_b'' = I_a + I_b$. Z výše uvedeného také vyplývá, že délka mezirámcové mezery, v jaké je zaznamenána do stopy na nosiči záznamu, je vztažena k poměru mezi f_s a f_g . Jestliže se jak f_s , tak f_g zvětšují nebo zmenšují, zatímco jejich poměr zůstává stejný, délka mezirámcové mezery se nezmění. To může být demonstrováno v kvalitativních podmínkách porovnáním mezi obr. 2b a 2d.

Činnost zařízení znázorněného na obr. 1, pro získání výstupních signálů znázorněných na obr. 2, bude nyní vysvětlena s odvoláním na obr. 3. Obr. 3 znázorňuje zdroj ω frekvence, který obsahuje krystal ω_1 pracující při frekvenci $512 \times 44,1$ kHz, tj. 22,5792 MHz. V děliči ω_2 , který tvoří část zdroje ω frekvence, je tato frekvence dělena 512, čímž se získá frekvence f_g , která má velikost 44,1 kHz ve jmenovité situaci. Je zřejmé, že v případě frekvenčního zdroje ω_5 by tento zdroj měl obsahovat smyčku fázové vazby pracující při /jmenovité/ frekvenci $512 \times 44,1$ Hz. Pro jednoduchost však není druhý obvod znázorněný na obr. 1, zahrnující spínač ω_1 , znázorněn na obr. 3.

Hodinová frekvence 22,5792 MHz je vedena do čítače ω_3 přes dělič ω_{2A} frekvence, který dělí frekvenci krystalu ω_1 čtyřmi. Zdroj ω_5 frekvence na obr. 1 obsahuje krystal ω_4

pracující při frekvenci $512 \times 40 \text{ kHz}$, tj. 20,480 MHz. Tato hodinová frekvence je vedena do čítače 35 přes dělič 37 frekvence, který dělí frekvenci krystalu 34 hodnotou N. Ve jmenovitěm případě je N rovno 4, jak bude patrné níže. V komparátoru 36 se počítání ze dvou čítačů 33 a 34 srovnává navzájem následujícím způsobem. Čítače 33 a 35 jsou oba 10 bitové čítače. Čítač 33 čítá cyklicky od 0 do 831 včetně a čítač 35 čítá cyklicky od 0 do 959 včetně. Obě čítače jsou startovány ve stejném okamžiku a mají nulovou startovací hodnotu. Když čítač 35 dosáhne čítání "89" /decimálně/, čítání čítače 33 se použije pro určení N v děliči 37. Je-li čítání v podstatě "0" /decimálně/, N v děliči 37 se nastaví na 4. Nedosáhlo-li čítání čítače 33 hodnoty 0 v této době, bude uvažováno N rovno 6. Je-li čítání čítače 33 větší než 0, bude to mít za následek $N=3$. Poté se cyklus nově odstartuje, přičemž hodnota pro N získaná v předchozím cyklu se uloží do děliče 37 a čítač 33 se znovu nenastaví na nulu, ale pokračuje v čítání počínaje dosaženou hodnotou. Tímto způsobem se vytvořila fázově vázaná smyčka, v níž f_1 je fázově vázána s f_2 .

Tímto způsobem komparátor pokaždé porovnává čítání čítače 33 s hodnotou 882 a poskytuje signál A pro definování hodnoty N výše popsaným způsobem. Když oba krystaly 31 a 34 pracují při jejich jmenovitých hodnotách, bude N rovno 4. Frekvence f_1 je rovna 6,144 MHz se potom objeví na výstupu 39.

Výchylka hodinové frekvence krystalu 31 v kladném smyslu /tj. krystal poskytuje hodinovou frekvenci vyšší než 22,5792 MHz/ znamená vyšší načítání čítače 33 a tedy jinou hodnotu řídícího parametru A, tj. takovou, že se zmenší hodnota M v děliči 37. Hodinová frekvence f_1 poskytovaná děličem 37 je potom vyšší než 6,144 MHz. Výchylka hodinové frekvence krystalu 31 v záporném smyslu potom znamená, že hodinová frekvence poskytovaná děličem 37 je nižší než 6,144 MHz. V průměru nebude mít výchylka v hodinové frekvenci krystalu 34 za následek dlouhodobou výchylku v hodinové frekvenci f_1

děliče 37. Hodinová frekvence na vstupu 38 se však zvyšuje. Pro vytváření řídicího parametru Δ má vzrůst hodinové frekvence krystalu 34 /zatímco frekvence krystalu 31 zůstává stejná/ stejný účinek, jako v případě, že hodinová frekvence krystalu 31 klesá /zatímco hodinová frekvence krystalu 34 zůstává stejná/. To znamená, že hodnota N v děliči se zvyšuje. Po delší časové údobí se tyto dva účinky v podstatě ruší. Může proto být uvažováno, že f_i se odvozuje pouze z hodinové frekvence krystalu 31. S výhodou se však toto nedělá, protože odvozování f_i přímo z hodinové frekvence krystalu 31, bez ohledu na hodinovou frekvenci krystalu 34, vyžaduje použití nevhodných a obtížně realizovatelných dělicích faktorů.

Jmenovitá hodnota 6,144 MHz pro f_i může být odvozena jednoduše od hodinové frekvence krystalu 34, a to dělením čtyřmi. Navíc výchyly hodinové frekvence krystalu 34, jak bylo vysvětleno výše, neovlivňují f_i . Kromě toho výchyly v hodinové frekvenci krystalu 31 mají za následek výchyly f_i , jak je požadováno.

Hodinový signál z děliče 37 je veden do děliče 71, který dělí hodinovou frekvenci 512, takže hodinový signál jmenovité frekvence 12 kHz se objeví na výstupu. Tato frekvence 12 kHz se vede do kodéru 9^o dílčích pásem a do procesoru 14. Tato frekvence definuje přenos dat mezi kodérem dílčích pásem a procesorem 14 a datovou rychlost, při níž se děje přenos. Je tomu tak proto, že jestliže frekvence 12 kHz diktuje frekvenci, při které se informační pakety o délce 32 bitů přenášejí do procesoru 14^o kodérem 9^o dílčích pásem po vedení 12. To má za následek rychlost přenosu dat 384 kilobitů za sekundu. Pro další vysvětlení formátu signálu zaváděného na vedení 12 kodérem 9^o dílčích pásem je třeba se odvolat na dřívější mizozemské patentové spisy č. /patentová přihláška 89 01 401 = PHN 12 967/ a č. /patentová přihláška 90 00 338 = PHN 13 241/. Tato frekvence 12 kHz je

také vedena do děliče 72, který dělí hodinovou frekvenci 2048. To dává vznik jmenovité hodinové frekvenci 375/64 na vstupu 73. Tato hodinová frekvence diktuje a je rovná rámcové rychlosti a je vedena do procesoru 14.

Hodinová frekvence 24 576 z krystalu 34 se také vede do procesoru 14 přes dělič 74, který dělí hodinovou frekvenci čtyřmi. Procesor je nyní označen jako procesor 14, čímž je označeno, že jednotka 14 představuje tu sekci procesoru 14, která vykonává zpracovávání signálu při informačním toku. V důsledku toho procesor 14 na obr. 1 obsahuje sekci 14 a určité periferní části, jako jsou čítače a frekvenční děliče znázorněné na obr. 3. Totéž se týká kódovací sekce dílčích pásem, která je na obr. 3 označena jako jednotka 21.

Hodinová frekvence jmenovitých 0,144 MHz z děliče 74 je také vedena do děliče 75, který dělí hodinovou frekvenci opět 128, takže se na výstupu vytváří hodinová frekvence 48 kHz. Výstup tohoto děliče 75 je připojen ke svorce g spínače 32. Výstup 76 procesoru 14 je připojen ke svorce a spínače 32. Procesor 14 má dále výstup 77, na němž je vytvářen řídicí signál, který je veden na vstup spínače 32 pro řídicí signál. Svorka b spínače 32 je spojena s výstupem 19.

Zařízení pracuje následovně. Opět se předpokládá, že všechny parametry mají své jmenovité hodnoty, jak je znázorněno na obr. 2a. Data jsou zaváděna při frekvenci 44,1 kHz, jsou zpracovávána v kódovací jednotce 21 dílčích pásem a jsou plněna do signálového procesoru 14 při bitové rychlosti 384 kilobitů za sekundu. To se provádí při řízení 12 kHz-ovou hodinovou frekvencí z děliče 71. Hodinová frekvence z děliče 72 diktuje startovací okamžiky t1, t3, t5, viz obr. 2a, programových bloků p0, ve kterých se zpracovává informace přiváděná do signálového procesoru 14. Frekvence f1 z frekvenčního děliče 74 diktuje pracovní rychlost v pro-

procesoru 14' a tak určuje délku t_1 , t_2 programového bloku. V programovém bloku 2n se zpracovává pevné množství informace v souladu s pevným algoritmem, takže frekvence f_1 z děliče 74 diktuje délku programového bloku. Jakmile bylo zpracováno uvedené fixní množství informace, tj. v okamžiku t_2 , který je zjišťován interně v procesoru 14', je zpracovávaná informace vyváděna před výstup 76. Procesor 14' opět interně zjišťuje, kdy byla veškerá informace dodána na jeho výstup. To je v okamžiku t_6 , viz obr. 2a, dolní čára. V časovém intervalu t_2 , t_6 je spínač 32 v poloze a-b, takže informace z procesoru 14' může být vedena na výstup 19. V okamžiku t_6 vytváří procesor 14' řídicí signál IFG na výstupu 77, pod jehož vlivem se přepínání signálu nastaví do polohy g-b. Tento IFG řídicí signál zůstává k dispozici na výstupu 77, dokud procesor 14' interně nezjistil dokončení příštího programového bloku v okamžiku t_4 , takže řídicí signál IFG opět zmizí. V časovém intervalu t_6 , t_4 , ve kterém je spínač 32 v důsledku toho v poloze g-b, jsou hodinové impulzy mající frekvenci 48 kHz a dodávané děličem 75 vedeny na výstup. Ve jmenovité situaci je hodinových impulzů 64. V důsledku toho má časový interval t_6 , t_4 jmenovitou délku 0,66 ms. V okamžiku t_4 se provádí další programový blok. Množství informace zpracované v tomto programovém bloku, během časového intervalu t_3 , t_4 , je vedeno na výstup 76 a je přenášeno do záznamového ustrojí přes spínač 32, který je opět v poloze a-b, přičemž v tomto zařízení je uvedená informace zaznamenávána na nosič záznamu v časovém intervalu t_2 následujícím za t_4 .

Obr. 2b znázorňuje situaci, v níž je f_2 vyšší než 44,1 kHz. Je tomu tak proto, že frekvence krystalu 31 je větší, než 22,5792 MHz. To znamená, že informace se objevuje na vstupu kodéru 9' dilčních pásem při vyšší vzorkovací frekvenci a je tedy v důsledku toho zpracovávána při vyšší hodinové frekvenci, tj. s vyšší rychlostí, v tomto kodéru 9' dilčních pásem. Frekvence na výstupu děliče 71 je

nyní vyšší, než 12 kHz. To také znamená, že rychlost přenosu dat do procesoru 14 je nyní vyšší než 384 kilobitů za sekundu. Frekvence vytvářená děličem 72 je také vyšší. To znamená, že programové bloky 2 po sobě následují rychleji. To může být vidět na obr. 2b v tom, že časový interval t_1 , t_7 je menší, než je časový interval t_1 , t_7 na obr. 2a. Jelikož frekvence f_1 , která je vedena na vstup procesoru 14 a která diktuje rychlost zpracovávání signálu v procesoru 14, se nezměnila, doba zpracování signálu v procesoru 14 se rovněž nezměnila. Z časového hlediska zůstala délka programových bloků stejná, jako v situaci znázorněné na obr. 2a. Procesor 14 opět interně zjišťuje okamžiky t_2 , t_8 , při kterých bylo zpracováno pevné množství informace, takže může být vedeno na výstup. Spínač 52 je v poloze a-b, takže informace může být přenášena na výstup 19. Procesor 14 dále zjišťuje okamžik t_6 , ve kterém je informace vedena na výstup 76. V tomto okamžiku řídicí signál IFG je veden interně na výstup 77, takže spínač 52 je uveden do polohy a-b a hodinové impulzy o frekvenci 48 kHz z děliče mohou být vedeny na výstup 19 pro vytváření mezinámkové mezery. V okamžiku t_8 procesor 14 zjišťuje konec příštího programového bloku. V tomto okamžiku je řídicí signál IFG ukončen, takže spínač 52 je znovu nastaven do polohy a-b. Informace zpracovávaná v příštím programovém bloku může být potom vedena na výstup 19. Doba t_2 , t_6 pro záznam informace na nosič záznamu je rovná záznamové době z obr. 2a. Jelikož celková doba programového cyklu t_2 , t_8 je menší, než na obr. 2a, je mezinámková mezera v důsledku toho kratší.

Popis činnosti obvodu v situaci znázorněné na obr. 2c nyní může být stručný. Je-li frekvence f_3 menší, než 44,1 kHz, rychlost zpracovávání informace v kodéru 2 dílčích pásmech a rychlost přenosu dat do procesoru 14 je nižší. Kromě toho je frekvence přiváděná do procesoru 14 děličem 72 nižší. Hodinové impulzy z tohoto děliče 72 diktují začátky programových bloků v okamžicích t_1 , t_{11} , t_{13} , viz obr. 2,

obr. 2c. Časový interval t_1 , t_{11} je nyní delší, než je časový interval t_1 , t_3 na obr. 2a. Ze zbývajících hledisek se však zpracovávání signálu v procesoru $14'$ nezměnilo. Znamená to, že spínač 52 je v poloze $a-b$ během časového intervalu t_1 , t_3 a v poloze $a-b$ v časovém intervalu t_5 , t_{11} .

Obr. 2d nyní znázorňuje situaci, v níž je hodinová frekvence f_g z krystalu 34 vyšší, než 24,576 kHz. Jak bylo uvedeno výše, tyto výchylky neovlivňují hodinové frekvence poskytované děliči 71 a 72 . Hodinová frekvence poskytovaná frekvenčním děličem 74 se však mění. Tato hodinová frekvence se zvyšuje. To znamená, že rychlost zpracovávání signálu v procesoru $14'$ se zvýšila. Délka programových bloků 2 se v důsledku toho stala kratší. Na obr. 2d je toto patrné v tom, že časové intervaly t_{14} , t_2 a t_{12} jsou kratší, než časové intervaly t_1 , t_2 na obr. 2a. Impulzy z děliče 72 frekvence opět diktují začátky programových bloků v okamžicích t_{14} , t_{15} , t_{16} . Časové intervaly t_{14} , t_{15} a t_{15} , t_{16} jsou stejné, jako časový interval t_1 , t_3 . Ze toho tak proto, že krystal 31 má opět svou jmenovitou frekvenční hodnotu a výchylka v rezonanční frekvenci krystalu 34 nemá žádný účinek.

V okamžiku t_{12} činnost v programovém bloku 2 přestala a informace může být vedena na výstup 76 procesoru $14'$. Jelikož frekvence f_g je nyní větší, než jmenovitá hodnota f_{gn} , je informace vedena rychleji na výstup 76 procesoru. To znamená, že informace zpracovaná v programovém bloku se zaznamenává rychleji a tedy v kratším časovém intervalu t_2 , t_{17} na nosič záznamu. Na obr. 2d je toto vidět v tom, že časový interval t_2 , t_{17} je kratší, než časový interval t_2 , t_6 na obr. 2a.

V okamžiku t_{17} procesor $14'$ opět vytváří řídicí signál IF6 na výstupu 77 , který působí přestavení spínače 52 do polohy $a-b$. V tomto okamžiku jsou hodinové impulzy z frek-

venčního děliče Z_5 , které tvoří nezerámkovou mezeru, zaznamenávají na nosič záznamu. Jelikož je frekvence krystalu $\underline{34}$ větší, než je jmenovitá hodnota 24,576 MHz, bude frekvence hodinových impulzů poskytovaných děličem Z_5 vyšší než 48 kHz. Bitová rychlost dat vedených na výstup Z_6 procesorem $\underline{14}$ a zaznamenávaných na nosiči záznamu je nyní vyšší, než jmenovitá bitová rychlost 96 kilobitů za sekundu v každé stopě.

Obr. 2e znázorňuje situaci, v níž je hodinová frekvence $\underline{12}$ krystalu $\underline{34}$ nižší než 24,576 MHz. Opět tato výchylka nemá žádný účinek na hodinové frekvence poskytované frekvenčními děliči Z_1 a Z_2 . Hodinová frekvence, poskytované frekvenčními děliči Z_4 a Z_5 , se však mění, tj. zmenšují se. To znamená, že rychlost zpracovávání signálu v procesoru $\underline{14}$ je nižší. V důsledku toho je délka programových bloků $\underline{2}$ větší, než je jmenovitá délka. Na obr. 2e je patrné, že časové intervaly $\underline{t18}$, $\underline{t4}$ a $\underline{t19}$, $\underline{t4}$ jsou delší, než časový interval $\underline{t1}$, $\underline{t2}$ na obr. 2a. Impulzy z frekvenčního děliče Z_2 opět diktují okamžiky $\underline{t18}$, $\underline{t19}$, $\underline{t20}$, v nichž programový blok $\underline{2}$ začíná. Časové intervaly $\underline{t18}$, $\underline{t19}$ a $\underline{t19}$, $\underline{t20}$ jsou rovné časovému intervalu $\underline{t1}$, $\underline{t3}$.

V okamžiku $\underline{t1}$ je zpracovávání v programovém bloku $\underline{2}$ dokončeno a informace nyní může být vedena na výstup Z_6 procesoru $\underline{14}$. Jelikož $\underline{12}$ je nyní menší, než je jmenovitá hodnota $\underline{120}$, informace je vedena pomaleji na výstup Z_6 . To znamená, že informace zpracovávané v programovém bloku se zaznamenává pomaleji, tj. v delším časovém intervalu $\underline{t2}$, $\underline{t21}$, na nosič záznamu. Na obr. 2e je toto vidět v tom, že časový interval $\underline{t4}$, $\underline{t21}$ je kratší, než je časový interval $\underline{t2}$, $\underline{t6}$ na obr. 2a. V okamžiku $\underline{t21}$ procesor opět vytváří řídicí signál $\underline{1F6}$ na výstupu Z_7 , takže spínač $\underline{52}$ je nastaven do polohy $\underline{a-b}$.

Jelikož frekvence krystalu $\underline{34}$ je nižší, než jmenovitá hodnota 24,576 MHz, stává se frekvence hodinových impulzů

poskytovaných frekvenčních děličem 75 menší, než 48 kHz. Kromě toho je bitová rychlost dat přenášených na výstup 76 procesorem 14 a zaznamenávaných na nosiči záznamu nižší, než je jmenovitá bitová rychlost 96 kilobitů za sekundu ve stopě.

Obr. 4 schematicky znázorňuje provedení reprodukčního zařízení v souladu s vynálezem. Zařízení obsahuje čtecí prostředek 40, obsahující alespoň jednu čtecí hlavu 41, pro čtení informace zaznamenané pomocí zařízení z obr. 1 ze stopy na nosiči 22 záznamu. Jestliže nosič 22 záznamu opět obsahuje řadu stop, které jsou uloženy vedle sebe v podélném směru na tomto nosiči záznamu, například osm stop, bude tento čtecí prostředek obsahovat osm čtecích hlav 41. Sériový datový proud čtený ze stopy /stop/ je veden do zpracovávací jednotky 43 signálu /nebo signálového procesoru/ po vedení 42. V tomto signálovém procesoru 43 je informace obsažená v rámci zpracovávána inverzně vůči způsobu, jakým byla zpracovávána v procesoru 14 znázorněném na obr. 1. To znamená, že může být aplikováno odstraňování prokládání a korekce chyby, a že 10 bitová kanálová slova jsou znovu převáděna na 8 bitová informační slova v převodníku desek na osm. Tím se získávají signály dílčích pásem, které jsou vedeny z výstupu 44 do dekódovací jednotky 46, v daném případě do dekódovací jednotky 46 dílčích pásem, po vedení 45. V této dekódovací jednotce 46 jsou dílčí pásmové signály opětovně kombinovány pro vytváření širokopásmového číslicového signálu. Tento širokopásmový číslicový signál je veden na výstup 47 a po vedení 48 na vstup 49 číslicově analogového převodníku 50. Zařízení obsahuje první frekvenční zdroj 51, který poskytuje /jmenovitou/ hodinovou frekvenci f_0 na vstup 52 procesoru 43 pro hodinový signál a na vstup 53 dekódovací jednotky 46 dílčích pásem pro hodinový signál. V tomto případě je f_0 rovná $n \times 48$ kHz nebo 24,576 MHz. Hodinová frekvence, při které program v procesoru 43 běží, je odvozena od hodnoty f_0 /jmenovitá/ bitová rychlost 384 kilobitů za sekundu, s níž je informace vedena do dekódovací jednotky 46 dílčích pásem po vedení 45, je také odvozena z této frekvence f_0 .

Zařízení dále obsahuje druhý frekvenční zdroj 54, který vytváří jmenovitou vzorkovací frekvenci f_s a vede ji na vstup 55 dekódovací jednotky 46 dílčích pásem pro hodinový signál a na vstup 56 číslicově analogového převodníku 50 pro hodinový signál. Opět je tato frekvence 44,1 kHz a je to frekvence, s níž jsou vzorky vedeny do číslicově analogového převodníku. Pro tento účel obsahuje opět dělič 54 frekvence krystal pracující při frekvenci $n \times 44,1$ kHz, kde n je opět 512, takže krystal pracuje při frekvenci 22,5792 MHz. Následně se objevuje analogový signál na výstupu 57. Zařízení dále obsahuje řídící ústrojí rychlosti pro dopravu pásky. Toto řídící ústrojí obsahuje synchronizační detektor 60 signálu, fázový komparátor 61, převodník 62 frekvence a řídící prostředek pro řízení rychlosti dopravy motoru 63 pomocí řídícího signálu, který je generován fázovým komparátorem 61 a je veden do motoru přes smyčkový filtr 64A, obsahující integrátor. Tento motor 63 pohání hnací kladku 65, která spolupůsobí s přítláčnou kladkou 66 pro zajišťování dopravy nosiče 12 záznamu.

Pomocí synchronizačního detektoru 60 se odvozuje ze signálu čteného z nosiče záznamu frekvenční signál vztažený k rámcové rychlosti f_R /v rámcích za sekundu/ ve čteném signálu. Rámcová rychlost f_R může být odvozena ze sériového výstupního signálu poskytovaného čtecím prostředkem 40 způsobem popsaným s odvoláním na obr. 6. Pomocí frekvenčního převodníku 62 se odvozuje z hodinové frekvence m. 48 kHz z frekvenčního zdroje 51 frekvence f_R' , která je v pevném vztahu k požadované rámcové rychlosti. Pro odvozování frekvence f_R' přijímá frekvenční převodník 62 také frekvenci f_s n. 44,1 kHz z frekvenčního zdroje 54 po vedení 68. To je potřebné proto, že výchytky frekvence f_s ovlivňují hodnotu f_R' . Je-li f_s přesně jmenovitá hodnota 44,1 kHz, f_R' bude násobkem jmenovité rámcové rychlosti 376/64. Výchytky frekvence m. fp však nemají za následek výchytky f_R' . V komparátoru 61 jsou obě frekvence f_R a f_R' vzájemně spolu srovnávány. Z rozdílu se

odvozuje řídicí signál pro řízení rychlosti motoru a tedy dopravní rychlost nosiče záznamu, a to pomocí vedení 64. Činnost zařízení znázorněného na obr. 4 bude podrobněji popsána s odvoláním na obr. 5.

Obr. 5a je založen na jmenovité situaci. To znamená, že vzorková rychlost je přesně stejně velká, jako jmenovitá hodnota f_{sn} ($= 44,1$ kHz), hodinová frekvence je přesně stejně velká jako jmenovitá hodnota f_{pn} ($= 24,576$ MHz), mezirámcové mezery na nosiči záznamu mají přesně jejich jmenovitou délku i_n ($= 0,4$ kanálových bitů) a rámcová rychlost f_R je přesně rovna jmenovité rámcové rychlosti f_{Rn} 375/0,4 rámců za sekundu. Doprava pásku se potom provádí při rychlosti V_t rovné jmenovité dopravní /nebo čtecí/ rychlosti V_n . Obr. 5a proto skutečně odpovídá obr. 2a. Horní čára představuje seriový datový tok v rámcích, střídajících se s mezirámcovými mezerami v časovém sledu, v němž jsou čteny. Jelikož $V_t = V_n$, znamená to, že tato čára také představuje fyzickou polohu rámců a mezirámcových mezer na nosiči záznamu. Druhá čára na obr. 5a ukazuje programový cyklus obsahující programové bloky P_n délky I_1 a intervaly délky I_2 .

Obr. 5b znázorňuje situaci, v níž je vzorková rychlost f_R vytvářena frekvenčním zdrojem ω_R vyšší, než je jmenovitá vzorková rychlost f_{sn} , přičemž ostatní parametry jsou nezměněné. Jelikož se hodnota f_R nezměnila, zpracovávací doba v programovém bloku P_n zůstává stejná a je tedy rovna I_1 . Vyšší vzorková rychlost pro vzorky vedené do číslicového analogového převodníku ω_D znamená, že se do tohoto číslicového analogového převodníku vede větší datový tok. To také znamená, že bude čten větší datový tok z nosiče záznamu ω_2 .

Nyní je na vedení ω_4 vytvářen řídicí signál tx ový, že se dopravní rychlost V_t zvětší ($V_t > V_n$). Rámce P_n zaznamenané na nosiči záznamu tak, jak je znázorněno na obr. 5a, jsou nyní čteny větší rychlostí. To je znázorněno horní čarou na obr. 5b. Tato čára udává, jak je vedena informace

čtená z nosiče záznamu do signálového procesoru 41 v závislosti na čase.

Jak je patrné z obr. 5a, rámce nyní po sobě sledují rychleji $/I_a' + I_b' < I_a + I_b/$. Podobně programové bloky, které v zásadě mají stejnou délku jako na obr. 5a, nyní následují jeden po druhém rychleji z časového hlediska $/I_c' < I_c/$. V důsledku toho je programový cyklus kratší. Jak rámcová rychlost, tak i bitová rychlost signálu čteného z nosiče záznamu jsou vyšší, než je odpovídající jmenovitá rámcová rychlost a jmenovitá bitová rychlost. Je zřejmé, že dopravní rychlost je zvýšena přesně o tolik, jak je potřebné, pro umožnění zvýšeného datového toku na vstupu číslicové analogového převodníku 50.

Obr. 5c znázorňuje situaci, v níž I_c je menší, než je jmenovitá vzorková rychlost i_{gq} , přičemž ostatní parametry zůstávají nezměněny. Stejným způsobem jako na obr. 5b zůstává zpracovávací doba v programových blocích I_n stejná, tj. $I_1 \cdot f_p$ je rovné i_{gq} . Kratší frekvence na vstupu číslicové analogového převodníku 50 znamená, že datový tok na tomto vstupu 42 je menší, než je jmenovitý datový tok v tomto bodě. To také vyžaduje menší datový tok na vedení 41. V důsledku toho se na vedení 41 vytváří řídicí signál takový, že se dopravní rychlost V_t nosiče 41 záznamu zmenší $/V_t < V_n/$. Rámce, které byly zaznamenány na nosiči záznamu 41 způsobem znázorněným na obr. 5a, jsou proto čteny se zpožděním. To je znázorněno horní čarou na obr. 5c. Rámce nyní následují po sobě pomaleji $/I_a'' + I_b'' > I_a + I_b/$. Podobně programové bloky P_n po sobě následují pomaleji $/I_c'' > I_c/$. Jak rámcová rychlost, tak i signál čtený z nosiče 41 záznamu jsou proto menší, než je odpovídající jmenovitá rámcová rychlost a jmenovitá bitová rychlost. Redukce dopravní rychlosti na nosiči záznamu je opět přesně tak velká, jak je potřebné pro umožnění zmenšeného datového toku na vstupu 42 číslicové analogového převodníku 50.

Obr. 5d znázorňuje situaci, v níž se pouze hodinová frekvence f_p odchyluje od jmenovité hodnoty, tj. $f_p > f_{pn}$. Jelikož f_p je rovna f_{pn} , zůstává dopravní rychlost rovna jmenovité dopravní rychlosti v_n . Informace čtena z nosiče záznamu, jak je patrné z horní čáry na obr. 5d, je stejná, jako v situaci znázorněné na obr. 5a. Pouze programové bloky P jsou kratší $I_{II}^{III} < I_{II}$. Celkový programový cyklus se však nezmění $I_{II}^{III} + I_{II}^{III} = I_{II} + I_{II}$.

Obr. 5e znázorňuje situaci, v níž $f_p < f_{pn}$. Nyní jsou programové bloky P delší: $I_{II}^{III} > I_{II}$. Opačně jsou intervaly menší, tj. $I_{II}^{III} < I_{II}$. Celková doba programového cyklu však není změněna: $I_{II}^{III} + I_{II}^{III} = I_{II} + I_{II}$.

Obr. 5f znázorňuje situaci, v níž mezirámcové mezery na nosiči záznamu jsou delší, než jmenovité mezirámcové mezery, tj. $\Delta > \Delta_n$. Na nosiči záznamu může být mezirámcová mezera větší, než je jmenovitá mezirámcová mezera získána dvěma způsoby, tj. že během záznamu je $f_s < f_{sn}$, viz obr. 2c, nebo že během záznamu $f_s > f_{sn}$, viz obr. 2d.

Počínaje ze situace z obr. 2c, v níž byly rámce zaznamenány na nosiči záznamu takovým způsobem, že celková délka rámce a mezirámcové mezery na nosiči záznamu je větší, než je jmenovitá délka, bude ovládání motoru v reprodukčním zařízení takové, že v tomto případě čtecí doba pro jeden rámec a jednu mezirámcovou mezeru odpovídá přesně jmenovité čtecí době $I_a + I_b$. To znamená, že dopravní rychlost je zvýšena $v_t > v_n$. Jelikož délka rámce na nosiči záznamu na obr. 2c je rovna jmenovité délce rámce, znamená to, že během reprodukce při rychlosti $v_t > v_n$ je čtecí doba I_a^{III} pro rámec menší, než je jmenovitá čtecí doba I_a . To znamená, že čtecí doba I_b^{III} pro mezirámcové mezery během čtení je delší, než je jmenovitá čtecí doba pro uvedenou mezirámcovou mezeru I_b . To je znázorněno na obr. 5f.

Počínaje ze situace na obr. 2d, v níž rámce a mezirám-cové mezery jsou uspořádány na nosiči záznamu takovým způso-bem, že celková délka rámce a mezirámcové mezery je přesně rovná jmenovité délce $I_a + I_b$, znamená to, že během repro-dukce se dopravní rychlost v_t nosiče záznamu volí tak, že je rovná jmenovité dopravní rychlosti v_n .

Během čtení datový tok proto obsahuje rámce délky menší, než je jmenovitá rámcová délka a mezirámcovou mezeru délky větší, než je jmenovitá délka mezirámcové mezery. To odpoví-dá přesně tomu, co je znázorněno na obr. 2d. Datový tok, který je čten, jak je znázorněno horní čarou na obr. 5f, se v důsledku toho také týká reprodukce signálu zaznamena-ného způsobem znázorněným na obr. 2d. Programové bloky mají trvání rovné jmenovitému programovému trvání I_1 , protože f_p je rovná jmenovité hodinové frekvenci f_{pn} .

Obr. 5g znázorňuje situaci, v níž je nosič záznamu čten s rámci a mezirámcovými mezerami tak, že délka mezirámcové mezery na nosiči záznamu je menší, než je jmenovitá délka mezirámcové mezery. To je situace znázorněná na obr. 2b a 2c. Nyní se předpokládá, že situace je taková, jaká je zná-zorněná na obr. 2b, kde celková délka rámce a mezirámcové mezery je menší, než je jmenovitá délka. V reprodukčním zařízení bude ovládací ústrojí motoru řídit dopravu motoru takovým způsobem, že celková doba čtení na rámec a mezirám-covou mezeru se stane rovnou jmenovité čtecí době $I_a + I_b$, viz obr. 5a. To znamená, že dopravní rychlost v_t je menší, než jmenovitá dopravní rychlost v_n . Jelikož délka rámce na obr. 2b je rovná jmenovité délce rámce, znamená to, že čte-cí doba pro rámec je větší, než je jmenovitá čtecí doba I_a a čtecí doba pro mezirámcovou mezeru je menší, než je jme-novitá čtecí doba I_b .

V situaci znázorněné na obr. 2e je celková délka rámce a mezirámcové mezery na nosiči záznamu rovná jmenovité délce.

jednotkou $40'$ dílčích pásem. Ve jmenovité situaci je tato bitová rychlost opět $/12,000 \times 32/ = 384$ kilobitů za sekundu.

Zařízení dále obsahuje čítač 80 , vzorkovač 81 a synchronizační detektor 82 , taktéž znázorněný na obr. 4. Čítač 80 a vzorkovač 81 spolu dohromady tvoří fázový komparátor 81 z obr. 4. Čítač 80 je osmibitový čítač, který pod vlivem hodinových impulsů poskytovaných krystalem $34'$ čítá od 0 do 255, načež je znovu uváděn do startovací polohy. V okamžiku, kdy začíná rámeček, přičemž tento okamžik je určován hodinovým impulzem vydávaným frekvenčním děličem $72'$, je čítač 80 nastaven na specifickou startovací hodnotu, po které čítač pokračuje v čítání pod vlivem hodinových impulsů z krystalu $34'$. To je znázorněno na obr. 7a. Tento obrázek ukazuje, že když se objeví impuls z děliče $72'$, označený "strtfm", je čítač nastavován na odpočítání "56" /decimálně/. Důvod pro toto bude patrný z dalšího popisu.

Synchronizační detektor 82 je uzpůsoben pro odvozování synchronizačních slov ze sériového informačního toku, který je čten. Tato synchronizační slova jsou bloková synchronizační slova v signálu. Každý rámeček informačního signálu, zaznamenávaný na nosič záznamu, obsahuje množství rámcových bloků. V nizozemském patentovém spise č. /patentová přihláška č. 9001038 = PHM 13.314/ je uvedeno, že rámeček ve stopě obsahuje 32 rámcových bloků. Každý blok obsahuje 51 desetibitových slov. V důsledku toho rámeček obsahuje $32 \times 510 = 16\,320$ bitů celkem. Každý blok obsahuje jedno blokové synchronizační slovo. V důsledku toho detektor 82 detekuje 82 synchronizačních slov v rámci. Obr. 7b ukazuje výstupní signál detektoru 82 . Je zřejmé, že detektor 82 vytváří 8 impulsů na rámeček na výstupu. To ve skutečnosti znamená, že detektor 82 zjišťuje každé čtvrté blokové synchronizační slovo, při kterém vytváří impuls na svém výstupu.

Po každé, když se objeví impuls z detektoru 82 na vstupu 23 vzorkovače 81, vzorkovač 81 přebírá načítanou hodnotu z čítače 80 přivedenou do jeho vstupu 84 a vytváří řídicí signál odpovídající této hodnotě, přičemž tento signál je veden přes vedení 64 do motoru 63 pro pohon hnací kladky 65. Ve jmenovité situaci, tj. kdy frekvence krystalů 31 a 34 a délka mezirámcové mezery na nosiči záznamu mají všechny jejich jmenovitou hodnotu, leží impulsy na obr. 7b v takových okamžicích, že načítaná hodnota je uložena do vzorkovače 81 v polovině rozmezí 0 až 255 /decimálně/, tj. na čísle 127 nebo 128. Řídicí signál na vedení 64 je potom takový, že ovládací ústrojí motoru koriguje dopravní rychlost nosiče záznamu tak, že je přesně rovná jmenovité rychlosti v_n , viz obr. 5a, takže skutečná rychlost f_R rámců přesně odpovídá požadované rámcové rychlosti f_R^* , viz obr. 4.

Okamžik, v němž rámec začíná, kterým je okamžik prvního impulsu STARTFRM na obr. 7a, a počáteční číslo, na němž by měl být čítač 80 potom nastaven, by měly být samozřejmě takové, že při hodinové frekvenci 12 kHz, s níž je čítač 80 poháněn po frekvenčním dělení hodnotou 2048 v děliči 95, čítač dosáhne hodnoty 127 nebo 128 v okamžiku, v němž se objeví první impuls na výstupu blokového synchronizačního detektoru 82, tj. první impuls P1 na obr. 7b.

Impulzy STARTFRM generované děličem 72 určují okamžiky t1, t2, t3, viz obr. 5a. Jestliže je informace čtená z nosiče záznamu přiměřená k umožnění toho, aby mohlo začít zpracovávání signálu v procesoru 43, což je v okamžiku t4, toto zpracovávání signálu začne, až celá operace v programovém bloku je dokončena. To je v okamžiku t2. V tomto okamžiku procesor 43 začne přijímat informaci z následujícího rámce, takže zpracovávání této informace může začít v okamžiku t5.

Je třeba poznamenat, že v daném případě je procesor označen jako procesor 43 a dekódovací jednotka je označena jako

jednotka 46. Důvod pro to je v tom, že jednotka 43 tvoří tu sekci procesoru 43, která vykonává zpracovávání signálu při informačním toku. To znamená, že procesor 43 na obr. 4 obsahuje sekci 43 a určitá periferní ústrojí, jako některé z čítačů a frekvenčních děličů znázorněných na obr. 6. Totéž se týká dekódovací sekce 46 dílčích pásem na obr. 6.

Nyní se předpokládá, že se získá situace, při níž $f_2 > f_{sq}$. To znamená, že krystal 31 pracuje při vyšší frekvenci než 22,5792 MHz, viz obr. 5b. V důsledku toho se frekvence impulzů na výstupu děliče 72 zvyšuje. Impulzy STRTFRM následují po sobě rychleji. To znamená, že čítač 80 je dříve nastavován na počáteční hodnotu a že při příštím impulsu, který je impuls P1 v signálu znázorněném na obr. 7b, je načítaná hodnota čítače 80 vyšší, než 127 nebo 128. Pilotní křivka znázorněná na obr. 7a se nezměnila, protože čítač 80 je poháněn frekvencí odvozenou z krystalu 34, který stále pracuje při své jmenovité hodnotě. Na vedení 64 je tak generován řídicí signál, který působí, že dopravní rychlost vzrůstá, až se impulzy z obr. 7b objeví v takových okamžicích, že při zprůměrování přes jeden rámec jsou načítané hodnoty v okamžicích impulzů P1 na obr. 7b, které jsou nyní časově umístěny blíže u sebe, jsou 127 nebo 128. To znamená, že v okamžicích, v nichž se objevují impulzy P1, P2, P3, P4, jsou načítané hodnoty větší než 127 nebo 128 a v okamžicích, v nichž se objevují impulzy P5, P6, P7 a P8, jsou načítané hodnoty menší než 127 nebo 128. Obecněji řečeno to znamená, že načítané hodnoty pokaždé klesají v těch okamžicích, v nichž se objevují po sobě následující impulzy P1 až P8 ve dvou po sobě následujících impulzech STRTFRM. Jelikož ovládání motoru je integrační ovládání, viz smyčkový filtr 64A na obr. 4, dopravní rychlost při této zvýšené rychlosti $v_1 / > v_0$ se udržuje a načítaná hodnota čítače 80 zůstává 127 nebo 128 při zprůměrování na rámec nebo více rámců.

V důsledku toho jsou rámce, jakož i mezirámcové mezery čteny v kratší době. To je znázorněno horní čarou na obr. 5b. Jelikož procesor 43 pracuje při jmenovité frekvenci 6,144 MHz, zpracovávání signálu vykonávané v programovém bloku trvá stejnou dobu jako ve jmenovité situaci.

Nyní se předpokládá, že se obdrží situace, v níž $f_s < f_{sq}$, viz obr. 5c. To znamená, že krystal 31' pracuje při frekvenci pod hodnotou 22,5792 MHz. Dělič 72' frekvence nyní vydává impulzy STRTFRM při frekvenci nižší, než je jmenovitá frekvence 375/64. To znamená, že z časového hlediska je čítač 80 nastavován znovu na počáteční hodnotu v pozdějším okamžiku, než při příštím impulsu, který je impuls p1, přičemž v signálu znázorněném na obr. 7b je hodnota čítače 80 menší, než 127 nebo 128. Nyní je generován řídící signál na vedení 64, přičemž tento signál zajišťuje, že dopravní rychlost je snižována, až impulzy znázorněné na obr. 7b, které jsou nyní umístěny od sebe ve větších odstupech, se objevují v takových okamžicích, že při uvažování celého rámce jsou hodnoty v průměru stále ještě 127 nebo 128. To znamená, že v okamžicích, v nichž se impulzy p1, p2, p3 a p4 objevují, jsou načítané hodnoty menší, než 127 nebo 128, zatímco v okamžicích, v nichž se objevují impulzy p5, p6, p7 a p8, jsou načítané hodnoty větší, než 127 nebo 128. Je tomu tak proto, že z časového hlediska se pilovitá křivka, znázorněná na obr. 7a nezměnila, jestliže krystal 34' pracuje při jeho jmenovité frekvenci. V obecnějších podmínkách to znamená, že načítané hodnoty se pokaždě zvyšují v těch okamžicích po sobě následujících impulsů p1 až p8, které se objevují uvnitř dvou po sobě následujících impulsů STRTFRM.

Jelikož ovládání motoru je integrační ovládání, je dopravní rychlost udržována na zmenšené rychlosti $v_t / < v_n /$, a při zpřůměrování přes rámec nebo několik rámců, je načítaná hodnota 127 nebo 128 ve vzorkovacích okamžicích reprezentovaných okamžiky, v nichž se objevují impulzy ze synchronizačního detektoru 82.

Rámce, jakož i mezirámcové mezery jsou tak čteny z nosiče záznamu po delší časové údobí. Toto je ilustrováno horní čarou na obr. 5c. Časový interval t_1 , t_2 je kratší, než je časový interval t_1 , t_2 . Jelikož procesor 43 pracuje při jmenovité frekvenci 6,144 MHz, zaujímá zpracovávání signálu prováděné v programovém bloku 2 tolik času, jako ve jmenovité situaci.

Nyní se předpokládá, že se získá situace, v níž $f_p > f_{pn}$, viz obr. 5d. To znamená, že rozteč mezi impulzy STARTFRM se nezměnila. Je tomu tak proto, že výchylky frekvence f_p neovlivňují frekvenci poskytovanou děliči 71 a 72. Vzhledem k vyšší hodinové frekvenci přiváděné do čítače 80 má pilovitá křivka znázorněná na obr. 7a z časového hlediska vyšší frekvenci. Při zprůměrování přes jeden rámec budou opět hodnoty načítané v okamžicích, kdy se objevují impulzy p_1 až p_8 , opět 127 nebo 128. To znamená, že načítané hodnoty v okamžicích, v nichž impulzy p_1 , p_2 , p_3 a p_4 se objevují, jsou menší, než 127 nebo 128 a načítané hodnoty v okamžicích po impulzech p_5 , p_6 , p_7 nebo p_8 jsou větší než 127. Všeobecněji řečeno to znamená, že načítané hodnoty pokaždé vzrůstají v těch okamžicích, v nichž po sobě následující impulzy p_1 až p_8 se objevují uvnitř dvou po sobě následujících impulzů STARTFRM. Při zprůměrování přes rámec nebo více rámců zůstává hodnota načítaná čítačem 127 nebo 128. Rychlost dopravy nosiče záznamu zůstává stejná, jako je jmenovitá dopravní rychlost.

Podobné uvažování se vztahuje na situaci při níž $f_p < f_{pn}$, viz obr. 5e. Z časového hlediska je nyní pilovitá čára znázorněná na obr. 7a zpomalená. To znamená, že čítání v okamžicích, kdy se objevují impulzy p_1 , p_2 , p_3 a p_4 je větší než 127 nebo 128 a načítané hodnoty v okamžicích, v nichž se objevují impulzy p_5 , p_6 , p_7 a p_8 jsou menší než 127 nebo 128. Všeobecněji řečeno, načítané hodnoty pokaždé klesají v těch okamžicích, v nichž se objevují po sobě následující impulzy p_1 až p_8 uvnitř dvou po sobě následujících

impulzů STRTFRM. Při zprůměrování přes rámec nebo více rámců jsou však načítané hodnoty stále 127 nebo 128 při rychlosti dopravy rovné jmenovité rychlosti v_n dopravy.

Na obr. 5f je mezirámcová mezera na nosiči záznamu větší, než jmenovitá mezirámcová mezera. V situaci znázorněné na obr. 2c se rámce, včetně mezirámcové mezery na nosiči záznamu potom jeví delší, než je jmenovitá délka. Jelikož se pilovitá křivka znázorněná na obr. 7a nezměnila, ani se nezměnila frekvence STRTFRM, byla by průměrná načítaná hodnota čítače 80 v případě jmenovité dopravní rychlosti během čtení příliš vysoká pro jednu rámcovou periodu /vyšší než 127 nebo 128/. Dopravní rychlost se potom zvýší, takže při zprůměrování přes rámec nebo více rámců je načítaná hodnota opět 127 nebo 128. V situaci, jak je znázorněná na obr. 2d, jsou však načítané hodnoty během čtení při jmenovité dopravní rychlosti již 127 nebo 128 při zprůměrování přes rámec nebo více rámců. Jmenovitá dopravní rychlost se tak udržuje. Vycházeli se z obou situací toto znamená, že je čten signál, jak je znázorněn na obr. 5f horní čarou. Na obr. 5g byla délka mezirámcové mezery na nosiči záznamu menší, než jmenovitá délka mezirámcové mezery. Jestliže se toto týká situace znázorněné na obr. 2b se zdají být rámce na nosiči záznamu včetně mezirámcových mezer kratší, než je jmenovitá délka. Jelikož se pilovitá čára znázorněná na obr. 7a nezměnila a frekvence STRTFRM také zůstala, byla by stejná zprůměrovaná hodnota načítaná čítačem 80 při jmenovité dopravní rychlosti při čtení, příliš nízká pro rámec nebo pro skupinu rámců. Dopravní rychlost proto klesne, takže se průměrná načítaná hodnota opět stane 127 nebo 128.

V situaci z obr. 2e jsou však načítané hodnoty při čtení při jmenovité dopravní rychlosti již rovné 127 nebo 128, při zprůměrování přes celé období rámce. V důsledku toho je jmenovitá dopravní rychlost udržována.

Je třeba poznamenat, že vynález se neomezuje na zde popsaná provedení. Jsou možné různé obměny popsaných provedení, aniž by se opustil rozsah vynálezu vymezený následujícími patentovými nároky.

P A T E N T O V Ě N Á R Ů K Y

1. Číslicový záznamový a reprodukční systém, obsahující zařízení pro záznam číslicového elektrického signálu do podélné stopy na nosiči záznamu a zařízení pro reprodukci číslicového elektrického signálu ze stopy na nosiči záznamu, přičemž toto záznamové zařízení má vstup pro příjem číslicového elektrického signálu se specifickou vzorkovací rychlostí a je uzpůsobeno pro převádění přiváděných číslicového elektrického signálu do formy, která může být uspořádávána do po sobě následujících rámců při určité bitové rychlosti, přičemž tyto rámce mohou být zaznamenávány do stopy na nosiči záznamu, přičemž reprodukční zařízení je uzpůsobeno pro čtení rámců ze stopy na nosiči záznamu a pro dekódování informace obsažené v rámcích do číslicového elektrického signálu, majícího v podstatě uvedenou vzorkovou rychlost a pro vedení uvedeného elektrického signálu na výstup, vyznačený tím, že záznamové zařízení je uzpůsobeno pro zaznamenávání rámců prostřídáně s mezirámcovými mezerami ve stopě na nosiči záznamu, přičemž reprodukční zařízení je uzpůsobeno pro čtení rámců střídajících se s mezirámcovými mezerami, a přičemž mezirámcové mezery zaznamenávané do stopy na nosiči záznamu mají rozdílnou délku.

2. Číslicový záznamový a reprodukční systém podle nároku 1, vyznačený tím, že rámce zaznamenávané do stopy na nosiči záznamu mají proměnlivou délku.

3. Číslicový záznamový a reprodukční systém podle nároku 1 nebo 2, vyznačený tím, že mezirámcová mezera obsahuje kanálové bity, střídající se s každou bitovou buňkou.

4. Číslicový záznamový a reprodukční systém podle nároku 1, 2 nebo 3, vyznačený tím, že mezirámcové mezery mají jmenovitou délku 64 kanálových bitů.

5. Číslicový záznamový a reprodukční systém podle nároku 4, vyznačený tím, že mezirámkové mezery se mohou odlišovat v délce mezi 32 a 96 kanálovými bity při maximální výchylce ve jmenovité vzorkové rychlosti $\pm 0,3\%$.

6. Číslicový záznamový a reprodukční systém podle kteréhokoli z nároků 1 až 5, ve kterém číslicový elektrický signál po převedení a uspořádání do rámců je zaznamenáván do několika vedle sebe uspořádaných podélných stop na nosiči záznamu, vyznačený tím, že rámce jsou zaznamenávány ve stopách takovým způsobem, že mezirámkové mezery vedle sebe ležících stop leží ve v podstatě stejné poloze, posuzováno v podélném směru nosiče záznamu, a vedle sebe ležící mezirámkové mezery mají stejnou délku.

7. Záznamové zařízení pro použití v číslicovém záznamovém a reprodukčním systému podle kteréhokoli z předchozích nároků, obsahující vstup pro příjem číslicového elektrického signálu majícího uvedenou vzorkovou rychlost, převáděcí prostředek mající vstup připojený ke vstupu zařízení, upravený pro převádění číslicového elektrického signálu do formy, která umožňuje jeho uspořádání v rámci ve stopě na nosiči záznamu, a zdroj pro poskytování hodinového signálu určité hodinové frekvence na výstupu, přičemž tento výstup je spojen se vstupem hodinového signálu převáděcího prostředku, přičemž uvedená hodinová frekvence je v pevném vztahu s bitovou rychlostí, při níž se zaznamenává signál na nosiči záznamu, vyznačené tím, že převáděcí prostředek je uzpůsoben pro generování prostřídáných rámců a mezirámkových mezer, přičemž tyto mezirámkové mezery mají proměnlivou délku ve vztahu k výchylkám ve vzorkové rychlosti a hodinové frekvenci.

8. Záznamové zařízení podle nároku 7, vyznačené tím, že rámce mají proměnlivou délku ve vztahu k výchylkám v hodinové frekvenci.

9. Záznamové zařízení podle nároku 7 nebo 8, vyznačené tím, že převáděcí prostředek obsahuje zpracovávací jednotku signálu pro generování číslicového elektrického signálu ve formě, ve které je uspořádáván do po sobě následujících rámců, a jeho přivádění na výstup, a obsahují generátor signálu mezirámcové mezery pro generování tohoto signálu na výstupu, přičemž výstupy zpracovávací jednotky signálu a generátor signálu mezirámcové mezery jsou připojeny k odpovídajícímu prvnímu a druhému vstupu řídicího přepínacího prostředku majícího výstup připojený k výstupu převáděcího prostředku, přičemž zpracovávací jednotka signálu má výstup řídicího signálu připojená ve vstupu řídicího přepínacího prostředku pro řídicí signál, přičemž zpracovávací jednotka signálu je dále upravena pro generování řídicího signálu na výstupu řídicího signálu v časových intervalech, v nichž nejsou žádné rámce přiváděny na výstup zpracovávací jednotkou signálu, a přičemž přepínací prostředek je upraven pro spojování druhého vstupu k výstupu pod vlivem řídicího signálu a pro spojování prvního vstupu k výstupu v nepřítomnosti řídicího signálu.

10. Záznamové zařízení podle nároku 7, 8 nebo 9, obsahující prostředek pro dopravu nosiče záznamu, vyznačené tím, že prostředek pro dopravu pásku neobsahuje řídicí prostředek pro řízení dopravní rychlosti nosiče záznamu v závislosti na vzorkové rychlosti a hodinové frekvenci.

11. Reprodukční zařízení pro použití v číslicovém záznamovém a reprodukčním systému podle kteréhokoli z nároků 1 až 6, obsahující čtecí prostředek pro čtení informace ze stopy na nosiči záznamu, dekódovací prostředek pro dekódování informace uspořádané v rámcích do číslicového elektrického signálu majícího v podstatě uvedenou vzorkovací rychlost, přičemž uvedený dekódovací prostředek má vstup spojený s výstupem čtecího prostředku a výstup pro poskytování číslicového elektrického signálu se vzorkovou rychlostí v podstatě

rovnou uvedené vzorkové rychlosti během zaznamenávání, a zdroj pro poskytování hodinového signálu se specifickou hodinovou frekvencí, která je vztažena ke vzorkové rychlosti číslicového elektrického signálu vedeného na výstup, vyznačené tím, že zařízení obsahuje kompenzační prostředek pro kompenzování relativních výchylek v délce rámce a následující mezirámcové mezery v signálu zaznamenaném na nosiči záznamu a pro relativní výchylku hodinové frekvence.



12. Reprodukční zařízení podle nároku 11, vyznačené tím, že kompenzační prostředky obsahují detektor synchronizačního signálu, fázový komparátor a prostředek pro dopravu pásky, přičemž vstup detektoru synchronizačního signálu je připojen k výstupu čtecího prostředku, výstup detektoru synchronizačního signálu je připojen k prvnímu vstupu fázového komparátoru, výstup zdroje frekvence je připojen ke vstupu převodníku frekvence, který má výstup připojený k prvnímu vstupu fázového komparátoru, přičemž výstup fázového komparátoru je připojen k řídicímu vstupu prostředku pro dopravu pásky, přičemž fázový komparátor je uzpůsoben pro generování řídicího signálu pro dopravní prostředek pro řízení dopravní rychlosti nosiče záznamu takovým způsobem, že v případě výchylky hodinové frekvence vůči jmenovité hodinové frekvenci v kladném nebo záporném směru se mění dopravní rychlost nosiče záznamu vzhledem ke jmenovité dopravní rychlosti v odpovídajícím kladném smyslu a záporném smyslu, a přičemž v případě výchylky délky rámce a následující mezirámcové mezery vzhledem ke jmenovité délce rámce a následně mezirámcové mezery v kladném nebo negativním smyslu se dopravní rychlost nosiče záznamu vzhledem ke jmenovité dopravní rychlosti také mění v odpovídajícím kladném a záporném smyslu.

13. Reprodukční zařízení podle nároku 12, vyznačené tím, že fázový komparátor je uzpůsoben pro porovnávání prvního signálu, poskytovaného detektorem synchronizačního


signálu, přičemž tento první signál je vztažen k rámcové rychlosti pro rámce v signálu členem z nosiče záznamu, se druhým signálem, poskytovaným převodníkem frekvence, přičemž tento druhý signál je vztažen k požadované rychlosti rámců, a přičemž prostředek pro dopravu písku je uzpůsoben pro řízení dopravní rychlosti nosiče záznamu takovým způsobem, že rychlost rámců pro rámce v signálu členem z nosiče záznamu je v podstatě stejně velká, jako je požadovaná rychlost rámců.


14. Nosič záznamu získaný záznamovým a reprodukčním systémem podle kteréhokoli z nároků 1 až 13, vyznačený tím, že rámce střídající se s mezirámcovými mezerami jsou zaznamenány ve stopě, která probíhá v podélném směru nosiče záznamu, přičemž mezirámcové mezery zaznamenané ve stopě na nosiči záznamu mají proměnlivou délku.

15. Nosič záznamu podle nároku 14, vyznačený tím, že rámce zaznamenané do stopy na nosiči záznamu mají proměnlivou délku.




2/5







4/5



5/5



obr. 6



obr. 7