




ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ


ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 3993536/24-24
- (22) 09.12.85
- (46) 30.05.87. Бюл. № 20
- (72) В.Г.Миронов, А.М.Бойкевич,
Л.С.Косов, С.С.Свердлов и Т.А.Лобачева
- (53) 681.3(088.8)
- (56) Авторское свидетельство СССР
№ 935959, кл. G 06 F 9/22, 1981.
Авторское свидетельство СССР
№ 1019450, кл. G 06 F 9/22, 1982.

специализированных вычислительных машинах. Изобретение позволяет повысить быстродействие за счет сокращения числа формируемых микрокоманд и сокращения цикла работы устройства путем совмещения во времени процесса формирования адреса микрокоманд. Устройство содержит счетчик 1 адреса, блок 2 памяти микрокоманд, регистр 3 микрокоманд, первый 4, второй 5, третий 6, четвертый 9 дешифраторы, регистр 7 возврата, регистр 8 адреса, первый 10, второй 11, третий 12 триггеры, элемент ИЛИ-НЕ 13, элемент НЕ 14, элемент И-НЕ 15, ключ 16 регистра возврата, ключ 17 константы. 2 ил.

- (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО
УПРАВЛЕНИЯ
- (57) Изобретение предназначено для
использования в универсальных и спе-



Фиг. 1

(19) SU (11) 1314341 A1

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных машинах.

Целью изобретения является повышение быстродействия.

На фиг.1 представлена схема предлагаемого устройства; на фиг.2 - диаграмма работы устройства.

Микропрограммное устройство управления содержит счетчик 1 адреса, блок 2 памяти микрокоманд, регистр 3 микрокоманд, первый дешифратор 4, второй дешифратор 5, третий дешифратор 6, регистр 7 возврата, регистр 8 адреса, четвертый дешифратор 9, первый 10, второй 11, третий 12 триггеры, элемент ИЛИ-НЕ 13, элемент НЕ 14, И-НЕ 15, ключ 16 регистра возврата и ключ 17 константы.

Устройство работает следующим образом.

Работа устройства осуществляется двумя сериями синхроимпульсов: основными синхроимпульсами СИ 1 (фиг.2а) и вспомогательными СИ 2 (фиг.2б), которые смещены на полпериода относительно основных синхроимпульсов.

При последовательном выполнении микропрограммы формирование адреса микрокоманды A_n начинается по положительному фронту каждого основного синхроимпульса СИ 1, поступающего на счетный вход счетчика 1 адреса, находившегося в состоянии A_{n-1} (фиг.2в). По положительному фронту следующего основного синхроимпульса СИ 1, поступающего на первый вход регистра 8 адреса, содержимое счетчика 1 адреса A_n переписывается в регистр 8 адреса (фиг.2г) и одновременно в счетчике 1 адреса формируется адрес следующей микрокоманды A_{n+1} (фиг.2в). По адресу A_n из блока 2 памяти осуществляется выборка микрокоманды A_n , которая записывается по первому входу в регистр 3 микрокоманд при поступлении на его второй вход положительного фронта основного синхроимпульса СИ 1 (фиг.2г). Таким образом, по каждому положительному фронту СИ 1 при последовательном выполнении микропрограммы одновременно происходит: в счетчик 1 адреса прибавляется единица, предыдущее содержимое счетчика 1 переписывается в регистр 8 адреса, выбранная из блока 2 памяти микрокоманда пере-

писывается в регистр 3 микрокоманд.

Предположим, что микрокоманда A_n (фиг.2г) является микрокомандой безусловного перехода к микрокоманде A_m без возврата. Адрес перехода находится во внешнем устройстве, адрес внешнего устройства содержится в микрокоманде и поступает на первый вход данных первого дешифратора 4. На втором выходе регистра 3 микрокоманд устанавливается потенциал логического нуля, определяется A_n микрокоманда, т.е. разрешена работа по второму управляющему входу первого дешифратора 4, а на выходе ключа 17 константы сигнал отсутствует. Внешнее устройство получает разрешающий потенциал с выхода первого дешифратора 4 и выдает адрес перехода на шину данных (фиг.2к). Код команды безусловного перехода поступает с первого выхода данных регистра 3 микрокоманд на первый вход данных второго дешифратора 5, на первом выходе которого формируется потенциал логического нуля (фиг.2ж), поступающий на первый вход дешифратора 6, определяющий микрокоманду безусловного перехода. Последний формирует одновременно два управляющих импульса разной полярности. На первом выходе формируется импульс положительной полярности, на втором - инверсной полярности (фиг.2з). Эти импульсы равны по длительности импульсам вспомогательной серии СИ 2, поступающей на пятый управляющий вход дешифратора 6, и формируются одновременно с первым импульсом СИ 2 вспомогательной серии, поступающем за импульсом основной серии СИ 1, по положительному фронту которого микрокоманда A_n безусловного перехода без возврата была принята на регистре 3 микрокоманд (фиг.2б, г, з, ж). Импульс с первого выхода дешифратора 6 поступает на первый вход элемента ИЛИ-НЕ 13 и с его выхода импульс инверсной полярности (фиг.2и) поступает на второй вход загрузки счетчика 1 адреса микрокоманд и потенциалом логического нуля записывает информацию с шины данных A_m в этот счетчик (фиг.2и, к и в). Тем самым в этом счетчике запишется адрес микрокоманды, к которой переходит микропрограмма. По потенциалу логического нуля на втором выходе дешифратора 6, пер-

вом выходе первого триггера 10 и выходе второго триггера 11 установятся в состояние "1", а на выходе элемента И-НЕ 15 будет подтвержден потенциал логической единицы (фиг. 2з, л, м и н).

По положительному фронту импульса, сформированного на втором выходе дешифратора 6, поступающего на С-вход третьего триггера 12 последний установится в состояние "0". Тогда на его выходе сформируется потенциал "0", который поступает на второй управляющий вход регистра 7 возврата (фиг. 2о). Этот потенциал запишет в регистр 7 возврата информацию с регистра 8 адреса. Тем самым в указанном регистре запомнится адрес микрокоманды, следующей за микрокомандой перехода (фиг. 2г, о и п).

По окончании положительного фронта импульса, сформированного на втором выходе дешифратора 6, поступившего на первый вход элемента И-НЕ 15, на выходе последнего установится потенциал логического нуля (фиг. 2и, м, н). Этот потенциал поступает на первый вход дешифратора 9 и вход элемента НЕ 14. Потенциал "1" с выхода элемента НЕ 14 приходит на третий управляющий вход первого дешифратора 4 и второй вход второго дешифратора 5. Этот потенциал "1" запрещает работу первого 4 и второго 5 дешифраторов и устанавливает на их выходах "1". Тем самым запрещая всем устройствам выдавать информацию на шину данных и принимать информацию с шины данных (фиг. 2ж, к, н).

По отрицательному фронту импульса основной синхросерии СИ 1, поступающего на S-вход третьего триггера 12 и следующего за импульсом основной синхросерии СИ 1, по которому микрокоманда A_n была принята в регистр 3 микрокоманд, третий триггер 12 устанавливается в единичное состояние. На его выходе появляется единичный потенциал, поступающий на второй вход регистра 7 возврата, и тем самым заканчивается запись с выхода регистра 8 адреса микрокоманд на первый вход данных регистра 7 возврата (фиг. 2а, о).

По положительному фронту этого же импульса, поступающего на С-вход первого триггера 10, он устанавливается в нулевое состояние (фиг. 2а, л). Тем

самым на втором выходе первого триггера 10 был сформирован инверсный импульс, который запретил запись в регистр 3 микрокоманд по управляющему третьему входу микрокоманду A_{n+1} . Тем самым нарушается последовательная выборка микрокоманд из блока 2 памяти. Микрокоманда A_{n+1} не запишется в регистр 3 микрокоманд, а микрокоманда A_n будет храниться в этом регистре второй период основной синхросерии СИ 1 (фиг. 2г). По этому же фронту импульса основной синхросерии СИ 1, поступающего на второй вход регистра 8 адреса и на первый вход счетчика 1 адреса к содержимому счетчика прибавляется единица, т.е. в нем формируется адрес A_{m+1} , а старое содержимое указанного счетчика A_m переписывается в регистр 8 адреса (фиг. 2а, в и з).

По положительному фронту импульса основной серии СИ 1, следующего вторым за импульсом, по которому микрокоманда A была принята в регистр 3 микрокоманд, поступающего на С-вход второго триггера 11, он устанавливается в нулевое состояние (фиг. 2м), а в счетчике 1 адреса формируется адрес A_{m+2} , при этом в регистр 8 адреса записывается адрес A_{m+1} , а в регистр 3 микрокоманд - микрокоманда A_m (фиг. 2а, в, з и г). Потенциал логического нуля с выхода второго триггера 11 поступает на первый вход элемента И-НЕ 15, на выходе которого формируется потенциал логической единицы (фиг. 2м, н), который формирует потенциал логического нуля на выходе элемента НЕ 14 и поступает на третий вход первого дешифратора 4 и на второй вход второго дешифратора 5, тем самым разрешается их работа.

Предположим, что микрокоманда A_m является микрокомандой безусловного перехода к микрокоманде A_k с возвратом, причем адрес перехода содержится в самой микрокоманде.

В период между первым импульсом основной серии СИ 1, по которому микрокоманда A_m была принята в регистр 3 микрокоманд, и вторым импульсом этой серии элементы устройства работают так же как и при исполнении микрокоманды A_k за исключением первого дешифратора 4, ключа 16 регистра возврата, ключа 17 константы и дешифратора 9. После поступления положитель-

ного фронта импульса основной синхросерии СИ 1 (фиг.2g) на третий вход регистра 3 микрокоманд, по которому микрокоманда A_m записывается в регистр 3 микрокоманд и на его втором выходе устанавливается потенциал логической единицы, служащий признаком того, что в микрокоманде содержится информация, передаваемая на шину данных. Потенциал логической единицы с второго выхода регистра 3 микрокоманд поступает на второй вход первого дешифратора 4 и запрещает его работу, т.е. все внешние устройства относительно описываемого и соединенные с шиной данных получают с выхода первого дешифратора 4 потенциалы, запрещающие выдачу информации на шину данных.

Потенциал логической единицы с второго выхода регистра 3 микрокоманд поступает на второй вход ключа 17 константы и разрешает передачу информации с его выхода на шину данных (фиг.2к). Запись информации с шины данных в счетчик 1 адреса микрокоманд осуществляется так же как при выполнении микрокоманды A_n (фиг.2b, ж, з, и, к, л, м и н). В регистр 7 возврата запишется адрес микрокоманды A_{m+1} в соответствии с временной диаграммой (фиг.2a, б, о и п). Для того, чтобы обеспечить возврат выполняемой микропрограммы к микрокоманде, хранящейся в блоке 2 памяти по адресу A_{m+1} , необходимо обеспечить передачу содержимого регистра 7 возврата через шину данных в счетчик 1 адреса возврата в течение второго цикла исполнения микропрограммы A_m , т.е. в течение времени между первым импульсом, следующим за импульсом основной синхросерии СИ 1, по которому на регистр 3 микрокоманд была принята микрокоманда A_m , и вторым импульсом основной синхросерии СИ 1 (фиг.2 а и q). Управляющие сигналы для выполнения возврата формирует дешифратор 9. После этого на третьем выходе регистра 3 микрокоманд появится потенциал логической единицы, служащий признаком того, что исполняемая микрокоманда переходит с возвратом. С появлением потенциала логического нуля на выходе элемента И-НЕ 15 на втором выходе дешифратора 9 формируется потенциал логического нуля (фиг.2р), который запретит передачу информации с

первого выхода регистра 3 микрокоманды через ключ 17 константы на шину данных. Одновременно этот потенциал поступает на второй вход ключа 16 регистра возврата и разрешает передачу информации на шину данных (фиг.2к и р).

На первом выходе дешифратора 9 возврата формируется положительный импульс, равный по длительности импульсу дополнительной синхросерии СИ 2, который поступает на третий вход дешифратора 9 возврата (фиг.2с, а, б и q). Импульс с второго выхода дешифратора инверсной полярности поступает на первый вход счетчика 1 адреса и обеспечивает занесение информации с шины данных (фиг.2е, и, к и в), т.е. произойдет загрузка содержимого регистра 7 возврата на шину данных.

По положительному фронту второго импульса основной синхросерии СИ 1, поступающего на второй вход счетчика 1 адреса, на второй вход регистра 8 адреса и третий вход регистра 3 микрокоманд, прибавится единица к содержимому счетчика 1 адреса и его содержимое станет равным A_{m+2} . Старое содержимое указанного счетчика переписывается в регистр 8 адреса, содержимое которого станет равным A_{m+1} , а в регистр 3 микрокоманд запишется микрокоманда A_k (фиг.2a, б, з и q).

В соответствии с принципом работы предлагаемого устройства следующей микрокомандой в регистре 3 микрокоманд будет записана микрокоманда A_{m+1} (фиг.2z). Тем самым нет необходимости ставить после микрокоманды A_k микрокоманду возврата к микрокоманде A_{m+1} .

45 Ф о р м у л а и з о б р е т е н и я

Микропрограммное устройство управления, содержащее счетчик адреса, блок памяти микрокоманд, регистр микрокоманд, с первого по четвертый дешифраторы, регистр возврата, первый и второй триггеры, причем выход блока памяти микрокоманд соединен с информационным входом регистра микрокоманд, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены регистр адреса, третий триггер, элемент И-НЕ, эле-

мент НЕ, элемент ИЛИ-НЕ, ключ регистра возврата, ключ константы, причем вход кода команды устройства соединен с информационным входом счетчика адреса, выход которого соединен с информационным входом регистра адреса, выход которого соединен с информационным входом регистра возврата и с адресным входом блока памяти микрокоманд, выход поля микроопераций регистра микрокоманд соединен с первым выходом микроопераций устройства, выход поля кода источника информации регистра микрокоманд соединен с информационным входом первого дешифратора, выход которого соединен с вторым выходом микроопераций устройства, выход поля кода приемника информации регистра микрокоманд соединен с информационным входом второго дешифратора, первый выход которого соединен с третьим выходом микроопераций устройства, выход поля признака типа микрокоманды регистра микрокоманд соединен с первым стробирующим входом первого дешифратора и первым управляющим входом ключа константы, выход поля константы регистра микрокоманд соединен с информационным входом ключа константы, выход которого соединен с выходом константы устройства, вход условий устройства соединен с первым информационным входом третьего дешифратора, первый выход которого соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом синхронизации счетчика адреса, выход поля кода возврата регистра микрокоманд соединен с первым информационным входом четвертого дешифратора, первый выход которого соединен с вторым входом элемента ИЛИ-НЕ, второй выход второго дешифратора соединен с вторым информационным входом третьего дешифратора, третий выход второго дешифратора соеди-

нен с третьим информационным входом третьего дешифратора, четвертый выход второго дешифратора соединен с четвертым информационным входом третьего дешифратора, пятый выход второго дешифратора соединен с пятым информационным входом третьего дешифратора, второй выход которого соединен с входом установки в "1" первого триггера, прямой выход которого соединен с информационным входом второго триггера, выход которого соединен с первым входом элемента И-НЕ, выход которого соединен с вторым информационным входом четвертого дешифратора, второй выход которого соединен с вторым управляющим входом ключа константы и с управляющим входом ключа регистра возврата, выход которого соединен с выходом адреса возврата устройства, первый вход синхронизации устройства соединен со счетным входом счетчика адреса, с входами синхронизации регистра адреса, регистра микрокоманд, первого и второго триггеров, и с выходом установки в "1" третьего триггера, выход которого соединен с входом синхронизации регистра возврата, выход которого соединен с информационным входом ключа регистра возврата, второй вход синхронизации устройства соединен со стробирующими входами четвертого и третьего дешифраторов, второй выход которого соединен с входом установки в "1" второго триггера, с входом синхронизации третьего триггера и с вторым входом элемента И-НЕ, выход которого соединен с входом элемента НЕ, выход которого соединен со стробирующим входом второго дешифратора и с вторым стробирующим входом первого дешифратора, инверсный выход первого триггера соединен с входом разрешения записи регистра микрокоманд.

