

(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) Int. Cl. ⁷ G02F 1/1343	(45) 공고일자 (11) 등록번호 (24) 등록일자	2005년11월30일 10-0532087 2005년11월23일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자	10-2003-0040368 2003년06월20일	(65) 공개번호 (43) 공개일자	10-2004-0110884 2004년12월31일
------------------------	--------------------------------	------------------------	--------------------------------

(73) 특허권자	엘지.필립스 엘시디 주식회사 서울 영등포구 여의도동 20번지
(72) 발명자	김광민 대전광역시서구월평3동302번지황실아파트118동908호
(74) 대리인	박장원

심사관 : 김정훈

(54) 액정표시장치

요약

본 발명의 액정표시장치는 화소 가장자리의 빛샘 현상을 방지하여 화질을 개선하기 위한 것으로, 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인; 상기 각각의 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자; 상기 화소영역에 형성된 화소전극; 상기 화소전극의 적어도 한 쪽에 상기 데이터라인을 따라 배열되며 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인; 및 상기 화소전극의 적어도 한 쪽에 상기 게이트 더미 라인을 따라 배열되며, 상기 화소전극과 전기적으로 접속하고 그 일부가 상기 화소전극과 오버랩되는 데이터 더미 라인을 포함한다.

대표도

도 2a

색인어

데이터 더미 라인, 게이트 더미 라인, 스토리지 커패시터, 빛샘 현상

명세서

도면의 간단한 설명

도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.

도 2a는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.

도 2b는 도 2a에 도시된 액정표시장치의 II-II선에 따른 단면도.

도 3a는 도 2a에 도시된 액정표시장치의 데이터라인과의 거리에 대한 광 투과율을 나타내는 그래프.

도 3b는 도 2a에 도시된 액정표시장치의 III-III'선에 따른 어레이 기판 및 이에 대응하는 컬러필터 기판을 나타내는 단면도.

도 4a는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.

도 4b는 도 4a에 도시된 액정표시장치의 IV-IV'선에 따른 단면도.

도 5a는 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.

도 5b는 도 5a에 도시된 액정표시장치의 V-V'선에 따른 단면도.

** 도면의 주요부분에 대한 부호의 설명 **

16,116,216,316 : 게이트라인 17,117,217,317 : 데이터라인

18,118,218,318 : 화소전극 119,219,319 : 게이트 더미 라인

140,240,340 : 데이터 더미 라인

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 데이터 더미 라인을 배치함으로써 빛샘 현상이 방지되어 화질이 향상된 액정표시장치(Liquid Crystal Display; LCD)에 관한 것이다.

최근의 정보화 사회에서 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. 현재 평판 디스플레이(Flat Panel Display; FPD)의 주력 제품인 액정표시장치는 디스플레이의 이러한 조건들을 만족시킬 수 있는 성능뿐만 아니라 양산성까지 갖추었기 때문에, 이를 이용한 각종 신제품 창출이 급속도로 이루어지고 있으며 기존의 CRT(Cathode Ray Tube)를 점진적으로 대체할 수 있는 핵심부품 산업으로서 자리 잡았다.

일반적인 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal material layer)으로 구성된다.

도 1은 전술한 일반적인 액정표시장치를 구성하는 어레이 기판의 일부를 나타내는 평면도이다.

도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)(20)로 구성된다.

상기 박막 트랜지스터(20)는 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(20)는 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막, 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 반도체층을 포함한다. 상기 드레인전극(23) 위에는 제 1 콘택홀(24)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 1 콘택홀(24)을 통해 상기 드레인전극(23)과 화소전극(18)이 전기적으로 접속되게 한다.

상기 화소영역은 상기 게이트라인(16)과 데이터라인(17)이 교차하여 정의되는 영역으로 화상표시 영역을 의미한다. 상기 화소영역 위에 형성된 화소전극(18)은 인듐-틴-옥사이드(Indium Tin Oxide: ITO)와 같이 빛의 투과율이 뛰어난 투명 전도성 물질을 사용한다.

일반적으로 어레이 기관의 화소전극은 컬러필터 기관의 공통전극과 함께 액정 커패시터를 이루는데, 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터를 액정 커패시터에 연결해서 사용해야 한다.

이러한 스토리지 커패시터는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가져온다.

일반적으로 게이트전극과 소오스/드레인전극이 겹치는 부분에서 기생용량(Cgs)이 발생하며 상기 기생용량 때문에 화소 전압은 ΔV_p 만큼의 전압 변화가 생기게 되는데 이를 레벨 시프트 전압(level shift voltage) 또는 킥백 전압(kickback voltage)이라고 하며 다음 수학적 식 1과 같다.

수학적 식 1

$$\Delta V_p = \frac{C_{gs}}{(C_{gs} + C_{lc} + C_{st})} S \Delta V_g$$

여기서 C_{lc} 는 액정 커패시터의 커패시턴스를 나타내고 C_{st} 는 스토리지 커패시터의 커패시턴스를 나타낸다. 또한, V_g 는 하이(high) 게이트 전압과 로우(low) 게이트 전압 사이의 전압차를 나타낸다.

액정이라는 물질은 한 쪽 방향으로 오랫동안 직류 전압이 인가되면 그 물질 자체의 특성이 변질되는 성질을 가지고 있다. 따라서, 액정을 구동할 때는 인가 전압의 극성을 주기적으로 바꾸어 주어야 하는데, 상기 ΔV 에 의하여 정/부 극성의 비대칭에 의한 직류 성분이 남게 되어 화면의 깜빡임(flicker), 잔상, 화면 밝기의 불균일성 등의 좋지 않은 효과를 일으킨다.

따라서, 스토리지 커패시터를 설계하여 축적용량(storage capacitance; C_{st})을 도입함으로써 ΔV_p 의 크기를 줄여 화질을 개선할 수 있다.

스토리지 커패시터는 두 가지 방법으로 형성될 수 있는데, 스토리지 커패시터용 전극을 별도로 형성하여 공통전극과 연결하여 사용하는 방식과 n-1번째 게이트라인의 일부를 n번째 화소의 스토리지 커패시터의 전극으로 사용하는 방식이 있다. 전자를 스토리지 온 커먼(storage on common) 방식 또는 독립 스토리지 커패시터 방식이라 하고, 후자를 스토리지 온 게이트(storage on gate) 또는 전단 게이트(previous gate) 방식이라 한다.

상기 도 1은 스토리지 온 게이트 방식의 액정표시장치로, 스토리지 커패시터(30)가 화소전극(18)과 전단 게이트라인(16n-1) 사이에 형성되어 있다. 상기 스토리지 커패시터(30)는 제 2 절연막에 형성된 제 2 콘택홀(34)을 통해 화소전극(18)과 전기적으로 접속되는 스토리지 전극(33)과 제 1 절연막을 사이에 둔 게이트라인(16)에 의해 형성된다. 상기 스토리지 전극(33)은 데이터라인(17) 및 소오스/드레인전극(22, 23) 형성시 제 1 절연막 위에 형성하게 된다.

액정표시장치가 대형화되어 갈수록 화소전압을 안정적으로 유지하기 위해 스토리지 커패시터의 용량을 더 증가시켜야 하지만 전술한 액정표시장치의 구조로는 상기 스토리지 커패시터의 용량을 증가시키는 데는 한계가 있다.

또한, 어레이 기관의 보호막으로는 통상 실리콘질화막(SiNx), 실리콘산화막(SiOx)과 같이 유전율이 큰 무기막을 이용하고 있는데, 이러한 무기보호막을 사이에 둔 화소전극과 데이터라인은 기생 커패시턴스(parasitic capacitance)에 의한 커플링 효과를 최소화하기 위하여 일정한 수평간격, 예를 들면 3~5 μ m의 수평간격을 유지해야만 한다. 이 경우, 상기 데이터라인과 화소전극 틈으로 빛이 누설되어 액정표시장치의 화질을 저하시키는 문제점이 발생하게 된다.

상기 화질 불량을 일으키는 빛을 차단하기 위해서 여러 가지 방법이 제안되었다.

가장 기본적인 방법으로 컬러필터 기판에 형성된 블랙매트릭스의 폭을 크게 하여 빛이 새는 영역을 가리는 방법이 있다. 그러나, 화소 피치(pitch)가 증가한 경우 및 대면적 기판에 적용할 경우에는 상기 블랙매트릭스 폭을 합착 공정 편차를 감안하면 더욱 크게 설계하여야 하므로 이에 따라 액정표시장치의 개구율이 감소하는 문제점이 있었다.

이러한 합착 공정의 편차를 줄여 개구율을 증가시키기 위해서 어레이 기판에 게이트 더미 라인을 배치한 구조가 제안되었다.

상기의 구조는 데이터라인을 따라 길이방향으로 게이트 더미 라인을 형성하여 상기 게이트 더미 라인의 일부를 화소전극과 오버랩시켜 스토리지 커패시터를 형성하고 있다.

상기 게이트 더미 라인은 어레이 기판 위에 형성하므로 블랙매트릭스에서와 같은 합착 마진이 필요 없게 되고 상기 오버랩 영역에 대응하는 블랙매트릭스 폭을 감소시켜 개구율을 증가시킬 수 있게 된다. 또한, 축적용량이 증가되어 액정표시장치의 화질을 향상시킬 수 있게 된다.

그러나, 상기 게이트 더미 라인은 오버랩 영역인 화소전극의 가장자리에서 상기 화소전극과 수평 전계를 형성하여 전경(disclination) 현상을 일으키며, 그 결과 상기 영역으로 빛이 새는 현상이 발생하는 문제점이 있었다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 문제를 해결하기 위한 것으로, 데이터 더미 라인을 게이트 더미 라인과 화소전극 사이에 형성시킴으로써 빛샘 현상이 방지되어 화질이 향상된 액정표시장치를 제공하는 것을 목적으로 한다.

본 발명의 다른 목적은 데이터 더미 라인을 화소전극에 전기적으로 접속하여 스토리지 전극으로 사용함으로써 스토리지 커패시터의 용량이 증가된 액정표시장치를 제공하는 것이다.

발명의 구성 및 작용

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인; 상기 각각의 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자; 상기 화소영역에 형성된 화소전극; 상기 화소전극의 적어도 한 쪽에 상기 데이터라인을 따라 배열되며 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인; 및 상기 화소전극의 적어도 한 쪽에 상기 게이트 더미 라인을 따라 배열되며, 상기 화소전극과 전기적으로 접속하고 그 일부가 상기 화소전극과 오버랩되는 데이터 더미 라인을 포함한다.

또한, 본 발명의 액정표시장치는 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인; 상기 각각의 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자; 상기 화소영역에 형성된 화소전극; 상기 데이터라인을 따라 배열되며 그 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인; 및 상기 게이트 더미 라인을 따라 배열되어 상기 게이트 더미 라인과 화소전극 사이에 형성되는 전계를 차단하며, 상기 화소전극과 전기적으로 접속하는 데이터 더미 라인을 포함한다.

이하, 본 발명에 대해 상세히 설명한다.

삭제

삭제

본 발명은 빛샘 현상을 방지하여 화질이 향상된 액정표시장치를 제공한다.

액정표시장치에서 화소의 가장자리, 즉 화소전극 가장자리로 빛이 새는 현상은 다음과 같은 이유 때문이다.

액정표시장치의 하부에 위치한 백라이트(back light)에서 입사된 입사광 중 일부는 액정층의 전경 영역을 통과하면서 화질 이상을 발생시키게 된다. 상기 전경 영역은 액정 분자의 배열이 불연속적으로 변하는 두 영역의 경계, 즉 영역 장벽을 의미한다.

액정표시장치는 게이트라인, 데이터라인, 축적용량 전극 배선과 같은 배선이 많으므로 신호가 인가될 때 상기 배선들 사이의 전압 차이로 인한 수평 및 수직 전계가 동시에 형성되게 되는데, 그 중에서 수평 전계가 상기 전경 현상을 생기게 하는 주요인이 되고 있다. 이러한 전경 현상으로 인하여 화소전극의 가장자리에서 빛이 새는 현상이 발생하게 된다.

특히, 화소전극의 하부에 배열되어 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인은 상기 화소전극과의 사이에 수평 전계를 형성하여 화소전극의 가장자리에서 빛이 새는 현상을 일으키는 원인이 되고 있다.

따라서, 이러한 빛샘 현상을 방지하기 위해서는 상기 전경 현상을 일으키는 수평 전계의 형성을 억제하는 구조의 액정표시장치가 요구된다.

본 발명의 액정표시장치에서는 화소전극과 게이트 더미 라인 사이에 데이터 더미 라인을 형성시킴으로써 상기 게이트 더미 라인이 화소전극에 미치는 수평 전계 성분을 감소시켜 빛샘 현상을 방지할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 바람직한 실시예를 상세히 설명한다.

도 2a는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도이며, 도 2b는 도 2a에 도시된 액정표시장치의 II-II선에 따른 단면도이다.

실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 한 화소만을 나타내었다.

도 2a에 도시된 바와 같이, 어레이 기판(110)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 게이트라인(116), 화상신호가 인가되는 데이터라인(117), 상기 게이트라인과 데이터라인의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(120) 및 상기 박막 트랜지스터(120)에 연결된 화소전극(118)을 포함하고 있다.

상기 박막 트랜지스터(120)는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 도면에는 도시하지 않았지만, 상기 박막 트랜지스터(120)는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막, 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 반도체층을 포함한다. 상기 드레인전극(123) 위에는 제 1 콘택홀(124)이 형성된 제 2 절연막(미도시)이 있어, 상기 제 1 콘택홀(124)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 한다.

제 1 스토리지 커패시터(130)는 화소전극(118)과 전단 게이트라인(116n-1) 사이에 형성되어 있다. 상기 스토리지 커패시터(130)는 제 2 절연막에 형성된 제 2 콘택홀(134)을 통해 화소전극(118)과 전기적으로 접속되는 제 1 스토리지 전극(133)과 제 1 절연막을 사이에 둔 상기 전단 게이트라인(116n-1)에 의해 형성된다.

한편, 상기 데이터라인(117)에 따른 길이방향으로는 한 쌍의 게이트 더미 라인(119)이 형성되어 있다. 상기 게이트 더미 라인(119)의 일부는 화소의 화소전극(118)과 오버랩되어 제 2 스토리지 커패시터를 형성한다. 도면에는 게이트 더미 라인(119)이 화소전극(118)의 양측에 형성되어 있는 경우를 예를 들어 나타내고 있으나 본 발명이 이에 한정되는 것은 아니며 상기 게이트 더미 라인(119)은 화소전극(118)의 일 측에만 형성될 수도 있다.

게이트 더미 라인(119) 상부에는 상기 게이트 더미 라인(119)을 따라 데이터 더미 라인(140)이 배치되어 있다. 상기 게이트 더미 라인(119)과 마찬가지로, 도면에는 상기 데이터 더미 라인(140)이 화소전극(118)의 양측에 형성되어 있는 경우를 예를 들어 나타내고 있으나 본 발명이 이에 한정되는 것은 아니며 상기 데이터 더미 라인(140)은 화소전극(118)의 일 측에만 형성될 수도 있다.

또한, 상기 데이터 더미 라인(140)은 제 3 콘택홀(144)을 통해 화소전극(118)과 전기적으로 접속된다. 따라서, 상기 데이터 더미 라인(140)은 게이트 더미 라인(119)과의 사이에서 제 2 스토리지 커패시터를 형성하는 제 2 스토리지 전극으로 사용된다.

한편, 상기 게이트 더미 라인(119)과 데이터 더미 라인(140)은 도전성이 좋은 불투명한 금속으로 이루어져 데이터라인(117)과 화소영역 사이의 화상비표시 영역에 배치되므로, 상기 영역으로 광이 누설되는 것을 차단하는 블랙매트릭스 역할을 할 수 있게 된다.

본 실시예에서는 게이트 더미 라인(119)이 데이터라인(117)과 일정한 간격을 두고 형성되어 있는 경우를 예를 들어 설명하고 있지만 본 발명이 이에 한정되는 것은 아니며 화상비표시 영역으로 빛이 새는 것을 완전하게 막기 위해서 상기 게이트 더미 라인(119) 일부를 상기 데이터라인(117)과 오버랩되도록 형성할 수도 있다.

일반적으로 공정 중에 발생한 정렬 오차로 인해 화소전극과 상기 화소전극 양측 데이터라인 사이의 거리가 달라질 수 있으며, 이에 의한 화소 좌우 커패시턴스의 차이로 인해 화소의 온/오프(on/off)시 상기 화소의 가장자리로 빛이 새는 현상이 발생하여 화질이 저하되는 문제점이 발생한다. 그러나, 본 실시예와 같이 화소 좌우에 배치되는 데이터라인(117)과 화소전극(118) 사이에 동일한 기생 커패시턴스가 형성되도록 데이터 더미 라인(140)의 형태 및 구조를 조절하면 상기의 문제를 해결할 수 있게 된다.

이러한 구조의 액정표시장치를 도 2b에 도시된 II-II'선 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.

도면에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 주사신호를 인가하는 전단 게이트라인(116n-1) 및 게이트 더미 라인(119)이 형성되어 있으며, 상기 기판(110) 전면에 걸쳐 제 1 절연막(115a)이 적층되어 있다.

상기 전단 게이트라인(116n-1) 및 게이트 더미 라인(119)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al), 몰리브덴(Mo), 알루미늄 합금, 또는 구리(Cu) 등의 금속 물질을 기판(110) 위에 전면 증착한 후 패터닝함으로써 형성된다.

또한, 상기 제 1 절연막(115a)은 전단 게이트라인(116n-1) 및 게이트 더미 라인(119)을 덮도록 질화실리콘 또는 산화실리콘 등의 절연물질을 화학 기상 증착(Chemical Vapour Deposition; CVD) 방식으로 전면 증착하여 형성된다.

상기 제 1 절연막(115a) 위에는 화상신호를 인가하는 데이터라인(117), 데이터 더미 라인(140) 및 제 1 스토리지 전극(133)이 형성되어 있고, 상기 데이터라인(117), 데이터 더미 라인(140) 및 제 1 스토리지 전극(133)이 형성된 기판(110) 전면에 걸쳐 제 2 절연막(115b)이 적층되어 있으며, 그 위에 투명 전도성 물질로 이루어진 화소전극(118)이 형성되어 있다.

상기 데이터라인(117), 데이터 더미 라인(140) 및 제 1 스토리지 전극(133)은 스퍼터링 방법으로 알루미늄(Al), 몰리브덴(Mo), 알루미늄 합금, 또는 구리(Cu) 등의 금속물질을 전면 증착한 후 패터닝함으로써 형성된다. 상기 데이터 더미 라인(140)은 데이터라인(117)과 동일 물질 또는 다른 물질로 형성시킬 수 있다.

또한, 상기 제 2 절연막(115b)은 질화실리콘 및 산화실리콘 등과 같은 무기절연물질로 형성될 수 있으며, 고개구율 구조를 위해 아크릴계(acrylic) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물질로 형성될 수도 있다.

제 2 스토리지 커패시터는 상기 게이트 더미 라인(119)과 화소전극(118) 또는 게이트 더미 라인(119)과 데이터 더미 라인(140) 사이에서 형성된다. 상기 데이터 더미 라인(140)은 제 3 콘택홀(144)을 통해 화소전극(118)과 전기적으로 접속되어 있으므로, 상기 게이트 더미 라인(119)과 화소전극(118) 사이의 커패시터 및 게이트 더미 라인(119)과 데이터 더미 라인(140) 사이의 커패시터는 실질적으로 동일한 스토리지 커패시터이다. 실제 상기 게이트 더미 라인(119)과 대향하는 것은 데이터 더미 라인(140)이므로 상기 데이터 더미 라인(140)이 곧 제 2 스토리지 전극을 의미한다. 이와 같이, 상기 데이터 더미 라인(140)을 화소전극(118)과 연결하여 제 2 스토리지 커패시터를 형성하는 것은 스토리지 커패시터의 용량을 증가시키기 위한 것으로, 그 이유는 다음과 같다.

본 실시예에 따른 액정표시장치의 데이터 더미 라인(140)과 게이트 더미 라인(119) 사이에 형성되는 커패시턴스는 다음의 수학적 식 2에 의해서 결정된다.

수학식 2

$$C = \epsilon A/d$$

상기 수학식에서 C는 데이터 더미 라인(140)과 게이트 더미 라인(119) 사이의 커패시턴스, A는 오버랩(overlap)된 영역의 면적, d는 유전체의 두께, 즉 오버랩된 데이터 더미 라인과 게이트 더미 라인 사이의 거리이다.

참고로, 데이터 더미 라인(140)과 게이트 더미 라인(119) 사이에 형성되어있는 유전체는 일반적으로 전류를 흘리지 않는 절연체로서 고유한 유전율(permittivity; ϵ)을 가지고 있다.

상기 수학식 2에 나타난 바와 같이, 커패시턴스는 유전체의 두께를 줄임으로써 증가시킬 수 있다. 따라서, 본 실시예와 같이 게이트 더미 라인(119)과 커패시터를 형성하는 커패시터 전극으로 화소전극(118) 대신에 데이터 더미 라인(140)을 사용하면 커패시터 사이에 형성된 유전체의 두께가 줄어들게 된다. 즉, 제 1 절연막(115a)과 제 2 절연막(115b)으로 구성된 유전체를 제 1 절연막(115a)만으로 구성되게 하여 상기 유전체의 두께를 줄일 수 있다. 따라서, 축적용량이 증가하게 되며, 그 결과 액정표시장치의 화질이 향상된다.

본 실시예에 의한 액정표시장치에서는 스토리지 커패시터의 정전용량이 스토리지 온 게이트 구조에 의한 제 1 스토리지 전극 영역뿐만 아니라 데이터 더미 라인과 게이트 더미 라인의 오버랩 영역에서도 형성되므로 충분한 양의 정전용량을 확보할 수 있다. 따라서, 화소전극의 전압을 보다 안정적으로 유지시킬 수 있게 된다.

또한, 데이터 더미 라인을 형성시켜 게이트 더미 라인과 화소전극 사이를 차단(shield)함으로써 게이트 더미 라인에서 화소전극으로 향하는 수평 전계 성분에 의한 빛샘 현상이 발생하는 영역을 줄일 수 있다. 즉, 게이트 더미 라인에서 데이터 더미 라인으로 향하는 전계에 의해서 화소에 가해지는 수평 성분의 전계가 감소하여 빛샘 현상을 방지할 수 있게 된다. 참고로, 게이트 더미 라인에서 컬러필터 기판의 공통전극으로 향하는 전계는 액정의 전경 형상을 유도하지 않아 빛샘 현상을 일으키지 않는다.

상기 데이터 더미 라인의 형성 유무에 따른 액정표시장치의 데이터라인과의 거리에 대한 광 투과율을 컴퓨터로 시뮬레이션(simulation)한 결과는 다음과 같다.

도 3a는 도 2a에 도시된 액정표시장치의 데이터라인과의 거리에 대한 광 투과율을 나타내는 그래프이며, 도 3b는 도 2a에 도시된 액정표시장치의 III-III선에 따른 어레이 기판 및 이에 대응하는 컬러필터 기판을 나타내는 단면도이다. 특히, 도 3b는 도 3a의 시뮬레이션에 사용된 조건을 나타내기 위해 도시한 액정표시장치의 어레이 기판 구조로 상기 도 2a에 도시된 액정표시장치의 어레이 기판과 동일한 구조로 되어있다.

도 3b에 도시된 a, b, c 및 d 는 각각 2, 9, 3.5 및 $4\mu\text{m}$ 을 나타낸다.

도 3a에 도시된 바와 같이, 상기 그래프는 광학 시뮬레이션 결과로 점선으로 표시한 그래프는 데이터 더미 라인을 형성하지 않은 경우를 나타내며, 실선으로 표시한 그래프는 데이터 더미 라인을 형성한 경우를 나타낸다. 상기 그래프의 가로축은 데이터라인의 중심 축을 기준으로 좌우 화소 쪽으로의 거리를 의미하며 μm 단위로 표시되어 있다.

이 때, 화소전극은 데이터라인의 중심으로부터 약 $10\mu\text{m}$ 떨어져 있다. 데이터 더미 라인을 형성하지 않은 경우 도 3a에 도시된 바와 같이 화소전극으로부터 약 $2\mu\text{m}$ 안쪽(즉, 화소영역 가장자리)에 피크가 존재하는 것을 알 수 있다. 이것은 상기 화소영역 가장자리에 불필요한 수평 전계가 존재한다는 것을 의미한다. 반면에, 데이터 더미 라인을 형성한 경우는 상기 화소영역 가장자리에서의 피크가 사라진 것을 알 수 있다.

따라서, 데이터 더미 라인을 형성하지 않은 경우에는 블랙매트릭스를 화소전극의 일정 영역(즉, 화소영역 가장자리의 일정 부분)까지 연장하여 형성시켜야하는 반면에, 본 발명과 같이 데이터 더미 라인을 형성한 경우에는 상기 블랙매트릭스가 화소전극의 내부까지 연장시킬 필요가 없게 된다. 그 결과 화소영역 가장자리에서의 빛샘 현상이 방지될 뿐만 아니라 개구율을 향상시킬 수 있게 된다.

도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도이다.

상기 제 2 실시예는 도 2에 도시된 제 1 실시예의 액정표시장치와는 데이터 더미 라인이 화소전극과의 연결 방식만을 제외하고는 동일한 구성으로 이루어져 있다.

따라서, 도 2에 도시된 액정표시장치와 동일한 구성에 대해서는 설명을 생략하고 단지 데이터 더미 라인과 화소전극간의 연결 방식에 대해서만 설명한다.

도면에 도시된 바와 같이, 데이터 더미 라인(240)이 게이트 더미 라인(219) 상부에 상기 게이트 더미 라인(219)을 따라 형성되어 있다. 도면에는 상기 데이터 더미 라인(240)이 화소전극(218)의 양측에 형성되어 있지만 화소전극(218)의 일 측에만 형성될 수도 있을 것이다.

상기 데이터 더미 라인(240)은 데이터라인(217)과 화소영역 사이로 광이 누설되는 것을 차단하는 역할을 한다.

상기 도면에서는 데이터 더미 라인(240)이 게이트라인(216)을 따라 길이 방향으로 연장하여 제 1 스토리지 커패시터(230)를 형성하는 제 1 스토리지 전극(233)과 연결되어 있다. 따라서, 상기 데이터 더미 라인(240)과 화소전극(218) 사이의 전기적 접속을 위한 제 3 콘택홀이 필요 없게 된다.

본 실시예와 같이 데이터 더미 라인(240)을 게이트 라인(216)의 길이 방향으로 연장 형성하면 도 2의 제 1 실시예의 액정표시장치에 비해서 상기 데이터 더미 라인(240)의 일부와 게이트라인(216)이 오버랩된 영역만큼 제 2 스토리지 커패시터의 용량이 증가된다. 그 결과 액정표시장치의 화질이 개선된다.

도 5a는 본 발명의 제 3 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도이며, 도 5b는 도 5a에 도시된 액정표시장치의 V-V'선에 따른 단면도이다.

도 5a에 도시된 바와 같이, 어레이 기판(310)은 외부의 구동회로(미도시)로부터 주사신호가 인가되는 게이트라인(316), 화상신호가 인가되는 데이터라인(317), 상기 게이트라인과 데이터라인의 교차영역에 형성된 박막 트랜지스터(320) 및 상기 박막 트랜지스터(320)에 연결된 화소전극(318)을 포함하고 있다.

제 1 스토리지 커패시터(330)는 화소전극(318)과 화소영역 내에 배열된 제 1 스토리지 커패시터용 배선(335) 사이에 형성되어 있다. 상기 제 1 스토리지 커패시터용 배선(335)은 화소전극(318)과 제 1 스토리지 커패시터(330)를 형성하기 위해서 게이트라인(316)과 동일 층에 형성되어 있다.

상기 스토리지 커패시터(330)는 제 2 절연막(미도시)에 형성된 콘택홀(344)을 통해 화소전극(318)과 전기적으로 접속되는 제 1 스토리지 전극(333)과 제 1 절연막(미도시)을 사이에 둔 제 1 스토리지 커패시터용 배선(318)에 의해 형성된다.

이때, 상기 데이터라인(317)을 따른 길이방향으로는 한 쌍의 게이트 더미 라인(319)이 형성되어 상기 제 1 스토리지 커패시터용 배선(335)과 연결되어 교차하고 있다. 상기 게이트 더미 라인(319)의 일부는 화소의 화소전극(318)과 오버랩되어 제 2 스토리지 커패시터를 형성한다. 도면에서는 게이트 더미 라인(319)이 화소전극(318)의 양측에 형성되어 있지만, 상기 게이트 더미 라인(319)이 화소전극(318)의 일 측에만 형성될 수도 있다.

또한, 게이트 더미 라인(319) 상부에는 상기 게이트 더미 라인(319)을 따라 데이터 더미 라인(340)이 배치되어 있다. 상기 게이트 더미 라인(319)과 마찬가지로, 도면에서는 상기 데이터 더미 라인(340)이 화소전극(318)의 양측에 형성되어 있지만 화소전극(318)의 일 측에만 형성될 수도 있을 것이다. 상기 데이터 더미 라인(340)은 제 1 스토리지 전극(333)과 연결되어 교차하고 있다.

제 3 실시예의 스토리지 커패시터는 제 1 스토리지 전극(333)과 제 1 스토리지 커패시터용 배선(335)의 오버랩영역에 형성된 제 1 스토리지 커패시터(330) 및 데이터 더미 라인(340)과 게이트 더미 라인(319) 사이에 형성된 제 2 스토리지 커패시터로 구성된다. 즉, 본 실시예는 제 1 스토리지 커패시터로 스토리지 온 커먼 구조를 사용한 액정표시장치에 관한 것이다.

또한, 데이터 더미 라인(340)이 화소전극(318)과 콘택홀(344)을 통해 전기적으로 접속되어 있다.

도 5b에 도시된 바와 같이, 어레이 기판(310) 상에 게이트라인(316), 제 1 스토리지 커패시터용 배선(335) 및 게이트 더미 라인(319)이 형성되어 있으며 상기 기판(310) 전면에서 걸쳐 제 1 절연막(315a)이 적층되어 있다. 상기 제 1 절연막

(315a) 상에 데이터라인(317), 데이터 더미 라인(340) 및 제 1 스토리지 전극(333)이 형성되어 있고 상기 데이터라인(317), 데이터 더미 라인(340) 및 제 1 스토리지 전극(333)이 형성된 기판(310) 전면에 걸쳐 제 2 절연막(315b)이 적층되어 있다. 그 위에 투명전극으로 이루어진 화소전극(318)이 형성되어 있으며, 상기 제 2 절연막(315b)에 형성된 콘택홀(344)을 통해 데이터 더미 라인(340) 및 제 1 스토리지 전극(333)과 전기적으로 접속된다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

발명의 효과

상술한 바와 같이, 본 발명에 따른 액정표시장치는 화상비표시 영역에 데이터 더미 라인을 형성시킴으로써 충분한 양의 축적용량을 확보하여 액정표시장치의 화질을 개선하는 효과를 제공한다.

또한, 데이터 더미 라인의 형성으로 게이트 더미 라인이 화소전극에 미치는 수평 전계 성분을 줄여줌으로써 이에 의한 빛샘 현상이 방지되어 화질을 개선할 수 있다.

(57) 청구의 범위

청구항 1.

복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;

상기 각각의 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자;

상기 화소영역에 형성된 화소전극;

상기 화소전극의 적어도 한 쪽에 상기 데이터라인을 따라 배열되며 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인; 및

상기 화소전극의 적어도 한 쪽에 상기 게이트 더미 라인을 따라 배열되며, 상기 화소전극과 전기적으로 접속하고 그 일부가 상기 화소전극과 오버랩되는 데이터 더미 라인을 포함하는 액정표시장치.

청구항 2.

제 1 항에 있어서, 상기 스위칭소자는 박막 트랜지스터인 것을 특징으로 하는 액정표시장치.

청구항 3.

제 2 항에 있어서, 상기 박막 트랜지스터는

기판 상에 형성되어 상기 게이트라인과 연결되는 게이트전극;

상기 게이트전극이 형성된 기판에 형성된 제 1 절연막;

상기 제 1 절연막 상에 형성된 반도체층;

상기 반도체층 상에 형성되어 상기 데이터라인과 연결되는 소오스전극 및 화소전극과 연결되는 드레인전극; 및

상기 소오스전극과 드레인전극이 형성된 기판에 형성된 제 2 절연막을 포함하는 것을 특징으로 하는 액정표시장치.

청구항 4.

제 1 항에 있어서, 상기 게이트 더미 라인은 상기 게이트라인과 동일층에 형성하는 것을 특징으로 하는 액정표시장치.

청구항 5.

제 1 항에 있어서, 상기 데이터 더미 라인은 상기 데이터라인과 동일층에 형성하는 것을 특징으로 하는 액정표시장치.

청구항 6.

제 1 항에 있어서, 해당 화소영역의 전단 게이트라인을 따라 배열되어 상기 게이트라인과 함께 스토리지 커패시터를 형성하는 스토리지 전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.

청구항 7.

제 6 항에 있어서, 상기 데이터 더미 라인은 상기 스토리지 전극에 연결되는 것을 특징으로 하는 액정표시장치.

청구항 8.

제 1 항에 있어서, 상기 화소영역 내에 배열되어 스토리지 커패시터를 형성하는 적어도 한 쌍의 전극을 추가로 포함하는 것을 특징으로 하는 액정표시장치.

청구항 9.

제 3 항에 있어서, 상기 데이터 더미 라인은 상기 제 2 절연막에 형성된 콘택홀을 통해 화소전극과 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.

청구항 10.

복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;

상기 각각의 게이트라인 및 데이터라인의 교차영역에 형성된 스위칭소자;

상기 화소영역에 형성된 화소전극;

상기 데이터라인을 따라 배열되며 그 일부가 상기 화소전극과 오버랩되는 게이트 더미 라인; 및


상기 게이트 더미 라인을 따라 배열되어 상기 게이트 더미 라인과 화소전극 사이에 형성되는 전계를 차단하며, 상기 화소전극과 전기적으로 접속하는 데이터 더미 라인을 포함하는 액정표시장치.

청구항 11.


제 10 항에 있어서, 상기 데이터 더미 라인은 그 일부가 상기 화소전극과 오버랩되는 것을 특징으로 하는 액정표시장치.

도면


도면1




도면2a




도면2b




도면3a




도면3b



도면4



도면5a



도면5b

