



〔12〕发明专利申请公开说明书

H04L 5/16
H04L 27/00
H04B 3/04

〔11〕CN 88 1 03100 A

〔43〕公开日 1988年12月14日

〔21〕申请号 88 1 03100

〔22〕申请日 88.5.26

〔30〕优先权

〔32〕87.5.26 〔33〕US 〔31〕054,419

〔71〕申请人 哈依斯微型计算机产品公司

地址 美国佐治亚州


〔72〕发明人 塔罗纳扎伊德 杰曼·尹·科亚
 马修·弗·伊斯利 约翰·恩·马丁
 兰迪·达·纳什 辛西亚·阿帕·勒
 马丁·海索斯吉尔 乔治·雷·托马斯
 查理斯·海·科维-吉尔
 迈克尔利昂鲁宾斯坦
 戴维弗斯特朗

〔74〕专利代理机构 中国国际贸易促进委员会专利
 代理部
 代理人 栾本生

〔54〕发明名称 具有快速周转协议的高速半双工调制
 -解调器

〔57〕摘要

一种改进信号处理和信号交换能力的调制-解调器。采用两个数字信号处理器来执行独立同时的操作，从而获得了较快的执行速率，并可能作出更精确地计算。该调制解调器还采用了一种改进的信号交换技术，使得该调制解调器保持与现在的1200和2400bps的调制解调器兼容，并能实现4800和9600bps通信的协商。该调制解调器还包括一个改进的波特时钟恢复电路，根据实际采样点与最佳采样点之间的差别动态地调整实际采样点。这使实际的采样点高速集中到希望的采样点，同时使在最佳采样点附近的跳动最小。



权 利 要 求 书

1. 一种与 V. 22 (2) 兼容的信号交换方法，用于使发端调制—解调器以一个从每秒 1200 比特 (b p s)、2400 b p s 或大于 2400 b p s 中选出的速率与应答调制—解调器建立通信，该方法的特征在于包括下列步骤：

(a) 把第一序列发送一个第一预定期间；
(b) 把第二序列发送一个第二预定期间，同时收听来自所述应答调制—解调器的所述第一序列；

(c) (1) 如果没有听到来自应答调制—解调器的第一序列，则以 1200 b p s 与所述应答调制—解调器开始通信；

(2) 如果听到了来自所述应答调制—解调器的所述第一序列，则把第三序列发送一个第三预定期间，同时收听来自所述应答调制—解调器的所述第二序列；

(d) (1) 如果没有听到来自所述应答调制—解调器的所述第二序列，则把上述的第三序列继续发送一个附加的期间，然后以 2400 b p s，与所述应答调制—解调器开始训练和通信；
(2) 如果收听到了来自所述应答调制—解调器的所述第二序列，则以一个大于 2400 b p s 的速率与所述应答调制—解调器开始训练和通信。

2. 按照权利要求 1 的方法，其中所述的第一序列是 1200 b p s 的基扰频双二位组 00 和 11。

3. 按照权利要求 2 的方法，其中所述的第二序列是 1200 b p s 的非扰频二进制 0。

4. 按照权利要求 3 的方法，其中所述的第三序列是 1200

b p s 的扰频二进制 1.

5. 一种与 V. 22(2) 兼容的信号交换方法，用于使发端调制—解调器以一个从 1200 bps, 2400 bps, 4800 bps 或 9600 bps 中选出的速率与应答调制—解调器建立通信，其特征在于下列各步骤：

(2) 把第一序列发送一个第一预定期间；

(b) 把第二序列发送一个第二预定期间，同时收听来自所述应答调制—解调器的所述第一序列；

(c) (1) 如果未听到来自所述应答调制—解调器的所述第一序列，则以 1200 bps，与所述应答调制—解调器开始通信；

(2) 如果收听到了来自所述应答调制—解调器的所述第一序列，则把第三序列发送一个第三预定期间，同时收听来自所述应答调制—解调器的所述第二序列；

(d) (1) 如果未收到来自所述应答调制-解调器的所述第二序列，则把所述的第三序列连续发送一个附加的期间。然后以 2400 b p s，与所述应答调制-解调器开始训练和通信。

(2) 如果收到了来自 帧捕获模块 的帧捕获的所述第二序列，则发送后面是速率请求序列的 串行子帧。

(e) 收听来自所述应答器的所选序列，并根据所述第四序列对所述应答器的输出进行均衡。

(二) 各所來函所據之客觀事實，將於將來之三學期次序列

(g) (1) 如果所述呼叫编址-解调器发送的所述速率请求序列与从所述应答调制-解调器接收的所述速率请求序列不同，则以 4800 bps 开始通信；

(2) 如果所述呼叫调度—解调器发送的所述速率请求序列和从

所述应答调制—解调器接收的所述速率请求序列二者都规定了 4800 b p s，则以 4800 b p s 开始通信；

(3) 如果所述呼叫调制—解调器发送的所述速率请求序列和从所述应答调制—解调器接收的所述速率请求序列二者都规定了 9600 b p s，则以 9600 b p s 开始训练和通信。

6. 按照权利要求 5 的方法，其中所述的第一序列是 1200 b p s 的非扰频双位组 00 和 11。

7. 按照权利要求 6 的方法，其中所述的第二序列是 1200 b p s 的非扰频二进制 0。

8. 按照权利要求 7 的方法，其中所述的第三序列是 1200 b p s 的扰频二进制 1。

9. 按照权利要求 8 的方法，其中所述的第四序列包括一种 4800 b p s 的非相位编码扰频二进制 1。

10. 按照权利要求 9 的方法，其中规定 4800 b p s 的所述速率请求序列包括一种 4800 b p s 的扰频二进制 1。

11. 按照权利要求 9 的方法，其中规定 9600 b p s 的所述速率请求序列包括一种 4800 b p s 的扰频二进制 01。

12. 按照权利要求 9 的方法，其中所述的第四序列包括 32 点相位—振幅点阵的四个点，所述四点的每一点与其余三点的位移是 90 度的整倍数。

13. 一种与 V. 22(2) 兼容的信号交换方法，用于使应答调制—解调器以一个从 1200 b p s, 2400 b p s 或大于 2400 b p s 中选出的速率与呼叫调制—解调器建立通信，该方法的其特征在于以下步骤：

(a) 收听来自所述呼叫调制—解调器的第一序列；

(b) (1) 如果未收听到来自所述呼叫调制—解调器的所述第一序列，则以 1 2 0 0 b p s 与所述呼叫调制—解调器开始通信；

(2) 如果检测到来自所述呼叫调制—解调器的所述第一序列，则向所述呼叫调制—解调器发送所述第一序列，并收听来自所述呼叫调制—解调器的第二序列；

(c) (1) 如果未收听到来自所述呼叫调制—解调器的所述第二序列，则以 2 4 0 0 b p s 开始训练和通信；

(2) 如果收到了来自所述呼叫调制—解调器的所述第二序列，则发送所述第二序列，并以大于 2 4 0 0 b p s 的速率开始训练和通信。

14. 按照权利要求 1 3 的方法，其中所述的第一序列包括 1200 b p s 的非扰频双二位组 0 0 和 1 1 。

15. 按照权利要求 1 4 的方法，其中所述的第二序列包括 1200 b p s 的非扰频二进制 0 。

16. 一种与 V. 22 (2) 兼容的信号交换方法，用于使应答调制—解调器以一个从 1 2 0 0 b p s 、 2 4 0 0 b p s 、 4 8 0 0 b p s 或 9 6 0 0 b p s 中选出的速率与呼叫调制—解调器建立通信，该方法的特征在于以下各步骤：

(a) 收听来自所述呼叫调制—解调器的所述第一序列；

(b) (1) 如果未收听到来自所述呼叫调制—解调器的所述第一序列，则以 1 2 0 0 b p s 与所述呼叫调制—解调器开始通信；

(2) 如果检测到了来自所述呼叫调制—解调器的所述第一序列，则向所述呼叫调制—解调器发送所述第一序列，并收听来自所述呼叫调制—解调器的第二序列；

(c) (1) 如果未收听到来自所述呼叫调制—解调器的所述第

二序列，则以 2 4 0 0 b p s 开始训练和通信；

(2) 如果收听到了来自所述呼叫调制—解调器的所述第二序列，则发送所述第二序列，然后收听来自所述呼叫调制—解调器的所述第三序列；

(d) 采用来自所述呼叫调制—解调器的所述第三序列训练在所述应答调制—解调器中的自适应均衡器；

(e) 收听来自所述呼叫调制—解调器的速率请求序列；

(f) (1) 如果来自所述呼叫调制—解调器的所述速率请求序列指定为 4 8 0 0 b p s，向所述呼叫调制—解调器发送所述第三序列，向所述呼叫调制—解调器发送指定 4 8 0 0 b p s 的所述速率请求序列，然后以 4 8 0 0 b p s 开始通信；

(2) 如果来自所述呼叫调制—解调器的所述速率请求序列指定了 9 6 0 0 b p s，而所述的应答调制—解调器不能适应 9 6 0 0 b p s，则发送所述第三序列，发送指定 4 8 0 0 b p s 的所述速率请求序列，并以 4 8 0 0 b p s 开始通信；

(3) 如果来自呼叫调制—解调器的所述速率请求序列指定了 9 6 0 0 b p s，所述的应答调制—解调器能够适应 9 6 0 0 b p s，则发送所述第三序列，发送指定 9 6 0 0 b p s 的所述速率请求序列，并以 9 6 0 0 b p s 开始训练和通信。

17. 按照权利要求 1 6 的方法，其中所述第一序列包括 1200 b p s 的非扰频双二位组 0 0 和 1 1。

18. 按照权利要求 1 7 的方法，其中所述第二序列包括 1200 b p s 的非扰频二进制 0。

19. 按照权利要求 1 8 的方法，其中所述的第三序列包括 4 8 0 0 b p s 的一，非高位编码扰频二进制 1。

20. 按照权利要求19的方法，其中所述第三序列包括32点相位—振幅点阵的四个点，所述四点的每一点与其余三点之间的位移是90度的整倍数。

21. 按照权利要求16的方法，其中指定4800 b p s 的所述速率请求序列包括4800 b p s 的扰频二进制1。

22. 按照权利要求16的方法，其中指定9600 b p s 的所述速率请求序列包括4800 b p s 的扰频二进制01。

23. 在半双工方式的数据传输中所用的一种快速线路周转方法，其特征在于以下各步骤：

(a) 数据传输协议包括：

- (1) 把载波发送一个第一预定期间；
- (2) 把第一空闲信号发送一个第二预定期间；
- (3) 发送至少一个预定的标志信号；
- (4) 发送数据帧，所述数据帧不超过一个预定的位数；
- (5) 重复步骤(a)(3)和(a)(4)，直到发送完有效数据；

(6) 把第二空闲信号发送一个第三预定期间；

(b) 非数据线路周转协议包括：

(1) 把载波发送一个第四预定期间；

(2) 把所述第一空闲信号发送一个第五预定期间；

(3) 发送至少一个所述标志信号；

(4) 把所述第一空闲信号发送一个第六预定期间；

24. 按照权利要求23的方法，其中所述的第一预定期间大约为20 ms。

25. 按照权利要求23的方法，其中所述的第一空闲信号是空

闲标志信号。

26. 按照权利要求25的方法，其中所述第二预定期间大约是15ms。

27. 按照权利要求23的方法，其中所述的预定标志信号是二进制序列01111110。

28. 按照权利要求23的方法，其中所述的预定位数是128位。

29. 按照权利要求23的方法，其中所述的第二空闲信号是空标志信号。

30. 按照权利要求29的方法，其中所述第三预定期间大约是15ms。

31. 按照权利要求23的方法，其中所述第四预定期间大约是20ms。

32. 按照权利要求23的方法，其中所述第五预定期间大约是15ms。

33. 按照权利要求23的方法，其中所述第六预定期间大约是15ms。

34. 供在半双工通信中工作的呼叫调制—解调器和应答调制—解调器使用的，校正在所述呼叫调制—解调器中的均衡器失去均衡的方法，其特征在于以下各步骤：

呼叫调制—解调器程序包括：

检测在所述呼叫调制—解调器中的所述均衡器均衡的失去；

等待，直到所述应答调制—解调器完成传输；

把载波发送一个第一预定期间；

寂静一个第二预定期间；

把训练序列对所述应答调制—解调器发送一个第三预定期间；
接收来自所述应答调制—解调器的所述训练序列，并用所述训练
序列调整在所述呼叫调制—解调器中的所述均衡器；
应答调制—解调器程序包括：
检测所述呼叫调制—解调器发送的载波；
在所述的第二预定期间寂静；
在所述的第三预定期间寂静；
把所述训练序列对所述呼叫调制—解调器发送一个所述第三预定
期间。

35. 按照权利要求3 4 的方法，其中所述训练序列包括用于粗
调所述均衡器的第一序列和用于细调所述均衡器的第二序列。

36. 按照权利要求3 5 的方法，其中所述第一序列包括一种
9 6 0 0 b p s 的非相位编码扰频二进制 1 。

37. 按照权利要求3 5 的方法，其中所述第二序列包括 9 6 0 0
b p s 的扰频二进制 1 。

38. 按照权利要求3 4 的方法，其中所述的应答调制—解调
器在所述第三预定期间接收来自所述呼叫调制—解调器的所述训练序
列，并采用所述训练序列训练在所述应答调制—解调器中的均衡器。

39. 按照权利要求3 8 的方法，其中所述第三预定期间大约是
1. 7 5 秒。

40. 按照权利要求3 4 的方法，其中所述第一预定期间大约是
2 0 毫秒。

41. 按照权利要求3 4 的方法，其中所述第二预定期间大约是
2 5 0 毫秒。

42. 按照权利要求3 4 的方法，其中所述第三预定期间大约是

1. 75秒。

4.3. 按照权利要求3.4的方法，其中所述音调具有一个320 Hz的频率。

4.4. 供在半双工通信中工作的呼叫调制—解调器和应答调制—解调器使用的，校正在所述应答调制—解调器中的均衡器里失去均衡的方法，其特征在于以下步骤：

应答调制—解调器程序包括：

检测在所述应答调制—解调器中的所述均衡器里的失去均衡；
等待，直到所述呼叫调制—解调器完成传送；
把载波发送一个第一预定期间；
寂静一个第二预定期间；
接收来自所述呼叫调制—解调器的训练序列，用所述训练序列调整在所述应答调制—解调器中的所述均衡器；

呼叫调制—解调器程序包括：

检测所述应答调制—解调器发送的所述载波；
寂静一个所述第二预定期间；
把所述训练序列向所述应答调制—解调器发送一个第三预定期间。

4.5. 按照权利要求4.4的方法，其中所述应答调制—解调器程序还包括把所述训练序列向所述呼叫调制—解调器发送一个所述第三预定期间；所述呼叫调制—解调器程序还包括接收来自所述应答调制—解调器的所述训练序列，并用所述训练序列调整在所述呼叫调制—解调器中的所述均衡器。

4.6. 按照权利要求4.5的方法，其中所述的第三预定期间大约是1.75秒。

47. 按照权利要求4 5的方法，其中所述训练序列包括用于粗调所述均衡器的第一序列，和用于细调所述均衡器的第二序列。

48. 按照权利要求4 4的方法，其中所述训练序列包括用于粗调所述均衡器的第一序列，和用于细调所述均衡器的第二序列。

49. 按照权利要求4 8的方法，其中所述第一序列包括一个 9600 b p s 的非相位编码二进制1。

50. 按照权利要求4 8的方法，其中所述第二序列包括 9600 b p s 的扰频二进制1。

51. 按照权利要求4 4的方法，其中所述第一预定期间大约是 20 m s 。

52. 按照权利要求4 4的方法，其中所述第二预定期间大约是 250 m s 。

53. 按照权利要求4 4的方法，其中所述第三预定期间大约是 1.75 秒。

54. 按照权利要求4 4的方法，其中所述音调具有 320 H Z 的频率。

55. 一种用于跟踪具有特征频率的基准信号的预定过0交叉点的改进方法，其特征在于以下步骤：

(a) 以所述特征频率的整数 M 倍的采样频率对基准信号采样，获得多个采样点， M 是大于3的整数；

(b) 把所述各采样点中的一个指定为初始采样点；

(c) 采用所述初始采样点和所述初始采样点前面的采样点，确定所述初始采样点位于所述基准信号的那个象限；

(d) 采用所述初始采样点和所述初始采样点前面的所述采样点，计算所述初始采样点与所述预定过0交叉点之间的象位差；

(e) 根据所述相位差调整所述采样频率的相位。

56. 按照权利要求 5 5 的方法，其中所述的预定过 0 交叉点是正向过 0 交叉点。

57. 按照权利要求 5 6 的方法，其中 M 等于 4。

58. 按照权利要求 5 5 的方法，其中所述预定过 0 交叉点是负向过零交叉点。

59. 按照权利要求 5 8 的方法，其中 M 等于 4。

60. 按照权利要求 5 5 的方法，其中 M 等于 4。

61. 按照权利要求 5 5 的方法，其中所述初始采样点前面的所述采样点是所述初始采样点前面最接近的采样点。

6.2 一种用于跟踪具有特征频率的基准信号的预定过零交叉点的改进的方法，其特征在于以下步骤：

(a) 在第一点和第二点对所述基准信号进行采样分别获得第一和第二个样值，所述第二样值滞后于所述第一样值大约为所述基准信号的 90 度相位；

(b) 用所述第一第二样值，确定所述第二样值位于所述基准信号的哪个象限，计算所述第二样值与所述预定过零交叉点之间的相位差；

(c) 根据所述相位差调整所述第一点和所述第二点；

(d) 重复步骤 (a) 到 (c)，至少到所述相位差的幅度小于一个预定的容限为止。

63. 按照权利要求 6 2 的方法，其中所述的预定过零交叉点是正向过零交叉点。

64. 按照权利要求 6 3 的方法，其中 M 等于 4。

65. 按照权利要求 6 2 的方法，其中所述的预定过零交叉点是

負向過零交叉點。

66. 按照權利要求 6.5 的方法，其中 M 等於 4.

67. 按照權利要求 6.2 的方法，其中 M 等於 4.

说 明 书

具有快速周转协议的高 速半双工调制—解调器

本发明涉及数据通信和传输，具体地说，是描述一种具有高速信号交换过程和半双工快速线路周转协议的调制—解调器。

计算设备在家庭和办公室的广泛应用，使得需要一种装置，用它能够快速、方便地把数据从一个计算设备传输到另一个计算设备。调制—解调器与公共电话网络一起，基本上满足了这个需要。调制解调器把计算设备所用的数字数据转换为能沿公共电话系统传输的模拟信号。

一般说来，最好是采用全双工工作（能同时进行发送和接收）。同时，由于要从一个设备传输到另一个设备的数据量的增加，为了减少连接时间和电话负荷，一般都希望有高的数据传送率（每秒的比特数）。特别是对于长途通信。然而，一个普通的电话线具有一个有限的带宽，近似为 3 KHz ，这个有限的带宽与背景噪音、串音、和传输线路相位以及幅度的畸变一起，对在电话线上能够进行成功传输的数据速率设置了一个上限。

在美国通信数据速率达到 2400 比特/秒 (bps) 之前一般是全双工通信，而通信数据速率超过 2400 比特一秒是半双工通信（即调制—解调器能够发送或接收，但两者不能同时进行）。

一些调制—解调器可以高达 1200 bps 的数据传送率进行传输，另一些调制—解调器可传输的速率高达 2400 bps，还有一些

调制—解调器可传输速率高达 9600 bps。为了使一个调制—解调器能够与另一个调制—解调器进行传输，这两个调制—解调器必须商定一个共同的数据传送率。两个调制—解调器商定数据传输率的方法一般称为“信号交换”。国际电报电话咨询委员会（CCITT）的建议 V 22 (2) 建议了一种信号交换的方法，使两个调制—解调器协商，是以 1200 或是以 2400 bps 的数据传送率进行传输。然而还没有相应的建议，使调制—解调器协商是以 1200, 2400, 4800 或是 9600 bps 的数据传送率进行传送。因此，这里需要一个补充 CCITT V 22 (2) 的信号交换的方法，以便为高到 9600 bps 的数据传送率提供一个统一的信号交换方法。

当数据传送率为 2400 bps 或更低时一般是采用全双工通信。然而，当数据传送率超过 2400 bps 时，因全双工通信设备通常很昂贵而希望采用半双工操作。采用半双工操作时，就需要第一调制—解调器通知第二调制—解调器：第一调制—解调器要进行传输请准备接收。CCITT 建议 X.25 提供了一个用于交换数据和控制信息的帧格式。然而，X.25 格式提供了比绝对必须的还要多的信息和控制位。因为必须把这些位与每一帧一起传输，所以就要把一些可用来传输数据的时间浪费在传输非必要的或无用的控制和信息位上。因此就要求半双工格式中采用最少的控制和信息位数。特别是在第一调制—解调器通知第二调制—解调器它没有任何要传输的数据的控制帧里。

多数的调制—解调器采用一个或两个微处理机来执行调制—解调功能。然而，在 9600 bps 传输速率时，指令的执行时间会变成一个限制因子。当然，如果能够提供额外花费和功率损耗，并且能够容纳得了局部发热的话，可以采用一枚高速的微处理机。也可用低

速便宜的微处理器，把任务分开承担，即是并行重叠方式，这里还要提供有两个微处理器之间数据通信的装置。因此，就需要有一个在两个微处理器之间把执行任务分开的方法，和一个使得两微处理器交换必要数据的装置。

虽然传输速率可达比如9600 b p s，但由于电话线带宽的限制，使之不能以9600 b p s的速率一位一位地连续传输，为了达到9600 b p s的有效数据传送率，把比特系列分组，形成一组组的比特组。比如，四比特组（一组四比特）。用该四比特组去调制载波信号的相位和振幅。把四比特组更新在一个称为波特率的新的频率上。因此，如果有效的传输率是9600 b p s，且采用四比特组，那么波特率就是 $9600 / 4 = 2400$ 波特。然而，为了精确地恢复四比特组，就需要在近似每一波特的同样次序采样输入的信号。这是通过处理信号来恢复波特时钟来达到的。通常把一个振荡器设置在大约为该波特时钟的频率，用输入的信号去调节该振荡器的相位和频率，使之与传输的波特钟频完全一致。通常用固定增量来调整该振荡器的相位，使之与输入信号的波特时钟的相位一致。然而，如果该固定增量太大，就不能使该振荡器精确地跟踪该波特时钟，从而将发生波特时钟跳动。相反地，如果该增量的值太小，则将需要一个很长的时间才能使该振荡器锁定在传输的波特时钟上。所以就需要有一个波特钟恢复电路，它能校正波特振荡器，使之快速精确地锁定到传输波特时钟上。

本发明提供了一种具有改进的信号处理能力、信号交换和协议技术的调制—解调器，和一种改进的波特时钟恢复电路。

概括地说：本发明的特征在于一种调制—解调器，这种调制—解调器把信号处理任务分给两个数字信号处理机，使之可并行完成独立

的操作，而不是串行操作，从而取得了较快的执行速率。更具体地说，本发明的特征在于一个方法和装置，它们使两个微处理机能够通过公共的随机存取存储器（R A M）进行信息交换。

本发明的特征还在于一个采用信号交换技术的每秒 9 6 0 0 比特（b p s）的调制—解调器，它与许多现存的 1 2 0 0 和 2 4 0 0 b p s 调制—解调器是兼容的。

同时，本发明的特征还在于一个采用改进训练序列的调制—解调器，使得当进行从操作的训练方式到操作的数据交换方式转换时减少相位转动的影响。

本发明的特征还在于一个采用快速线换向协议的调制—解调器，使得工作在半双工方式时，在第二调制—解调器没有任何要传输的数据的情况下，在第一调制—解调器上在线路的转换控制中所用的时间最少。

本发明的特征还在于采用了自同步 1. 5 分频器电路（divide—by—1. 5 divider CircNlitt）。这种分频电路的优点是不采用反馈脉冲，这样使这种分频器的元件不需要具有工作在比基准频率更高频率的能力。

本发明的特征还在于一个采用改进的无跳动的接收波特时钟恢复电路，根据实际采样点与希望采样点不同的程度动态地调整所用步子的大小来校正采样点。

从下面的详细描述中，将能更清楚地看出本发明所提供的上述特征和其它一些改进。

图 1 A 和 1 B 表示改进的信号交换技术的最佳实施例。

图 2 表示在该最佳实施例中所用的相位—振幅构象。

图 3 表示在该最佳实施例中所用的重新训练请求序列。

图 4 表示在该最佳实施例中所用的通信协议。

图 5 A 和 5 B 是该最佳实施例的电原理图。

图 6 是用于控制存储器的另一个实施例的电原理图。

图 7 是 1.5 分频器的最佳实施例的电原理图。

图 8 是表示 1.5 分频器的最佳实施例中的波形。

图 9 是接收机波特时钟锁相环控制电路最佳实施例的方块图。

图 10 是该最佳实施例计算超前／滞后步子大小所用方法的流程图。

现在参照附图，在这些图中相同的标号代表同样的部件。图 1 A 和 1 B 表示优选的信号交换顺序。在该最佳实施例中，呼叫调制—解调器 10 开始呼叫并与应答调制—解调器 12 在标准电话线 11 上进行通信。每个调制—解调器 10 和 12 都有一个把信号送到电话线 11 上的发信机部分 (T) 和一个收听检测电话线 11 上信号的收信机部分 (R)。在全双工方式中调制—解调器的发信机和收信机部分可同时工作。而在半双工方式中可交替地工作。因此，呼叫调制—解调器 10 工作在全双工方式时是序列 13 A 到 13 E 和 14 A 到 14 E，而工作在半双工方式时是序列 30 A 到 30 I。同样，应答调制—解调器 12 工作在全双工方式时是序列 15 A 到 15 F 和 16 A 到 16 D，而工作在半双工方式时是序列 31 A 到 31 H。

虽然所示的信号交换顺序的主要目的是为了确定是以 4800 b p s 还是以 9600 b p s 进行通信，但所能希望的进行通信的调制—解调器仅能工作在 300, 1200 和／或 2400 b p s 的速率。因此，信号交换序列的第一部分包含有 CCITT V. 22 (2) 的信号交换序列建议的部分。呼叫调制—解调器 10 的发信机部分 (T) 进入呼叫 13 A 时序然后进入寂静 13 B 期间。当设置呼叫的

同时，呼叫调制—解调器10的收信机部分（R）进入等待14A，然后进入收听和检测应答音14B。

应答调制—解调器12的收信机部分（R）在等待16A，发信机部分（T）首先进入寂静期间15A，然后发送2100Hz应答音15B，以后进入一个短的寂静期间15C。在该短寂静期间结束时，发信机部分（T）进入15D，发送BC1序列，与此同时收信机部分（R）收听并检测S序列的存在。按照CCITT建议V.22(2)，序列BC1是一种以1200bps的非扰码二进制1，序列S1是以1200bps的非扰码双二位组00和11。

在呼叫调制—解调器10的收信机部分（R）在14C检测到来自应答调制—解调器12的BC1序列后，发信机部分（T）进入13C，发送S1序列。还有，如果呼叫调制—解调器10识别出应答调制—解调器12作出的寂静应答，那么，在寂静期13B之后，呼叫调制—解调器10将进入13C，发送S1序列。通常，按照V.22(2)的建议，呼叫调制—解调器10的发信机部分（T）的下一个动作将是发送序列BC2，然而，在该最佳实施例中，发信机部分（T）在发送序列BC1(1111)之前发送序列S2(13D)。序列S2是一种以1200bps的非扰码二进制0。序列S2是一个足够短的期间，以便用通常的1200和／或2400bps调制—解调器的信号交换中不把它作为干扰或引起的问题而被检测。

在另一个实施例中，序列S2与序列S1是同样的。以1200bps的非扰码双二位组00和11。CCITT建议V.22(2)规定，序列S2是100+/-3毫秒。在这个实施例中，序列S2是序列S1的延伸和延声。速度不能超过2400bps的应答调制

—解调器 12 将不能响应较长的双二位组序列。然而，速度能够超过 2400 b p s 的应答调制—解调器 12 将能把延长的双二位组序列识别为 S1 序列和 S2 序列，从而进行响应。

同样，应答调制—解调器 12 在发送序列 S1 的同时（15E）收听来自呼叫调制—解调器 10 的序列 S2（16C）。如果应答调制—解调器 12 检测到 S2 序列（16C），则应答调制—解调器 12 通过发送 S2 序列（15F）进行响应。呼叫调制—解调器 10，在发送 S2 序列（13D）之后，开始发送 BC2 序列（13E），与此同时 14E 收听来自应答调制—解调器 12 的 S2 序列。在点 22，呼叫调制—解调器 10 和应答调制—解调器 12 准备进入半双工方式，并开始 4800 b p s 和 9600 b p s 信号交换序列。

应当指出，在点 20 如果应答调制—解调器 12 没有检测到 S1 序列，那么按照 V. 22(2)，应答调制—解调器 12 继续 V. 22(2) 的 1200 b p s 信号交换序列。同样，如果呼叫调制—解调器 10 没有检测到 S1 序列（14D），那么在点 21 呼叫调制—解调器 10 将继续 V. 22(2) 的 1200 b p s 信号交换序列。

如果答应调制—解调器 12 检测到 S1 序列（16B），但未检测到 S2 序列（16C），那么在点 21 应答调制—解调器 12 将继续 V. 22(2) 的 2400 b p s 信号交换序列。同样，如果呼叫调制—解调器 10 已检测到 S1 序列（14D），但还未检测到 S2 序列（14E），则在点 22 呼叫调制—解调器 10 将继续 V. 22(2) 的 2400 b p s 信号交换序列。因此，该最佳信号交换序列保持了用 V. 22 建议的 1200 和 2400 b p s 调制—解调器进行通信的兼容性。应当指出，呼叫调制—解调器 10 已发送出 BC2 序

列(13E)，为的是在S2序列未被应答调制—解调器返回时，呼叫调制—解调器10将已开始发送为保持与V.22(2)的2400 bps调制—解调器兼容并与之进行信号交换所要求的B C 2序列。

应答调制—解调器12仅通过分别响应于由呼叫调制—解调器10发送的S1和S2序列的检测来发送S1和S2序列，从而保持与V.22(2)调制—解调器的兼容。因此，采用S2序列以保持与现存的V.22(2)调制—解调器的兼容性，并提供一种信令模式指示其所连接的调制解调器是可以在较高的速率下操作的(大于2400bps)。

现在假设呼叫调制—解调器10和应答调制—解调器12已经相互表示，希望数据传送率超过2400bps，并且它们都在点22准备从全双工方式转到半双工方式。首先，两个调制—解调器都为寂静期。呼叫调制—解调器处在寂静30A，然后开始发送第一训练信号TRN1(30B)，与此同时应答调制—解调器12收听并接收TRN1训练序列，且开始它的均衡器的粗训练和调整。训练序列TRN1是一种以4800bps速率的非相位编码的扰码二进制1. 该非相位编码扰码二进制1与CCITT建议V.32，部分5.2.3和图1所定义的相似但不相同。在训练序列TRN1完成后，呼叫调制—解调器10进入30C，发送一个最佳通信速率请求RR1。如果呼叫调制—解调器10提出以4800bps进行通信，则RR1是一种以4800bps速率的扰码二进制1。然而，如果呼叫调制—解调器10提出以9600bps进行通信，则RR1将是一种以4800bps速率的扰码二进制二位组01。当呼叫调制—解调器10完成发送速率请求RR1(30C)时，它将停止发送。

当检测到速率请求RR1的传输结束时，应答调制—解调器12开始发送第一训练序列TRN1(31C)。因此，呼叫调制—解调器10接收第一训练序列TRN1(30D)并开始它的均衡器的粗训练和调整。当序列TRN1完成时，应答调制—解调器12发送速率请求RR2(31D)。如果RR1请求4800bps则RR2将简单地承认该4800bps请求。然而，如果RR1是请求9600bps则RR2可以是9600bps请求的确认，在这种情况下，通信将以9600bps的速率进行；也可以是拒绝9600bps的请求，在这种情况下通信将开始以4800bps速率进行。呼叫调制—解调器10接收来自应答调制—解调器12的速率请求RR2(30E)。如果RR1或RR2，或两者都指定为4800bps则在点33，调制—解调器10和12完成信号交换，并开始以4800bps通信。

然而，如果RR1和RR2两者都请求9600bps，则在点33调制—解调器10和12将开始传送以9600bps速率的训练序列。

在应答调制—解调器12已停止发送它的速率请求RR2(31D)以后，则呼叫调制—解调器10开始发送第二训练序列TRN2(30F)。序列TRN2是一种以9600bps非相位编码二进制1。对于TRN2，扰频器的输出被分为四比特组，并把相邻四比特的最后两比特编码为A、B、C和D信号状态(图2)。当呼叫调制—解调器10在发送序列TRN2(30F)时，应答调制—解调器12正在接收序列TRN2(31E)和训练它的均衡器。

在呼叫调制—解调器10完成发送序列TRN2以后，它就发送序列BC3(30G)。序列BC3是以9301bps传

扰码二进制 1。应答调制—解调器 12 接收序列 B C 3 (3 I F) 并进行它的均衡器的最后调整和训练。当呼叫调制—解调器 10 —结束发送序列 B C 3，应答调制—解调器 12 就开始发送序列 T R N 2 (3 I G)，以便呼叫调制—解调器 10 能接收到该序列 (3 O H) 并开始训练它的均衡器。在发送序列 T R N 2 以后，应答调制—解调器 12 发送最后的序列 B C 3 (3 I H)。呼叫调制—解调器 10 接收序列 B C 3 (3 O I) 并对它的均衡器进行最后的调整和训练。在应答调制—解调器 12 发送完序列 B C 3 以后，则两个调制—解调器准备开始以 9 6 0 0 b p s 进行半双工通信。在该最佳实施例中，在阶段 3 O I 和 3 I F，接收调制—解调器必须检测至少 3 2 个连续的二进制 1。如果未检测到这个数目的连续的二进制 1，那么接收调制—解调器将请求重新发送序列 T R N 2 和 B C 3。这种请求与指示失去均衡所用的请求相同。寂静的和发送特殊序列的期间是预定的，并允许在不影响信号交换序列的情况下某些变化。

本发明与 3 0 0 b p s 移频键控 (F S K) 的调制—解调器也可兼容。如果应答调制—解调器 12 为 3 0 0 b p s 的调制解调器，或设置在 3 0 0 b p s 进行回答，则应答调制—解调器 12 将不发送应答音或 B C 1，S 1，S 2 序列，但将发送一个 2 2 5 0 H Z 的空闲 (idle) 标志信号。因此，在点 2 2，呼叫调制—解调器 10 将通过缺席规则转换到 F S K 方式与应答调制—解调器 12 相连。然而，如果应答调制—解调器具有速率升降能力，则设置为允许升降，并根据来自呼叫调制—解调器 10 的 S 1，S 2 和 B C 2 序列，应答调制—解调器 12 将如上述那样适当地发送 B C 1，S 1 和 S 2 序列，使得以大于 3 0 0 b p s 的速率连接。

同样，如果呼叫调制—解调器 10 是一个 3 0 0 p s 的调制—

解调器，或设置为以300 b p s发出呼叫，则呼叫调制—解调器10将不发送S1，S2和B C 2序列，而将发送一个1270 H Z的空间标志信号。因此，如果在点20附近，应答调制—解调器12仍未检测到S1或B C 2序列，则应答调制—解调器12将寻找该标志信号。如果存在该标志信号，应答调制—解调器12将转换到F S K方式，发送2250 H Z的标志信号，然后与在300 b p s的呼叫调制—解调器10相连接。然而，如果呼叫调制—解调器具有速度升降能力，并设置为允许升降，则响应于应答调制—解调器12发送的B C 1序列，呼叫调制—解调器10将发送S1，S2和B C 2序列，如上所述使之在大于300 b p s的速率上相连接。

图2表示对于4800和9600 b p s通信的最佳信号状态，在该最佳实施例中，带有格子编码的32点信号结构，如V. 32的图3所描绘的那样，用于9600 b p s通信。同时，在该最佳实施例中，信号状态A、B、C和D用于4800 b p s的训练和通信。二位组00、01、10和11分别对应于信号状态A、B、C和D。如上所述，T R N 1和T R N 2是非相位编码，其意思是采用微分象限编码。可以理解A、B、C和D点是32点信号结构的一个4点子集。当从一个4点决定过程（训练）变化到一个32点决定过程（9600 b p s（通信）时，进行32点信号结构的一个子集4点训练结构，可以减少旋转效应。C C I T T建议V. 32训练点表示在图2的A'、B'、C'和D'。应当指出，V. 32训练点不是32点信号结构的一个精确子集，因此均衡器必须补偿从4点训练过程转换到32点决定过程时所遇到的旋转效应。

表 1

非相位编码信号状态

二位组	信号状态
0 0	A (-3, -2)
0 1	B (+2, -3)
1 0	C (+3, +2)
1 1	D (-2, +3)

之所以选用栅格编码是由于它的检错和校正能力。在另一实施例中，对于 9600 b p s 的通信未采用栅格编码。在该实施例中，把 CCITT 建议 V. 32 的图 1 的 16 点信号结构，和它的 4 点子集用作训练、4800 b p s 速率通信和 9600 b p s 速率通信。

现在来看图 3，它表示失去均衡／重新训练请求序列。假设，应答调制—解调器 12 正在对呼叫调制—解调器 10 发送数据 (51A)，呼叫调制—解调器 10 接收数据期间 (50A) 以后，经受了一个失去均衡的期间 (50B)。当应答调制—解调器 12 结束发送数据 (51A) 并转换到接收方式 (51B 时)，呼叫调制—解调器 10 将检测该数据的末尾并发送 T₁ 序列 (51C)。该 T₁ 序列定义为一个 320 Hz 音的 150 ms 的脉冲串。该 T₁ 序列通知应答调制—解调器 12，发出失去均衡并请求重新训练。应答调制—解调器 12 则通过发送一个 320 Hz 音的 150 ms 脉冲串来确认这个请求。这里，呼叫调制—解调器 10 和应答调制—解调器 12 二者都分别进入等待期间 50E、51D，在该最佳实施例中它是 250 ms。在等待期间 50D、51C 结束时，调制—解调器进到图 1B 的点 33，在此点上呼叫调制—解调器 10 开始发送训练序列 TRN2 (30F)。

如果应答调制—解调器失去均衡，将产生类似的操作。在呼叫调

制—解调器完成发送数据（52A）并进入接收方式（52B）以后，如果在接收数据时（53A）应答调制—解调器12失去均衡（53B），则应答调制—解调器12将发送T序列（53C）。呼叫调制—解调器10将接收该T序列（52B）并通过发送T序列来确认该请求。接着两个调制—解调器将都进入等待状态52D，53E，然后进到图1B的点33开始重新训练序列。应当指出，每个调制—解调器都能请求重新训练序列，但在等待状态50E、5151D、53E以后，重新训练序列将在图1B的点33开始，且呼叫调制—解调器将首先发送训练序列，再有，如果未接收到请求的确认，请求的调制—解调器将重复该T序列，一直到获得确认或发生时间已过断开。

现在转向图4，它表示调制—解调器之间的两类半双工通信，即数据交换和零交换。在数据交换中，发送调制—解调器可以是呼叫调制—解调器10或应答调制—解调器12，首先把启动序列60置于线11，一般为一个15毫秒的启动时间，在这个启动期间（60）发送机分别对于4800 bps或9600 bps提供四点点阵训练序列TRN1，TRN2，大约为15毫秒。这个训练序列使在接收调制—解调器面的接收机波特时钟锁定，如果希望的话，还可用于开始该接收调制—解调器中的自适应均衡器系数的更新。跟着这个是5ms的空闲标志信号61a（用32点点阵的巴特频约1）。在启动序列60接收开始后大约10毫秒，接收调制—解调器开始寻找标志空闲信号61a。然后发送调制—解调器发送标志信号62a，接着是第一数据帧63a，标志信号62是序列01111110。接收调制—解调器在寻找标志信号62a之前必须检测在空闲标志信号61a中的16个连续的标志信号。数据帧63a之后是另一个标志信号

62 b 和数据帧 63 b。数据帧 63 b 之后将是标志 62 c，然后是数据帧 63 c。这个标志／数据帧过程被重复着，直到发送调制—解调器发送最后的数据帧 63 n 和最后的标志 62 n + 1。然后发送调制—解调器发送作为线往返信号的标志空闲信号 61 b。接收调制—解调器必须检测在空闲标志信号中至少 7 个连续标志位，来识别标志数据交换结束的空闲标志信号 61 b。这里，因为是半双工操作，现在的发送调制—解调器进入接收状态，而现在的接收调制—解调器进入发送状态并发送 60—63 单元。

数据帧 63 a 包括链层报头 63 a a、包报头 63 a b、可变长度数据流 63 a c 和检查和 63 a d。该数据串 63 a c 最好是已压缩的数据，但也可以是未压缩的数据。检查和 63 a d 最好包含部分 63 a a、63 a b 和 63 a c，但如果希望的话也可仅选择它们中的一个或两个。检查和 63 a d 的运用，是采用本领域技术人员所熟知的方式，来检测在所包含的部分 63 a a、63 a d 和 63 a c 中的传输差错。在本最佳实施例中，链层报头 63 a a 与所规定的 L A P-B 报头的协议要求是一致的，检查和 63 a d 采用 H D L C / S D L C 循环冗余检验（C R C）算法。

包报头载有控制信息。报头 63 a b 的一个用途是确定数据串 63 a c 包含的是数据还是指令（比如“中断”指令）。所以，任何字符都能用在数据串 63 a c 中来传送数据。或者如果需要的话，传送命令。报头 63 a b 还被用来传送信息流控制信息。

数据帧 63 a 不需要含有包报头 63 a b 或数据 63 a c。例如，管理数据帧 63 a，用于链路建立，或数据接收的认可，不带有返回数据，只由链层报头 63 a a 和检查和 63 a c 组成。链层报头 63 a a 确定是否存在包报头 63 a b。

在相反的方式中确定数据 6 3 a c 的存在或不存在。数据帧 6 3 a 被定义为各标志信号（比如标志 6 2 a 和 6 2 b）之间的信息。数据帧，比如 6 3 a，总是包含链层报头 6 3 a a 和检查和 6 3 a d，而报头 6 3 a a 确定是否有包报头 6 3 a b 的存在。因此，当检测到帧 6 3 a 的末端标志时，在报头 6 3 a b 与检查和 6 3 a d 之间的任何信息都被定义为数据 6 3 a c。这结果说明，各个数据帧（比如 6 3 a）的长度将取决于所传输的控制和／或数据信息。

假设连接到调制—解调器 1 0 的第一装置（未示出），能以很高的速率输出数据；连接到调制—解调器 1 2 的第二装置（未示出），能接受较低速率的数据。如果让调制—解调器 1 0 像第一装置输出数据那样快地对调制—解调器 1 2 传输数据，则在第二装置中的缓冲器将最终发生溢出，数据将丢失。因此，接收调制—解调器（在本实施例中是调制—解调器 1 2）要向发送调制—解调器（在本实施例中是调制—解调器 1 0）发送一个说明或一个允许信号，通知调制—解调器 1 0，它可以发送多少帧或包的数据 6 3 a。在本最佳实施例中，如下所述，最多允许传递 7 个数据帧 6 3 a。如果调制—解调器 1 2 向调制—解调器 1 0 发送一个四个数据帧的说明，则当调制—解调器 1 0 一旦发送了四个数据帧 6 3 a，它就不能发送更多帧的数据了，直到调制—解调器 1 2 向调制—解调器 1 0 提出另一数目的说明信号。所以，如果第二装置通知调制—解调器 1 2，它的缓冲器已满或基本满了，调制—解调器 1 2 将不对调制—解调器 1 0 发送另外的说明信号。调制—解调器 1 0 将通知第一装置停止输出数据。当第二装置里的缓冲器具有接受更多数据的空间时，第二装置将通知调制—解调器 1 2，它准备接受更多的数据。调制—解调器 1 2 将对调制—解调器 1 0 发送一个说明信号，调制—解调器 1 0 将通知第一装置对它

发送更多的数据，以便传送给调制—解调器 12。这个过程不断重复，直到第一装置没有输出数据为止。

链层报头 63a 还包括预期接收的下一个帧的号码的信息。如果接收调制—解调器所接收的帧的号码与预期的不同，则接收调制—解调器将通知发送调制—解调器发生了差错并提供预期接收的帧的号码。然后传输调制—解调器将重新传送在帧的头上带有这个帧的号码的数据。

在该最佳实施例中，对于特征 62a 到 63a+1 和数据帧 63a 到 63n 的系列的最大数据传输长度大约为 900 字节。另外，每个单独数据帧 63 的长度限定为大约 128 字节，在数据交换中可达到七个数据帧 63，在 9600 bps 时，其中给出一个小于 1 秒的最大传输时间。因此，一个调制—解调器在放弃控制另外的调制—解调器之前只能保持小于 1 秒的线路控制。这就避免了用户在能发送新的指令和另外的数据之前等待过多的时间。对发送长度的这个限制也保证了发送调制—解调器周期地接收数据，使得把接收机载波时钟和接收机波特时钟定时恢复电路周期性地重新同步到另外的调制—解调器的时钟上。

另外，零交换可在大约 77 ms 后发生，以使当开始没有调制—解调器发送数据，然后有一个调制—解调器要发送数据时，要发送数据的调制—解调器能很快得到线路控制。

根据 X.25 LAPB 程序，采用报头 63aa 来证实每一次传输。然而，经常出现的情况是没有调制—解调器传送数据，但它还希望保持与电话线 11 的连接。在这种情况下，也希望有最小的往返时间和协议，使得当其它调制—解调器正发送非数据的线往返协议时，要传递数据的调制—解调器不至于长期等待。该零交换满足了这些要

求。该零交换包括一个载波启动序列 6 0，一般为 15 毫秒，5 毫秒的空闲标志信号 6 1 a，5 个特征 6 2 a—6 2 e，和 15 毫秒的空闲标志信号 6 1 b。特征 6 2 还是序列 0 1 1 1 1 1 1 0。同时，如上所述，接收调制—解调器在空闲标志信号 6 1 a 中必须检测至少 16 个连续 1，在空闲标志 6 1 b 中必须检测至少 7 个连续 1。可以理解，零交换与数据交换类似，只是没有数据帧 6 3 a—6 3 n 或分开这些数据帧的标志。

也可把零交换用来表示一个差错的情况。在该最佳实施例中，如果一个调制—解调器发送数据，而没有得到证实，并得到一个零交换回答，那么该发送调制—解调器将假定数据丢失了。该发送调制—解调器将询问该接收调制—解调器，来确定接收调制—解调器预期接收的下一个帧是哪一帧。然后，发送调制—解调器开始重新传送，其开始带有帧表示。该询问和重新传输与 L A P — B 协议规范类似。

在另一实施例中，每个调制—解调器测量或规划估计在它的传输结尾和接收来自另一调制—解调器传送的始端之间的时间。这个时间 (T P T) 包括来回传播时间和另一调制—解调器的周转时间，当对几个数据传输周期进行 T P T 时间测量之后，仍未发送零交换，但在传输结束后，发送调制—解调器要等待 T P T 时间加上安全因子时间 (T S F)。如果在 T P T + T S F 的末端未接收到任何信息，则发送调制—解调器将认为接收调制—解调器已正确地接了数据且无任何其它信息要发送了。而后发送调制—解调器将再继续传输。所以，通过消除所要求的发送零交换的时间，减少了周转时间并增加了数据的吞吐量。

为了检验调制—解调器之间的连接依然有效，发送调制—解调器周期地查询接收调制—解调器，作为响应，接收调制—解调器发送一

个回答，比如零交换。另一种方法，接收调制—解调器周期性地发送报告，比如零交换，通知发送调制—解调器，接收调制—解调器仍然连接着。如果没有收到回答或报告，则发送调制—解调器认为连接已经断开，并通知连接在它上面的设备（比如计算机）。

这里还提供了不同速率的操作，比如，呼叫调制—解调器 1 0 和应答调制—解调器 1 2 开始可以 9 6 0 0 b p s 通信。假设现在电话线 1 1 的噪音水平对于从调制—解调器 1 0 到调制—解调器 1 2 方向的通信来说增加很大，而对于从调制—解调器 1 2 到调制—解调器 1 0 方向的通信却没有增加。当然可以把两个方向的通信速率都降到 4 8 0 0 b p s，而并不果而在 1 方向上仍可用 9 6 0 0 b p s 进行通信的优点。

因此，在另一实施例中，每一调制—解调器最好把发送的包报头 6 3 a b 的部分的一个位表示接收信号的质量。

例如，逻辑 1 表示对 9 6 0 0 b p s 的接收质量是好的，而逻辑 0 表示对 9 6 0 0 b p s 的接收质量是不好的。另外那个调制—解调器来检查这个位，以确定是用 4 8 0 0 b p s 还是用 9 6 0 0 b p s 进行传输，然后照此进行传输。

这使两个调制—解调器可以不同的速率进行通信。在上面的实施例中，呼叫调制—解调器 1 0 可以 4 8 0 0 b p s 发送而以 9 6 0 0 b p s 接收；应答调制—解调器 1 2 可以 9 6 0 0 b p s 发送而以 4 8 0 0 b p s 接收。因此，可把电话线 1 1 使用到其最大的容量。当然接收信号质量是由接收调制—解调器确定的。测量接收信号的方法，比如测量接收数据的误码率，对本领域的技术人员是公知的。

上面的并不限于对 4 8 0 0 或 9 6 0 0 b p s 选择，通过采用两个或更多的位可以使速度上升和下降为 1 0 0 、 1 2 0 0 、 2 4 0 0 。

4800和9600 b p s.

可能有这种情况，噪音水平是如此之大，使得哪个调制—解调器都不能收到来自另一调制—解调器的速率下降命令。在这种情况下，在一个预定的时间，比如 250 m s 以后，仍未收到关于速度的命令，将让该调制—解调器自动的降到下一个较低的速度，一直继续到建立通信、或者发生超时，或发生断路。因此调制—解调器从 9600 b p s 降到 4800 b p s，然后以 4800 b p s 降到 2400 b p s 等等。

在该最佳实施例中，尽管没有采用接收数据波特时钟的更新，在以半双工方式发送时仍取得了快速的线路周转。同样，尽管没有采用发送数据波特时钟的更新，在以半双工方式接收时仍取得了快速的线路周转。这使得在不用时波特时钟自由运转，当转换线时，波特时钟不是在任意的位置上启动，而将在时钟的精确公差之内保持同步。同样，当未采用发送数据载频和接收机解调载频更新时，因为调制—解调器在发送和接收方式之间交替变化，使得为保持连接着的调制—解调器同步所需要的调整最小。

因为调制—解调器之间的同步需要较少的时间，以这种方式保持时钟和载频使得取得了快速线路周转。此外，在发送方式冻结了均衡器的系数。在返回到接收方式时，在大约 24 m s 内不对均衡器系数更新。这种延迟给予了另一调制—解调器的发送机的稳定时间，并且避免了均衡器系数不正确的更新。这个技术也促进了获得快速的线路周转率。高速传输（4800 或 9600 b p s），快速线路周转能力和规定最大传输长度，使得半双工操作很近似地模拟了从全双工操作可取得的性能。

跟踪空间标志 61 b 用于检测传输的结束，而且这一信号被接收

调制—解调器用作的改变自适应线路的操作，比如，冻结均衡器抽头系数（equalizer tap coefficients），和开始让接收机波特时钟锁相环自由运转。这就避免了自适应线路在另一调制—解调器停止发送后，企图适应无信号的状况。

在该最佳实施例中，主微处理机和从属微处理机产生上述各种时序、各种载频、和各种均衡器系数。

应该知道，特别是在 9600 bps 速率时，调制—解调器必须处理很高速发送和接收的数据。在该最佳实施例中，为了处理所要求速率的数据，在主从关系中采用了两台得克萨斯仪器公司（Texas Instrument）的 TMS32010 数字信号处理机。表二列出了主处理机和从属处理机所能执行的不同功能：

表 2

主处理机和从属处理机的功能

方式	主机功能	从属机功能
V. 29 发送	相位编码脉冲整形，滤波 调制	无
V. 29 接收	自动增益控制（AGC）， 波特定时和恢复，Hilbert 转换解调，将数 据传送到另一调制—解调 器电路。将数据送给从属 机	分步隔开自适应均衡器，均衡 器确定，均衡器错误计算，更 新自适应均衡器系数，相位跟 踪和相位译码。
V. 32 发送	相位和栅格编码，脉冲整 形，滤波，调制	无

V. 32 接收	自动增益控制，波特定时和恢复，Hilbert 转换解调，viterbi 译码相位译码	分步隔开自适应均衡器，均衡器确定，均衡器错误计算，更新自适应均衡器系数，相位跟踪
V. 22, V. 22 (2)和 BELL 212发 送	相位编码，脉冲整形，滤波和调制	无
V. 22, V. 22 (2)和 BELL 212 接收	自动增益控制，波特定时和恢复，Hilbert 转换、解调，把数据从附属的机器传送到另一调制—解调器电路，将数据送到从属机	分步隔开自适应均衡器，均衡器确定，均衡器错误计算，更新自适应均衡器系数，相位跟踪，相位译码
V. 21 和 BELL 103A发 送和接 收	自动增益控制，自相关低通滤波，标志／间隔确定，产生标志／间隔音	无

从表2应该知道主处理机的功能之一是在从属处理机和另一调制—解调电路之间传递数据。因此，必须要求从属处理机能与主处理机交换数据，主处理机能与从属处理机和另一调制—解调电路二者交换数据。

图 5 A 和 5 B 是该最佳实施例的简图，表示主微处理机、从属微处理机和另一调制—解调电路之间的连接。另一调制—解调电路 80 连接到电话线 11。另一调制—解调器电路 80 还有一个 RS-232C 接口，它的各部分表示为发送数据 (TxD) 导线 81、接收数据 (RxD) 导线 82、和数据载波检测 (DCD) 导线 83。TxD 和 RxD 信号的用途是直通。然而，在该最佳实施例中，DCD 信号没有精确地反映在半双工方式中数据载波的存在与否。

应知道，在半双工方式中，与调制—解调器在传送时，不存在接收的数据载波。因此，如果 DCD 信号精确地反映数据载波的存在与否，那么当调制—解调器处在发送方式时 DCD 信号总是指出无载波。这对于一些外部设备（未示出）可能引起问题。它们会把数据载波的不存在认作为断路或通信信号结束。因此，在该最佳实施例中，当工作在半双工方式时，一旦检测到数据载波，DCD 信号就将变成并保持运行的状态，直到另一调制—解调器电路 80 从电话线 11 断开。在瞬时信号下降和重新训练请求时，DCD 信号也将保持运行状态。因此，在同另一调制—解调器的通信终了之前，外部设备（未示出）不会得知载波的不存在。

除了表 2 所列的那些功能之外，其余的调制—解调器功能大多由另一调制—解调器电路 80 来完成。那些其余功能的一小部分是扰频、反扰频、线接口、回答和保护音产生等等。另一调制—解调器电路 80 的构成方法对于本领域的技术人员是公知的。另外，在美国专利申请：申请号为 792,520，申请日为 1985 年 10 月 29，申请人是 Jeffrey Inskeep 和 George R. Thomas，名称为“改进的调制—解调器控制器”；以及美国专利申请：申请号为 835927，申请日期 1986 年 7 月 15 日，申请人 Seveitzer

Nash、Correa、Masley、Tahjadi、Panella、Thomas和Martin，名称为“具有改造的数字信号处理器的调制—解调器”二者都描述了这另一调制—解调器电路80的构成和操作方法，以及它与主微处理机87的接口方法。这里把二者引入作为参考。

另一调制—解调器电路80的输出，求反转询中断请求(NPIR)，连接线84被连接到双输入端与门85的一个输入端。通过导线86把门85的输出连接到非反转询中断请求(NBIO)，它是微处理机87的输入端。在该最佳实施例中，微处理机87是Texas Instruments, Inc, Houston, Texas 制造的TMS 32010型。厂家已出版了TMS 32010的操作和程序设计的详细说明，如果需要可以得到。

在该最佳实施例中，有两类轮询中断：下面要解释的存储器160控制周转，和振铃信号。当振铃信号在电路线11上出现时，另一调制—解调器电路80将在导线84上交替地置逻辑0／逻辑1信号。当不存在振铃信号时，另一调制—解调器电路80将对导线84置逻辑1。同时，如下所述，当从属微处理机122控制RAM160时，NSINT导线95上将具有逻辑0；而当微处理机122从控制RAM160转回到主微处理机87时，该导线95上将具有逻辑1。

微处理机87通过操作方式来了解轮询中断是来自另一调制—解调器电路80或是来自微处理机122。如果通信不是正在进行中，则从属微处理机122将是空闲的，中断一定来自另一调制—解调器电路80。同样，一旦通信正在进行，在电话线11上将没有振铃信号，于是中断一定来自从属微处理机122。

通过导线 9 0 把另一调制—解调器电路 8 0 的输出，非中断请求（NINTR）连接到触发器 9 1 的 D 输入端。通过导线 9 2 把触发器 9 1 的 Q 输出端连接到微处理机 8 7 的 非 中断（NINT）输入端。因此微处理机 8 7 接收两类来自另一调制—解调器 8 0 的中断：轮询中断（NBIO）；和经触发器 9 1 的同步中断（NINT）。在该最佳实施例中，另一调制—解调器电路 8 0 产生并提供对微处理机 8 7 的每秒 9600 接收机中断和每秒 9600 发送机中断。

微处理机 8 7，通过在导线 9 6 上的负写启动信号（NWEN），在导线 9 4 上的负存储器启动信号（NMEN），12 位（MA0—MA11）地址总线（MADOR）的四位子组（MA0—MA3）、16 位（MD0—MD15）、双向数据总线（MDATA）的低位字节（MD0—MD7）、和在导线 107 上外部产生的随机存取存储器启动信号（RAMEN）与另一调制—解调器电路 8 0 通信。导线 107 上的 RAMEN 信号是由采用地址总线的地址线 MA8、MA9、MA10 和 MA11 四输入端的与非（NAND）门 106 的转出提供的。用信号 NMEN、RAMEN 和 NMWEN 把数据从微处理机 8 7 写到另一调制—解调器电路 8 0，同样，用信号 NMEN 和 RAMEN 把数据从另一调制—解调器电路 8 0 读到微处理机 8 7 中。因为只采用地址线 MA0—MA3，另一调制—解调器电路 8 0 有一个 16 字锁存或随机存取存储器，每一字里是 8 位长（MD0—MD7）。

微处理机 8 7 从一个 16 位 4K 只读存储器（ROM）110 获得它的操作指令和其它参数。通过导线 9 4 把来自微处理机 8 7 的 NMEN 信号连接到反相器 111 的输入端。反相器 111 的输出端连接到二输入端与非门 112 的一个输入端。通过导线 9 3 把微处理

机 87 的 CLKOUT 端直接连接到门 112 的另一输入端。门 112 的输出连接到存储器 110 的负芯片选 1 (CS1) 输入端。导线 107 上的 RAMEN 信号连接到存储器 110 的芯片选 2 (CS2) 输入端。把存储器的芯片选 3 (CS3) 输入端连接到逻辑 1。把存储器 110 的 16 位数据输出端连接到 MDATA 总线 102。当 RAMEN 导线 107 和 CLKOUT 导线 93 是逻辑 1，而 AMEN 导线 94 是逻辑 0 时，数据从存储器 110 传输到微处理机 87。另一调制—解调器电路 80 和存储器 110 二者都位于微处理机 87 的存储器地址空间。M·DDR 不是全译码，因此，存储器地址 000—FFF (HEX) 指向存储器 110，而存储器地址 0—0—FFF (HEX) 指向另一调制—解调器电路 80。据此可以知道，在 4096 字的存储器 110 中，只有 3840 个字是可以访问的。当然，如果希望的话，通过全译码 M·DDR 可利用存储器 110 的更多字。

微处理机 87 还通过一个 8 位 16 字 RAM160 与微处理机 122 交换数据。通过总线 161 把 RAM160 的数据输入／输出 (D0—D7) 连接到双向三态缓冲器 157 和 162 而 BO—B7 输入／输出。在该最佳实施例中，缓冲器 157 和 162 是 SN74ALS245A 八进制总线收发机。把缓冲器 162 的 A0—A7 输入／输出端连接到主数据总线 102 的低位数字节 (MD0—MD7)。通过总线 171 把缓冲器 157 的 A0—A7 输入／输出连接到从属微处理机 122 的从属数据总线 (SDATA) 输入／输出的低位字节 (SD0—SD7)。从属微处理机 122 也是 TMS32010 型。因此缓冲器 162 使微处理机 87 向 RAM160 写或从它之中读数据，而开关 157 使微处理机 122 向

RAM 160写或从它之中读数据。因此通过先将数据写入RAM 160，而后微处理机122再从RAM 160读出该数据的方式，微处理机87把数据传送到微处理机122。用类似的方式，微处理机122先将数据写入RAM 160，而后再由微处理机87从RAM 160中读出把数据传送到微处理机87。

通过缓冲器162数据流的方向是由它的方向(DIR)输入控制的，而后者是由导线97上的NMDEN信号控制的。当NMDEN是逻辑0时，数据从RAM 160传送到微处理机87。相反，当NMDEN是逻辑1，数据从微处理机87传送到RAM 160。类似地，通过导线125把微处理机122的数据启动(NDEN)输出连接到缓冲器157的DIE输入。导线125上的逻辑1使数据从微处理机122传输的RAM 160，而逻辑0使数据从RAM 160传输到微处理机122。应知道，DIR信号必须与缓冲器157和162的数据启动(OE)输入一起使用。下面将描述该数据启动信号的产生。

RAM 160具有四条地址线(A0-A3)、一个负写启动(WE)输入端和一个负片选(CS)输入端。把负片选输入端连接到逻辑0。把三条地址线A0-A2和负写启动输入端连接到一个四部分2：1复用器(MUX)146的输出端。MUX 146判定是来自主微处理机87的MA0-MA2地址线或是来自从属微处理机122的SA0-SA2地址线分别通过导线147、148和150被分别提供给RAM 160的A0-A2地址输入。另外，MUX 146还判定是在导线96上的负主微处理机写启动信号(NMWEN)，或是在导线126上的负从属微处理机写启动信号(NWEN)通过导线151被提供到RAM 160的负写启动输入。

R A M 1 6 0 位于处理机 8 7 和 1 2 2 的输入／输出 (I / O) 空间里。然而，当执行采用 T M S 3 2 0 1 0 的 I / O 操作时，只能用 3 个最低有效位 M A 0 — M A 2 , S A 0 — S A 2 。这只有对 R A M 1 6 0 中的 8 个字进行存取。在该最佳实施方案中，要求在处理机 8 7 和 处理机 1 2 2 之间传输多于 8 个字。因此，R A M 1 6 0 的输入 A 3 以不同的方式产生。总线 1 0 1 的地址线 M A 0 — M A 2 分别连接到 3 — 8 译码器 1 0 0 (比如 7 4 H C 1 3 8) 的输入 A 0 — A 2 。译码器 1 0 0 的 C S 1 输入连接到逻辑 1 。通过导线 9 7 把负的第 2 和第 3 片选输入 (C S 2 , C S 3) 连接到微处理机 8 7 的 N D E N 输出。在该最佳实施方案中，只采用了译码器 1 0 0 的 Y 5 — Y 7 输出端。把导线 9 7 上的 N D E N 信号与地址线 M A 0 — M A 2 一块使用，使得译码器 1 0 0 的输出中的一个被选者变为逻辑 0 。通过 N M 5 导线 1 0 3 把译码器 1 0 0 的负的 Y 5 输出连接到触发器 1 3 4 的负复位输入。通过 N M 6 导线 1 0 4 把译码器 1 0 0 的反 Y 6 输出连接到触发器 1 3 4 的反置位端。因此，当微处理机 8 7 使导线 1 3 0 上的 N M 5 信号变为逻辑 0 时，触发器 1 3 4 的 Q 输出变为逻辑 0 。当微处理机 8 7 使导线 1 0 4 上的 N M 6 变为逻辑 0 时，触发器 1 3 4 的 Q 输出变为逻辑 1 。

从属微处理机 1 2 2 , 3 — 8 译码器 1 2 3 和触发器 1 2 8 也以同样的方式执行操作。S A D D R 总线 1 7 0 的 S A 0 — S A 2 信号连接到译码器 1 2 3 的 A 0 — A 2 输入。通过导线 1 2 5 把从属微处理机 1 2 2 的“非”数据启动 (N D E N) 输出连接到译码器 1 2 3 的反 C S 2 和 C S 3 。译码器 1 2 3 的 C S 1 输入连接到逻辑 1 。通过导线 1 3 1 把译码器 1 2 3 的“非” Y 5 输出连接到触发器 1 2 8 的“非”复位输入。通过导线 1 3 0 把译码器 1 2 3 的“非” Y 6 输出

出连接到触发器128的“非”复位输入。因此，当从属微处理机122使译码器123在它的“非”Y5输出上置逻辑0时，触发器128的Q输出变为逻辑0。同时，当从属微处理机122使译码器123在它的非Y6输出上置逻辑0时，触发器128的Q输出变为逻辑1。

通过导线135把触发器134的Q输出连接到双输入端或门133的一个输入端。通过导线132把触发器128的Q输出连接到门133的另一输入端。通过导线136把门133的输出连接到RAM160的A3输入。因此，如果触发器134或触发器128的Q输出是逻辑1，RAM160的A3输入是逻辑1，从而寻址RAM160的高部8个字。当触发器134和触发器128二者此Q输出皆是逻辑0时，RAM160的A3输入是逻辑0，从而寻址RAM160中的低部8个字。

从对或门133的连接应该知道，要从属微处理机122能寻址RAM160的低8个字节，触发器134的Q输出必须是逻辑0。同样，如果要主微处理机87能够寻址RAM160的低8个字节，触发器128的Q输出也必须是逻辑0。因此，当主微处理机87用完了RAM160，且准备把RAM160的控制转向从属微处理机122时，则主处理机87将使逻辑0脉冲出现在NM5导线103，从而把触发器134复位。同样，当从属微处理机122用完了RAM160，且准备把控制转向主处理机87时，则从属微处理机122将让译码器123在导线131上置一个逻辑0，从而把触发器128复位。

把译码器100的非Y₇输出端 NM7(导线105)和译码器123的非Y7输出(导线127)用来自主微处理机87和从属微

处理器 122 之间转换 RAM 160 的控制。NM7 导线 105 连接到触发器 120 的时钟输入和触发器 140 的“非”置位输入端。触发器 120 的数据 (D) 输入连接到逻辑 0。触发器 120 的输出连接到触发器 121 的数据 (D) 输入。通过“非”从属中断 (NSINT) 导线 95，把触发器 121 的 Q 输出连接到从属微处理器 122 的“非”中断输入 (NINT) 和与门 85 的另一输入端。通过导线 127，把译码器 123 的“非”Y7 输出连接到触发器 120 的非置位输入和触发器 140 的时钟输入。触发器 140 的数据 (D) 输入连接到逻辑 0。通过导线 141 把触发器 140 的 Q 输出连接到 Mu×146 的非 A/B (NA/B) 输入。

在主微处理器 87 和从属微处理器 122 之间 RAM 160 的控制的转换如下。当主处理器 87 准备把控制交给从属微处理器时，主微处理器 87 让译码器 100 在 NM7 导线 105 上置一个逻辑 0 脉冲。这个逻辑 0 脉冲的上升沿把逻辑 0 记到触发器 120 的 Q 输出。在导线 124 上来自从属微处理器 122 的 CLKOUT 信号的上升沿上，这个逻辑 0 被记入到触发器 121 的 Q 输出 (NSINT 导线 95)。在 NSINT 导线 95 上的逻辑 0 中断从属微处理器 122，该中断的意思是从属微处理器 122 可以取得对 RAM 160 的控制。在 NM7 导线 105 上的逻辑 0 脉冲还使触发器 140 的 Q 输出对导线 141 置逻辑 1。导线 141 连接到 Mu×146 的 NA/B 输入和双输入端与门 154 的一个输入端。在它的 NA/B 输入上的逻辑 1 使 Mu×146 把地址线 SA0-SA2 连接到 RAM 160 地址输入 A0-A2，并把来自所属微处理器 122 的导线 126 上的 NWEN 信号连接到 RAM 160 的“非”写启动输入。通过导线 142 把触发器 140 的“非”Q 输出连接到三输入端与门 143 的一个

输入端。通过导线 144 把门 143 的输出连接到缓冲器 162 的非输出启动 (OE) 输入。在 NM7 导线 105 上的逻辑 0 脉冲使触发器 140 在导线 142 上置逻辑 0，因此门 143 在导线 144 上置逻辑 1，它禁止缓冲器 162 的输出，从而使微处理机 87 不能向 RAM 160 传输数据或从它那里得到数据。

同时通过导线 125 把从属微处理机 122 的“非”数据启动 (NDEN) 输出连接到双输入端与门 155 的一个输入端和缓冲器 157 的方向控制 (DIR) 输入。当从属微处理机 122 对 NDEN 导线 125 置一个逻辑 0 时，门 155 的输出变为逻辑 0，通过导线 156 把门 155 的输出连接到缓冲器 157 的非输出启动 (OE) 输入。因此，导线 156 上的逻辑 0 启动缓冲器 157 的输出。同时，把 NDEN 导线 125 上的逻辑 0 供给缓冲器 157 的 DIR 控制输入。因此在导线 125 上的逻辑 0 和导线 156 上的逻辑 0 使缓冲器 157 把数据从 RAM 160 传输到从属微处理机 122。

通过使微处理机 122 对 NDEN 导线 125 置逻辑 1 和对 NWEH 导线 126 置逻辑 0，把数据从从属微处理机 122 传输到 RAM 160。NWEH 导线 126 上的逻辑 0 通过 $MUX \times 146$ ，并把逻辑 0 置到导线 151 上，导线 151 连接到 RAM 160 的“非”写启动输入。导线 151 还连接到反相器 152 的输入。反相器 152 的输出连接到与门 154 的另一输入。因为导线 151 其上具有逻辑 0，所以在导线 153 上反相器 152 的输出将是逻辑 1。应当记起，在导线 141 上的触发器 140 的 Q 输出也是逻辑 1。因此，门 154 的输出将是逻辑 0，且在导线 156 上的门 155 的输出也将是逻辑 0。所以，缓冲器 157 的 DIR 输入是逻辑 1，而非输出启动输入是逻辑 0，于是缓冲器 157 把数据从微处理机 122 传输到 RAM

160.

从属微处理机122从外部的ROM167接收它的操作指令和某些参数。在该最佳实施例中，存储器167是2K字16位存储器。存储器167的CS2和CS3片选输入连接到逻辑1。SADDR地址总线170的SA0-SA10线连接到存储器167的SA0-SA10地址输入。SDATA总线171的SD0-SD15线连接到存储器167的SD0-SD15输入/输出。通过导线163把从属微处理机122的“非”存储器启动NMI#输出连接到反相器164的输入。反相器164的输出连接到双输入端与非门165的一个输入端。从属微处理机122还把导线124上的CLKOUT信号供给门165的另一输入端。通过导线166把门165的输出连接到ROM167的非片选(CS1)输入。因而，把从ROM167到微处理机122的数据传输同步到CLKOUT信号上。

现在假设从属微处理机122已完成了对于RAM160的数据传输，且准备把RAM160的控制转换到主微处理机87上。因此从属微处理机122将使译码器123在导线127上置一个逻辑0脉冲。在导线127上的该逻辑0脉冲把触发器120的Q输出置为逻辑1。在导线124上CLKOUT信号的下一个正瞬变，该逻辑1被记入到触发器121，并出现在NINT导线95上。这清除了对从属微处理机122的中断，并且通过门85清除(逻辑1)了主微处理机87的轮询中断请求输入(NBIO)。应该记得，在N#7导线105上的逻辑0脉冲的上升沿，NINT导线95变为逻辑0。因此，一旦主微处理机87把控制转向了从属微处理机122，输入NBIO将是逻辑0，并保持逻辑0，直到通过在导线127上放置一个逻辑0脉冲，从属微处理机122把控制转回到主微

处理机 87。当 N B I O 输入再变为逻辑 1 时，则主微处理机 87 就知道了，从属微处理机 122 完成了与 RAM 160 的数据交换，因此主微处理机 87 可以与 RAM 160 交换数据。

应注意，在导线 127 上逻辑 0 脉冲的上升沿，把逻辑 0 记入到触发器 140 的 Q 输出端，而把逻辑 1 记入到触发器 140 的反相 Q 输出端。在导线 141 上（Q 输出）的逻辑 0 使与门 154 的输出为逻辑 1。当门 154 的输出是逻辑 1 时，门 155 仅起一个非反相缓冲器的作用。以后，当导线 125 上来自从属微处理机 122 的 N D E H 信号是逻辑 1 时，缓冲器 157 的输出将被禁止，然而如果微处理机 122 在 N D E H 导线 125 上置一个逻辑 0，则缓冲器 157 将允许数据从总线 161 传输到微处理机 122。在该最佳实施例中未采用这个特殊的特征。

导线 141 上的逻辑 0 还使 MUX 146 把来自主微处理机 87 的 MA0—MA2 地址线连接到 RAM 160 的 A0—A2 地址输入，把来自微处理机 87 的 N M W E H 输出连接到 RAM 160 的非写启动输入。所以，现在 RAM 160 是在微处理机 87 的控制之下。

通过导线 142 把触发器 140 的反相输出连接到三输入端与非门 143 的一个输入端。因此导线 142 上的逻辑 0 能禁止门 143，而逻辑 1 能启动门 143。N M D E H 导线 97 连接到反相器 98 的输入。反相器 98 的输出连接到双输入端或门 145 的一个输入端。与导线 151 相连的 MUX 146 的 Z 输出连接到反相器 152 的输入。反相器 152 的输出连接到门 145 的另一输入端。门 145 的输出连接到门 143 的另一输入端。RAM E H 导线 107 也连接到门 143 的输入。通过导线 144 把门 143 的输出连接到缓冲器 162 的非输出启动输入端。通过让主微处理机 87 在 RAM E H 导

线 107 和 NMWEII 导线 96 上置逻辑 1，在 NMDEII 导线 97 置逻辑 0 脉冲，把数据以 RAM 160 传输到主微处理机 87。这使在 145 门上出现逻辑 1 脉冲，门在 143 的输出呈现逻辑 0 脉冲，缓冲器 162 的输出被启动。NMDEII 导线 97 上的逻辑 0 也使缓冲器 162 在输出被启动时从 RAM 160 到微处理机 87 方向传输数据。

通过让微处理机 87 在 RAMEN 导线 107 和 NMDEII 导线 97 上置逻辑 1，同时，在 NMWEII 导线 96 置逻辑 0 脉冲，使数据从微处理机 87 传输到 RAM 160。在 NMWEII 导线 96 上的逻辑 0 脉冲使逻辑 0 脉冲出现在 RAM 160 的非启动输入，使逻辑 1 脉冲出现在反相器 152 的输出，使逻辑 1 脉冲出现在门 145 的输出。使逻辑 0 脉冲出现在门 143 的输出。来自门 143 的逻辑 0 脉冲启动缓冲器 162 的输出。EMDEB 导线 97 上的逻辑 1 使缓冲器 162 受激励，当它的输出被启动时，在逻辑 0 脉冲期间从微处理机 87 向 RAM 160 传输数据。

现在来看图 6，这是 RAM 地址电路的另一实施例的电原理图。该另一实施例需要两个附加的门 180 和 182，而其中的好处是，微处理机 87 和 122 在把控制转到别的微处理机之前不需要分别地把触发器 134 和 128 复位。在这个另一实施例中，通过导线 135 把触发器 134 的 Q 输出端连接到双输入端的与门 180 的一个输入端。通过导线 142 把触发器 140 的反相 Q 输出端连接到门 180 的另一输入端。通过导线 181 把门 180 的输出连接到双输入端的或门 133 的一个输入端。通过导线 136 把门 133 的输出端连接到 RAM 160 的 A3 输入端。通过导线 132 把触发器 128 的 Q 输出连接到双输入端的与门 182 的一个输入端。通过导线 141 把

触发器 140 的 Q 输出连接到门 182 的另一输入端。通过导线 183 把门 182 的输出端连接到门 133 的另一输入端。应记得，当主微处理机 87 握有控制状态时，触发器 140 的 Q 输出是逻辑 0，而反相 Q 输出是逻辑 1。其意思是，当主微处理机 87 握有控制状态时，门 182 将被禁止，而门 180 被启动。因此，不管触发器 128 的输出的状态如何，RAM 160 的 A3 输入都将对应于触发器 134 的 Q 输出。同样，当从属微处理机 122 握有控制状态时，触发器 140 的 Q 输出将是逻辑 1，而反相 Q 输出将是逻辑 0。而这种情况下，门 180 将被禁止，而门 182 将被启动那么不管触发器 134 的状态如何，RAM 160 的 A3 输入都对应于触发器 128 的 Q 输出。因此，门 180 和 182 的输入，消除了转控制之前对触发器 128 和 134 复位的必要性。

在另一调制—解调电路 80 里包括编码器 (codec) 和驱动编码器 (codec) 的时钟发生器。在该实施例中，编码器 (codec) 的时钟是通过 1.5 分频另一快速的时钟而产生的。一般多数的 1.5 分频电路都用一个或多个反馈脉冲，使分频器第一级的输入具有比标准钟频更高的频率。这意味着分频器链的一个或多级必须能工作在比标准钟频或要求的钟频更高的频率上。这种更高的输入频率和电路要求适应的一般意味着更高的费用，更高的频率需要，和更大的去耦要求。

现在看图 7，这是在该最佳实施例中的另一调制—解调器电路 80 中所用的 1.5 分频电路的电原理图。在图 7 所示的分频器中没有任何反馈钟脉冲，因此使得在分频链中的部件能够很合适地工作在标准的钟频。复位导线 200 连接到触发器 201、202、203、204、205 和 206 的复位 (R) 输入端。把导线 207 上的标

准时钟 (CLK) 供给触发器 201、202 和 203 的时钟输入端和反相器 210 的输入端。反相器 210 的输出是反相的时钟，通过导线 211 把它连接到触发器 204、205 和 206 的时钟输入端。通过导线 212 把触发器 201 的 Q 输出连接到触发器 202 的 D 输入和双输入端或非门 213 的一个输入端。通过导线 214 把触发器 202 的 Q 输出端连接到门 213 的另一输入端。触发器 203 的 D 输入端、三输入端与非门 217 的一个输入端和异或门 (XOR) 216 的一个输入端。通过导线 215 把门 213 的输出端连接到触发器 201 的 D 输入端。通过导线 224 把触发器 203 的 Q 输出端连接到异或门 (XOR) 226 的一个输入端。

通过导线 220 把触发器 204 的 Q 输出端连接到触发器 205 的 D 输入端和门 217 的第二输入端。通过导线 221 把触发器 205 的 Q 输出端连接到触发器 206 的 D 输入端、门 216 的另一输入端、和门 217 的第三输入端。通过导线 222 把门 217 的输出端连接到触发器 204 的 D 输入端。通过导线 225 把触发器 206 的 Q 输出端连接到门 226 的另一输入端。连接在导线 223 上的门 216 的输出端是 207 导线上的标准钟频的 1.5 分频。连接在导线 227 上的门 226 的输出也是导线 207 上标准钟频的 1.5 分频，但由于触发器 203 和 206 的原因，使它滞后于导线 223 上的信号。

现在看图 8，它表示在图 7 电路中的波形。可以看到，由触发器 201、202 和门 213 组成的电路构成了一个三分频器。同时，如果忽略来自触发器 202 的门 217 的输入，则由触发器 204、205 和门 217 组成的电路构成了一个三分频器。另外，从导线 21 上的波形来看，应知道触发器 205 的输出仍对应于三分频。因

此，与触发器 202 相连的门 217 的输入给出了一个同步信号，从而使由部件 204、205 和 217 组成电路的工作与由部件 201、202 和 213 组成的电路的操作同步。1.5 分频操作是通过对触发器 202 和 205 的输出进行异或运算实现的。触发器 202 和 205 输出之间的相位差提供了导线 223 上所示的 1.5 分频输出。

通过采用两个附加的触发器 203、206 和 异或门 226，在导线 227 上获得了导线 223 上的 1.5 分频信号的相位延迟型。触发器 203 和 206 把触发器 202 和 205 的输出只分别延迟了一个标准时钟周期（导线 207）。

从图 8 的波形来看，可以知道，这里没有要求一个部件（比如触发器）工作在比标准钟频（207）高的频率的反馈脉冲存在。

没有触发器 202 和门 217 之间的连接，只要上半下半电路保持同步，门 216 和 226 的输出也将是 1.5 分频。然而，如果产生噪音的脉冲，使两部分彼此失去同步，则该输出将不再是 1.5 分频。同时这两部分将保持不同步，直到复位为止。把触发器 202 的输出连接到门 217 的输入同步了上下两部分电路，使得即使因为噪音脉冲上下两部分电路之间的同步中断，这两部分电路将自动地重新同步，门 216 和 226 的输出将仍是 1.5 分频。

现在来看图 9，这是一个改进的波特时钟恢复电路的方框图。在该最佳实施例中，部件 250 到 260 不是分开实现的，而是由微处理器 87 和 122 实现的。采样电路 250 以每秒 9600 个样的采样率采样在导线 249 上输入的信号。接收机波特时钟锁相环（未示出）经过导线 248 控制采样电路 250。把采样电路 250 的输出供给两个 Hilbert 滤波器 251 和 252，在这里分别恢复了采样信号的 I 和 Q 分量。把滤波器 251 的输出供给解调器 253 并送到

绝对值电路 254，把滤波器 252 的输出也供给解调器 253 并送给绝对值电路 255。电路 254 和 255 的输出端连接到加法器 256 的输入端。然后把加法器 256 的输出供给 2400 Hz 带通滤波器 257 的输入端。再把该带通滤波器 257 的输出供给超前／滞后计算器 260。把超前／滞后计算器 260 的输出供给接收机波特时钟锁相环（未示出），去调整采样点的定时。

带通滤波器 257 的输出将是恢复后的波特钟频。在一个应用之中，该波特钟频是 2400 Hz，所恢复的波特钟波形 261 如插图中所示。为了减少数据错误率，要求对导线 249 上的输入信号的采样与恢复的波特时钟的零交叉点 P 同步这是通过确定初始采样点位于哪个象限，然后调整接收机波特时钟锁相环，使初始采样点正好位于零交叉点 P 来实现的。通过把初始采样点的信号 261 的符号与在前面的非初始采样点的信号的符号进行对比来确定该象限。比如，如果初始采样点是 X_S，前面最近的非初始采样点是 X_{S-1}，则初始采样点 X_S 是在如 C 所定义的象限中。然而，如果初始采样点是 X_{S+1}，那么前面最近的非初始采样点将是 X_S，因此，由于符号相同，都是正的，初始采样点 X_{S+1} 将是在 D 所确定的象限中。因为现在确定了初始采样点所在的象限，则超前／滞后计算器 260 可在一个适当的方向调整接收机波特时钟锁相环，使初始采样点与点 P 重合。例如，如果初始采样点是 X_S，那么初始采样点是滞后于点 P，就必须提前该采样点。同样，如果初始采样点是 X_{S-1}，那么初始采样点是超前于 P，就必须推迟采样点的定时。

通过提前或推迟波特时钟的相位来调整采样点的位置。可以一个固定的增量，比如 1 度来做这一调整。

然而，如果采用一个固定大小的增量，就不可能使初始采样点正

好落在 P 点上，由于调整步驟的大小使初始采样点交替地超前和滞后点 P，采样点 P 将在 P 点周围振荡（跳动）。要避免这个问题可采用小的调整步子和一个跟踪窗，如果初始采样点落在象限 A 或 D，则小的调整步将需要一个很长的时间才能使采样点象限 A 或 D 移动到点 P。

在该最佳实施例中，移动初始采样点到点 P 所需步子大小是不固定的，而是根据现在初始采样点所在的象限，以及初始采样点和最近的前面非初始采样点二者的幅度来进行计算的。因此，移动位于 X S + 1 的初始采样点所用的步子将大于移动位于 X S 的初始采样点所用的步子。

因为带通滤波器 257 的输出是以 9600 HZ (采样/秒) 采样的 2400 HZ 信号 261，所以信号 261 的每个周期有 4 个采样点。根据启动，超前／滞后计算器 260 确定这 4 个采样点的哪一个距 P 点最近，然后把这个采样点指定为初始采样点。然后超前／滞后计算器 260 调整恢复波特时钟，使该初始采样点落到 P 点。

在该最佳实施例中，这个启动程序被描述在上述的美国专利申请中，申请号为 885927。

在另一实施例中，不试图确定哪个采样点最接近点 P，而是简单地把采样点的一个指定为初始采样点。

现在看图 10，这是初始采样点被确定以后，超前／滞后计算器 260 计算步子大小所用的程序的流程图。因为信号的每个周期有 4 个采样点，而只有一个初始采样点，就必须跟踪初始采样点。用一个波特时钟计数器 (B C) 来做这项工作，在每次采样时使该计数器加 1。在图 10 中，为方便假设：已经预先确定初始采样点是波特时钟计数器 (B C) 等于 1 的采样点。因此，在步骤 270 把 B C 置 1。

然后，在步骤 271 得到下一个采样点 x_n ，并把 BC 增 1。在判定点 272 分析 BC，判定是否采样点 x_n 是初始采样点（BC = 1）。如果不是，则判定点 273，判定是否计算器 BC 已达到它的上限。如果是，则在步骤 274 把 BC 置 0。如果 BC 仍小于 4，同时在步骤 274 被执行以后，则在步骤 275 把 x_n 存储作为 x_{n-1} 。然后计算器返回到步骤 271 去计算 x_n 的下一个值，并再将 BC 加 1。

如果 BC 等于 1，则 x_n 是初始采样点，并执行超前／滞后步子大小的计算。表 3 列出了依据象限的步子大小计算的公式。E 是比例因子，在该最佳实施例中有一个统一的值。应指出，对于所有四个象限的公式有一个共同的分母。因此，步骤 280 计算该共同分母 D。然而，由于乘法比除法快，所以不是用分母去除公式的分子，而是用分母的倒数去乘分子。在该最佳实施例中，通过查表可获得 D，为方便限定为一个 8 位字。因此，在步骤 280，计算分母 D 完了之后，计算分母的倒数 M。判定点 281、282 和 286 判定初始采样点 x_n 位于哪个象限。如果 x_n 大于零且前面的非初始采样点 x_{n-1} 大于零，则初始采样点在 D 象限，且根据步骤 287 中的公式计算步子大小 S。

表 3

步子大小的计算公式

x_n	x_{n-1}	象限	步子的尺寸	步骤
负	正	A	$\frac{x_n - 2(x_{n-1})K}{ x_n + x_{n-1} }$	283
负	负	B	$\frac{x_n K}{ x_n + x_{n-1} }$	285
正	负	C	$\frac{x_n K}{ x_n + x_{n-1} }$	285
正	正	D	$\frac{[x_n + 2(x_{n-1})]K}{ x_n + x_{n-1} }$	287

如果 x_n 小于零, x_{n-1} 大于零, 则初始采样点位于象限 A, 并根据步骤 283 中的公式来计算步子的大小 S 。如果 x_{n-1} 是负的, 则初始采样点 x_n 将在象限 B 或 C。因此根据 285 方框中的公式来计算步子大小 S 。按照步子 283、285 或 287 适当地计算了步子大小 S 之后, 则在步骤 284, 把该步子的尺寸输出到恢复波特时钟锁相环。超前/滞后计算器 260 从步骤 284 返回到步骤 275 然后又开始这一过程。在该最佳实施例中, 步子尺寸 S 为 1 对应于在初始采样点位置大约 240 n s 的变化。因此, 可根据初始采样点与 P 点之间的距离动态地调整步子的大小。结果, 使采样点以大步子的速度集中于点 P, 并以最小的步子稳定地锁定到点 P, 而无跳动。


虽然所述的是对于正向的过零交叉点 P，应该知道，只要改变按照表 3 和图 9 计算的步子尺寸的符号，就可以把上面所述的用到负向过零交叉点 Q 的情况。

同时还应知道，如果信号 261 的特征频率是 1200 Hz，则采样频率最好为该特征频率的 4 倍，或 4800 Hz。另外，即使以比如 9600 Hz 对 1200 Hz 的信号 261 采样，通过简单地排除每一其它的采样，上面描述的方法就可被采用。


从上述可知，本发明描述了一种调制—解调器，其中采用了两个进行数字信号处理的微处理器和其它技术，其目的在于提高速度、节省处理时间和存储器需求，取得快速半双工线路周转，保持与现存的 300、1200 和 2400 bps 调制—解调器的兼容性，同时提供有 4800 和 9600 bps 的能力。十分明显，一些众所周知的技术，比如标准的 扰频、反扰频、频率合成、电源结构、电话线路接口等等，在许多出印刷的出版物和专利中都可得到，这里就不再赘述了。

同时，从上面的详细描述应该了解，对本领域的技术人员来说，对该最佳实施例的任何修改和变化现在都是明显的。因此本发明只受下面的权利要求的限定。

说 明 书 附 图



. 111



BCJ	9600比特/秒扰频二进制1
TRN1	4800比特/秒 非相位编码扰频二进制1
TRN2	9600比特/秒 的非相位编码扰频二进制1
RRI	{4800 BPS=4800 BPS的扰频二进制1}
RR2	{9600 BPS=4800 BPS的扰频二进制0}
	检测3个连续的1




图. 1 B

该二进制数代表 y_{0n}, y_{1n}, y_{2n}
 $0y_n, Q4_n$, 32






图 3

注: $T_1 = 320 \text{ Hz}$ 音






5A

NSINT 95

122



来自图 5 A 的装配线

图 5B




图. 6




图 8






图. 7



以 9600 赫兹对 2400 波特信号采样

图 9




图. 10