

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7258236号
(P7258236)

(45)発行日 令和5年4月14日(2023.4.14)

(24)登録日 令和5年4月6日(2023.4.6)

(51)国際特許分類 F I
H 0 3 F 1/02 (2006.01) H 0 3 F 1/02 1 8 8
H 0 3 F 3/68 (2006.01) H 0 3 F 3/68 2 2 0

請求項の数 8 (全14頁)

(21)出願番号	特願2022-517142(P2022-517142)	(73)特許権者	000006013 三菱電機株式会社 東京都千代田区丸の内二丁目7番3号
(86)(22)出願日	令和2年4月27日(2020.4.27)	(74)代理人	110003166 弁理士法人山王内外特許事務所
(86)国際出願番号	PCT/JP2020/017949	(72)発明者	鳥居 拓真 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(87)国際公開番号	WO2021/220338	(72)発明者	小松崎 優治 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
(87)国際公開日	令和3年11月4日(2021.11.4)	(72)発明者	新庄 真太郎 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内
審査請求日	令和4年3月16日(2022.3.16)	審査官	及川 尚人
(出願人による申告)平成31年度、総務省「小型旅客機等に搭載可能な電子走査アレイアンテナ(AESA)による周波数狭帯域化技術の研究開発」委託研究、産業技術力強化法第17条の適用を受ける特許出願早期審査対象出願		最終頁に続く	

(54)【発明の名称】 ドハティ増幅器

(57)【特許請求の範囲】

【請求項1】

入力信号を分配する分配回路と、

前記分配回路によって分配された信号に対して第1の遅延を発生させる第1の位相調整線路と、

前記第1の位相調整線路を通過した信号に対してさらに第2の遅延を発生させて第1の信号として出力する第2の位相調整線路と、

前記第1の信号を増幅する第1の増幅素子と、

前記第1の信号との間で位相差を有した第2の信号を増幅する第2の増幅素子と、

前記第1の増幅素子の出力端子に接続された第1の伝送線路と、

前記第2の増幅素子の出力端子に接続された第2の伝送線路と、

を備え、

前記第2の位相調整線路の電気長は、前記第2の伝送線路の電気長から前記第1の伝送線路の電気長を引いた電気長に等しく、

前記第1の伝送線路と前記第2の伝送線路との特性インピーダンスは等しく、

前記第1の信号と前記第2の信号との位相差は、前記第2の伝送線路と前記第1の伝送線路との電気長の差と等しくなく、

前記第1の伝送線路を通過した前記第1の信号と、前記第2の伝送線路を通過した前記第2の信号とが異相合成され、

前記第1の伝送線路の電気長は、70度から90度までの範囲内の電気長であり、

前記第 2 の伝送線路の電気長は、90 度から 180 度までの範囲内の電気長であり、
前記第 1 の伝送線路の特性インピーダンスと前記第 2 の伝送線路の特性インピーダンスは、外部負荷を 2 倍した値よりも小さい
ことを特徴とするドハティ増幅器。

【請求項 2】

前記第 1 の増幅素子に入力される前記第 1 の信号と前記第 2 の増幅素子に入力される前記第 2 の信号との電圧振幅の比を制御することで、前記第 2 の増幅素子に入力される前記第 2 の信号の電圧振幅は、前記第 1 の増幅素子に入力される前記第 1 の信号の電圧振幅が閾値以下である場合に 0 となり、前記閾値よりも大きくなると上昇する
ことを特徴とする請求項 1 記載のドハティ増幅器。

10

【請求項 3】

前記第 1 の信号と前記第 2 の信号との電圧振幅の比は、前記第 1 の増幅素子および前記第 2 の増幅素子の出力電力レベルの増加に伴って 1 に漸近する
ことを特徴とする請求項 2 記載のドハティ増幅器。

【請求項 4】

前記第 1 の信号と前記第 2 の信号との位相差は、 $\pm 20\%$ の範囲のばらつきを有した値である
ことを特徴とする請求項 2 記載のドハティ増幅器。

【請求項 5】

前記第 1 の増幅素子から出力された信号と前記第 2 の増幅素子から出力された信号との位相差は、前記第 1 の増幅素子と前記第 2 の増幅素子の入力電力レベルによらず、一定である
ことを特徴とする請求項 1 記載のドハティ増幅器。

20

【請求項 6】

前記第 1 の位相調整線路と前記第 2 の位相調整線路との通過位相の和は、前記第 1 の信号と前記第 2 の信号との位相差である
ことを特徴とする請求項 1 記載のドハティ増幅器。

【請求項 7】

前記第 1 の信号と前記第 2 の信号との位相差は、前記第 2 の伝送線路と前記第 1 の伝送線路との電気長の差よりも大きい
ことを特徴とする請求項 1 または請求項 6 記載のドハティ増幅器。

30

【請求項 8】

前記第 2 の増幅素子に入力される前記第 2 の信号と、前記第 1 の増幅素子に入力される前記第 1 の信号との位相差は、45 度から 90 度までの範囲内の位相差である
ことを特徴とする請求項 1 記載のドハティ増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ドハティ増幅器に関する。

【背景技術】

40

【0002】

移動体通信用の増幅器には、ピーク対平均電力比 (PAPR) が大きい信号を高効率に増幅できる増幅器が望まれている。PAPR が大きい信号を高効率に増幅可能な増幅器として、ドハティ増幅器が知られている。ドハティ増幅器は、飽和出力からのバックオフ量が大きい動作点で信号を高効率に増幅できる。

【0003】

例えば、特許文献 1 に記載された電力増幅器は、入力分岐回路、出力合成回路および出力整合回路を備える。入力分岐回路は、 π 型分布定数回路を備え、入力信号をメイン増幅器と補助増幅器へ分配する。出力合成回路は、 π 型分布定数回路を備え、メイン増幅器の出力信号と補助増幅器の出力信号を合成する。出力整合回路は、 π 型分布定数回路を備え

50

ており、出力合成回路と出力負荷との間で整合をとる。

【0004】

型分布定数回路は、ドハティ増幅器が備える4分の1波長伝送路と等価な働きを示すので、特許文献1に記載された電力増幅器は、出力バックオフ対電力付加効率(PAE)特性がドハティ増幅器とほぼ一致し、ドハティ増幅器と同等に動作する。

【先行技術文献】

【特許文献】

【0005】

【文献】特開2015-65559号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献1に記載された電力増幅器は、補助増幅器が動作を開始するバックオフ点から飽和出力電力になるまでの負荷変調の過程において、補助増幅器の出力端子に接続された伝送線路が強い誘導性の負荷となることに起因した効率の低下を抑制できないという課題があった。

【0007】

本開示は上記課題を解決するものであり、バックオフ点から飽和出力にかけて高効率に動作することができるドハティ増幅器を得ることを目的とする。

【課題を解決するための手段】

【0008】

本開示に係るドハティ増幅器は、入力信号を分配する分配回路と、分配回路によって分配された信号に対して第1の遅延を発生させる第1の位相調整線路と、第1の位相調整線路を通過した信号に対してさらに第2の遅延を発生させて第1の信号として出力する第2の位相調整線路と、第1の信号を増幅する第1の増幅素子と、第1の信号との間で位相差を有した第2の信号を増幅する第2の増幅素子と、第1の増幅素子の出力端子に接続された第1の伝送線路と、第2の増幅素子の出力端子に接続された第2の伝送線路とを備え、第2の位相調整線路の電気長は、第2の伝送線路の電気長から第1の伝送線路の電気長を引いた電気長に等しく、第1の伝送線路と第2の伝送線路との特性インピーダンスは等しく、第1の信号と第2の信号との位相差は、第2の伝送線路と第1の伝送線路との電気長の差と等しくなく、第1の伝送線路を通過した第1の信号と、第2の伝送線路を通過した第2の信号とが異相合成され、第1の伝送線路の電気長は、70度から90度までの範囲内の電気長であり、第2の伝送線路の電気長は、90度から180度までの範囲内の電気長であり、第1の伝送線路の特性インピーダンスと第2の伝送線路の特性インピーダンスは、外部負荷を2倍した値よりも小さい。

【発明の効果】

【0009】

本開示によれば、第1の伝送線路と第2の伝送線路との特性インピーダンスは等しく、第1の信号と第2の信号の位相差は、第2の伝送線路と第1の伝送線路との電気長の差と等しくなく、第1の伝送線路を通過した第1の信号と、第2の伝送線路を通過した第2の信号とが異相合成される。第1の信号と第2の信号の位相差によって負荷に生じる容量性によって、バックオフ点から飽和出力にかけての負荷変調の過程で負荷に生じる誘導性が緩和される。これにより、本開示に係るドハティ増幅器は、バックオフ点から飽和出力にかけて高効率な動作が可能である。

【図面の簡単な説明】

【0010】

【図1】実施の形態1に係るドハティ増幅器の構成を示すブロック図である。

【図2】バックオフ点に至るまでの動作過程におけるドハティ増幅器の等価回路を示す回路図である。

【図3】バックオフ点に至るまでの動作過程のドハティ増幅器において、第1の伝送線路

10

20

30

40

50

の出力端子から出力側をみた負荷と、第 1 の増幅素子の出力端子から出力側をみた負荷とを示すスミスチャートである。

【図 4】バックオフ点から飽和出力にかけての動作過程におけるドハティ増幅器の等価回路を示す回路図である。

【図 5】バックオフ点から飽和出力にかけての動作過程のドハティ増幅器における第 1 の伝送線路から出力される電流と第 2 の伝送線路から出力される電流との関係を示すグラフである。

【図 6】バックオフ点から飽和出力にかけての動作過程のドハティ増幅器における負荷変調軌跡を示すスミスチャートである ($\Gamma > (\Gamma_2 - \Gamma_1)$)。

【図 7】ドハティ増幅器のバックオフ量に対する効率の関係を示すグラフである。

10

【図 8】ドハティ増幅器のバックオフ量に対する電力付加効率のシミュレーション結果を示すグラフである。

【図 9】実施の形態 1 に係るドハティ増幅器の変形例の構成を示すブロック図である。

【図 10】実施の形態 2 に係るドハティ増幅器の構成を示すブロック図である。

【図 11】実施の形態 2 に係るドハティ増幅器の入力信号の振幅比を示すグラフである。

【図 12】実施の形態 2 に係るドハティ増幅器の入力信号の位相差を示すグラフである。

【発明を実施するための形態】

【0011】

実施の形態 1 .

図 1 は、実施の形態 1 に係るドハティ増幅器 1 の構成を示すブロック図である。図 1 において、ドハティ増幅器 1 は、分配回路 2、第 1 の位相調整線路 3、第 2 の位相調整線路 4、第 1 の増幅素子 5、第 2 の増幅素子 6、第 1 の伝送線路 7、第 2 の伝送線路 8 および出力端子 9 を備える。

20

【0012】

分配回路 2 は、第 1 の出力端子および第 2 の出力端子を有し、第 1 の出力端子が第 1 の位相調整線路 3 の入力側の端部に接続され、第 2 の出力端子が第 2 の増幅素子 6 の入力端子に接続され、入力端子を通じて入力した入力信号を、任意の分配比で分配する。分配回路 2 によって分配された一方の信号は、第 1 の出力端子を通じて第 1 の位相調整線路 3 に出力され、他方の信号は、第 2 の出力端子を通じて第 2 の増幅素子 6 に出力される。

【0013】

30

第 1 の位相調整線路 3 は、入力側の端部が分配回路 2 の第 1 の出力端子に接続され、出力側の端部が第 2 の位相調整線路 4 の入力側の端部に接続された伝送線路である。また、第 1 の位相調整線路 3 は、入力信号に対して遅延量 τ_a の第 1 の遅延を発生させる。第 2 の位相調整線路 4 は、入力側の端部が第 1 の位相調整線路 3 の出力側の端部に接続され、出力側の端部が第 1 の増幅素子 5 の入力端子に接続された伝送線路である。また、第 2 の位相調整線路 4 は、入力信号に対して遅延量 τ_b の第 2 の遅延を発生させる。

【0014】

第 1 の位相調整線路 3 と第 2 の位相調整線路 4 とを通過した第 1 の信号には、遅延量 ($\tau_a + \tau_b$) の遅延が生じる。第 1 の位相調整線路 3 および第 2 の位相調整線路 4 には、集中定数素子を備えた回路、分布定数線路を備えた回路あるいは集中定数と分布定数とを組み合わせた回路が用いられる。

40

【0015】

第 1 の増幅素子 5 は、入力端子が第 2 の位相調整線路 4 の出力側の端部に接続され、出力端子が第 1 の伝送線路 7 の入力側の端部に接続され、第 2 の位相調整線路 4 から出力された第 1 の信号を増幅する。第 2 の増幅素子 6 は、入力端子が分配回路 2 の第 2 の出力端子に接続され、出力端子が第 2 の伝送線路 8 の入力側の端部に接続され、分配回路 2 から出力された第 2 の信号を増幅する。

【0016】

ドハティ増幅器 1 において、第 1 の増幅素子 5 は、主増幅器であり、第 2 の増幅素子 6 は、補助増幅器である。第 1 の増幅素子 5 および第 2 の増幅素子 6 は、電界効果トランジ

50

スタ (F E T)、ヘテロ接合バイポーラトランジスタ (H B T) または高電子移動度トランジスタ (H E M T) を用いた増幅器である。

【 0 0 1 7 】

第 1 の伝送線路 7 は、入力側の端部が第 1 の増幅素子 5 の出力端子に接続され、出力側の端部が出力端子 9 に接続された伝送線路であり、特性インピーダンスが Z_{01} 、電気長が l_1 である。第 1 の伝送線路 7 において、第 1 の増幅素子 5 からみた負荷が変調される。

【 0 0 1 8 】

第 2 の伝送線路 8 は、入力側の端部が第 2 の増幅素子 6 の出力端子に接続され、出力側の端部が出力端子 9 に接続された伝送線路であり、第 1 の伝送線路 7 と等しい特性インピーダンス Z_{01} を有しており、電気長は l_2 である。第 2 の伝送線路 8 において、第 2 の増幅素子 6 からみた負荷が変調される。

10

【 0 0 1 9 】

出力端子 9 は、第 1 の伝送線路 7 を通過した第 1 の信号と第 2 の伝送線路 8 を通過した第 2 の信号とが異相合成されて出力される出力合成点である。出力端子 9 には、接地された抵抗である外部負荷 R_L が外部に接続されている。

【 0 0 2 0 】

ドハティ増幅器 1 において、第 1 の増幅素子 5 の出力端子、出力端子 9 および第 2 の増幅素子 6 の出力端子は、アイソレーションされていない。第 1 の増幅素子 5 は、例えば、A 級または A B 級で動作するようにバイアスされ、第 2 の増幅素子 6 は、例えば、C 級で動作するようにバイアスされる。また、第 1 の増幅素子 5 と第 2 の増幅素子 6 との電気的な特性は同じである。

20

【 0 0 2 1 】

ドハティ増幅器 1 の動作は、以下の通りである。

まず、分配回路 2 の入力端子に入力された信号は、任意の分配比で分配される。分配回路 2 によって分配された一方の信号は、第 1 の位相調整線路 3 に出力され、他方の信号が第 2 の増幅素子 6 に出力される。第 1 の位相調整線路 3 を通過した信号には、遅延量 a の遅延が生じる。第 1 の位相調整線路 3 を通過した信号は、第 2 の位相調整線路 4 に出力される。第 2 の位相調整線路 4 を通過した信号には、さらに遅延量 b の遅延が生じる。

【 0 0 2 2 】

分配回路 2 によって分配された他方の信号は、遅延なく第 2 の増幅素子 6 の入力端子に入力される。第 2 の位相調整線路 4 を通過して第 1 の増幅素子 5 に入力された第 1 の信号には、遅延量 $(= a + b)$ の遅延が生じているので、第 1 の増幅素子 5 に入力された第 1 の信号と、第 2 の増幅素子 6 に入力された第 2 の信号との間には、位相差が生じている。この位相差は、例えば、入力信号の電力レベルによらず、一定である。

30

【 0 0 2 3 】

バックオフ点に至るまでの動作状態において、第 2 の増幅素子 6 に入力される第 2 の信号の電力は十分に小さく、第 2 の増幅素子 6 は、オフ状態になっている。オフ状態である第 2 の増幅素子 6 の出力端子は、オープンとみなすことができる。第 1 の増幅素子 5 は、第 2 の位相調整線路 4 から出力された第 1 の信号を増幅して出力端子から出力する。

【 0 0 2 4 】

図 2 は、バックオフ点に至るまでの動作過程におけるドハティ増幅器 1 の等価回路を示す回路図である。図 2 において、第 1 の電流源 $5a$ は、第 1 の増幅素子 5 から出力される電流を表している。また、負荷 Z_1 は、第 1 の増幅素子 5 の出力端子から出力側をみたときの負荷であり、負荷 Z_2 は、第 2 の増幅素子 6 の出力端子から出力側をみたときの負荷であり、負荷 Z_3 は、第 1 の伝送線路 7 の出力端から出力側をみたときの負荷であり、負荷 Z_4 は、第 2 の伝送線路 8 の出力端から出力側をみたときの負荷である。

40

【 0 0 2 5 】

第 2 の増幅素子 6 の出力端子がオープンである場合、第 1 の伝送線路 7 の電気長 l_1 と第 2 の伝送線路 8 の電気長 l_2 は、下記式 (1) に示す関係を満たす。

50

$$\tan(2\theta_1) = \frac{4R_L^2 Z_{01} \sin(2\theta_2)}{2Z_{01}^2 (\cos(2\theta_2) + 1) - 4R_L^2 \cos(2\theta_2)} \quad \dots (1)$$

【 0 0 2 6 】

図3は、バックオフ点に至るまでの動作過程のドハティ増幅器1において、第1の伝送線路7の出力端子から出力側をみた負荷と、第1の増幅素子5の出力端子から出力側をみた負荷とを示すスミスチャートである。例えば、第1の伝送線路7の電気長 θ_1 は、70度から90度までの範囲内の電気長であり、第2の伝送線路8の電気長 θ_2 は、90度から180度までの範囲内の電気長であり、互いの電気長は異なっている。このため、第2の増幅素子6がオフ状態であると、第2の伝送線路8は、誘導性スタブとして動作する。出力端子9に接続された外部負荷 R_L は、矢印Aで示すように負荷 Z_3 へ変成される。第1の伝送線路7は、矢印Bで示すように、負荷 Z_3 を負荷 Z_1 に変成する。負荷 Z_1 は、第1の伝送線路7の特性インピーダンス Z_{01} と電気長 θ_1 によって、実軸上の負荷となるように変成される。

10

【 0 0 2 7 】

バックオフ点に至るまでの動作過程のドハティ増幅器1において、第1の増幅素子5の出力端子から出力側をみたときの特性インピーダンスである負荷 Z_1 についての設計上のターゲット負荷を、 Z_{opt_bo} とした場合、 $Z_1 = Z_{opt_bo}$ と表すことができる。第1の増幅素子5は、負荷 Z_1 に応じた電力を出力する。バックオフ点に至るまでの動作では、負荷 Z_1 は、飽和出力となったときの負荷 Z_1 に比べて高負荷である。このため、ドハティ増幅器1がバックオフ点に至るまでの動作過程である場合、第1の増幅素子5には、高負荷が接続された状態となり、ドハティ増幅器1は、低出力で高効率な動作が可能である。

20

【 0 0 2 8 】

バックオフ点から飽和出力にかけての動作過程において、第2の増幅素子6に入力される第2の信号の電力は、第2の増幅素子6をオンできる大きさになる。第1の増幅素子5は、第2の位相調整線路4から出力された第1の信号を増幅して出力端子から出力する。第1の位相調整線路3と第2の位相調整線路4を通過する過程で生じた遅延により、第1の増幅素子5によって増幅された第1の信号と第2の増幅素子6によって増幅された第2の信号との間には、位相差 $(= \theta_a + \theta_b)$ が生じている。

30

【 0 0 2 9 】

図4は、バックオフ点から飽和出力にかけての動作過程におけるドハティ増幅器1の等価回路を示す回路図である。図4において、第1の電流源5aは、図2と同様に、第1の増幅素子5から出力される電流を表している。第2の電流源6aは、第2の増幅素子6から出力される電流を表している。第2の電流源6aからの電流は、第1の電流源5aからの電流に比べて進みの位相 θ を有している。

【 0 0 3 0 】

ドハティ増幅器1において、位相差 θ は、第1の伝送線路7の電気長 θ_1 と第2の伝送線路8の電気長 θ_2 との差 $(\theta_2 - \theta_1)$ と等しくならないように選定されている。なお、位相差 θ 、特性インピーダンス Z_{01} 、電気長 θ_1 、電気長 θ_2 および外部負荷 R_L の間には、下記式(2)に示す関係が成り立つ。例えば、第1の伝送線路7の電気長 θ_1 は、70度から90度までの範囲内の電気長であり、第2の伝送線路8の電気長 θ_2 は、90度から180度までの範囲内の電気長であり、第1の伝送線路7の特性インピーダンス Z_{01} と第2の伝送線路8の特性インピーダンス Z_{01} は、外部負荷 R_L を2倍した値よりも小さい値である。

40

$$\cos(\varphi) = \frac{-2K_1K_3 \pm \sqrt{(2K_1K_3)^2 - 4(K_1^2 - K_3^2)(K_3^2 + K_3^2)}}{2(K_3^2 + K_2^2)} \quad \dots (2)$$

$$K_1 = Z_{O1}((Z_{O1}^2 \cos(\theta_2 + \theta_1) + Z_{O1}^2 \cos(\theta_2 - \theta_1))(Z_{O1}^2 \sin(\theta_2 + \theta_1) - Z_{O1}^2 \sin(\theta_2 - \theta_1)) - 4R_L^2 Z_{O1}^2 \cos(\theta_2 + \theta_1) \sin(\theta_2 + \theta_1))$$

$$K_2 = 2R_L Z_{O1}^4 \{\cos(\theta_2 + \theta_1) + \cos(\theta_2 - \theta_1)\}$$

$$K_3 = -4R_L^2 Z_{O1}^3 \sin(\theta_2 + \theta_1)$$

10

【0031】

バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1において、第1の増幅素子5の出力端子から第1の伝送線路7の入力側の端部をみたときの負荷 Z_1 、第2の増幅素子6の出力端子から第2の伝送線路の入力側の端部をみたときの負荷 Z_2 、第1の伝送線路7の出力端子から出力端子9側をみたときの負荷 Z_3 および第2の伝送線路8の出力端子から出力端子9側をみたときの負荷 Z_4 は、第1の増幅素子5と第2の増幅素子6との出力電力比に応じて変調される。

【0032】

負荷 Z_1 は、バックオフ点に至るまでの動作過程における $Z_1 = Z_{1bo_opt}$ から、 $Z_1 = Z_{p_opt}$ へ負荷変調される。また、負荷 Z_2 は、バックオフ点に至るまでの動作過程におけるオープン状態から、飽和出力になることで、 $Z_2 = Z_{2p}$ へ負荷変調される。飽和出力であるときに、第1の増幅素子5から出力される電流 I_1 と、第2の増幅素子6から出力される電流 I_2 との大きさを、例えば、1とした場合、第2の増幅素子6から出力される電流 I_2 の大きさが $0 < I_2 < 1$ の範囲であると、前述した負荷変調が生じる。

20

【0033】

図5は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1における第1の伝送線路7から出力される電流 I_3 と第2の伝送線路8から出力される電流 I_4 との関係を示すグラフである。 $\theta_2 > (\theta_2 - \theta_1)$ 、すなわち第1の信号と第2の信号との位相差 θ_2 が、第2の伝送線路8の電気長 θ_2 と第1の伝送線路7の電気長 θ_1 との差よりも大きい場合には、図5に示すように、電流 I_4 は電流 I_3 よりも相対的に進みの位相となるので、電流 I_4 は、容量性成分を有する。また、 $\theta_2 < (\theta_2 - \theta_1)$ であれば、電流 I_4 は、誘導性成分を有する。従って、ドハティ増幅器1は、位相差 θ_2 によって出力回路のリアクタンス成分を任意に設定することができる。

30

【0034】

図6は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1における負荷変調軌跡を示すスミスチャートである。負荷 Z_3 は、矢印A1で示すように、第1の伝送線路7の特性インピーダンス Z_{O1} および電気長 θ_1 に応じて負荷 Z_1 へ変成される。第2の伝送線路8の出力側の端部から出力端子9側をみたときの負荷 Z_4 には、電流 I_3 と電流 I_4 との位相差 θ_2 によって容量性が生じる。負荷 Z_4 に生じた容量性は、位相差 θ_2 に起因するので、第2の増幅素子6がオンするバックオフ点から、飽和出力にかけての動作過程においてのみ生じる。

40

【0035】

負荷 Z_4 は、矢印B1で示すように、第2の伝送線路8の特性インピーダンス Z_{O1} と電気長 θ_2 とに応じて負荷 Z_2 へ変成される。第1の信号と第2の信号の位相差 θ_2 が、 $\theta_2 > (\theta_2 - \theta_1)$ 、すなわち第2の伝送線路8と第1の伝送線路7の電気長の差と等しくない場合、例えば $\theta_2 > (\theta_2 - \theta_1)$ であると、破線で示す $Z_4 = (\theta_2 - \theta_1)$ であるときの負荷は、矢印Cで示すように容量性成分が設定されて負荷 Z_4 に変成する。これにより、 $Z_4 = (\theta_2 - \theta_1)$ である場合に比べて負荷 Z_2 に生じる誘導性成分が小さくなる。

【0036】

特性インピーダンス Z_{O1} 、電気長 θ_1 、電気長 θ_2 、位相差 θ_2 、および外部負荷 R_L が

50

、上記式(1)および上記式(2)に示した関係を満たすことにより、ドハティ増幅器1が飽和出力になった場合、負荷 Z_1 は、実軸上の負荷となる。

【0037】

ドハティ増幅器1が飽和出力状態である場合、第1の増幅素子5と第2の増幅素子6の設計上のターゲット負荷を Z_{opt_p} とした場合、負荷 $Z_1 = Z_{opt_p}$ となるので、第1の増幅素子5の飽和出力が得られる。一方、 $(\theta_2 - \theta_1)$ であることにより、負荷 Z_2 は、 $Z_2 < Z_{opt_p}$ である。この場合、 Z_2 と Z_{opt_p} のミスマッチ量に応じて第2の増幅素子6からの飽和出力は低下する。 $Z_{opt_p} < Z_{1opt_bo}$ であるので、ドハティ増幅器1が飽和出力であるときの第1の増幅素子5の出力電力は、バックオフ点に至るまでの出力電力よりも大きい。このため、ドハティ増幅器1は、バックオフ点に至るまでの動作過程に比べて大きい出力電力で高効率に動作する。

10

【0038】

図7は、ドハティ増幅器1のバックオフ量に対する効率の関係を示すグラフであって、ドハティ増幅器1の出力バックオフ量(OBO)に対する効率の変化を示している。図7において、破線D1は、 $(\theta_2 - \theta_1)$ とした以外にドハティ増幅器1と構成が同一な対照用のドハティ増幅器におけるOBOに対する効率の変化を示しており、実線D2は、ドハティ増幅器1におけるOBOに対する効率の変化を示している。ドハティ増幅器1では、バックオフ点から飽和出力にかけての動作過程で負荷に生じる誘導性が緩和されるので、矢印Eで示すように効率が改善する。

【0039】

図8は、ドハティ増幅器1のバックオフ量(OBO)に対する電力付加効率(PAE)のシミュレーション結果を示すグラフである。図8において、破線F1は、 $(\theta_2 - \theta_1)$ とした以外にドハティ増幅器1と構成が同一な対照用のドハティ増幅器におけるOBOに対するPAEの変化を示しており、実線F2は、ドハティ増幅器1におけるOBOに対するPAEの変化を示している。ドハティ増幅器1では、バックオフ点から飽和出力にかけての動作過程で負荷に生じる誘導性が緩和されるので、PAEが向上する。

20

【0040】

図9は、ドハティ増幅器1の変形例であるドハティ増幅器1Aの構成を示すブロック図である。図9において、ドハティ増幅器1Aは、分配回路2、第2の位相調整線路4、第1の増幅素子5、第2の増幅素子6、第1の伝送線路7、第2の伝送線路8、出力端子9および第3の位相調整線路10を備える。

30

【0041】

ドハティ増幅器1Aにおいて、分配回路2は、第1の出力端子および第2の出力端子を有し、第1の出力端子が第2の位相調整線路4の入力側の端部に接続され、第2の出力端子が第3の位相調整線路10の入力側の端部に接続されている。分配回路2は、入力端子を通じて入力した入力信号を任意の分配比で分配する。分配回路2によって分配された一方の信号は、第1の出力端子を通じて第2の位相調整線路4に出力され、他方の信号は、第2の出力端子を通じて第3の位相調整線路10に出力される。

【0042】

第2の位相調整線路4は、入力側の端部を通じて分配回路2から入力した信号に対して遅延量 $\theta_b (= \theta_2 - \theta_1)$ の遅延を発生させる。第3の位相調整線路10は、入力側の端部が分配回路2の出力端子に接続され、出力側の端部が第2の増幅素子6の入力端子に接続された伝送線路である。第3の位相調整線路10は、入力側の端部を通じて分配回路2から入力した信号に対して遅延量 θ_a の遅延を発生させる。

40

【0043】

第1の増幅素子5の出力端子は、第1の伝送線路7の入力側の端部に接続され、第1の伝送線路7の出力側の端部は、出力端子9に接続される。第2の増幅素子6の出力端子には、第2の伝送線路8の入力側の端部が接続され、第2の伝送線路8の出力側の端部は、出力端子9に接続されている。ドハティ増幅器1Aは、 $\theta_2 < (\theta_2 - \theta_1)$ となるように構成されている。 $\theta_2 < (\theta_2 - \theta_1)$ であるので、ドハティ増幅器1Aは、位相差 θ によ

50

って出力回路のリアクタンス成分を任意に設定することができる。

【0044】

以上のように、実施の形態1に係るドハティ増幅器1または1Aにおいて、第1の伝送線路7と第2の伝送線路8との特性インピーダンス Z_{01} が等しく、第1の信号と第2の信号との位相差 θ が、第2の伝送線路8と第1の伝送線路7との電気長の差 $(\theta_2 - \theta_1)$ と等しくなく、第1の伝送線路7を通過した第1の信号と第2の伝送線路8を通過した第2の信号とが異相合成される。第1の信号と第2の信号の位相差 θ によって負荷に生じる容量性によって、バックオフ点から飽和出力にかけての負荷変調の過程で負荷に生じる誘導性が緩和される。これにより、ドハティ増幅器1は、バックオフ点から飽和出力にかけて高効率な動作が可能である。

10

【0045】

実施の形態2

図10は、実施の形態2に係るドハティ増幅器1Bの構成を示すブロック図である。図10において、ドハティ増幅器1Bは、第1の増幅素子5、第2の増幅素子6、第1の伝送線路7、第2の伝送線路8、出力端子9、第1の入力端子11および第2の入力端子12を備える。第1の入力端子11は、第1の増幅素子5の入力端子に接続され、第2の入力端子12は、第2の増幅素子6の入力端子に接続されている。

【0046】

第1の増幅素子5は、出力端子が第1の伝送線路7の入力側の端部に接続され、第1の入力端子11を通じて入力した第1の信号を増幅する。第2の増幅素子6は、出力端子が第2の伝送線路8の入力側の端部に接続され、第2の入力端子12を通じて入力した第2の信号を増幅する。

20

【0047】

第1の伝送線路7は、入力側の端部が第1の増幅素子5の出力端子に接続され、出力側の端部が出力端子9に接続された伝送線路であり、特性インピーダンスが Z_{01} であり、電気長が θ_1 である。第1の伝送線路7は、第1の増幅素子5からみた負荷を変調する。

【0048】

第2の伝送線路8は、入力側の端部が第2の増幅素子6の出力端子に接続され、出力側の端部が出力端子9に接続された伝送線路であり、第1の伝送線路7と等しい特性インピーダンス Z_{01} を有し、電気長は θ_2 である。第2の伝送線路8は、第2の増幅素子6からみた負荷を変調する。

30

【0049】

出力端子9は、第1の伝送線路7を通過した第1の信号と第2の伝送線路8を通過した第2の信号とが異相合成されて出力される出力合成点である。出力端子9には、接地された抵抗である外部負荷 R_L が外部に接続されている。

【0050】

第1の入力端子11を通じて入力される第1の信号と第2の入力端子12を通じて入力される第2の信号との間には位相差 θ が与えられる。バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1Bにおいて、第1の信号の電圧振幅 V_{in1} と第2の信号の電圧振幅 V_{in2} との比は一定ではなく、閾値 V_{th} を境界にしてその値が変化する。

40

【0051】

ドハティ増幅器1Bがバックオフ点に至るまでの動作過程であると、第1の信号の電圧振幅 V_{in1} は、 $0 < V_{in1} < V_{th}$ の範囲の値であり、第2の信号の電圧振幅 V_{in2} は、第2の増幅素子6がオフ状態になるほど十分に小さい値である。すなわち、閾値 V_{th} は、ドハティ増幅器1Bがバックオフ点に至るまでの動作過程であるときに、第1の増幅素子5が最大効率に達した場合における、第1の信号の電圧振幅 V_{in1} の値に対応する。

【0052】

バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1Bにおいて、第1の信号の電圧振幅 V_{in1} が $V_{in1} > V_{th}$ になったときに、第2の信号の電圧振幅 V_{in2} は、上昇を開始する。第1の増幅素子5が飽和出力に達すると、第1の信号の電圧振幅 V

50

v_{in1} と第2の信号の電圧振幅 V_{in2} との大きさは等しくなる。

【0053】

バックオフ点に至るまでの動作過程のドハティ増幅器1Bにおいて、第1の増幅素子5のみが駆動し、第2の増幅素子6がオフ状態となるように、第1の信号の電圧振幅 V_{in1} と第2の信号の電圧振幅 V_{in2} との比が制御される。これにより、バックオフ点に至るまでの動作過程における第2の増幅素子6の消費電力が低減され、効率が向上する。

【0054】

例えば、第1の増幅素子5と第2の増幅素子6との間で利得および飽和電流が等しく、第1の増幅素子5が飽和出力に達したときの第1の信号の電圧振幅 V_{in1} の大きさを1とした場合、閾値 V_{th} は、下記式(3)で表すことができる。 Z_{1bo_opt} は、バック
10 オフ点に至るまでの動作過程のドハティ増幅器1Bにおいて、第1の増幅素子5の出力端子から第1の伝送線路7の入力側の端部をみたときの負荷である。 Z_{p_opt} は、バックオフ点から飽和出力にかけての動作過程のドハティ増幅器1Bにおいて Z_{1bo_opt} から負荷変調された負荷である。

$$v_{th} = \frac{Z_{p_opt}}{Z_{1bo_opt}} \dots (3)$$

【0055】

図1-1は、ドハティ増幅器1Bの入力信号の振幅比を示すグラフである。図1-1において、電圧振幅 V_{in1} および V_{in2} は、第1の増幅素子5が飽和出力に達したときの第1の信号の電圧振幅 V_{in1} の大きさを1として正規化した値である。バックオフ点から飽和出力にかけての動作過程で、第1の信号の電圧振幅 V_{in1} が閾値 V_{th} 以上になると、第2の増幅素子6がオンして第2の信号の電圧振幅 V_{in2} が上昇を開始し、 $V_{in1} = 1$ になるときに、 $V_{in2} = 1$ となる。すなわち、電圧振幅 V_{in1} と電圧振幅 V_{in2} との比は、第1の増幅素子5および第2の増幅素子6の出力電力レベル(駆動レベル)の増加に伴って1に漸近する。
20

【0056】

なお、図1-1では、説明の簡単のために、第1の信号の電圧振幅 V_{in1} と第2の信号の電圧振幅 V_{in2} が、一次の線形直線に従って変化する場合を示した。しかしながら、実際の増幅素子は、入力電圧に対して直線的な特性ではない。このため、第1の信号の電圧振幅 V_{in1} と第2の信号の電圧振幅 V_{in2} との変化は、例えば、高次曲線あるいは \tanh 関数で表現されてもよいし、 V_{in1} に対して V_{in2} のテーブルを用意してもよい。
30

【0057】

第2の信号の電圧振幅 V_{in2} が立ち上がる第2の増幅素子6の駆動レベルが閾値 V_{th} である場合を示したが、閾値 V_{th} には、増幅素子の利得または飽和電流のばらつきに応じた偏差が与えられる。例えば、増幅素子の利得または飽和電流のばらつきに応じて、 $V_{th} \times \pm 20\%$ 、 $V_{th} \times \pm 10\%$ 、 $V_{th} \times \pm 5\%$ または $V_{th} \times \pm 1\%$ のいずれかの値が、閾値として設定されてもよい。図1-1において、電圧振幅 V_{in2} は、入力電力レベルに応じて、 $V_{in2} \times \pm 20\%$ 、 $V_{in2} \times \pm 10\%$ 、 $V_{in2} \times \pm 5\%$ または $V_{in2} \times \pm 1\%$ のように偏差が与えられた値であってもよいし、高次曲線あるいは \tanh 関数で表現されてもよい。
40

【0058】

これまでの説明では、第1の増幅素子5の通過位相と第2の増幅素子6の通過位相とが等しいことが前提であったが、実際には、異なる二つの増幅素子の通過位相が等しい場合は少ない。そこで、ドハティ増幅器1Bにおいて、第1の増幅素子5と第2の増幅素子6で通過位相が異なる場合、第1の増幅素子5と第2の増幅素子6に入力される信号には、第1の増幅素子5と第2の増幅素子6との通過位相の差を補償する位相差が与えられる。これにより、ドハティ増幅器1Bは、高効率な動作が可能となる。

【0059】

10

20

30

40

50

図1_2は、ドハティ増幅器1Bの入力信号の位相差を示すグラフであり、信号の電圧振幅 V_{in} と信号の位相との関係を示している。図1_2に示すように、第1の信号の電力レベル（電圧振幅 V_{in1} ）に応じて、第1の信号の位相には、第2の増幅素子6の通過位相 G と第1の増幅素子5の通過位相 H との位相差 I が加算される。

【0060】

このようにして、第1の増幅素子5に入力される第1の信号と第2の増幅素子6に入力される第2の信号との間には、第1の増幅素子5と第2の増幅素子6との通過位相の差を補償する位相差が与えられる。例えば、第2の増幅素子6に入力される第2の信号と第1の増幅素子5に入力される第1の信号との位相差は、45度から90度までの範囲内の位相差である。

10

【0061】

これまでの説明では、第1の伝送線路7を通過した第1の信号と第2の伝送線路8を通過した第2の信号との位相差が、入力電力レベルによらずに、一定であることを示した。ドハティ増幅器1Bでは、第1の信号と第2の信号との位相差が、入力電力レベルに応じて、 $\pm 20\%$ 、 $\pm 10\%$ 、 $\pm 5\%$ または $\pm 1\%$ のいずれかの範囲のばらつきを有した値であってもよい。

【0062】

以上のように、実施の形態2に係るドハティ増幅器1Bは、第1の増幅素子5に入力される第1の信号と第2の増幅素子6に入力される第2の信号との電圧振幅の比を制御することで、第2の信号の電圧振幅 V_{in2} は、第1の信号の電圧振幅 V_{in1} が閾値 V_{th} 以下である場合に0となり、閾値 V_{th} よりも大きくなると上昇する。これにより、バックオフ点に至るまでの動作過程において、第2の増幅素子6の消費電力が低減されて、効率が向上する。

20

【0063】

なお、各実施の形態の組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。

【産業上の利用可能性】

【0064】

本開示に係るドハティ増幅器は、例えば、移動体通信基地局が備える増幅器に利用可能である。

30

【符号の説明】

【0065】


1, 1A, 1B ドハティ増幅器、2 分配回路、3 第1の位相調整線路、4 第2の位相調整線路、5 第1の増幅素子、5a 第1の電流源、6 第2の増幅素子、6a 第2の電流源、7 第1の伝送線路、8 第2の伝送線路、9 出力端子、10 第3の位相調整線路、11 第1の入力端子、12 第2の入力端子。

40


50

【 図面 】

【 図 1 】




【 図 2 】




10

【 図 3 】




【 図 4 】




20

【 図 5 】



【 図 6 】




30


40

50


【図 7】




【図 8】



【図 9】




【図 10】




10

【図 11】



【図 12】



20

30

40

50

フロントページの続き

- (56)参考文献 再公表特許第2007/015462(JP, A1)
米国特許出願公開第2017/0373645(US, A1)
再公表特許第2019/021426(JP, A1)
特開2007-043305(JP, A)
中国特許出願公開第110708029(CN, A)
米国特許出願公開第2006/0017500(US, A1)
再公表特許第2017/199366(JP, A1)
- (58)調査した分野 (Int.Cl., DB名)
H03F 1/02
H03F 3/68