

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 7 部門第 3 区分
 【発行日】平成 19 年 1 月 25 日 (2007.1.25)

【公表番号】特表 2002-531010 (P2002-531010A)
 【公表日】平成 14 年 9 月 17 日 (2002.9.17)
 【出願番号】特願 2000-584658 (P2000-584658)
 【国際特許分類】

H 0 4 J 11/00 (2006.01)

H 0 4 L 1/00 (2006.01)

【F I】

H 0 4 J 11/00 Z

H 0 4 L 1/00 E

【手続補正書】

【提出日】平成 18 年 11 月 22 日 (2006.11.22)

【手続補正 1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】 マルチキャリア変調を用いるデジタル通信において、前方エラー訂正コーディング (F E C C) 記号エラーを低減する方法であって、

複数の F E C C 記号を提供することであって、各 F E C C 記号は、複数のビットを含むことと、

該複数のビットを変調するための複数のサブチャネルを提供することと、

該複数のサブチャネルを再オーダリングすることにより、1 つよりも多くの F E C C 記号に割り当てられている 1 つのサブチャネルから複数のビットによって引き起こされる F E C C 記号エラーを低減することと

を包含する、方法。

【請求項 2】 マルチキャリア変調を用いるデジタル通信において、前方エラー訂正コーディング (F E C C) 記号エラーを低減するシステムであって、

複数の F E C C 記号を提供する手段であって、各 F E C C 記号は、複数のビットを含む手段と、

該複数のビットを変調するための複数のサブチャネルを提供する手段と、

該複数のサブチャネルを再オーダリングすることにより、1 つよりも多くの F E C C 記号に割り当てられている 1 つのサブチャネルから複数のビットによって引き起こされる F E C C 記号エラーを低減する手段と

を備える、システム。

【請求項 3】 マルチキャリア変調を用いるデジタル通信における、前方エラー訂正コーディング (F E C C) 記号エラー低減システムであって、

複数の F E C C 記号であって、各 F E C C 記号は、複数のビットを含む、複数の F E C C 記号と、

該複数のビットを変調するための複数のサブチャネルと、

該複数のサブチャネルを再オーダリングすることにより、1 つよりも多くの F E C C 記号に割り当てられている 1 つのサブチャネルから複数のビットによって引き起こされる F E C C 記号エラーを低減するように構成されているトランシーバと

を備える、前方エラー訂正コーディング (F E C C) 記号エラー低減システム。