



(12) 实用新型专利

(10) 授权公告号 CN 202190258 U

(45) 授权公告日 2012. 04. 11

(21) 申请号 201120080943. 1

(22) 申请日 2011. 03. 24

(73) 专利权人 北京傲天动联技术有限公司

地址 100085 北京市海淀区上地信息产业基地北区盈创动力大厦 D 栋 8 层

(72) 发明人 秦芬 戴多好 周建华 毛祖书
范成龙

(74) 专利代理机构 北京铭硕知识产权代理有限公司 11286

代理人 王青芝 郭鸿禧

(51) Int. Cl.

H03K 17/296 (2006. 01)


权利要求书 1 页 说明书 4 页 附图 2 页

(54) 实用新型名称

上电时序控制电路

(57) 摘要

针对传统的上电时序控制电路工作不可靠、可控性较差、成本高等缺点,本实用新型提供了一种上电时序控制电路。所述上电时序控制电路包括时序控制器和电子开关电路,时序控制器的输入端连接到电源,时序控制器的输出端连接到所述电子开关电路的控制端,其中,时序控制器被实现为可编程逻辑器件,通过对可编程逻辑器件编程来控制时序控制器的输出信号,以控制所述电子开关电路的接通或断开。该上电时序控制电路简单实用,调整方便,且成本很低。



1. 一种上电时序控制电路,其特征在于,

所述上电时序控制电路包括时序控制器和电子开关电路,时序控制器的输入端连接到电源,时序控制器的输出端连接到所述电子开关电路的控制端,其中,时序控制器被实现为可编程逻辑器件,通过对可编程逻辑器件编程来控制时序控制器的输出信号,以控制所述电子开关电路的接通或断开。

2. 如权利要求 1 所述的上电时序控制电路,其特征在于,所述上电时序电路还包括被控电源电路,所述电子开关电路的输出端连接到被控电源电路的使能端。

3. 如权利要求 2 所述的上电时序控制电路,其特征在于,所述至少一个被控电源电路是电平转换电路。

4. 如权利要求 2 所述的上电时序控制电路,其特征在于,所述电子开关电路包括第一电阻器至第五电阻器、第一晶体管和第二晶体管,第一电阻器的一端作为电子开关电路的控制端连接到时序控制器的输出端,第一电阻器的另一端连接到第一晶体管的基极,第一晶体管的集电极连接到第二电阻器一端,第一晶体管的发射极接地,第二电阻器的另一端连接到电源,第三电阻器的一端连接到第一晶体管的集电极和第二电阻器之间,第三电阻器的另一端接地,第四电阻器的一端连接到第一晶体管的集电极和第二电阻器之间,第四电阻器的另一端连接到第二晶体管的基极,第二晶体管的集电极连接到第五电阻器的一端,第五电阻器的另一端连接到电源,第二晶体管的发射极接地。

5. 如权利要求 4 所述的上电时序控制电路,其特征在于,第二晶体管的集电极和第五电阻器之间的节点作为所述电子开关电路的输出端连接被控电源电路的使能端。

上电时序控制电路

技术领域

[0001] 本实用新型涉及一种上电时序控制电路,具体地讲,涉及一种可精确控制多电源电子系统中的各电源的上电时序的电路。

背景技术

[0002] 在多电源电子系统中,IC 芯片集成度提高,复杂度及数量也大大增加。为保证多电源电子系统正常上电,并能正常稳定可靠的工作,必须对电源上电时序进行控制。同时,电源时序控制对消除复杂 IC 芯片的闩锁效应也尤其重要。不合理的上电时序会影响 IC 芯片的工作寿命及多电源电子系统的工作稳定性。

[0003] 在现有技术中,控制多电源的上电时序的方案主要有以下三种:第一种是利用电源模块的使能端控制;第二种是通过调整电源缓启动电路的时间常数进行控制上电;第三种是利用专用的上电时序控制器。

[0004] 第一种方案是利用前级上电的电源输出控制串联的二极管导通截止,直接控制后端的电源电路使能,该方法的主要特点是电路简单,适合二到三路电源且各个电源基本要求同时上电。由于只是简单的二极管作为开关控制电路,无法控制各路电源上电的时延,且工作不可靠,当电源本身上电时序和期望值相差比较大时容易将二极管烧毁,只适用于简单的上电时序控制。

[0005] 第二种方案是通过调整电源缓启动电路的时间常数进行控制上电,用于多路电源由各分离的电源模块提供的情况,各电源模块采用分离的缓启动电路控制输出电源的上电次序,但由于各模块的启动时间和上电时间各不相同,缓启动电路所设置的时间参数不能适用于不同厂家的电源模块,可控性较差,同时对于先上电的电源电压时由后上电的电源电压转换而成的电源方案,依然无法采用这种方法。

[0006] 第三种方案通过电源上电时序控制器控制各路电源的上电顺序及时序。图 1 是示出应用上述第三种方案的电路图。

[0007] 在图 1 中,标号 101 表示电源,标号 102 表示时序控制器,标号 103 表示系统电路。

[0008] 在上电后,DC/DC 和时序控制器 102 开始工作。在上电初,所有晶体管均处于关断状态,后级的系统电路 103 没有电源输入。当晶体管达到开启条件时,响应的 DC/DC 开始向系统电路 103 供电。通过时序控制器 102 的输出控制各个晶体管的基极电压,从而控制各个晶体管的开启时间,达到控制不同路电源上电时序的目的。

[0009] 这里,DC/DC-0、DC/DC-1 和 DC/DC-2 均为电压转换电路,用于将电源 101 的电压转换成不同的电压。如图 1 所示,DC/DC-0 将电源 101 的电压转换成 3.3V,DC/DC-1 将电源 101 的电压转换成 2.5V,DC/DC-2 将电源 101 的电压转换成 1.8V。上电时序控制器通过控制图 1 中示出的晶体管的导通 / 截止来控制向系统电路提供哪路电压。

[0010] 然而,第三种方案的缺点在于,上电时序控制器相对成本较高,逻辑资源和接口资源相对有限,且需要专用的编程逻辑套件。

[0011] 随着系统中电源数量的增多,利用一般电源电路使能端控制上电已难以满足上电

时序控制的需求,需要一种能满足以下两个基本条件的技术方案:(1)能根据需要自由控制多电源的上电时序,各电源工作互不干扰且性能无影响;(2)能精确控制时延。

实用新型内容

[0012] 针对传统的上电时序控制电路工作不可靠、可控性较差、成本高等缺点,本实用新型提供了一种上电时序控制电路,所述上电时序控制电路可包括时序控制器和电子开关电路,时序控制器的输入端连接到电源,时序控制器的输出端连接到所述电子开关电路的控制端,其中,时序控制器被实现为可编程逻辑器件,通过对可编程逻辑器件编程来控制时序控制器的输出信号,以控制所述电子开关电路的接通或断开。

[0013] 所述上电时序电路还可包括被控电源电路,所述电子开关电路的输出端连接到被控电源电路的使能端。

[0014] 所述至少一个被控电源电路可以是电平转换电路。

[0015] 所述电子开关电路可包括第一电阻器至第五电阻器、第一晶体管和第二晶体管,第一电阻器的一端作为电子开关电路的控制端连接到时序控制器的输出端,第一电阻器的另一端连接到第一晶体管的基极,第一晶体管的集电极连接到第二电阻器一端,第一晶体管的发射极接地,第二电阻器的另一端连接到电源,第三电阻器的一端连接到第一晶体管的集电极和第二电阻器之间,第三电阻器的另一端接地,第四电阻器的一端连接到第一晶体管的集电极和第二电阻器之间,第四电阻器的另一端连接到第二晶体管的基极,第二晶体管的集电极连接到第五电阻器的一端,第五电阻器的另一端连接到电源,第二晶体管的发射极接地。

[0016] 第二晶体管的集电极和第五电阻器之间的节点作为所述电子开关电路的输出端连接被控电源电路的使能端。

[0017] 根据本实用新型的上电时序控制电路利用可编程逻辑器件和三极管来控制精确上电时序,由于大多数需要控制多路上电时序的系统都不可避免要实用可编程逻辑器件,因此,仅利用板内已有的 CPLD 等可编程逻辑器件就可实现根据本实用新型的上电时序控制电路,仅需占用板内的几个管脚,并嵌入实现控制模块即可。因此,该上电时序控制电路简单实用,调整方便,且成本很低。

附图说明

[0018] 通过结合附图,从下面的实施例的描述中,本实用新型这些和/或其它方面及优点将会变得清楚,并且更易于理解,其中:

[0019] 图 1 是示出根据现有技术上的电时序控制电路的电路图;

[0020] 图 2 是示出根据本实用新型的时序控制电路的框图;

[0021] 图 3 是示出根据本实用新型的以三路时序控制电路为例的时序控制电路的电路图。

具体实施方式

[0022] 下面将参照附图来详细描述根据本实用新型的示例性实施例。

[0023] 图 2 是示出根据本实用新型的时序控制电路的框图。

[0024] 如图 2 所示,根据本实用新型的上电时序控制电路 200 包括时序控制器 201 和电子开关电路 202,其中,时序控制器 201 的输入端连接到电源,时序控制器 201 的输出端连接到电子开关电路 202 的控制端,其中,时序控制器 201 被实现为可编程逻辑器件,通过对可编程逻辑器件编程来控制时序控制器 201 的输出信号,以控制电子开关电路 202 的接通或断开。

[0025] 时序控制器 201 是系统上的可编程逻辑器件,可以是 CPLD 等。

[0026] 根据本实用新型的另一示例性实施例的上电时序电路 200 还可包括被控电源电路 203,电子开关电路 202 的输出端连接到被控电源电路 203 的使能端。

[0027] 如图 2 所示,所述电子开关电路 202 的输出端连接到被控电源电路 203 的使能端,被控电源电路 203 可以是电平转换电路,例如,DC/DC、LDO 等。以 DC/DC 作为被控电源电路为例,所述 DC/DC 可将电源电压转换成具有不同电平的电源,以被提供给负载。

[0028] 可通过时序控制器 201 的输出信号控制电子开关电路 202 的接通或断开来控制上电时序,例如,当时序控制器 201 的输出信号为低电平时,电子开关电路 202 输出为低电平,被控电源电路 203 的使能端无效,被控电源电路 203 不工作,从而不向负载提供电源;当时序控制器 201 的输出信号为高电平时,所述电子开关电路 202 输出为高电平,被控电源电路 203 的使能端有效,被控电源电路 203 开始工作,从而向负载提供具有特定电平的电源。此外,可通过对作为可编程逻辑器件的时序控制器 201 进行内部编程来控制相应输出端的上电时延。

[0029] 所述电子开关电路 202 可以是三极管开关电路,稍后将参照图 3 详细描述电子开关电路 202 的具体配置。

[0030] 另外,需要说明的是,需要通过电源 V_{in} 给时序控制器 201、电子开关电路 202、被控电源电路 203 单独供电,即时序控制器 201 和电子开关电路 202 的电源电路不在被控制的上电时序中。在上电初,时序控制器 201 的输出端所对应的寄存器值必须可控,以保证被控电源电路 203 的上电时序稳定可靠。

[0031] 图 3 是示出根据本实用新型的以用于控制三路时序为例的时序控制电路的电路图。

[0032] 如图 3 所示,通过电源模块来向时序控制器 201、电子开关电路 202、被控电源电路 203 分别供电,在图 3 中,被控电源电路 203 被示出为多个 DC/DC 模块,例如,DC/DC_0 至 DC/DC_2。

[0033] 如图 3 所示,多个电子开关电路 202 中的每一个都包括第一电阻器 R1 至第五电阻器 R5、第一晶体管 Q1 和第二晶体管 Q2,第一电阻器 R1 的一端作为电子开关电路 202 的控制端连接到时序控制器 201 的输出端,第一电阻器 R1 的另一端连接到第一晶体管 Q1 的基极,第一晶体管 Q1 的集电极连接到第二电阻器 R2 一端,第一晶体管 Q1 的发射极接地,第二电阻器 R2 的另一端连接到电源,第三电阻器 R3 的一端连接到第一晶体管 Q1 的集电极和第二电阻器 R2 之间,第三电阻器 R3 的另一端接地,第四电阻器 R4 的一端连接到第一晶体管 Q1 的集电极和第二电阻器 R2 之间,第四电阻器 R4 的另一端连接到第二晶体管 Q2 的基极,第二晶体管 Q2 的集电极连接到第五电阻器 R5 的一端,第五电阻器 R 的另一端连接到电源,第二晶体管 Q2 的发射极接地。

[0034] 第二晶体管 Q2 的集电极和第五电阻器 R5 之间的节点作为电子开关电路 202 的输

出端输出使能信号 EN(在图 3 中的三路电子开关电路中分别被示出为 EN_0 至 EN_2),该使能信号输入到被控电源电路 203(在图 3 中,分别对应于三路的时序控制电路,被控电源电路 203 分别被示出为 DC/DC_0 至 DC/DC_2)。在图 3 中,DC/DC_0 至 DC/DC_3 分别基于从多个电子开关电路 202 输出的使能信号 EN_0 至 EN_2 来工作。

[0035] 如上所述,以上参照图 2 和图 3 描述了根据本实用新型的上电时序控制电路,但本实用新型并不限于此。例如,本领域技术人员将理解,上电时序控制电路可根据所需控制的上电时序的数量来增加或减少电子开关电路和被控电源电路的数量。

[0036] 此外,根据本实用新型的上电时序控制电路利用可编程逻辑器件和三极管来控制精确上电时序,由于大多数需要控制多路上电时序的系统都不可避免要实用可编程逻辑器件,因此,仅利用板内已有的 CPLD 等可编程逻辑器件就可实现根据本实用新型的上电时序控制电路,仅需占用板内的几个管脚,并嵌入实现控制模块即可。因此,该上电时序控制电路简单实用,调整方便,成本很低。




图 1




图 2




图 3