



(12)发明专利

(10)授权公告号 CN 104700806 B

(45)授权公告日 2017.01.25

(21)申请号 201510138219.2

G11C 19/28(2006.01)

(22)申请日 2015.03.26

审查员 杨亚普

(65)同一申请的已公布的文献号

申请公布号 CN 104700806 A

(43)申请公布日 2015.06.10

(73)专利权人 京东方科技集团股份有限公司

地址 100015 北京市朝阳区酒仙桥路10号

专利权人 鄂尔多斯市源盛光电有限责任公司

(72)发明人 黄飞

(74)专利代理机构 北京同达信恒知识产权代理

有限公司 11291

代理人 黄志华

(51)Int.Cl.

G09G 3/36(2006.01)


权利要求书2页 说明书8页 附图5页

(54)发明名称

一种移位寄存器、栅极驱动电路、显示面板及显示装置

(57)摘要

本发明公开了一种移位寄存器、栅极驱动电路、显示面板及显示装置,该移位寄存器中输入模块用于将信号输入端的信号输出到第一节点;复位模块用于将复位信号端的信号输出到第一节点;输出模块用于将第一节点的信号输出到扫描信号输出端;缓冲模块用于将第一节点的信号输出到触发信号端,本发明的移位寄存器还包括辅助模块,辅助模块用于将时钟信号端输入的高电平信号输出到第二节点,第二节点控制输出模块输出扫描信号到扫描信号输出端,这样相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,在移位寄存器输出扫描信号时,选择输入时钟信号,可以降低移位寄存器的功耗。



1. 一种移位寄存器,其特征在于,包括:输入模块、复位模块、输出模块、缓冲模块和辅助模块;

所述输入模块的输入端与信号输入端相连,第一控制端与第一参考信号端相连,第二控制端与第二参考信号端相连,输出端与第一节点相连,所述输入模块用于在所述第一参考信号端和所述第二参考信号端的控制下,将所述信号输入端的信号输出到所述第一节点;

所述复位模块的输入端与复位信号端相连,第一控制端与所述第二参考信号端相连,第二控制端与所述第一参考信号端相连,输出端与所述第一节点相连,所述复位模块用于在所述第一参考信号端和所述第二参考信号端的控制下,将所述复位信号端的信号输出到所述第一节点;

所述输出模块的输入端与所述第一节点相连,控制端与第二节点相连,输出端与扫描信号输出端相连,所述输出模块用于在所述第二节点的控制下,将所述第一节点的信号输出到所述扫描信号输出端;

所述缓冲模块的输入端与所述第一节点相连,控制端与时钟信号端相连,输出端与触发信号端相连,所述缓冲模块用于在所述时钟信号端的控制下,将所述第一节点的信号输出到所述触发信号端,所述触发信号端用于向相邻的下一级移位寄存器的信号输入端输入触发信号;

所述辅助模块的第一输入端与所述时钟信号端,第二输入端与低电平信号端相连,第一控制端与所述信号输入端相连,第二控制端与所述复位信号端相连,输出端与所述第二节点相连,所述辅助模块用于在所述信号输入端和所述复位信号端的控制下,将所述时钟信号端输入的高电平信号输出到所述第二节点,所述第二节点控制所述输出模块输出扫描信号到所述扫描信号输出端;

所述辅助模块,具体包括:第一传输门,第一非门,开关晶体管,以及或非门;其中,

所述或非门的第一输入端与所述信号输入端相连,第二输入端与所述复位信号端相连,输出端分别与所述第一非门的输入端、所述开关晶体管的栅极和所述第一传输门的第一控制端相连;

所述第一传输门的第二控制端与所述第一非门的输出端相连,输入端与所述时钟信号端相连,输出端分别与所述开关晶体管的源极和所述第二节点相连;

所述开关晶体管的漏极与所述低电平信号端相连。

2. 如权利要求1所述的移位寄存器,其特征在于,所述输出模块,具体包括:第二非门、第三非门、第一三态门和第二三态门;其中,

所述第二非门的输入端与所述第二节点相连,输出端分别与所述第一三态门的第一控制端和所述第二三态门的第二控制端相连;

所述第一三态门的输入端与所述第一节点相连,第二控制端分别与所述第二节点和所述第二三态门的第一控制端相连,输出端分别与所述第二三态门的输出端和所述第三非门的输入端相连;

所述第三非门的输出端分别与所述第二三态门的输入端和所述扫描信号输出端相连。

3. 如权利要求1或2所述的移位寄存器,其特征在于,所述输入模块,具体包括:第二传输门;

所述第二传输门的第一控制端与所述第一参考信号端相连,第二控制端与所述第二参考信号端相连,输入端与所述信号输入端相连,输出端与所述第一节点相连。

4.如权利要求1或2所述的移位寄存器,其特征在于,所述复位模块,具体包括:第三传输门;

所述第三传输门的第一控制端与所述第二参考信号端相连,第二控制端与所述第一参考信号端相连,输入端与所述复位信号端相连,输出端与所述第一节点相连。

5.如权利要求1或2所述的移位寄存器,其特征在于,所述缓冲模块,具体包括:与非门、第四非门、第五非门和第六非门;其中,

所述与非门的第一输入端与所述时钟信号端相连,第二输入端与所述第一节点相连,输出端与所述第四非门的输入端相连;

所述第四非门的输出端与所述第五非门的输入端相连;

所述第五非门的输出端与所述第六非门的输入端相连;

所述第六非门的输出端与所述触发信号端相连。

6.一种栅极驱动电路,其特征在于,包括级联的多个如权利要求1-5任一项所述的移位寄存器,除第一级移位寄存器和最后一级移位寄存器之外,其余每级移位寄存器的触发信号端均与其相邻的下一级移位寄存器的信号输入端相连,扫描信号输出端与其相邻的上一级移位寄存器的复位信号端相连;第一级移位寄存器的触发信号端与第二级移位寄存器的信号输入端相连;最后一级移位寄存器的扫描信号输出端分别与自身的复位信号端以及上一级移位寄存器的复位信号端相连。

7.一种显示面板,其特征在于,包括如权利要求6所述的栅极驱动电路。

8.一种显示装置,其特征在于,包括如权利要求7所述的显示面板。

一种移位寄存器、栅极驱动电路、显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种移位寄存器、栅极驱动电路、显示面板及显示装置。

背景技术

[0002] 目前,随着液晶显示技术的发展,液晶面板业竞争越来越激烈,降低液晶显示面板的生产成本成为面板商提高竞争力的首选方案,而为了降低显示面板的生产成本,一般地,相关技术领域的技术人员利用显示面板的边缘搭建栅极驱动电路,栅极驱动电路包括多个移位寄存器,每个移位寄存器对应一条栅线,多个移位寄存器采用串联设置,相邻两个移位寄存器之间有逐级传递的触发信号,每个移位寄存器接收到触发信号后,向对应栅线输出栅线扫描信号,并把触发信号输送给下一级单元电路以实现栅极驱动的功能,这样的设计可以省去在显示面板的边框区域单独设置栅极驱动芯片,有利于实现显示面板的窄边框设计,同时降低了相关产品的生产成本,提高了显示产品的市场竞争力。

[0003] 一般地,现有的移位寄存器的电路结构如图1所示,其对应的输入输出时序图,如图2所示,在移位寄存器电路中,输入信号的移位主要通过时钟信号CLK来实现,因此,很好的控制时钟信号将能够更好的控制输入信号的移位,从而提升整个移位寄存器电路的性能。

[0004] 然而,从图2可以看出,现有的移位寄存器电路在正常工作时,时钟信号不间断的直接输入到移位寄存器电路中,从而使得移位寄存器电路的功耗较大,降低了显示面板的良率。

[0005] 因此,如何降低移位寄存器的功耗,从而提高显示面板的良率,是本领域技术人员亟需解决的技术问题。

发明内容

[0006] 本发明实施例提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置,用以解决现有技术中存在移位寄存器功耗较大的问题。

[0007] 本发明实施例提供了一种移位寄存器,包括:输入模块、复位模块、输出模块、缓冲模块和辅助模块;

[0008] 所述输入模块的输入端与信号输入端相连,第一控制端与第一参考信号端相连,第二控制端与第二参考信号端相连,输出端与第一节点相连,所述输入模块用于在所述第一参考信号端和所述第二参考信号端的控制下,将所述信号输入端的信号输出到所述第一节点;

[0009] 所述复位模块的输入端与复位信号端相连,第一控制端与所述第二参考信号端相连,第二控制端与所述第一参考信号端相连,输出端与所述第一节点相连,所述复位模块用于在所述第一参考信号端和所述第二参考信号端的控制下,将所述复位信号端的信号输出到所述第一节点;

[0010] 所述输出模块的输入端与所述第一节点相连,控制端与第二节点相连,输出端与扫描信号输出端相连,所述输出模块用于在所述第二节点的控制下,将所述第一节点的信号输出到所述扫描信号输出端;

[0011] 所述缓冲模块的输入端与所述第一节点相连,控制端与时钟信号端相连,输出端与触发信号端相连,所述缓冲模块用于在所述时钟信号端的控制下,将所述第一节点的信号输出到所述触发信号端,所述触发信号端用于向相邻的下一级移位寄存器的信号输入端输入触发信号;

[0012] 所述辅助模块的第一输入端与所述时钟信号端,第二输入端与低电平信号端相连,第一控制端与所述信号输入端相连,第二控制端与所述复位信号端相连,输出端与所述第二节点相连,所述辅助模块用于在所述信号输入端和所述复位信号端的控制下,将所述时钟信号端输入的高电平信号输出到所述第二节点,所述第二节点控制所述输出模块输出扫描信号到所述扫描信号输出端。

[0013] 在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述辅助模块,具体包括:第一传输门,第一非门,开关晶体管,以及或非门;其中,

[0014] 所述或非门的第一输入端与所述信号输入端相连,第二输入端与所述复位信号端相连,输出端分别与所述第一非门的输入端、所述开关晶体管的栅极和所述第一传输门的第一控制端相连;

[0015] 所述第一传输门的第二控制端与所述第一非门的输出端相连,输入端与所述时钟信号端相连,输出端分别与所述开关晶体管的源极和所述第二节点相连;

[0016] 所述开关晶体管的漏极与所述低电平信号端相连。

[0017] 在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述输出模块,具体包括:第二非门、第三非门、第一三态门和第二三态门;其中,

[0018] 所述第二非门的输入端与所述第二节点相连,输出端分别与所述第一三态门的第一控制端和所述第二三态门的第二控制端相连;

[0019] 所述第一三态门的输入端与所述第一节点相连,第二控制端分别与所述第二节点和所述第二三态门的第一控制端相连,输出端分别与所述第二三态门的输出端和所述第三非门的输入端相连;

[0020] 所述第三非门的输出端分别与所述第二三态门的输入端和所述扫描信号输出端相连。

[0021] 在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述输入模块,具体包括:第二传输门;

[0022] 所述第二传输门的第一控制端与所述第一参考信号端相连,第二控制端与所述第二参考信号端相连,输入端与所述信号输入端相连,输出端与所述第一节点相连。

[0023] 在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述复位模块,具体包括:第三传输门;

[0024] 所述第三传输门的第一控制端与所述第二参考信号端相连,第二控制端与所述第一参考信号端相连,输入端与所述复位信号端相连,输出端与所述第一节点相连。

[0025] 在一种可能的实施方式中,本发明实施例提供的上述移位寄存器中,所述缓冲模块,具体包括:与非门、第四非门、第五非门和第六非门;其中,

[0026] 所述与非门的第一输入端与所述时钟信号端相连,第二输入端与所述第一节点相连,输出端与所述第四非门的输入端相连;

[0027] 所述第四非门的输出端与所述第五非门的输入端相连;

[0028] 所述第五非门的输出端与所述第六非门的输入端相连;

[0029] 所述第六非门的输出端与所述触发信号端相连。

[0030] 本发明实施例提供了一种栅极驱动电路,包括级联的多个本发明实施例提供的上述移位寄存器,除第一级移位寄存器和最后一级移位寄存器之外,其余每级移位寄存器的触发信号端均与其相邻的下一级移位寄存器的信号输入端相连,扫描信号输出端与其相邻的上一级移位寄存器的复位信号端相连;第一级移位寄存器的触发信号端与第二级移位寄存器的信号输入端相连;最后一级移位寄存器的扫描信号输出端分别与自身的复位信号端以及上一级移位寄存器的复位信号端相连。

[0031] 本发明实施例提供了一种显示面板,包括本发明实施例提供的上述栅极驱动电路。

[0032] 本发明实施例提供了一种显示装置,包括本发明实施例提供的上述显示面板。

[0033] 本发明实施例的有益效果包括:

[0034] 本发明实施例提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置,该移位寄存器包括:输入模块,复位模块,输出模块和缓冲模块;输入模块用于在第一参考信号端和第二参考信号端的控制下,将信号输入端的信号输出到第一节点;复位模块用于在第一参考信号端和第二参考信号端的控制下,将复位信号端的信号输出到第一节点;输出模块用于在第二节点的控制下,将第一节点的信号输出到扫描信号输出端;缓冲模块用于在时钟信号端的控制下,将第一节点的信号输出到触发信号端,本发明的移位寄存器还包括辅助模块,辅助模块用于在信号输入端和复位信号端的控制下,将时钟信号端输入的高电平信号输出到第二节点,第二节点控制输出模块输出扫描信号到扫描信号输出端,这样可以实现移位寄存器在对应时间段输出扫描信号到对应的栅线,驱动显示面板实现逐行扫描的过程,相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,将时钟信号端输入的时钟信号有选择的输入到移位寄存器中,即在移位寄存器输出扫描信号时,选择输入时钟信号,其他时间则将时钟信号端输入的时钟信号保持在低电位状态,以此可以降低移位寄存器的功耗。

附图说明

[0035] 图1为现有技术中移位寄存器的结构示意图;

[0036] 图2为现有的移位寄存器的输入输出时序图;

[0037] 图3为本发明实施例提供的移位寄存器的结构示意图;

[0038] 图4为本发明实施例提供的移位寄存器的具体结构示意图;

[0039] 图5为本发明实施例提供的移位寄存器的输入输出时序图;

[0040] 图6为本发明实施例提供的栅极驱动电路的结构示意图。

具体实施方式

[0041] 下面结合附图,对本发明实施例提供的移位寄存器、栅极驱动电路、显示面板及显

示装置的具体实施方式进行详细地说明。

[0042] 本发明实施例提供了一种移位寄存器,如图3所示,包括:输入模块01、复位模块02、输出模块03、缓冲模块04和辅助模块05;

[0043] 输入模块01的输入端与信号输入端Input相连,第一控制端与第一参考信号端CN相连,第二控制端与第二参考信号端CNB相连,输出端与第一节点P1相连,输入模块01用于在第一参考信号端CN和所述第二参考信号端CNB的控制下,将信号输入端Input的信号输出到第一节点P1;

[0044] 复位模块02的输入端与复位信号端Reset相连,第一控制端与第二参考信号端CNB相连,第二控制端与第一参考信号端CN相连,输出端与第一节点P1相连,复位模块02用于在第一参考信号端CN和第二参考信号端CNB的控制下,将复位信号端Reset的信号输出到所述第一节点;

[0045] 输出模块03的输入端与第一节点P1相连,控制端与第二节点P2相连,输出端与扫描信号输出端Out相连,输出模块02用于在第二节点P2的控制下,将第一节点P1的信号输出到扫描信号输出端Out;

[0046] 缓冲模块04的输入端与第一节点P1相连,控制端与时钟信号端CLK相连,输出端与触发信号端STV相连,缓冲模块04用于在时钟信号端CLK的控制下,将第一节点P1的信号输出到触发信号端STV,触发信号端STV用于向相邻的下一级移位寄存器的信号输入端Input输入触发信号;

[0047] 辅助模块05的第一输入端与时钟信号端CLK,第二输入端与低电平信号端VGL相连,第一控制端与信号输入端Input相连,第二控制端与复位信号端Reset相连,输出端与第二节点P2相连,辅助模块05用于在信号输入端Input和复位信号端Reset的控制下,将时钟信号端CLK输入的高电平信号输出到第二节点P2,第二节点P2控制输出模块03输出扫描信号到扫描信号输出端Out。

[0048] 本发明实施例提供的上述移位寄存器包括:输入模块01,复位模块02,输出模块03和缓冲模块04;输入模块01用于将信号输入端Input的信号输出到第一节点P1;复位模块02用于将复位信号端Reset的信号输出到第一节点P1;输出模块03用于将第一节点P1的信号输出到扫描信号输出端Out;缓冲模块04用于将第一节点P1的信号输出到触发信号端STV,本发明的移位寄存器还包括辅助模块05,辅助模块05用于将时钟信号端CLK输入的高电平信号输出到第二节点P2,第二节点P2控制输出模块03输出扫描信号到扫描信号输出端Out,这样可以实现移位寄存器在对应时间段输出扫描信号到对应的栅线,驱动显示面板实现逐行扫描的过程,相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,将时钟信号端输入的时钟信号有选择的输入到移位寄存器中,即在移位寄存器输出扫描信号时,选择输入时钟信号,其他时间则将时钟信号端输入的时钟信号保持在低电位状态,以此可以降低移位寄存器的功耗。

[0049] 在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,辅助模块05,可以具体包括:第一传输门M1,第一非门F1,开关晶体管T,以及或非门H;其中,或非门H的第一输入端与信号输入端Input相连,第二输入端与复位信号端Reset相连,输出端分别与第一非门F1的输入端、开关晶体管T的栅极和第一传输门M1的第一控制端相连;第一传输门M1的第二控制端与第一非门F1的输出端相连,输入端与时钟信号端CLK相连,输出端分别与开

关晶体管T的源极和第二节点P2相连;开关晶体管T的漏极与低电平信号端VGL相连。

[0050] 具体地,本发明实施例提供的上述移位寄存器中,或非门H在信号输入端Input和复位信号端Reset的控制下输出低电平信号时,第一传输门M1处于导通状态,将时钟信号端CLK的信号输出到第二节点P2,进而输出模块03在第二节点P2的控制下输出扫描信号到扫描信号输出端Out;或非门H在信号输入端Input和复位信号端Reset的控制下输出高电平信号时,第一传输门M1处于截止状态,此时开关晶体管T处于导通状态,导通的开关晶体管T将低电平信号端VGL与第二节点P2导通,进而拉低第二节点P2的电位。

[0051] 在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,输出模块03,可以具体包括:第二非门F2、第三非门F3、第一三态门S1和第二三态门S2;其中,第二非门F2的输入端与第二节点P2相连,输出端分别与第一三态门S1的第一控制端和所述第二三态门S2的第二控制端相连;第一三态门S1的输入端与第一节点P1相连,第二控制端分别与第二节点P2和第二三态门S2的第一控制端相连,输出端分别与第二三态门S2的输出端和第三非门F3的输入端相连;第三非门F3的输出端分别与第二三态门S2的输入端和扫描信号输出端Out相连。

[0052] 具体地,本发明实施例提供的上述移位寄存器中,第二节点P2的电位被拉高时,第一三态门S1处于导通状态,第二三态门S2处于截止状态,导通的第一三态门S1将第一节点P1的信号输出到第三非门F3的输入端,经过第三非门F3的作用,扫描信号输出端Out输出与第一节点P1相同信号;第二节点P2的电位被拉低时,第一三态门S1处于截止状态,第二三态门S2处于导通状态,导通的第二三态门S2将扫描信号输出端Out的信号输出到第三非门F3的输入端,经过第三非门F3的作用,进一步维持扫描信号输出端Out输出的信号。

[0053] 在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,输入模块01,可以具体包括:第二传输门M2;第二传输门M2的第一控制端与第一参考信号端CN相连,第二控制端与第二参考信号端CNB相连,输入端与信号输入端Input相连,输出端与第一节点P1相连。

[0054] 具体地,本发明实施例提供的上述移位寄存器,可以实现双向扫描,一般地,在正向扫描时,第一参考信号端CN提供高电平信号,第二参考信号端CNB提供低电平信号,在反向扫描时,第一参考信号端CN提供低电平信号,第二参考信号端CNB提供高电平信号。在正向扫描时,第二传输门M2在第一参考信号端CN与第二参考信号端CNB的控制下导通,导通的第二传输门M2将信号输入端Input的信号输出到第一节点P1。

[0055] 在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,复位模块02,可以具体包括:第三传输门M3;第三传输门M3的第一控制端与第二参考信号端CNB相连,第二控制端与第一参考信号端CN相连,输入端与复位信号端Reset相连,输出端与第一节点P1相连。

[0056] 具体地,本发明实施例提供的上述移位寄存器,反向扫描时,第一参考信号端CN提供低电平信号,第二参考信号端CNB提供高电平信号,第三传输门M3在第一参考信号端CN与第二参考信号端CNB的控制下导通,导通的第三传输门M3将复位信号端Reset的信号输出到第一节点P1。

[0057] 在具体实施时,本发明实施例提供的上述移位寄存器中,如图4所示,缓冲模块04,可以具体包括:与非门Y、第四非门F4、第五非门F5和第六非门F6;其中,与非门Y的第一输入

端与时钟信号端CLK相连,第二输入端与第一节点P1相连,输出端与第四非门F4的输入端相连;第四非门F4的输出端与第五非门F5的输入端相连;第五非门F5的输出端与第六非门F6的输入端相连;第六非门F6的输出端与触发信号端STV相连。

[0058] 具体地,本发明实施例提供的上述移位寄存器,在第一节点P1的电位被拉高时,且时钟信号端CLK输入高电平信号时,与非门Y输出低电平信号到第四非门F4的输入端,进而经过第四非门F4、第五非门F5和第六非门F6的作用,使得触发信号端STV输出高电平信号。

[0059] 需要说明的是本发明上述实施例中提到的传输门、三态门、或非门、与非门,以及非门的电路结构和功能与现有技术相同,在此不作详述,其开关晶体管可以是薄膜晶体管(TFT, Thin Film Transistor),也可以是金属氧化物半导体场效应管(MOS, Metal Oxide Semiconductor),在此不做限定。在具体实施中,晶体管的源极和漏极可以互换,不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。

[0060] 进一步地,由于在本发明实施例提供的上述移位寄存器中信号输入端Input和复位信号端Reset为对称设计,可以实现功能互换,因此本发明实施例提供的上述移位寄存器可以实现双向扫描。

[0061] 一般地,在启动正向扫描时,第一参考信号端CN提供高电平信号,第二参考信号端CNB提供低电平信号。一般地,在反向扫描时,第一参考信号端CN提供低电平信号,第二参考信号端CNB提供高电平信号。

[0062] 下面结合图4所示的移位寄存器以及图5所示的图4的输入输出时序图,以正向扫描为例对本发明实施例提供的移位寄存器的工作过程作以描述。具体地,选取如图5所示的输入输出时序图中的t1~t3三个阶段。下述描述中以1表示高电平信号,0表示低电平信号。

[0063] 在t1阶段,Input=1,CLK=0,Reset=0,CN=1,CNB=0。由于CN=1,CNB=0,因此第二传输门M2处于导通状态,进而将信号输入端Input的信号输出到第一节点P1,同时,由于Input=1,Reset=0,因此或非门H输出低电平信号到第一传输门M1的第一控制端、第一非门F1的输入端和开关晶体管T的栅极,因此第一传输门M1处于导通状态,开关晶体管T处于截止状态,导通的第一传输门M1将时钟信号端CLK的信号输出到第二节点P2,由于此时CLK=0,因此第二节点P2的电位被拉低,由于第二节点P2的电位被拉低,因此第一三态门S1处于截止状态,第二三态门S2处于导通状态,此时,由于第一三态门S1处于截止状态,因此信号输入端Input输入的信号无法输入到移位寄存器中,即第一节点P1的信号无法经过输出模块03输出到扫描信号输出端Out,而是通过缓冲模块04输出到触发信号端STV,进而传递给下一级移位寄存器。t1阶段为扫描信号传递阶段。

[0064] 在t2阶段,Input=1,CLK=1,Reset=0,CN=1,CNB=0。由于CN=1,CNB=0,因此第二传输门M2处于导通状态,进而将信号输入端Input的信号输出到第一节点P1,同时,由于Input=1,Reset=0,因此或非门H输出低电平信号到第一传输门M1的第一控制端、第一非门F1的输入端和开关晶体管T的栅极,因此第一传输门M1处于导通状态,开关晶体管T处于截止状态,导通的第一传输门M1将时钟信号端CLK的信号输出到第二节点P2,由于此时CLK=1,因此第二节点P2的电位被拉高,由于第二节点P2的电位被拉高,因此第一三态门S1处于导通状态,第二三态门S2处于截止状态,此时,由于第一三态门S1处于导通状态,因此信号输入端Input输入的信号即第一节点P1的信号经过第一三态门S1和第三非门F3输出到扫描信号输出端Out,此时扫描信号输出端Out输出高电平信号。t2阶段为扫描信号输出阶

段。

[0065] 在t3阶段,Input=0,CLK=0,Reset=0,CN=1,CNB=0。由于CN=1,CNB=0,因此第二传输门M2处于导通状态,进而将信号输入端Input的信号输出到第一节点P1,同时,由于Input=0,Reset=0,因此或非门H输出高电平信号到第一传输门M1的第一控制端、第一非门F1的输入端和开关晶体管T的栅极,因此第一传输门M1处于截止状态,开关晶体管T处于导通状态,导通的开关晶体管T将低电平信号端VGL与第二节点P2导通,因此第二节点P2的电位被拉低,由于第二节点P2的电位被拉低,因此第一三态门S1处于截止状态,第二三态门S2处于导通状态,此时,由于第二三态门S2处于导通状态,因此扫描信号输出端Out的信号经过第二三态门S2和第三非门F3进一步维持,因此扫描信号输出端Out继续输出高电平信号。t3阶段为扫描信号输出维持阶段。

[0066] 在后续时间段,该移位寄存器将重复上述工作工程。

[0067] 基于同一发明构思,本发明实施例提供了一种栅极驱动电路,包括级联的多个本发明实施例提供的上述移位寄存器,除第一级移位寄存器和最后一级移位寄存器之外,其余每级移位寄存器的触发信号端均与其相邻的下一级移位寄存器的信号输入端相连,扫描信号输出端与其相邻的上一级移位寄存器的复位信号端相连;第一级移位寄存器的触发信号端与第二级移位寄存器的信号输入端相连;最后一级移位寄存器的扫描信号输出端分别与自身的复位信号端以及上一级移位寄存器的复位信号端相连。

[0068] 为了方便说明,图6中仅示出了八个移位寄存器,分别为第1级移位寄存器、第2级移位寄存器、第3级移位寄存器、第4级移位寄存器、第N-3级移位寄存器、第N-2级移位寄存器、第N-1级移位寄存器、第N级移位寄存器。其中,第N-1级移位寄存器的扫描信号输出端Out不仅向与其连接的栅线输出栅开启信号,还向第N-2级移位寄存器输出复位信号,触发信号端STV向第N级移位寄存器输出触发信号。

[0069] 具体地,上述栅极驱动电路中的每个移位寄存器与本发明提供的上述移位寄存器在功能和结构上均相同,重复之处不再赘述。

[0070] 基于同一发明构思,本发明实施例提供了一种显示面板,包括本发明实施例提供的上述栅极驱动电路。由于该显示面板解决问题的原理与栅极驱动电路相似,因此该显示面板的实施可以参见上述栅极驱动电路的实施,重复之处不再赘述。

[0071] 基于同一发明构思,本发明实施例提供了一种显示装置,包括本发明实施例提供的上述显示面板。该显示装置可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与显示面板相似,因此该显示装置的实施可以参见上述显示面板的实施,重复之处不再赘述。

[0072] 本发明实施例提供了一种移位寄存器、栅极驱动电路、显示面板及显示装置,该移位寄存器包括:输入模块,复位模块,输出模块和缓冲模块;输入模块用于在第一参考信号端和第二参考信号端的控制下,将信号输入端的信号输出到第一节点;复位模块用于在第一参考信号端和第二参考信号端的控制下,将复位信号端的信号输出到第一节点;输出模块用于在第二节点的控制下,将第一节点的信号输出到扫描信号输出端;缓冲模块用于在时钟信号端的控制下,将第一节点的信号输出到触发信号端,本发明的移位寄存器还包括辅助模块,辅助模块用于在信号输入端和复位信号端的控制下,将时钟信号端输入的高电平信号输出到第二节点,第二节点控制输出模块输出扫描信号到扫描信号输出端,这样可

以实现移位寄存器在对应时间段输出扫描信号到对应的栅线,驱动显示面板实现逐行扫描的过程,相对于现有技术中移位寄存器在正常工作时,时钟信号不间断的输入到移位寄存器,本发明的移位寄存器通过增加辅助模块,将时钟信号端输入的时钟信号有选择的输入到移位寄存器中,即在移位寄存器输出扫描信号时,选择输入时钟信号,其他时间则将时钟信号端输入的时钟信号保持在低电位状态,以此可以降低移位寄存器的功耗。

[0073] 显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。




图1




图2




图3




图4




图5

