



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2021-0020020  
(43) 공개일자 2021년02월23일

- (51) 국제특허분류(Int. Cl.)  
H04N 5/3745 (2011.01) H04N 5/374 (2011.01)
- (52) CPC특허분류  
H04N 5/37452 (2013.01)  
H04N 5/3741 (2013.01)
- (21) 출원번호 10-2020-7035783
- (22) 출원일자(국제) 2019년06월12일  
심사청구일자 없음
- (85) 번역문제출일자 2020년12월11일
- (86) 국제출원번호 PCT/GB2019/051624
- (87) 국제공개번호 WO 2019/239128  
국제공개일자 2019년12월19일
- (30) 우선권주장  
1809629.7 2018년06월12일 영국(GB)

- (71) 출원인  
유나이티드 킹덤 리서치 앤드 이노베이션  
영국 에스엔2 1에프엘 스윈던 노쓰 스타 애비뉴  
폴라리스 하우스
- (72) 발명자  
스캇 앤드류  
스페인 08029 바르셀로나 카레 드 니카라과 78 4  
오4아
- (74) 대리인  
특허법인(유한)케이비케이


전체 청구항 수 : 총 23 항

(54) 발명의 명칭 이미지 센서

(57) 요약

본 명세서는 CMOS 센서와 같은 활성 픽셀 센서에 관련된다. 각 픽셀의 샘플 스테이지는 직렬로 버퍼 증폭기와 저장 노드 사이에 제1 및 제2 샘플 스위치를 포함할 수 있다. 제1 샘플 스위치는 열 샘플 라인에 연결되고, 제2 샘플 스위치는 행 샘플 라인에 연결되어, 노출 신호가 열 샘플 신호와 행 샘플 신호가 모두 활성일 때만 저장 노드로 통과된다.

대표도 - 도6



## 명세서

### 청구범위

#### 청구항 1

행과 열로 배열된 복수의 픽셀을 포함하는 장치로서,

복수의 열 샘플 라인 각각은 상이한 열의 픽셀에 연결되고, 복수의 행 샘플 라인 각각은 상이한 행의 픽셀에 연결되고,

각 픽셀은:

축적 기간 동안 픽셀에 입사하는 방사를 나타내는 노출 신호를 생성하도록 배열되는 광 센서;

포토다이오드로부터 노출 신호를 수신하도록 배열되는 감지 노드;

감지 노드로부터 노출 신호를 수신하도록 배열되는 버퍼 증폭기;

버퍼 증폭기로부터 출력되는 노출 신호를 저장하도록 배열되는 저장 노드;

버퍼 증폭기와 저장 노드 사이에 배치되고 노출 신호가 저장 노드로 통과되는지 여부를 선택하도록 배열되는 샘플 스테이지; 및

픽셀로부터 노출 신호의 판독을 제공하도록 배열되는 판독 스테이지를 포함하고,

각 픽셀의 샘플 스테이지는:

픽셀의 버퍼 증폭기와 저장 노드 사이에 직렬인 제1 및 제2 샘플 스위치를 포함하고,

제1 샘플 스위치는 픽셀의 열 샘플 라인에 연결되고 제2 샘플 스위치는 픽셀의 행 샘플 라인에 연결되어, 노출 신호가 열 샘플 라인 상의 COLUMN SAMPLE 신호와 행 샘플 라인 상의 ROW SAMPLE 신호 모두 활성화될 때만 저장 노드로 통과되는 장치.

#### 청구항 2

청구항 1에 있어서,

각 픽셀은 감지 노드에 연결된 리셋 구조를 더 포함하고, 리셋 구조는 픽셀로의 RESET 신호가 활성화될 때 광 센서와 감지 노드를 리셋하도록 배열되는 장치.

#### 청구항 3

청구항 2에 있어서,

복수의 리셋 라인을 더 포함하고, 각 리셋 라인은 상이한 행의 픽셀에 연결되고, 각 픽셀에 대해 저장 노드와 직렬로 가장 가까운 샘플 스위치가 행 샘플 라인에 연결되고, 버퍼 증폭기와 직렬로 가장 가까운 샘플 스위치가 열 샘플 라인에 연결되는 장치.

#### 청구항 4

청구항 1 내지 청구항 3 중 어느 하나의 항에 있어서,

각 픽셀의 광 센서는 부분적으로 피닝된 포토다이오드인 장치.

#### 청구항 5

청구항 1 내지 청구항 4 중 어느 하나의 항에 있어서,

각 픽셀의 버퍼 증폭기는 감지 노드에서 노출 신호에 응답하는 소스 팔로워로 배열되는 트랜지스터를 포함하고, 제1 및 제2 샘플 스위치는 버퍼 증폭기의 출력과 저장 노드 사이에 직렬인 트랜지스터인 장치.

**청구항 6**

청구항 1 내지 청구항 5 중 어느 하나의 항에 있어서,

각 픽셀의 버퍼 증폭기는 픽셀 내의 바이어스 구조에 의하여 바이어스 전류가 제공되고, 바이어스 구조는 픽셀 외부로부터의 BIAS ON 신호에 의하여 활성화될 때 버퍼 증폭기로의 바이어스 전류를 켜도록 배열되는 바이어스 스위치를 포함하는 장치.

**청구항 7**

청구항 6에 있어서,

각 픽셀의 바이어스 구조는 픽셀의 버퍼 증폭기로 바이어스 전류를 제공하기 위한 전류 미러를 형성하기 위하여 픽셀 외부의 대응하는 트랜지스터에 연결된 바이어스 트랜지스터를 포함하는 장치.

**청구항 8**

청구항 1 내지 청구항 7 중 어느 하나의 항에 있어서,

각 픽셀의 저장 노드는: NMOS 커패시터; MIM 커패시터; 및 금속 프린지 커패시터 중 하나 이상을 포함하는 장치.

**청구항 9**

청구항 1 내지 청구항 8 중 어느 하나의 항에 있어서,

버퍼 증폭기로부터 출력되는 노출 신호를 저장하도록 배열되는 제2 저장 노드 및 버퍼 증폭기와 제2 저장 노드 사이에 배치되고 노출 신호가 제2 저장 노드로 통과되는지 여부를 선택하도록 배열되는 제2 샘플 스테이지를 더 포함하고, 판독 스테이지는 저장 노드 및 제2 저장 노드 모두로부터의 노출 신호의 픽셀로부터의 판독을 제공하도록 배열되는 장치.

**청구항 10**

청구항 1 내지 청구항 9 중 어느 하나의 항에 있어서,

픽셀이 복수의 상호 배타적인 픽셀의 서브셋을 포함하도록 구성되고, 저장 노드로부터의 판독을 위한 노출 신호가 각 서브셋의 픽셀에 대한 상이한 축적 기간을 나타내도록 COLUMN SAMPLE 및 ROW SAMPLE 신호를, 그리고 청구항 2를 인용하는 경우 RESET 신호도 생성하도록 구성되는 장치.

**청구항 11**

청구항 10에 있어서,

버퍼 증폭기로부터 저장 노드로의 노출 신호의 전달이 서브셋 각각의 모든 픽셀에 대해 실질적으로 동시에, 하지만 각 서브셋에 대해 상이한 시간에 중단되도록 COLUMN SAMPLE 및 ROW SAMPLE 신호를 생성하도록 구성되는 장치.

**청구항 12**

청구항 10 또는 청구항 11에 있어서,

픽셀의 서브셋에 대한 축적 기간이 중첩되지 않도록 배열되는 장치.

**청구항 13**

청구항 10 내지 청구항 12 중 어느 하나의 항에 있어서,

픽셀의 각 서브셋이 다른 서브셋 각각과 인터리브되도록 구성되는 장치.

**청구항 14**

청구항 10 내지 청구항 13 중 어느 하나의 항에 있어서,

픽셀의 각 서브셋은 복수의 픽셀의 실질적으로 전체에 걸쳐 연장하는 장치.

**청구항 15**

청구항 10 내지 청구항 14 중 어느 하나의 항에 있어서,

버퍼 증폭기로부터 저장 노드로의 각 픽셀에 대한 노출 신호의 전달이 COLUMN SAMPLE 신호가 비활성되기 전에 비활성되는 ROW SAMPLE 신호에 의하여 중단되도록 구성되는 장치.

**청구항 16**

청구항 10 내지 청구항 15 중 어느 하나의 항에 있어서,

노출 신호의 픽셀로부터의 관독이 픽셀의 서브셋 모두에 대한 노출 신호가 각 저장 노드로 전달될 때까지 지연되도록 배열되는 장치.

**청구항 17**

청구항 5에 있어서, 또는 청구항 5를 인용하는 경우의 청구항 6 내지 청구항 16 중 어느 하나의 항에 있어서,

픽셀에 대한 BIAS ON 신호가 적어도 COLUMN SAMPLE 및 ROW SAMPLE 신호가 그 픽셀을 선택하기 위해 활성화될 때 픽셀에 대해 활성이도록 배열되는 장치.

**청구항 18**

청구항 17에 있어서,

장치의 동작 동안, BIAS ON 신호는 픽셀의 적어도 3분의 1에 대해 항상 비활성이도록 배열되는 장치.

**청구항 19**

행과 열로 배열된 복수의 픽셀을 포함하는 활성 픽셀 센서를 동작하는 방법으로서,

각 픽셀은 광 센서로부터 노출 신호를 수신하도록 배열된 감지 노드 및 노출 신호를 저장하도록 배열하기 위한 저장 노드 사이에 직렬인 제1 및 제2 스위치를 포함하고,

방법은:

복수의 상호 배타적인 픽셀의 서브셋을 정의하는 단계;

각 서브셋에 대하여, 서브셋의 모든 픽셀로부터의 노출 신호가 실질적으로 동일한 측정 기간 종료 시간에 이들 픽셀의 각 저장 노드로 전달되도록 제1 및 제2 스위치를 제어하는 단계; 및

모든 서브셋의 측정 기간 종료 시간 후에만 각 서브셋에 대한 노출 신호를 관독하는 단계를 포함하고,

각 서브셋에 대한 측정 기간 종료 시간은 상이한 활성 픽셀 센서를 동작하는 방법.

**청구항 20**

청구항 19에 있어서,

픽셀의 각 열의 제1 스위치는 제어를 위해 대응하는 열 샘플 라인에 공통으로 연결되고, 픽셀의 각 행의 제2 스위치는 제어를 위해 대응하는 행 샘플 라인에 공통으로 연결되는 활성 픽셀 센서를 동작하는 방법.

**청구항 21**

청구항 20에 있어서,

활성 픽셀 센서는 복수의 리셋 라인을 더 포함하고, 픽셀의 각 행은 리셋을 위해 대응하는 리셋 라인에 공통으로 연결되고, 각 픽셀에서 저장 노드에 직렬로 가장 가까운 직렬 스위치는 그 픽셀에 대한 행 샘플 라인에 연결되고,

제1 및 제2 스위치를 제어하는 단계는 저장 노드에 직렬로 가장 먼 직렬 스위치를 끄기 전에 저장 노드에 직렬로 가장 가까운 직렬 스위치를 끄으로써 각 픽셀에 대한 측정 종료 시간을 정의하는 단계를 포함하는 활성 픽셀

센서를 동작하는 방법.

**청구항 22**

청구항 19 내지 청구항 21 중 어느 하나의 항에 있어서,  
픽셀의 서브셋은 인터리브되는 활성 픽셀 센서를 동작하는 방법.

**청구항 23**

청구항 19 내지 청구항 22 중 어느 하나의 항에 있어서,  
일련의 연속적 이미지 프레임을 형성하는 단계를 더 포함하고,  
각 이미지 프레임은 픽셀의 서브셋 중 상이한 하나로부터의 노출 신호 판독을 사용하여 형성되는 활성 픽셀 센서를 동작하는 방법.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 이미지 센서에 관한 것이고, 특히 CMOS 센서와 같은 활성 픽셀 이미지 센서에 관한 것이다.

**배경 기술**

[0002] W02008/138543은 픽셀이 복수의 인터리브된 픽셀 서브셋으로 그룹화되는 이미지 캡처 장치를 서술한다. 장치는 각 픽셀 서브셋을 사용함으로써 예컨대 연속적으로 영상으로 시청될 수 있는 복수의 시간 분할된 저해상도 이미지를 캡처하도록 배열된다. 이 기술은 더 일반적으로 G. Bub 등, Nature Methods 7, 209-211 (2010)에 서술되는데, 시간적 픽셀 멀티플렉스로 불린다.

[0003] W02012/013918은 W02008/138543에 서술된 것과 유사한 서브픽셀 스킴 구현을 목표로 하는 CMOS 활성 픽셀 센서 장치를 서술한다. 각 픽셀로의 입력으로 셔터 신호, 열 선택 신호(COL\_IN) 및 행 선택 신호(ROW\_IN)를 가지는 CMOS 이미지 센서 픽셀 회로가 서술된다. 본원의 도 1로 재창조된 W02012/013918의 도 5는 이들 세 신호를 AND 게이트(U1)로의 입력으로 도시한다. 하지만, W02012/013918의 도 8 및 9에 서술 및 도시된 더 자세한 배열에서, 완전한 AND 게이트를 사용하지 않고 셔터, 열 선택 및 행 선택을 조합하는 회로 배열이 제공된다.

[0004] 본원의 도 1에 도시된 선행 기술의 배열에서, D1은 픽셀의 조명의 결과로 생성된 전하를 수집하는 포토다이오드이고, 트랜지스터(Q2)는 소스 팔로워 트랜지스터(Q3)의 게이트로 선택된 시간 간격 동안 포토다이오드의 전하가 판독될 수 있게 하는 변환 스위치로 작용하는데, 신호는 ROW SELECT 신호와 트랜지스터(Q4)를 사용하여 다른 선택된 시간에 판독될 수 있다. 포토다이오드에서의 전하의 판독에 이어, RST 신호는 픽셀이 리셋 스위치 트랜지스터(Q1)를 사용하여 리셋될 수 있게 한다.

**발명의 내용**

**해결하려는 과제**

[0005] W02012/013918에 도시된 회로 배열에 다양한 잠재적 문제가 있다. 예를 들어, 본원의 도 1에 도시된 바와 같은 서술된 회로에서 Q1과 Q2 트랜지스터를 최적화하는 것은 힘들 것이고, 과도한 잡음으로 이어진다. CMOS 이미지 센서 D1종래의 4T 픽셀에서 D1과 Q2는 피닝층 아래에 배열될 것인데, 도 1의 배열에서는 가능하지 않다. 따라서 플로팅 확산 또는 포토다이오드(D1)의 용량은 높아 변환 게인이 작을 것이고 kTC 잡음이 높을 것이다. 나아가, 도 1의 픽셀 신호는 실리콘에 저장될 것이고 따라서 픽셀은 기생 수광 감도의 문제를 겪을 것이다.

[0006] 나아가, 도면에 도시된 바와 같은 완전한 AND 게이트의 구현은 일반적으로 픽셀의 활성 전하 수집 영역을 감소시키고 추가 n-도핑된 우물의 필요로 인한 광전하의 덜 효율적인 수집으로도 이어질 수 있는 부피가 큰 PMOS 회로를 포함하지 않고 문제가 있다.

[0007] 사실, W02012/013918의 다른 도면은 다수의 트랜지스터의 다양한 배열을 사용하여 AND 게이트의 효과를 재생산하려 시도하고, 도 9의 배열도 추가 NOT(ROW\_IN)과 NOT(COL\_IN) 신호를 필요로 한다. COL\_IN 및 ROW\_IN 신호에 추가로 적어도 SHUTTER 신호의 필요도 장치의 레이아웃과 프로그래밍을 복잡하게 한다.

[0008] 관련된 선행 기술의 제한과 단점을 해결하는 활성 픽셀 센서를 제공하는 것이 바람직하다.

**과제의 해결 수단**

[0009] 따라서 본 발명은 전송을 위해 활성화될 필요가 있는 열 샘플 신호와 행 샘플 신호 모두 발생하도록 배열된, 노출 신호를 픽셀의 저장 노드로 판독하도록 열 샘플 신호와 행 샘플 신호 모두 각 픽셀에 제공될 수 있는 활성 픽셀 이미지 센서 장치를 제공한다. 이것은 저장 노드 전에, 예컨대 센스 노드, 버퍼 증폭기 및/또는 노출 신호를 저장 노드에 제공하기 위해 사용되는 다른 요소 후에 행 샘플과 열 샘플 신호 스위치를 직렬로 사용하여 구현될 수 있다. 바람직하게는 전송의 단부에서, 대응하는 신호를 비활성 상태로 설정함을 통해 저장 노드에 직렬로 가장 가까운 샘플 스위치가 먼저 꺼지고, 이로써 저장 노드에서 직렬로 가장 먼 샘플 스위치가 꺼지기 전에 저장 노드로의 신호의 기록을 종료한다. 그 결과, 열 및 행 샘플 신호 이상의 추가 셔터 신호가 필요하지 않다.

[0010] 활성 픽셀 센서에 대한 일반적인 용어에 따라서, 픽셀의 행은 RESET 신호를 활성화함에 따라 리셋된다. 이에 반하여, 저장 노드에 직렬로 가장 가까운 샘플 스위치는 바람직하게는 행 샘플 스위치이고, 저장 노드 전에 직렬로 가장 먼 샘플 스위치는 열 샘플 스위치이다. 타이밍 신호 제약이 순차적 축적 기간에 대한 픽셀의 행간 스위치를 바람직하게 만들고, 따라서 행 리셋이 그 행에 대한 축적 기간 직후 일어날 수 있기 때문에, 열 샘플 스위치 전에 행 샘플 스위치를 사용하여 픽셀을 선택하지 않는 것이 그 픽셀에 대한 더 긴 순차적 리셋 시간을 가능하게 한다.

[0011] 물론, 본 명세서에서 일반적으로 사용되는 바와 같은 용어 "행"과 "열" 및 관련 기하학적 개념은 서술되는 장치 및 그 동작의 기하학이나 기능에 실질적으로 영향을 주지 않고 교환될 수 있다. 따라서 이들 및 유사한 용어는 예컨대 서술되는 장치의 개시나 동작에 실질적으로 영향을 주지 않고 행과 열 방향의 상호 교환이 가능하도록 이해되어야 한다.

[0012] 장치의 픽셀은 복수의 상호 배타적인 서브셋(즉, 픽셀은 하나 초과 서브셋에 속하지 않음)으로 논리적으로 분리되어, 임의의 서브셋의 모든 픽셀이 행 및 열 샘플 신호와 스위치에 의해 실질적으로 동시에 어드레스될 수 있도록 배열될 수 있다. 이 방식으로, 임의의 서브셋의 모든 픽셀로부터의 노출 신호는 실질적으로 동시에 픽셀 저장 노드로 판독될 수 있어, 각 픽셀 서브셋은 상이한 축적 기간 종료 시간으로 서브프레임을 캡처할 수 있다. 이 기술은 예컨대 G. Bub 등, Nature Methods 7, 209-211 (2010)를 참조하면 시간적 픽셀 멀티플렉싱(TPM)으로 지칭될 수 있는데, 다수의 서브프레임이 시간상 아주 가깝게 이격될 수 있게 하는데 각 서브 이미지에 대한 축적 기간 사이 또는 그 동안 판독 사이클이 필요하지 않기 때문이다.

[0013] 하지만, 픽셀의 다수의 서브셋 모두의 판독이 모든 서브셋의 노출이 완료될 때까지 지연되기 때문에, 각 픽셀의 PLS(parasitic light sensitivity)이 낮을 필요가 있고, 이것은 부분적으로 본 발명의 실시예에서 NMOS 커패시터, MIM(metal-insulator-metal) 커패시터 또는 금속 프린지 커패시터와 같은 커패시터 구조를 픽셀의 저장 노드에 전하로서가 아닌 전압으로서 노출 신호를 저장하도록 제공함으로써 달성될 수 있다.

[0014] 시간적 픽셀 멀티플렉싱은 다수의 서브프레임을 위한 방사 감지가 시간상 가깝게 이격될 필요가 있는 경우, 예컨대 약 10밀리초 미만, 선택적으로 훨씬 짧게 예컨대 100나노초 미만 이격된 각 픽셀 서브셋의 축적 종료 시간의 경우 특히 이득이다. 이들 상대적으로 높은 동작 속도에서 감지 노드로부터 노출 신호를 판독해야 하는 버퍼 증폭기에 인가되는 바이어스 전류는 노출 신호를 충분히 빠르게 판독하도록 높을 필요가 있고, 이를 위해 버퍼 증폭기로의 바이어스 전류가 빠르게 켜지고 꺼질 수 있도록 바이어스 스위치는 각 픽셀에 제공될 수 있다. 또한 높은 동작 속도 때문에, 행의 각 픽셀로의 리셋 신호는 행의 픽셀이 노출 신호를 저장 노드에 기록하기 위해 선택될 때 꺼질 수 있고, 이로써 후술되는 픽셀 서브셋의 일부 배열에서 효율적으로 픽셀에 두 리셋 기간(또는 둘 이상의 리셋 기간의 픽셀 서브셋의 일부에 대해)을 제공하여 광자 센서 구조, 일반적으로 포토다이오드의 완전한 리셋을 보장한다.

[0015] 따라서, 본 발명은 장치, 예컨대 활성 픽셀 이미지 센서 장치를 제공하는데, 행과 열로 배열된 복수의 픽셀을 포함하고, 복수의 열 샘플 라인 각각은 상이한 열의 픽셀에 연결되고, 복수의 행 샘플 라인 각각은 상이한 행의 픽셀에 연결된다.

[0016] 각 픽셀은 일반적으로: 축적 기간 동안 픽셀에 입사하는 방사를 나타내는 노출 신호를 생성하도록 배열되는 포토다이오드와 같은 광 센서; 포토다이오드로부터 노출 신호를 수신하도록 배열되는 감지 노드; 감지 노드로부터 노출 신호를 수신하도록 배열되는 버퍼 증폭기; 버퍼 증폭기로부터 출력되는 노출 신호를 저장하도록 배열되는 저장 노드; 및 픽셀, 예컨대 상기 저장 노드나 노출 신호를 저장하도록 배열된 다른 노드로부터 노출 신호의 판

독을 제공하도록 배열되는 판독 스테이지를 포함한다.

- [0017] 각 픽셀은 버퍼 증폭기와 저장 노드 사이에 배치된 샘플 스테이지가 더 제공되는데, 샘플 스테이지는 예컨대 더 후술되는 적절한 타이밍 신호에 따라 노출 신호가 언제 저장 노드로 통과되는지 타이밍을 제어하도록 배열된다. 다른 버퍼, 증폭기, 스위칭, 저장 및 유사한 스테이지와 컴포넌트도 신호 경로에 제공될 수 있음을 유의하여야 한다.
- [0018] 특히, 각 픽셀의 샘플 스테이지는 저장 노드 전(그리고 일반적으로 버퍼 증폭기 후) 직렬인 제1 및 제2 샘플 스위치를 포함하고, 제1 샘플 스위치는 픽셀의 열 샘플 라인에 연결되고 제2 샘플 스위치는 픽셀의 행 샘플 라인에 연결되어, 노출 신호가 열 샘플 라인 상의 COLUMN SAMPLE 신호와 행 샘플 라인 상의 ROW SAMPLE 신호 모두 “온” 또는 활성일 때만 저장 노드로 통과된다.
- [0019] 각 픽셀은 감지 노드에 연결된 리셋 구조를 더 포함할 수 있고, 리셋 구조는 픽셀로의 RESET 신호가 활성일 때 광 센서와 감지 노드를 리셋하도록 배열된다. 장치는 복수의 리셋 라인을 더 포함할 수 있고, 각 리셋 라인은 상이한 행의 픽셀에 연결된다.
- [0020] 각 픽셀에 대해 저장 노드와 직렬로 가장 가까운 샘플 스위치가 행 샘플 라인에 연결될 수 있고, 버퍼 증폭기와 직렬로 가장 가까운 샘플 스위치가 열 샘플 라인에 연결될 수 있다. 픽셀에 대한 측정 기간을 끝내기 위해 저장 노드에 가장 가까운 직렬 스위치를 먼저 꺼서 다른 직렬 스위치로부터 야기될 수 있는 잡음을 줄이는 것이 바람직하고, 예컨대 픽셀 행이 더 빨리 리셋될 수 있도록 COLUMN SAMPLE 신호보다 더 즉시 ROW SAMPLE 신호가 비활성되는 것이 바람직할 수 있다.
- [0021] 각 픽셀의 광 센서는 부분적으로 피닝된 포토다이오드일 수 있고, 이로써 포토다이오드의 커패시턴스를 감소시키고, 이로써 변환 계인을 증가시킨다. 높은 계인은 일반적으로 잡음, 특히 일반적으로 이 타입의 이미지 센서에서 제한 잡음인 kTC 잡음을 낮춘다. 만약 피닝된 포토다이오드가 광 센서 구조에 사용된다면 추가 트랜스퍼 게이트가 일반적으로 광 센서와 감지 노드 사이에 제공된다.
- [0022] 각 픽셀의 상술한 버퍼 증폭기는 일반적으로 감지 노드에서 노출 신호에 응답하는 소스 팔로워 구성으로 배열되는 트랜지스터를 포함할 수 있고, 제1 및 제2 샘플 스위치는 버퍼 증폭기의 출력과 저장 노드 사이에 직렬인 트랜지스터일 수 있다.
- [0023] 각 픽셀의 버퍼 증폭기는 픽셀 내의 바이어스 구조에 의하여 바이어스 전류가 제공될 수 있고, 바이어스 구조는 픽셀 외부로부터의 BIAS ON 신호에 의하여 활성화될 때 버퍼 증폭기의 바이어스 전류를 켜도록 배열되는 바이어스 스위치를 포함한다. 이 방식으로 바이어스 전류는 필요하지 않을 때 꺼져 픽셀의 총 전력 소비를 줄일 수 있으며, 켜질 때 바이어스 전류 레벨의 장애와 불안정함을 최소화하여, 일반적으로 각 픽셀의 바이어스 구조는 픽셀의 버퍼 증폭기로 바이어스 전류를 제공하기 위한 전류 미러를 형성하기 위하여 픽셀 외부의 대응하는 트랜지스터에 연결된 바이어스 트랜지스터를 포함함을 유의하여야 한다.
- [0024] 상술한 각 픽셀의 저장 노드는: NMOS 커패시터; MIM 커패시터; 및 금속 프런치 커패시터 중 하나 이상을 포함할 수 있다. 플로팅 확산 노드를 사용하지 않고 개별 커패시터 구조를 제공하는 것은 들어오는 광자로부터 픽셀의 부품을 차폐하기 위한 특별하거나 비표준 프로세스 단계 필요없이 기생 수광 감도를 개선하는데 유리하다.
- [0025] 제어를 위한 다른 기술, 예컨대 프로그램 가능한 디코더를 가지는 카운터가 사용될 수 있지만, 상술한 픽셀 어레이를 포함하는 장치를 제어하는데 사용되는 신호는 일반적으로 장치의 레지스터에 로드된 명령어에 의해 제공될 것이다. 따라서 장치의 제어는 장치 자체의 메모리에 또는 마이크로컨트롤러 및/또는 연관된 디지털 메모리와 같은 하나 이상의 연관된 전자 장치에 제공되는 명령어 및/또는 데이터를 사용하여 지시될 수 있다. 따라서 특정 방식으로 동작하거나 장치의 픽셀 또는 다른 부품에 적절한 제어 신호를 제공하기 위한 장치나 디바이스의 구성, 배열 또는 동작이 본 명세서에서 논의될 때, 이 방식 및 다른 방식으로 적절한 소프트웨어 코드 및/또는 데이터의 제공을 포함하도록 의도된다.
- [0026] 서술되는 픽셀 센서 디바이스 또는 장치는 픽셀이 복수의 상호 배타적인 픽셀의 서브셋을 포함하도록 구성될 수 있고, 저장 노드로부터의 판독을 위한 노출 신호가 각 서브셋의 픽셀에 대한 상이한 측정 기간을 나타내도록 COLUMN SAMPLE 및 ROW SAMPLE 신호를 생성하도록 구성된다.
- [0027] 특히, COLUMN SAMPLE 및 COLUMN ROW 신호는 버퍼 증폭기로부터 저장 노드로의 노출 신호의 전달이 특정 서브셋의 모든 픽셀에 대해 실질적으로 동시에, 하지만 각 서브셋에 대해 상이한 이러한 시간에 정지 또는 중단되도록 생성될 수 있다. 이 방식으로, 시간적 픽셀 멀티플렉싱이 효과적으로 구현될 수 있다.

- [0028] 상기 신호를 RESET 신호와 조합하여 사용하여, 장치는 서브셋에 대한 추적 기간이 연속되고, 선택적으로 중첩되지 않도록 배열될 수 있다.
- [0029] 픽셀의 서브셋은 다양한 방식으로 배열될 수 있다. 예를 들어, 픽셀의 각 서브셋이 다른 서브셋 각각과 인터리브될 수 있고, 및/또는 픽셀의 각 서브셋이 장치의 실질적으로 전체 활성 영역을 커버할 수 있다.
- [0030] 버퍼 증폭기로부터 저장 노드로의 각 픽셀에 대한 노출 신호의 전달이 저장 노드에서 직렬로 더 먼 샘플 스위치 전에 끼치는 저장 노드에 더 가까운 샘플 스위치(바람직하게는 열 샘플 스위치)에 의하여 끝날 수 있다. 만약 샘플 스위치가 반대 순서로 끼지면 스위칭 프로세스로부터의 스트레이 신호가 저장 노드에 저장된 노출 신호를 더 오염시키기 쉽다.
- [0031] 서브 이미지를 형성하기 위하여, 시간적으로 가까이 이격된 픽셀 서브셋을 사용하여, 서브셋 각각 또는 심지어 전부의 추적 시간과 비교할 때 긴 동작일 수 있는 모든 서브셋에 대한 노출 신호의 관독은 일반적으로 서브셋 모두에 대한 노출 신호가 각 저장 노드로 전달될 때까지 지연될 수 있다.
- [0032] 장치는 상기 BIAS ON 신호를 적어도 COLUMN SAMPLE 및 ROW SAMPLE 신호가 그 픽셀을 선택하기 위해 활성일 때 각 픽셀에 대해 활성으로 제어하도록 구성된다. 하지만, BIAS ON 신호를 픽셀에서 전력 소비를 절약하도록 사용하기 위해, BIAS ON 신호는 안정성 및 유사한 고려 사항과 일치하는 임의의 특정 픽셀에 대해 최대한 비활성이어야 한다. 이를 위하여 BIAS ON 신호는 임의의 한 때에 픽셀의 적어도 2분의 1 가까이 비활성일 수 있는데, 현재 픽셀 서브셋은 픽셀의 나머지 절반에 포함되거나, 더 일반적으로 임의의 한 때에 픽셀의 적어도 3분의 1에 대해 비활성일 수 있다. 물론, BIAS ON 신호가 모든 픽셀에 대해 비활성일 수 있을 때 관독 단계 동안과 같은 연장된 기간이 있을 수 있다.
- [0033] 본 발명은 본 명세서에 서술되는 바와 같은 장치에 대응하는 방법 및 서술되는 장치를 제어하는 방법도 제공한다. 예를 들어, 본 발명은 행과 열로 배열된 복수의 픽셀을 포함하는 활성 픽셀 센서를 동작하는 방법을 제공하는데, 각 픽셀은 광 센서로부터 노출 신호를 수신하도록 배열된 감지 노드 및 노출 신호를 저장하도록 배열하기 위한 저장 노드 사이에 직렬인 제1 및 제2 스위치를 포함하고, 방법은: 복수의 상호 배타적인 픽셀의 서브셋을 정의하는 단계; 각 서브셋에 대하여, 서브셋의 모든 픽셀의 노출 신호가 동일하거나 실질적으로 동일한 추적 기간 종료 시간(예를 들어 작은 타이밍 차가 있음)에 그 대응하는 저장 노드로 전달되도록 제1 및 제2 스위치를 제어하는 단계; 및 모든 서브셋에 대한 추적 기간 종료 시간 후에만 각 서브셋에 대한 노출 신호를 관독하는 단계를 포함하고, 각 서브셋에 대한 추적 기간 종료 시간은 상이하다.
- [0034] 시간적 픽셀 멀티플렉싱을 구현하기 위하여, 픽셀의 각 열의 제1 스위치는 제어를 위해 대응하는 열 샘플 라인에 공통으로 연결될 수 있고, 픽셀의 각 행의 제2 스위치는 제어를 위해 대응하는 행 샘플 라인에 공통으로 연결될 수 있다.
- [0035] 활성 픽셀 센서는 복수의 리셋 라인을 더 포함할 수 있고, 픽셀의 각 행은 리셋을 위해 대응하는 리셋 라인에 공통으로 연결된다. 각 픽셀에서 저장 노드에 직렬로 가장 가까운 직렬 스위치는 그 픽셀에 대한 행 샘플 라인에 연결될 수 있고, 제1 및 제2 스위치를 제어하는 단계는 저장 노드에 직렬로 가장 먼 직렬 스위치를 끄기 전에 저장 노드에 직렬로 가장 가까운 직렬 스위치를 끄으로써 각 픽셀에 대한 추적 종료 시간을 정의하는 단계를 포함할 수 있다.
- [0036] 서술되는 장치 및 방법은 일련의 연속적 이미지 프레임을 형성하는데 사용될 수 있고, 각 이미지 프레임은 픽셀의 복수의 서브셋 중 상이한 하나로부터의 노출 신호를 사용하여 형성되고, 그 전부는 활성 픽셀 센서의 두 연속적 관독 동작 간에 획득된다.
- [0037] 본 발명은 서술되는 활성 픽셀 센서 장치를 구동하기 위한 적절한 프로그램 명령어 및 이러한 프로그램 명령어를 담는 하나 이상의 컴퓨터 판독 가능한 매체도 제공하는데, 본 명세서에 서술되는 바와 같은 장치를 구동하도록 배열된다.

**발명의 효과**

- [0038] 본 발명의 내용 중에 포함되어 있다.

**도면의 간단한 설명**

- [0039] 본 발명의 실시예가, 예시의 방식으로만, 첨부된 다음 도면을 참조하여 설명된다.

도 1은 선행 기술에서 발견되는 활성 픽셀 센서의 픽셀 회로를 도시한다.

도 2는 본 발명에 따른 활성 센서 디바이스 또는 장치의 픽셀 및 연관된 오프-픽셀 회로의 일부의 레이아웃 및 픽셀 연결선을 도시한다.

도 3은 본 발명의 실시예에서 픽셀 서브셋이 어떻게 배치 또는 인터리브되는지의 예시를 제공한다.

도 4a 및 4b는 서술되는 장치의 적절한 제어나 동작에 의하여 상이한 픽셀 서브셋에 대한 상이한 축적 기간(노출 기간)이 어떻게 제공될 수 있는지를 도시한다.

도 5는 도 2의 장치에서 사용되기 적절한 활성 픽셀을 위한 회로 구조를 도시한다.

도 6은 도 6의 픽셀의 회로 구조가 어떻게 구현될 수 있는지 CMOS 센서에 대해 더 자세하게 도시한다.

도 7 및 8은 이전 도면의 픽셀 및 장치를 구동하기 위한 신호 타이밍의 예시를 도시한다.

도 9는 열 방향으로 세 서브셋과 행 방향으로 둘로 픽셀의 여섯 서브셋이 있는 유사한 신호 타이밍의 예시를 도시한다.

도 10은 도 6과 유사하나 픽셀로부터의 판독 전 두 상이한 축적 기간으로부터 노출 신호의 저장을 제공하기 위해 샘플 스테이지와 저장 노드가 병렬로 중복된다.

**발명을 실시하기 위한 구체적인 내용**

[0040] 이제 도 2를 참조하면 본 발명을 구현하는 복수의 픽셀(12)을 포함하는 활성 픽셀 이미지 센서 장치(10)가 개략적으로 도시된다. 특히, 장치는 CMOS 장치 또는 CMOS 프로세스를 적어도 부분적으로 사용하여 제조된 집적 회로일 수 있다.

[0041] 도 2 및 3에서 설명의 단순성을 위해 4 x 4 픽셀의 직선 그리드가 도시되지만, 실제로 훨씬 많은 그리드, 예컨대 1000 x 1000 픽셀 또는 임의의 다른 적절한 크기의 픽셀 어레이가 제공될 수 있다. 각 픽셀은 포토다이오드나 포토트랜지스터(이들 도면에서 미도시)와 같은 광 센서 구조를 포함하는데, 그 픽셀 특히 그 광 센서 구조에 입사하는 가시광 및/또는 적외선과 같은 방사에 감응하고, 따라서 노출 기간 동안 그 방사를 나타내는 노출 신호를 출력한다. 노출 기간은 리셋, 샘플, 판독 및 필요에 따라 다른 적절한 동작과 같은 픽셀의 제어 동작의 적절한 타이밍에 의해 제어될 수 있다. 노출 기간은 그 픽셀에 대한 축적 기간으로 지칭될 수 있다.

[0042] 모든 픽셀로부터의 신호는 장치 상에 제공되는 적절한 판독 회로를 사용하여 판독되어, 활성 픽셀을 부분적으로 켜고 부분적으로 끈다. 도 2에 도시된 바와 같이 이 판독 회로는 일반적으로 ROW SELECT 신호를 현재 행 선택 라인(16)에 인가함으로써 판독을 위해 특정 행을 선택하도록 배열된 행 선택 회로(14) 및 행 선택 회로(14)가 판독을 위해 다음 행을 선택하기 전에 열 판독 라인(20)을 사용하여 선택된 행의 각 픽셀로부터 노출 신호를 동시에 판독하도록 배열된 열 판독 회로(18)를 포함할 수 있다.

[0043] 이 방식으로, 모든 픽셀(12)로부터의 노출 신호는 장치(10)에 입사하는 방사를 나타내는 이미지를 형성하기 위해 장치의 출력(22)으로 통과될 수 있다. 큰 CMOS 이미지 센서 장치를 위한 모든 행의 판독은 판독해야 하는 픽셀의 수와 같은 인자에 크게 의존할 수 있지만, 일반적으로 수 밀리초가 걸릴 수 있다. 노출 기간은 일반적으로 디지털화되어, 장치를 켜거나 끌 수 있다.

[0044] 많은 센서 장치 선행 기술에서 특정 행의 픽셀이 그 행의 축적 기간의 종료 후이지만 판독될 후속 행에 대한 축적 기간의 종료 전에 판독되는 롤링 셔터 방식이 사용된다. 따라서 연속된 행에 대한 축적 기간은 시차를 두고, 이것은 판독 회로가 픽셀 신호의 연속된 행의 판독을 계속적으로 채용할 수 있게 한다. 이것은 각 픽셀에 대해 더 긴 축적 기간을 가능하게 하지만, 이미지의 일부가 단일 프레임에 대한 총 판독 시간에 비해 빠르게 이동할 때 상이한 축적 기간을 나타내는 각 행으로부터의 신호가 예컨대 이미지 왜곡으로 이어지게 야기한다.

[0045] 대신 만약 모든 행에 대한 축적 기간이, 적어도 대략적으로, 일치하는 것이 바람직하다면, 롤링 판독 방식은 사용될 수 없다. 대신, 일부 선행 기술의 CMOS 이미지 센서 장치의 픽셀이 글로벌 셔터 신호를 사용하여 축적 기간의 종료에 트리거링될 수 있어, 모든 픽셀에 대한 축적 기간이 대략 동시에 종료하도록 할 수 있다. 전역 셔터 방식에서 모든 픽셀에 대한 다음 축적 기간의 시작은 모든 픽셀에 대한 이전 판독 사이클이 완료될 때까지 대기해야 한다.

[0046] 도 2의 장치에서 특정 픽셀에 대한 축적 기간의 시작은 그 픽셀에 대한 리셋(RST) 신호를 사용하여 트리거링될 수 있다. 리셋 신호 라인(명확성을 위해 도 2에서 생략)은 일반적으로 픽셀의 각 행을 따라(또는 때때로 각 열

을 따라) 연장하도록 제공되어, 특정 시간에 모든 픽셀 리셋이 그 리셋 시간에 기반하여 출력 노출 신호를 제공하는데 사용될 필요가 없더라도 각 행(또는 각 열)의 모든 픽셀이 동시에 리셋될 수 있게 한다. 본 발명의 일부 실시예에서, 모든 행이나 열의 센서 장치의 모든 픽셀이 실질적으로 동시에 리셋될 수 있지만, 더 일반적으로 리셋 신호는 복수의 인터리브된 행의 서브셋 각각 간에 순환하여, 더 자세히 후술되는 바와 같이 시차를 둔 측정 기간 시작 시간을 제공할 것이다.

[0047] 도 2의 배열에서, 각 픽셀은 그 픽셀의 광 센서 구조의 노출 신호 출력이 열 샘플 회로(30) 및 행 샘플 회로(34)로부터 그렇게 하도록 신호를 받는다면 픽셀로부터 후속 판독하기 위하여만 저장되도록 배열된다. 열 샘플 회로(30)는 열 선택 라인(32)을 사용하여 픽셀의 특정 열을 선택하도록 동작하고, 행 샘플 회로(34)는 행 선택 라인(36)을 사용하여 픽셀의 특정 행을 선택하도록 동작한다. 선택된 복수의 열 선택 라인 및 선택된 복수의 행 선택 라인에 동시에 활성화 신호를 제공함으로써, 일치하는 행 및 열에 대응하는 픽셀의 서브셋이 선택된다.

[0048] 센서의 각 픽셀은 후속 판독을 위해 광 센서 구조로부터의 노출 신호를 저장함으로써 이러한 서브셋 선택에 반응하도록 배열된다. 픽셀에 대한 동일한 서브셋의 비활성화 신호는 후속 판독을 위한 노출 신호의 저장 프로세스를 끝냄으로써 그 픽셀에 대한 측정 기간의 종료를 트리거링한다.

[0049] 따라서, 픽셀의 복수의 서브셋 각각을 이어서 선택하도록 신호 패턴을 변경함으로써, 판독을 위한 노출 신호의 저장과 이들 서브셋의 픽셀에 대한 측정 기간 종료 시간 모두가 이어서 신호된다.

[0050] 복수의 픽셀 서브셋 모두의 측정 기간의 종료에 이어서, 상술한 판독 회로가 모든 픽셀로부터의 노출 신호를 판독하기 위해 사용되는 판독 단계가 시작될 수 있다. 각 픽셀 서브셋이 상이한 측정 기간을 가지기 때문에, 다수의 픽셀 서브셋은 대응하는 다수의 이미지 프레임의 세트를 구축하기 위해 사용될 수 있고, 세트의 각 이미지 프레임은 상이한 측정 기간을 가진다.

[0051] 도 2의 열 샘플 및 행 샘플 회로와 라인을 사용하여 선택될 수 있는 픽셀(12)의 서브셋의 한 특정한 시퀀스 예시가 도 3에 도시되는데, 제1 서브셋의 픽셀은 "1"로 라벨링되고, 제2 서브셋의 픽셀은 "2"로 라벨링된다. 이 경우, 이러한 서브셋 방식은 일반적으로 도 3에 도시된 것보다 많은 픽셀로 센서의 실질적으로 전체로 확장 및 반복될 것임을 잊지 않으면, 각 서브셋이 센서의 활성 영역의 실질적으로 전체로부터의 픽셀을 포함하도록 픽셀이 서브셋으로 분할될 수 있음을 알 수 있다. 유사하게, 픽셀은 각 서브셋의 픽셀이 다른 서브셋의 픽셀과 인터리브되도록 서브셋으로 분할될 수 있다.

[0052] 요구된다면 다양한 다른 픽셀 서브셋 배열이 구현될 수 있는데, 복수의 상이한 서브셋 각각은, 예컨대 각각이 활성 영역의 1/4 세그먼트를 덮는 네 서브셋과 같이 실질적으로 센서의 활성 영역의 상이한 세그먼트에 걸쳐 연장한다.

[0053] 도 2의 장치는 특히 이미지 프레임의 세트를 출력하는데 사용될 수 있는데, 세트의 각 프레임은 픽셀의 상이한 서브셋을 포함하고, 프레임은 바람직하게는 짧고 가까이 이격된 측정 기간을 가진다. 예를 들어 측정 기간은 각각 약 10 마이크로초 미만, 약 1 마이크로초 미만 또는 약 100 나노초 미만의 길이를 가질 수 있고, 측정 기간은 본질적으로 연속적이거나 최소한으로만 이격될 수 있는데, 예컨대 측정 기간들 사이에 간격이 없거나 한 측정 기간의 종료와 다음 시작 사이에 약 10 마이크로초 미만, 약 1 마이크로초 미만 또는 약 100 나노초 미만의 시간 간격을 가질 수 있다.

[0054] 만약 모든 픽셀 서브셋이 동시에 리셋되고, 모든 서브셋에 대한 측정 기간의 종료까지 다시 리셋되지 않는다면, 네 상이한 픽셀 서브셋에 대해 도 4a에 도시된 바와 같이 세트의 출력 프레임 모두가 동일한 측정 기간 시작 시간을 가지지만 다른 측정 기간 종료 시간을 가지는 것이 가능하다. 하지만, 자세히 후술되는 바와 같이 리셋 신호의 적절한 제어에 의하여 각 서브셋은 도 4b에 도시되는 바와 같이 상이한 시작 시간도 가질 수 있다. 이 방식에서 복수의 서브셋에 대한 측정 기간이 연속적이고 비중첩적일 수 있지만, 적절한 신호를 사용하여 측정 기간의 다양한 다른 배열이 제공될 수 있는데, 예컨대 연속적 서브셋의 측정 기간이 시간적으로 중첩되거나, 비중첩되거나, 이격된다.

[0055] 도 5는 도 2나 3의 픽셀이 어떻게 구현될 수 있는지 개괄적으로 도시하고, 도 6은 이러한 픽셀이 선행 기술의 CMOS 능동 픽셀 센서를 아는 통상의 기술자에게 친숙한 더 특정한 구조 타입을 사용하여 어떻게 구현될 수 있는지 도시한다.

[0056] 먼저 도 5를 참조하면, 센서 장치의 복수의 픽셀(12) 각각은 측정 기간 동안 픽셀에 입사하는 방식을 나타내는 노출 신호를 생성하도록 배열된 광 센서 구조(40)를 포함한다. 광 센서(40)는 일반적으로 포토다이오드 또는 포토트랜지스터를 사용하여 제공될 수 있다. 만약 포토다이오드가 사용되면, 필요에 따라 피닝되거나, 부분적으로

피닝되거나, 피닝되지 않은 포토다이오드를 사용하여 제공될 수 있는데, 피닝된 포토다이오드의 경우 추가 트랜스퍼 게이트와 같은 적절한 연관된 구조를 제공하게 된다. 피닝되거나 부분적으로 피닝된 포토다이오드는 광 센서의 커패시턴스를 감소시키고 신호 대 잡음 비를 개선하는데 사용될 수 있다. 본 발명의 실시예와 함께 사용되기 적합한 피닝 및 부분적으로 피닝된 포토다이오드 배열은 E R Fossum, IEEE Journal of the Electron Devices Society, vol. 2, no. 3, 2014년 5월 및 US 6,051,447에 각각 설명되어 있다.

- [0057] 광 센서 구조(40) 및 임의의 트랜스퍼 게이트나 필요에 따라 유사한 것에 의해 출력된 노출 신호는 감지 노드(42)로 통과된다. 만약 광 센서 구조(40)가 피닝되거나 또는 단순히 광 센서 구조와 버퍼 증폭기(44) 간의 연결에 의하는 경우, 감지 노드는 일반적으로 플로팅 확산에 의해 제공될 수 있다. 버퍼 증폭기(44)는 감지 노드로부터 노출 신호를 수신한다. 버퍼 증폭기는 감지 노드(42)에서 증폭기의 출력으로 노출 신호를 버퍼하는 기능을 하는데, 곧 픽셀로부터 판독될 노출 신호의 저장을 위해 결국 저장 노드(46)로 연결된다. 예를 들어 저장 노드는 적절한 커패시터, 예컨대 NMOS 커패시터 또는 MIM 커패시터에 의해 제공될 수 있다.
- [0058] 버퍼 증폭기(44)와 저장 노드 사이에 샘플 스테이지(48)가 제공된다. 샘플 스테이지(48)의 기능은 버퍼 증폭기(44)의 출력에서 노출 신호가 저장 노드(46)에 연결될 때 선택적으로 제어하는 것이다. 이 방식으로, 픽셀의 후속 리셋은 버퍼 증폭기(44)가 저장 노드(46)에 연결되든 말든 노출 신호가 그 리셋 사이클에 대해 저장 노드(46)에 저장되는지 여부를 결정하는데 사용될 수 있다.
- [0059] 특히, 샘플 스테이지(48)는 일반적으로 서로 직렬이고 버퍼 증폭기(44)와 저장 노드(46) 사이에 직렬인 제1 및 제2 스위치(50, 52)를 포함한다. 스위치(50, 52)는 각 신호(S1 및 S2)에 의해 구동된다. 이들 신호 중 하나는 픽셀에 연결되고 도 2 및 3과 관련하여 상술한 열 샘플 라인(32)에 의해 및 행 샘플 라인(36)에 의해 제공된다. 열 샘플 라인 또는 행 샘플 라인은 저장 노드에 더 가까운 스위치에 연결될 수 있지만, 일부 실시예에서 행 샘플 라인이 그렇게 연결된다. 현재 선택된 픽셀에 대한 축적 기간은 S1, S2 스위치 중 하나를 끄으로써 종료될 수 있는데 이것이 저장 노드(46)를 버퍼 증폭기(44)에서 단절시키기 때문이다. 하지만, 제2(S2) 스위치를 먼저 끄는 것이 유리한데 이것은 제1(S1) 스위치를 끄는 것으로부터 노출 신호의 잡음을 감소시키기 때문이다. 만약 각 리셋 라인이 픽셀 행을 따라간다면, 신호 타이밍 제약은 현재 행이 다른 리셋이 되기 전 현재 활성인 행 샘플 라인의 즉각적인 끄를 요구할 수 있는 반면, 현재 열에 대한 신호 타이밍 제약은 일반적으로 덜 가혹하다.
- [0060] 픽셀에 대한 노출 신호가 저장 노드(46)에 기록되고, 축적 기간의 종료가 샘플 스테이지를 사용하여 그 픽셀의 선택을 중단시킴으로써 영향받은 후, 이어서 픽셀의 판독 회로(56)뿐만 아니라 이미 상술한 바와 같이 픽셀에서 벗어난 장치의 관련 회로를 사용하여 픽셀 서브셋 전부에 대한 판독 단계 동안 판독된다.
- [0061] 버퍼 증폭기(44)는 장치 내에서 막대한 전류 드레인이고, 감지 노드에서 노출 신호가 저장 노드(46)로 빠르게 과도한 잡음 없이 판독되어야 하도록 축적 기간이 짧다면(예컨대 0.1 내지 10 밀리초대) 특히 그렇다. 따라서 도 5의 버퍼 증폭기(44)는 오프 픽셀로부터 수신한 BIAS 신호에 기반하여 버퍼 증폭기(44)로 올바른 바이어스 전류를 제공하도록 배열된 바이어스 장치(62)를 포함하는 바이어스 구조(60)가 제공된다.
- [0062] 모든 픽셀에 대한 버퍼 증폭기(44)에 대해 필요한 전류 바이어스를 유지하는 것은 계속하여 전체 장치에 걸쳐 큰 전류를 요구한다. 한편, 장치에 걸쳐 픽셀간 성능의 균일성을 유지하기 위하여, 각 픽셀에 대한 BIAS 전류 신호는 일반적으로 모든 픽셀에 공통인 전류원 및 전류 미러의 제1 측(전류 미러의 제2 측은 바이어스 장치(62)에 의해 각 픽셀에 개별적으로 제공됨)을 사용하여 제공되고, 이 공통 전류원을 빠르게 켜고 끄는 것은 예컨대 전류 스윙과 다른 불안정함을 야기하기 때문에 바람직하지 않다.
- [0063] 따라서 도 5에 도시된 구현은 바이어스 구조(60) 내에 BIASON 신호를 사용하여 구동되는 추가 바이어스 스위치(64)도 포함한다. 올바른 바이어스가 버퍼 증폭기의 구동에 필요할 때, BIASON 신호는 바이어스 스위치(64)를 켜기 위해 활성 상태로 변경될 수 있고, 이로써 바이어스 장치(62)에 버퍼 증폭기(44)를 연결한다. 이 방식으로, 바이어스 장치(62)는 계속 또는 적어도 덜 켜고 끄며 동작할 수 있지만, 각 픽셀의 버퍼 증폭기(44)에서 실제 바이어스 전류는 필요할 때에만 선택적으로 제공될 수 있다.
- [0064] BIASON 신호는 다양한 방식으로 제공될 수 있지만, 일반적으로 개별 바이어스 스위치 라인이 픽셀의 각 열이나 각 행에 제공될 수 있다. 예를 들어, 만약 각 바이어스 스위치가 픽셀의 열을 따라 연장한다면, 특정 열에 대한 BIASON 신호는 더 복잡한 신호 체계가 사용될 수 있지만 실질적으로 그 픽셀의 열에 대한 열 샘플 라인도 활성일 때만 활성일 수 있다.
- [0065] 도 5에 도시된 픽셀은 S1 및 S2 신호를 사용하여 선택된 대로 현재 픽셀 서브셋의 이들 픽셀에 대한 축적 시간의 시작을 결정하기 위하여 리셋 신호 RST의 제어 하에서 동작하는 리셋 구조(70)도 포함한다. 도 5의 리셋 구

조(70)도 감지 노드(42)에 연결되어, RST 신호가 활성화될 때 광 센서 구조에 축적된 노출 신호가 빠지거나 다른 방식으로 취소되고, 이로써 새 축적 기간이 시작할 수 있게 한다.

[0066] 도 5의 배열은 픽셀의 모든 가능한 요소를 포함하도록 의도된 것이 아님을 유의하여야 한다. 예를 들어, 픽셀이 본 명세서에 도시되거나 논의되지 않은 스위칭, 증폭기, 신호 저장, 제어, 판독 및 다른 요소를 더 포함하는 장치가 제공될 수 있다. 예를 들어 하나 이상의 추가 저장 노드(46)가 저장 노드(46)와 직렬 또는 병렬로 적절한 스위칭과 함께 이들 저장 노드의 노출 신호의 입력과 노출 신호의 출력을 가능하게 하기 위해 제공될 수 있다. 이러한 추가 저장 노드는 픽셀이 상이한 축적 기간의 다수의 노출 신호를 저장하고 및/또는 상관된 이중 샘플 프로세스나 유사한 것에서 하나 이상의 노출 신호에 대한 참조로 사용하기 위해 일반적으로 픽셀 리셋 동안이나 직후 획득되는 베이스라인 신호를 저장할 수 있게 하는데 사용될 수 있다.

[0067] 도 5의 픽셀 회로가 CMOS 활성 픽셀 센서의 선행 기술 구현과 친숙한 구조를 사용하여 더 자세하게 어떻게 구현될 수 있는지의 예시가 FET으로 구현된 트랜지스터를 사용하여 도 6에 도시된다. NMOS 트랜지스터는 우선적으로 이러한 픽셀에서 사용될 수 있는데 광 센서에서의 수집을 의도한 광 생성된 전하를 수집하는 경향이 있는 아래의 n-도핑된 영역의 필요성을 회피하기 때문이다.

[0068] 도 5의 광 센서 구조는 회로 접지 및 팔로워 NMOS 트랜지스터(104)의 게이트 사이에 연결된 부분 피닝된 포토 다이오드(102)에 의해 도 6의 배열로 제공된다. 소스 팔로워 트랜지스터는 도 5의 버퍼 증폭기(44)를 제공하고, 트랜지스터의 드레인은 VDD에 연결된다.

[0069] 도 5의 리셋 구조(70)는 VRESET 전압(VDD일 수 있음)과 포토 다이오드(102)의 다른 출력 사이에 연결된 다른 NMOS 트랜지스터(106)에 의해 도 6의 배열로 제공된다. 리셋 트랜지스터(106)의 게이트는 리셋 신호 RST에 의해 구동된다. 따라서 감지 노드(42)는 이 회로에서 포토 다이오드(102), 버퍼 증폭기 트랜지스터(106) 및 리셋 트랜지스터(106) 사이의 전기적 연결성 및 확산 영역에 의해 제공된다.

[0070] 트랜지스터(104)에 의해 제공된 버퍼 증폭기는 그 게이트에 의해 다수의 픽셀에 공통인 전류 미러의 다른 절반에 연결된(도시된 BIAS 신호를 사용해) 바이어스 미러 트랜지스터(104)를 포함하는 바이어스 구조를 사용해 바이어스되고, 소스와 드레인은 바이어스 스위치 트랜지스터(110)와 회로 접지 간에 연결된다. 바이어스 스위치 트랜지스터(104)는 팔로워 트랜지스터(104)를 위해 바이어스 미러 트랜지스터(108)에 의해 제공되는 바이어스 전류를 켜고 끄고, 이로써 감지 노드(42)에서 저장 노드(46)로의 노출 신호의 판독이 필요하지 않을 때 전력 소비를 절감하기 위해 그 게이트에서 상술한 BIASON 신호에 의해 제어된다.

[0071] 축적 기간 동안과 종료까지 감지 노드(42)의 노출 신호는 COLUMN SAMPLE 신호를 제공하는 픽셀에 대한 열 샘플 라인에 연결된 게이트를 가지는 제1 샘플 NMOS 트랜지스터(110) 및 ROW SAMPLE 신호를 제공하는 픽셀에 대한 행 샘플 라인에 연결된 게이트를 가지는 제2 샘플 NMOS 트랜지스터(111)를 포함하는 샘플 스테이지(48)를 사용하여 소스 팔로워 트랜지스터(104)를 통해 저장 노드(46)로 판독될 수 있다. 이들 두 샘플 트랜지스터의 소스 및 드레인은 소스 팔로워 트랜지스터(104)의 드레인과 저장 노드(46) 사이에 직렬로 연결되어 감지 노드(42)로부터의 노출 신호가 ROW SAMPLE과 COLUMN SAMPLE 신호 모두 활성화될 때만 저장 노드(46)에 인가된다.

[0072] 샘플 스테이지(48)와 판독 트랜지스터(112) 사이에 연결된 저장 노드(46)는 접지에도 연결된 저장 커패시터(114)를 포함한다. NMOS 커패시터가 이 목적을 위해 사용될 수 있거나, MIM(metal-insulator-metal) 커패시터, 금속 프린지 커패시터 또는 상기 중 둘 이상의 조합이나 다른 조합 또는 구조와 같은 다른 커패시터 구조이다.

[0073] 노출 신호는 판독 트랜지스터(112)의 게이트로의 저장 노드(46)의 연결에 의해 요구될 때 저장 커패시터(114)로부터 판독될 수 있는데, 판독 트랜지스터(112)는 VDD에 연결된 드레인 및 게이트가 ROW SELECT 신호에 의해 구동되는 행 선택 트랜지스터(116)를 통해 픽셀 신호 출력에 연결된 소스를 가진다.

[0074] 도 7 및 8은 상술한 센서의 픽셀의 어레이로의 신호가 각각이 상이한 축적 기간을 가지는 서브셋으로 픽셀이 그룹화되는 상술한 시간적 픽셀 멀티플렉싱에 영향을 주기 위해 어떻게 사용될 수 있는지를 도시한다. 이 신호는 동작 원리를 더 잘 설명하기 위해 상이한 신호 간의 타이밍과 보호 기간의 미세한 조정과 같은 완전한 세부 사항 없이 단순화된 방식으로 도시된다.

[0075] 이를 위하여, 도 7은 더 큰 어레이 중 4개의 픽셀만 도시하고, 이들 4 픽셀은 각각 4개의 서브셋 중 다른 하나에 속하고 따라서 이에 대응하여 1, 2, 3, 4로 라벨링된다. 위와 아래 행의 픽셀을 위한 리셋(RST) 신호는 RST<1>과 RST<0>으로 도시된다. 도 7의 ROW SAMPLE 신호는 유사하게 WRX<1>과 WRX<0>으로 도시되고, 도 7의 왼쪽과 오른쪽 열을 위한 COLUMN SAMPLE 신호는 WRY<1>과 WRY<0>으로 도시된다. 도 7의 위와 아래 행을 위한 ROW SELECT 신호는 READ<1>과 READ<0>으로 도시되고, 도 6의 왼쪽과 오른쪽 열을 위한 BIASON 신호는

BIASON<1>과 BIASON<0>으로 도시된다.

- [0076] 이들 다양한 신호가 시간적 픽셀 멀티플렉싱을 제공하기 위해 조정될 수 있는 한 방식은 도 8에 도시된다. 제1 리셋 기간(R1)에, 리셋 신호 RST<0>이 같은 행에 있는 서브셋 1과 3의 모든 픽셀로 송신된다. 이 리셋 기간(R1)의 끝에 WRTY<1>과 WRTX<0> 신호가 활성화되어 서브셋 1의 픽셀만 선택하여, 이들 픽셀의 버퍼 증폭기(44)가 저장 노드(46)에 연결된다. 이 방식으로 타이밍도의 상부에 표기된 추적 기간 1이 시작된다. 리셋 신호 RST<0>에 이어 픽셀 서브셋 1과 3의 광 센서 구조에서 노출 신호가 발달함에 따라, 픽셀 서브셋 1의 노출 신호만 각 저장 노드로 전송된다. 따라서 WRTX<0> 신호를 끄으로써 추적 기간 1이 종료될 때, 서브셋 1의 픽셀에 대한 노출 신호만 각 저장 노드에 저장되었다.
- [0077] 추적 기간 1 동안, RST<0>은 물론 비활성이지만, 대신 RST<1> 신호가 활성화로 따라서 서브셋 2와 4의 픽셀에 리셋 신호를 인가한다. 제1 추적 기간의 종료시 RST<1> 신호는 비활성화되고, WRTX<1> 신호는 WRTY<1> 신호와 조합하여 서브셋 2의 픽셀을 선택하기 위해 활성화되고, 픽셀 서브셋 2에 대한 추적 기간 2가 시작된다.
- [0078] 추적 기간 1 및 2가 반복되지만 픽셀 서브셋 3 및 4를 선택하기 위해 WRTY<0> 신호가 WRTY<1> 대신 활성화되고, 4개의 모든 픽셀 서브셋에 대한 추적 기간이 완료된 종료시 각 노출 신호가 저장 노드에 저장된다. 모든 픽셀 서브셋에 대한 판독 단계가 시작된다. 도 8에 도시된 READ<0>과 READ<1> 신호가 개별 추적 기간 1 내지 4와 유사한 길이이지만, 도시의 편의를 위한 것일 뿐이다. 실제로, 각 추적 기간이나 리셋 기간은 100ns대의 길이인 반면, 각 판독 펄스는 일반적으로 약 2 마이크로초 길이이다.
- [0079] 도 8의 WRTX와 WRTY 신호가 리셋 신호의 경계에서 일어나는 것으로 도시되지만, 실제로 이들 신호 각각은 각 리셋 경계 전이나 후에 일어나는데, 픽셀에 대한 리셋 기간의 종료이지 픽셀의 추적 기간의 시작을 결정하는 발생 타이밍이 아니기 때문이다. 하지만 WRTX와 WRTY 신호는 동일 픽셀에 대한 임의의 후속 리셋 신호보다 적어도 약간 이전에 내려가는데, 이러한 리셋 신호는 다른 방식으로 추적 기간에서 노출 신호를 감쇠 또는 제거할 것이기 때문이다.
- [0080] 추적 기간 1 및 2 동안 BIASON<1> 신호가 활성화되고, 이로써 픽셀 서브셋 1 및 2에 대한 버퍼 증폭기가 이들 두 추적 기간 동안 노출 신호를 저장 노드로 전달하도록 올바르게 동작할 것을 보장하고, BIASON<0> 신호는 유사하게 추적 기간 동안 픽셀 서브셋 3 및 4에 대한 버퍼 증폭기의 올바른 동작을 제공한다. 리셋 신호 라인에 수직하게 가는 바이어스 스위치 라인을 제공함으로써(따라서 리셋 신호 라인이 행을 따라가면, 바이어스 스위치 라인은 열을 따라가고 그 반대이다), 바이어스 신호가 더 낮은 속도로 스위칭할 수 있고 이로써 픽셀에서 바이어스 신호의 안정성을 더 개선하는 것을 돕는다.
- [0081] 도 9는 도 7에 이미 도시된 대로 배열되지만 RST<2>, WRTX<2> 및 READ<2>와 함께 추가 픽셀 행을 가지는 6개의 픽셀 서브셋을 사용하여 시간적 픽셀 멀티플렉싱을 구현하기 위하여 신호 체계가 어떻게 확장될 수 있는지 도시한다(READ 신호는 간결성을 위해 도 9에서 생략됨을 유의하여야 한다).
- [0082] 상술한 바와 같이, 서술된 픽셀 구성은 많은 방식으로 변경될 수 있는데, 예컨대 도 5 및 6에 도시된 샘플 스테이지 및 저장 노드와 직렬 및/또는 병렬로 추가 샘플 스테이지 및/또는 저장 노드를 추가할 수 있다. 도 10은 예컨대 픽셀이 어떻게 버퍼 증폭기(44)로부터 출력된 노출 신호를 저장하도록 배열된 제2 저장 노드(120) 및 버퍼 증폭기(44)와 제2 저장 노드(120) 사이에 배치되고 노출 신호가 제2 저장 노드(120)로 통과하는지 여부를 선택하도록 배열된 제2 샘플 스테이지(122)를 더 포함할 수 있는지 도시하는데, 판독 스테이지는 저장 노드와 제2 저장 노드 모두로부터 노출 신호의 픽셀로부터의 판독을 제공하도록 배열된다.
- [0083] 제2 샘플 스테이지(122)를 적절하게 제어하기 위하여 제2 열 샘플 라인과 제2 행 샘플 라인이 장치에서 도면에 CS2 및 RS로 지정된 제2 COLUMN SAMPLE 및 ROW SAMPLE 신호 각각을 제공하도록 요구되고, 제1 샘플 스테이지(48)에 대한 도 5의 S1 및 S2 신호는 CS1 및 RS1로 도시된다. 이 방식으로, 두 상이한 추적 기간에 대한 노출 신호는 후속 판독을 위해 각 픽셀에 저장될 수 있거나, 저장 노드와 샘플 스테이지 쌍 중 하나가, 예컨대 일반적으로 상관된 이중 샘플로 지칭되는 기술을 사용하여 나머지에 대한 베이스라인 비교를 가능하게 하기 위해 베이스라인 또는 리셋 신호를 저장하는데 사용될 수 있다.
- [0084] 나아가, 개별 노출 신호(이 중 하나는 베이스라인 또는 리셋 신호일 수 있음)를 판독하기 위해, 도 10의 픽셀을 구현하는 장치에 SELECT1 및 SELECT2로 도시된 각 행으로부터의 판독을 위한 이중 행 선택 라인이 제공된다. 대안으로, 단일 행 선택 라인이 도 2, 5 및 6의 장치에서처럼 제공될 수 있는데, 두 열 판독 라인이 각 열에 대신 제공된다.
- [0085] 물론, 샘플 스테이지와 저장 노드의 두 병렬 그룹이 도 10에 도시되지만, 둘 이상이 단일 장치의 픽셀에 구현될


수 있다.

[0086] 다른 변형으로, 버퍼 증폭기와 저장 노드, 또는 병렬인 이러한 샘플 스테이지와 저장 노드 사이에 배치된 샘플 스테이지가 서술되지만, 상술한 저장 노드의 전 또는 후에 직렬로 노출 신호를 저장하기 위한 다른 저장 노드 및 이러한 저장 노드 간에 노출 신호를 전송하도록 배열된 다른 스위치와 스테이지가 있을 수 있다. 예를 들어, 하나 이상의 추가 저장 노드와 이러한 저장 노드로의 입력과 이로부터의 출력을 위한 적절한 스위칭 배열을 제공함으로써, 리셋시 또는 약간 후 센서 노드로부터의 신호가 저장되어 추적 기간으로부터의 노출 신호에 대한 베이스라인을 제공할 수 있다(예컨대 상관된 이중 샘플에서 사용을 위해).


[0087] 통상의 기술자에게 다양한 다른 수정이 본 발명의 범위에서 벗어남 없이 서술된 실시예에 이루어질 수 있음이 명백할 것이다.

**도면**


**도면1**




도면2




도면3




도면4a




도면4b




도면5




도면6



도면7



도면8



도면9

