

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H04N 5/335 (2006.01)

G02B 15/16 (2006.01)



# [12] 发明专利说明书

专利号 ZL 03158510.8

[45] 授权公告日 2008 年 12 月 17 日

[11] 授权公告号 CN 100444619C

[22] 申请日 2003.9.17 [21] 申请号 03158510.8

[30] 优先权

[32] 2002.9.17 [33] JP [31] 270604/2002

[73] 专利权人 松下电器产业株式会社

地址 日本大阪府

[72] 发明人 春日繁孝 松长诚之 猪熊一行

[56] 参考文献

JP11177893A 1999.7.2

WO0247385A 2002.6.13

US2001050717A 2001.12.13

JP10224696A 1998.8.21

审查员 张 景

[74] 专利代理机构 永新专利商标代理有限公司

代理人 黄剑锋


权利要求书 2 页 说明书 12 页 附图 5 页

[54] 发明名称

摄像装置芯片组及图像拾取系统

[57] 摘要

本发明提供摄像装置芯片组和图像拾取系统。摄像装置芯片组包括：摄像芯片，对入射光进行光电转换来获得电信号；及 DSP 芯片，对通过摄像芯片获得的电信号进行数字信号处理；摄像芯片包括：多个单位像素，对入射光进行光电转换来生成电信号；水平扫描电路，沿水平方向选择单位像素；及垂直扫描电路，沿垂直方向选择单位像素；DSP 芯片包括：时序产生电路，生成水平扫描电路和垂直扫描电路工作所需要的时序脉冲；及数字信号处理电路，对通过多个单位像素生成的电信号进行数字信号处理；DSP 芯片中包含的时序产生电路和数字信号处理电路由 CMOS 晶体管构成；摄像芯片中包含的多个单位像素和水平扫描电路及垂直扫描电路由同一导电型的晶体管构成。



1. 一种摄像装置芯片组，包括：摄像芯片，用于对入射光进行光电转换来获得电信号；以及 DSP 芯片，用于对通过所述摄像芯片获得的所述电信号进行数字信号处理；其特征在于：

所述摄像芯片包括：多个单位像素，用于对所述入射光进行光电转换来生成所述电信号；水平扫描电路，沿水平方向选择所述单位像素；以及垂直扫描电路，沿垂直方向选择所述单位像素；

所述 DSP 芯片包括：时序产生电路，生成所述水平扫描电路和所述垂直扫描电路工作所需要的时序脉冲；以及数字信号处理电路，对通过所述多个单位像素生成的所述电信号进行数字信号处理；

所述 DSP 芯片中包含的所述时序产生电路和所述数字信号处理电路由 CMOS 晶体管构成；

所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路的所有的晶体管，都是由 nMOS 晶体管构成的，或者都是由 pMOS 晶体管构成的。

2. 如权利要求 1 所述的摄像装置芯片组，其中，所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路由 n-MOS 晶体管构成。

3. 如权利要求 1 或 2 所述的摄像装置芯片组，其中，构成所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路的晶体管，按照其最小尺寸大于用于构成所述 DSP 芯片中包含的所述时序产生电路和所述数字信号处理电路的 CMOS 晶体管的最小尺寸来形成。

4. 如权利要求 1 所述的摄像装置芯片组，其中，所述摄像芯片中包含的所述水平扫描电路和所述垂直扫描电路的至少一部分由动态逻辑电路构成。

5. 如权利要求 1 所述的摄像装置芯片组，其中，所述摄像芯片还

包括：

放大器电路，放大由所述多个单位像素生成的所述电信号；以及  
模拟数字转换电路，将由所述放大器电路放大的所述电信号转换成数字信号，来供给所述 DSP 芯片中包含的所述数字信号处理电路。

6. 如权利要求 4 所述的摄像装置芯片组，其中，构成所述动态逻辑电路的多个晶体管，通过基板上形成的厚氧化膜相互分离。

7. 如权利要求 4 所述的摄像装置芯片组，其中，构成所述动态逻辑电路的多个晶体管，通过以在基板表面露出的方式形成的离子注入层相互分离。

8. 如权利要求 1 所述的摄像装置芯片组，其中，所述摄像芯片中包含的各单位像素，具备以在基板表面露出的方式形成的嵌入式光电二极管。

9. 一种图像拾取系统，其特征在于，包括：

权利要求 1 所述的摄像装置芯片组；

存储器，存储用于执行包含电子快门和自动光圈功能的功能信息；以及

控制器，读出所述存储器中存储的所述功能信息，来供给所述摄像装置芯片组中设置的所述 DSP 芯片。

## 摄像装置芯片组及图像拾取系统

### 技术领域

本发明涉及数字摄影机(camera)等中使用的摄像装置芯片组和图像拾取系统,特别涉及具备MOS型摄像芯片和DSP芯片的摄像装置芯片组和图像拾取系统。

### 背景技术

近年来,随着数字信号处理技术和CMOS微细化技术的迅速发展,可以实现将能够进行高度的信号处理的DSP(数字信号处理:Digital Signal Processor)和将照射到摄像面的光信号转换成电信号并取出的摄像元件,集成在一片硅衬底上的单芯片CMOS摄影机。

图7是现有的单芯片CMOS摄影机80的构成图。单芯片CMOS摄影机80配备将光转换成电信号的传感器部207。在传感器部207中,将多个单位像素1配置成矩阵状。在CMOS摄影机80中,设置用于对在传感器207中配置的单位像素1进行驱动的垂直扫描电路205、水平扫描电路206和时序(timing)产生电路203。CMOS摄影机80包括:对来自配置于传感器部207中的单位像素1的输出信号进行放大的增益控制放大器204、将来自增益控制放大器204的输出信号转换成数字信号的模拟数字转换电路208、以及用于对模拟数字转换电路208转换的数字信号进行数字信号处理的数字信号处理电路202。

已知可利用高度进步的微细CMOS技术进行单芯片化,而独立地形成摄像芯片和DSP芯片的双芯片结构在性能方面和成本方面是有利的。

为了高度处理庞大的图像信息,DSP芯片的信号处理功能不断提高。在静止图像中,为了利用今后迅速进步的携带电话来传输图像,

需要大幅度地压缩图像信息。具体地说,有称为 JPEG 的压缩方法。为了利用该 JPEG 来压缩数据,需要高速地进行庞大的计算,所以 CMOS 的微细化技术和最新的 CMOS 电路设计技术必不可少。而且,在处理活动图像时,需要进行超高速的处理电路。因此,DSP 芯片使用数字 CMOS 微细化技术的最前端技术。

另一方面,摄像芯片处理模拟信号。而且,摄像芯片中配置的感光区域受摄像机中使用的透镜等的制约,所以不能迅速推进微细化。这样,在 DSP 芯片和摄像芯片中,要求的制造工序有所不同。如果勉强进行单芯片化,则因制造工艺的微细化和 DSP 的数字噪声,与 DSP 一起单芯片化的摄像芯片的性能有恶化的危险。因此,单独构成摄像芯片和 DSP 芯片是有利的。

图 8 是表示现有的另一摄像装置芯片组 90 的构成方框图。摄像装置芯片组 90 包括摄像芯片 210 和 DSP 芯片 211。单独构成摄像芯片 210 和 DSP 芯片 211 的该芯片组 90 的构成,无论信号处理的方法和 DSP 的种类如何,都使摄像芯片单独工作,所以在摄像芯片 210 侧,搭载将对传感器部 207 进行驱动的垂直扫描电路 205、水平扫描电路 206、产生垂直扫描电路 205 和水平扫描电路 206 中所需脉冲的时序脉冲产生电路 203、对来自传感器部 207 的信号输出进行放大的增益控制放大器 204、以及将来自增益放大器 204 的输出信号转换成数字信号的模拟数字转换电路 208。在 DSP 芯片 211 上,搭载数字信号处理电路 98。

从 DSP 芯片 211 向摄像芯片 210 通过主时钟线 212 供给基准脉冲。而且,通过用于控制灵敏度的电子快门信号线 213 从 DSP 芯片 211 向摄像芯片 210 供给电子快门信号。从摄像芯片 210 向 DSP 芯片 211 通过信号线 214 将来自模拟数字转换电路 208 的数字信号供给数字信号处理电路 98。

上述现有技术为了实现低价格和高性能而提出了双芯片结构,

DSP 芯片采用迅速发展的数字信号处理技术，而且通过使用 CMOS 微细化技术，在性能方面和价格方面使附加值增大，而摄像芯片为了确保模拟性能，不得不使用适量的微细化技术，时序脉冲产生电路 203 等原来的 CMOS 逻辑擅长的数字电路的面积扩大，在成本方面，最终未发现相对于单芯片结构的大的优点。

因此，通过将时序脉冲产生电路 203、增益控制放大器 204 和模拟数字转换电路 208 搭载在 DSP 芯片 211 上来摸索低价格化，但这种情况下，因从 DSP 芯片 211 向摄像芯片 210 的时序脉冲供给线增大，噪声在该供给线上重叠，该噪声与摄像芯片 210 的噪声输出重叠，所以存在摄像芯片 210 的灵敏度下降的性能恶化问题。已知该噪声主要由向对传感器部 207 进行驱动的垂直扫描电路 205 和水平扫描电路 206 供给的电流的变动而产生。

在垂直扫描电路 205 和水平扫描电路 206 由 CMOS 逻辑构成时，该电流变动成为产生 CMOS 电路进行开关时的所谓贯通（flow through）电流的原因。一般地，已知 CMOS 电路具有消耗电流小的特征，但进行开关的瞬间流过非常大的电流（贯通电流）。这是因为仅在进行开关的瞬间 nMOS 和 pMOS 两方的晶体管为导通状态，电源和地短路。如果控制开关的布线连通芯片的外部，则噪声重叠在该布线自身上，并且通过布线的脉冲减弱，所以上述贯通电流产生的电源噪声增大。这样，正在寻求可兼顾低价格化和高性能化的双芯片结构的系统技术的早期确立。

#### 发明内容

本发明的目的在于提供一种摄像装置芯片组和图像拾取系统，可以提高摄像芯片和 DSP 芯片双方的附加价值。

本发明的摄像装置芯片组，包括：摄像芯片，用于对入射光进行光电转换来获得电信号；以及 DSP 芯片，用于对通过所述摄像芯片获得的所述电信号进行数字信号处理；其特征在于：所述摄像芯片包括：

多个单位像素，用于对所述入射光进行光电转换来生成所述电信号；水平扫描电路，沿水平方向选择所述单位像素；以及垂直扫描电路，沿垂直方向选择所述单位像素；所述 DSP 芯片包括：时序产生电路，生成所述水平扫描电路和所述垂直扫描电路工作所需要的时序脉冲；以及数字信号处理电路，对通过所述多个单位像素生成的所述电信号进行数字信号处理；所述 DSP 芯片中包含的所述时序产生电路和所述数字信号处理电路由 CMOS 晶体管构成；所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路的所有的晶体管，都是由 nMOS 晶体管构成的，或者都是由 pMOS 晶体管构成的。

本发明的图像拾取系统包括：本发明的摄像装置芯片组；存储器，存储用于执行包含电子快门和自动光圈功能的功能信息；以及控制器，读出所述存储器中存储的所述功能信息，来供给所述摄像装置芯片组中设置的所述 DSP 芯片。

#### 附图说明

图 1 是表示实施例的摄像装置芯片组结构的方框图。

图 2 是表示实施例的摄像装置芯片组的水平扫描电路中设置的 nMOS 晶体管结构的剖面图。

图 3 是表示实施例的摄像装置芯片组的水平扫描电路中设置的另一 nMOS 晶体管结构的剖面图。

图 4 是表示实施例的摄像装置芯片组中设置的水平扫描电路结构的电路图。

图 5 是表示实施例的摄像装置芯片组的各单位像素中设置的嵌入型光电二极管结构的剖面图。

图 6 是表示实施例的图像拾取系统结构的方框图。

图 7 是表示现有的摄像装置芯片组结构的方框图。

图 8 是表示现有的另一摄像装置芯片组结构的方框图。

图 9 是表示现有的另一摄像装置芯片组中设置的摄像芯片的主

要结构的电路图。

图10是表示现有的另一摄像装置芯片组中设置的CMOS晶体管结构的剖面图。

图11是表示现有的另一摄像装置芯片组中设置的另一CMOS晶体管结构的剖面图。

### 具体实施方式

在实施例的摄像装置芯片组中,摄像芯片中包含的多个单位像素和水平扫描电路及垂直扫描电路由同一导电型晶体管构成。因此,在用于制造摄像芯片的处理扩散工序中,仅制作单一的阱结构就可以。其结果,可以大幅度地削减用于制造摄像芯片的处理工序数和掩模的片数。

所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路最好由n-MOS晶体管构成。

构成所述摄像芯片中包含的所述多个单位像素、所述水平扫描电路、及所述垂直扫描电路的同一导电型的晶体管,优选按照其最小尺寸大于用于构成所述DSP芯片中包含的所述时序产生电路和所述数字信号处理电路的CMOS晶体管的最小尺寸来形成。

所述摄像芯片中包含的所述水平扫描电路和所述垂直扫描电路的至少一部分优选由动态逻辑电路构成。

优选所述摄像芯片最好还包括:放大器电路,放大由所述多个单位像素生成的所述电信号;以及模拟数字转换电路,将所述放大器电路放大的所述电信号转换成数字信号,来供给所述DSP芯片中包含的所述数字信号处理电路。

构成所述动态逻辑电路的多个晶体管,最好通过基板上形成的厚氧化膜相互分离。

构成所述动态逻辑电路的多个晶体管,优选通过以在基板表面露出的方式形成的离子注入层相互分离。

所述摄像芯片中包含的各单位像素,优选包含以在基板表面露出的方式形成的嵌入式光电二极管。

以下,参照附图来说明本发明的实施例。

图1是表示实施例的摄像装置芯片组100的结构方框图。摄像装置芯片组100包括:摄像芯片6,用于对入射光进行光电转换来获得电信号;以及DSP芯片9,用于对摄像芯片6获得的电信号进行数字信号处理。摄像芯片6包括传感器部件207。在传感器部件207中,成矩阵状地设置用于对入射光进行光电转换来生成电信号的多个单位像素1。各单位像素1包含以在基板表面露出的方式形成的嵌入式光电二极管。摄像装置芯片组100包括沿水平方向选择单位像素1的水平扫描电路2,以及沿垂直方向选择单位像素1的垂直扫描电路3。

多个单位像素1、水平扫描电路2、及垂直扫描电路3由n-MOS晶体管构成。这样,摄像芯片6中包含的多个单位像素1、水平扫描电路2、及垂直扫描电路3由同一导电型的晶体管构成。

水平扫描电路2和垂直扫描电路3的至少一部分由动态逻辑电路构成。构成动态逻辑电路的多个晶体管被基板上形成的厚氧化膜相互元件分离。构成动态逻辑电路的多个晶体管也可以被以在基板表面露出的方式形成的离子注入层相互元件分离。

DSP芯片9包括:时序产生电路7,生成摄像芯片6中设置的水平扫描电路2和垂直扫描电路3工作所需要的时序脉冲;以及数字信号处理电路8,对多个单位像素1生成的电信号进行数字信号处理。DSP芯片9中包含的时序产生电路7和数字信号处理电路8由CMOS晶体管构成。

摄像芯片6还包括:放大器电路4,放大由多个单位像素1生成的电信号;以及模拟数字转换电路5,将放大器电路4放大的电信号转换成数字信号,来供给DSP芯片9中包含的数字信号处理电路8。

所设置的用于从DSP芯片9中设置的时序产生电路7向摄像芯片

6 中设置的水平扫描电路 2 和垂直扫描电路 3 供给时序脉冲的时序供给线 222, 与参照图 8 所述的现有技术的主时钟线 212 有所不同, 为多个布线。

这样, 如果将时序供给线 222 配置在摄像芯片 6 和 DSP 芯片 9 的外部, 则噪声容易重叠在时序供给线 222 上。该噪声使供给水平扫描电路 2 和垂直扫描电路 3 的时序脉冲的电流改变。因此, 该时序脉冲的电流变动重叠在摄像芯片 6 的噪声输出上。其结果, 有降低摄像芯片 6 的灵敏度的危险。

但是, 本实施例的摄像电路 6 中设置的水平扫描电路 2 和垂直扫描电路 3 由同一导电型的 n-MOS 晶体管构成, 水平扫描电路 2 和垂直扫描电路 3 的至少一部分由时序逻辑电路构成, 所以不产生时序脉冲的电流变动。因此, 不对摄像芯片 6 的灵敏度产生不良影响。而且, 如果由 nMOS 或 pMOS 构成摄像芯片 6 中设置的所有电路, 则可进一步提高摄像特性。有关这一点还将详细说明。

首先, 列举现有的 CMOS 图像传感器存在的问题。图 9 是表示现有的摄像芯片组 90 中设置的摄像芯片 210 的主要部分结构的电路图。各单位像素 1 包括光电二极管 101、传送晶体管 102、复位晶体管 103 和放大晶体管 104。

垂直扫描电路 205、水平扫描电路 206 和时序产生电路 203 由使用 n-MOS 和 p-MOS 两者的 CMOS 构成。另一方面, 构成各单位像素 1 的传送晶体管 102、复位晶体管 103 和放大晶体管 104 都由 n-MOS 构成。构成传送晶体管 102、复位晶体管 103 和放大晶体管 104 的这些 n-MOS, 与构成垂直扫描电路 205、水平扫描电路 206 和时序产生电路 203 的 n-MOS 为同一结构。

CMOS 图像传感器等放大型传感器具有可以放大小信号来提高灵敏度的特征。因此, 漏入光电二极管 101 中的漏泄电流大时, 将漏泄电流放大, 所以产生大的噪声。

构成各单位像素 1 的晶体管与分别构成垂直扫描电路 205、水平扫描电路 206 和时序产生电路 203 的晶体管相同，是在半导体 LSI 的微细化技术的主流中开发的包含 p-MOS 晶体管和 n-MOS 晶体管的 CMOS 晶体管。

这里，对微细化的 CMOS 晶体管的要求是高速性，为了高速化而调整晶体管的制造。因此，对于元件分离区域及其附近产生的漏泄电流的对策的实际情况是仅注意逻辑动作上没有问题的水平。因此，如果将构成垂直扫描电路 205、水平扫描电路 206 和时序产生电路 203 的 n-MOS 晶体管原封不动用作放大型单位像素 1，则漏泄电流引起的噪声变大。其结果，有产生由多个单位像素 1 显示的图像质量恶化危险的问题。

下面参照图 10 和图 11 所示的 CMOS 晶体管的结构例更详细地说明产生这样的漏泄电流的机理。图 10 是表示现有的摄像装置芯片组 90 的单位像素 1 中设置的 CMOS 晶体管的结构剖面图。

构成单位像素 1 的晶体管形成在硅半导体衬底 112 上。在硅半导体衬底 112 上分别形成 n<sup>-</sup>型阱 109 和 p<sup>-</sup>型阱 110，该 n<sup>-</sup>型阱 109 和 p<sup>-</sup>型阱 110 以在硅半导体衬底 112 的表面露出的方式形成。

p-MOS 晶体管形成在 n<sup>-</sup>型阱 109 上，n-MOS 晶体管形成在 p<sup>-</sup>型阱 110 上。在硅半导体衬底 112 上，作为用于分离 p-MOS 晶体管和 n-MOS 晶体管的元件分离区，由氧化膜构成的 LOCOS111 以约一半嵌入在硅半导体衬底 112 中的方式形成。在 LOCOS111 约一半嵌入硅半导体衬底 112 中的区域产生大的应力。因此，成为产生大的漏泄电流的原因。

图 11 是表示现有摄像装置芯片组 90 的单位像素 1 中设置的另一 CMOS 晶体管结构的剖面图。参照图 10，在与上述结构元件相同的结构元件上附以相同的参考标号。因此，省略这些结构元件的详细说明。

在硅半导体衬底 112 上，作为用于分离 p-MOS 晶体管和 n-MOS 晶体管的元件分离区，STI (Shallow Trench Isolation: 浅沟道隔

离区) 113 以在硅半导体衬底 112 的表面露出的方式形成。

如果进一步推进 CMOS 晶体管的微细化, 则使用 STI113。构成 STI113 的厚氧化膜的整体嵌入硅半导体衬底 112 的内部, 所以与基于上述 LOCOS111 的元件分离相比, 会产生更大的漏泄电流。

与之相对应, 也考虑了漏泄电流少的元件分离结构。图 2 是表示本实施例的用于对在摄像装置芯片组 100 的水平扫描电路 2 中设置的 nMOS 晶体管进行分离的元件分离结构的剖面图。在硅半导体衬底 112 上, 以接触硅半导体衬底 112 的表面的方式, 形成用于对 nMOS 晶体管进行分离的元件分离氧化膜 11。元件分离氧化膜 11 由厚氧化膜构成。元件分离氧化膜 11 不楔入硅半导体衬底 112, 所以可以降低漏泄电流。

根据图 2 的结构, 仅由 nMOS 晶体管或 pMOS 晶体管构成的扫描电路内的传送脉冲通过升压比电源电压高, 但在这种情况下, 也可使元件分离氧化膜 11 厚膜化, 所以可确保耐压。

图 3 是表示本实施例的分离摄像装置芯片组 100 的用于对水平扫描电路 2 中设置的 nMOS 晶体管进行分离的另一元件分离结构的剖面图。在硅半导体衬底 112 中, 以在硅半导体衬底 112 的表面露出的方式, 形成用于对 nMOS 晶体管进行元件分离的离子注入层 12。由于离子注入层 12 通过注入离子来形成, 所以可以降低漏泄电流。也可以同时使用图 2 所示的元件分离氧化膜 11 和图 3 所示的离子注入层 12 来构成元件分离。

参照图 2 和图 3, 可将上述漏泄电流少的元件分离结构用于各单位像素 1。但如果在 CMOS 晶体管之间形成上述那样的漏泄电流少的元件分离结构, 则 CMOS 晶体管的特性发生变化。因此, 不能使用开发时间长的 CMOS 晶体管的结构, 失去使用 CMOS 晶体管的意义本身。

因此, 在垂直扫描电路 3 和水平扫描电路 2 等按照逻辑进行工作的电路中, 形成图 10 和图 11 所示的漏泄电流的多个元件分离, 在各

单位像素 1 中，也形成图 2 和图 3 所示的漏泄道路少的元件分离。但是，如果这样构成，则制造工序复杂并且时间长，所以产生成本上升和供给制品的时间变长的问题，以及必须管理构成 CMOS 的 p-MOS 和 n-MOS 及构成单位像素 1 的 n-MOS 三种晶体管特性的问题。因此，不能增大摄像芯片组的平均面积的价值。

本实施例提供的摄像芯片组 100 中设置的摄像芯片 6 具有仅由 nMOS 晶体管和 pMOS 晶体管构成的特征。例如，作为构成各单位像素 1 的晶体管，使用形成了图 2 和图 3 所示的漏泄电流小的元件分离结构的 n-MOS 晶体管，同时在垂直扫描电路 3 和水平扫描电路 2 中也使用形成了图 2 所示的漏泄电流小的元件分离结构的 n-MOS 晶体管，从而可以降低漏泄电流。其结果，可以极大地提高基于摄像芯片组 100 的图像质量。

另一方面，如果仅使用 n-MOS 晶体管来构成垂直扫描电路 3 和水平扫描电路 2，则产生增大功耗的新问题。作为其对策，采用动态电路，以便仅使用 n-MOS 晶体管的结构进行低功耗化。

图 4 是表示本实施例的摄像装置芯片组 100 中设置的水平扫描电路 2 的构成的电路图。在图 4 中，示出可在垂直扫描电路 3 或水平扫描电路 2 中使用的 n-MOS 动态移位寄存器电路的一例。该动态电路将数据动态地保存在电容 234 中。因此，漏泄电流大时，数据被漏泄电流破坏。其结果，动态电路产生误动作。为了防止这样的漏泄电流造成的破坏，需要使用漏泄电流小的晶体管。由此，可理解将垂直扫描电路 3 和水平扫描电路 2，由图 2 所示的漏泄电流低的由元件分离膜 11 进行元件分离的 MOS 晶体管构成的原因。

在垂直扫描电路 3 和水平扫描电路 2 中不使用图 3 所示的离子注入层 12 的元件分离的理由在于，如果在单位像素 1 以外的外围电路、即垂直扫描电路 3 和水平扫描电路 2 中形成图 4 所示的离子注入层 12 的元件分离，则在薄的栅极绝缘膜上形成栅电极，所以栅电极的

电容变大，其结果电路的速度变慢，而且，与半导体衬底 112 之间产生短路不良变多等问题。

图 5 是表示本实施例的摄像装置芯片组 100 的各单位像素 1 中设置的嵌入型光电二极管结构的剖面图。参照图 5，在图 3 所示的离子注入层 12 的元件分离结构之间，形成扩散层的浮置扩散部 238 和光电二极管 13，在光电二极管 13 中形成 P 型嵌入层 237。

如果仅由 nMOS 晶体管或 pMOS 晶体管构成摄像芯片 6，则可以采用用于形成这样的嵌入型光电二极管 13 的特殊的制造工序，可以减少来自光电二极管 13 表面的漏泄电流。

如以上那样，仅由 nMOS 晶体管或 pMOS 晶体管形成摄像芯片 6 的电路结构时，根据动态逻辑，从外部输入的脉冲噪声变强。而且，形成漏泄电流低的元件分离结构，还发现摄像特性飞跃性地提高。而且，不受 CMOS 工艺的制约，制造工序变短，在成本方面十分有利。

这样，在性能和成本两方面，可以提供比现有的单芯片系统和现有的双芯片系统的优点更大的摄像芯片组。

如以上那样，根据本实施例，摄像芯片 6 中包含的多个单位像素 1、水平扫描电路 2、及垂直扫描电路 3 由同一导电型的晶体管构成。因此，在用于制造摄像芯片 6 的处理扩散工序中，仅制作单一的阱结构就可以。其结果，可以大幅度地削减用于制造摄像芯片 6 的处理工序数和掩模的片数。

根据该结构，可以提供价格低且同时满足高性能的摄像芯片组。即，为了实现低价格化，可仅由 nMOS 晶体管或 pMOS 晶体管，构成与 DSP 芯片独立构成的形成在摄像芯片上的所有电路。为了制造这样构成的摄像芯片，在处理扩散工序中仅制作单一的阱结构就可以。因此，可以大幅度地削减处理工序数和掩模的片数。而且，也不需要与 DSP 芯片相配合的微细处理。在高性能化中，可以形成与 DSP 芯片独立、重视作为摄像芯片的模拟性能的结构。因此，由于不使用勉强的

微细处理，所以可以实现高性能化。

图 6 是表示本实施例的图像拾取系统 200 的结构方框图。参照图 1，与上述构成元件相同的构成元件附以相同的参考标号。因此，省略这些构成元件的详细说明。

图像拾取系统 200 具备本实施例的摄像芯片组 100。在图像拾取系统 200 中，设置存储用于执行包含电子快门和自动光圈功能的功能信息的存储器 16、以及读出存储器 16 中存储的功能信息来供给摄像装置芯片组 100 中设置的 DSP 芯片 9 的控制器 17。存储器 16 由 EEPROM 构成。

这样，如果在图像拾取系统 200 中采用本实施例的摄像装置芯片组 100，则可以提高数字摄影机、监视摄象机、以及包含指纹认证等图像拾取系统的图像质量。

如以上那样，根据本实施例，可提高摄像芯片的平均芯片面积的价值，而不损失 DSP 芯片的巨大附加价值的增加。通过将该摄像芯片组装入图像拾取系统，飞跃性地增加图像拾取系统的附加价值。这样，从特性和功能方面相互独立地构成需要微细化的 DSP 芯片和比微细化更重视摄像性能的摄像芯片，从而可以提高 DSP 芯片和摄像芯片双方的附加价值，同时可以实现成本大幅度降低的摄像芯片组。




图1




图2




图3




图4




图5




图6






图7






图10




图11